KR101074178B1 - Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프 - Google Patents

Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프 Download PDF

Info

Publication number
KR101074178B1
KR101074178B1 KR1020097008091A KR20097008091A KR101074178B1 KR 101074178 B1 KR101074178 B1 KR 101074178B1 KR 1020097008091 A KR1020097008091 A KR 1020097008091A KR 20097008091 A KR20097008091 A KR 20097008091A KR 101074178 B1 KR101074178 B1 KR 101074178B1
Authority
KR
South Korea
Prior art keywords
group iii
iii nitride
layer
substrate
light emitting
Prior art date
Application number
KR1020097008091A
Other languages
English (en)
Other versions
KR20090057453A (ko
Inventor
야스노리 요꼬야마
히로미쯔 사까이
히사유끼 미끼
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20090057453A publication Critical patent/KR20090057453A/ko
Application granted granted Critical
Publication of KR101074178B1 publication Critical patent/KR101074178B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Abstract

생산성이 우수한 동시에, 우수한 발광 특성을 구비한 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 Ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프가 제공된다. 그와 같은 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법은, 기판(11) 상에 적어도 Ⅲ족 질화물 화합물로 이루어지는 중간층(12)을 적층하고, 상기 중간층(12) 상에 하지층(14a)을 구비하는 n형 반도체층(14), 발광층(15) 및 p형 반도체층(16)을 순차 적층하는 방법이며, 기판(11)에 대해 플라즈마 처리를 행하는 전처리 공정과, 상기 전처리 공정에 이어서, 기판(11) 상에 중간층(12)을 스퍼터법에 의해 성막하는 스퍼터 공정을 구비하고 있다.
n형 반도체층, 발광층, p형 반도체층, 중간층, 적층 반도체

Description

Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 Ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프{METHOD FOR MANUFACTURING GROUP Ⅲ NITRIDE COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE, GROUP Ⅲ NITRIDE COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE, AND LAMP}
본 발명은, 발광 다이오드(LED), 레이저 다이오드(LD), 전자 디바이스 등에 적절하게 사용되는 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 Ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프에 관한 것이다.
본원은, 2006년 9월 26일에 일본에 출원된 일본 특허 출원 제2006-260878호 및 2007년 7월 30일에 일본에 출원된 일본 특허 출원 제2007-197473호를 기초로 우선권을 주장하고, 그 내용을 여기에 원용한다.
Ⅲ족 질화물 화합물 반도체 발광 소자는, 가시광으로부터 자외광 영역의 범위에 상당하는 에너지의 직접 천이형의 밴드 갭을 갖고, 발광 효율이 우수하므로, LED나 LD 등의 발광 소자로서 사용되고 있다.
또한, 전자 디바이스에 사용한 경우라도, Ⅲ족 질화물 화합물 반도체 발광 소자는 종래의 Ⅲ-V족 화합물 반도체를 사용한 경우에 비해, 우수한 특성을 갖는 전자 디바이스를 얻을 수 있다.
종래, Ⅲ-V족 화합물 반도체의 단결정 웨이퍼로서는, 다른 재료의 단결정 웨이퍼 상에 결정을 성장시켜 얻는 방법이 일반적이다. 이와 같은, 이종 기판과, 그 위에 에피택셜 성장시키는 Ⅲ족 질화물 반도체 결정 사이에는, 큰 격자 부정합이 존재한다. 예를 들어, 사파이어(Al2O3) 기판 상에 질화갈륨(GaN)을 성장시킨 경우, 양자 사이에는 16%의 격자 부정합이 존재하고, SiC 기판 상에 질화갈륨을 성장킨 경우에는, 양자간에 6%의 격자 부정합이 존재한다.
일반적으로, 상술한 바와 같은 큰 격자 부정합이 존재하는 경우, 기판 상에 결정을 직접 에피택셜 성장시키는 것이 곤란해지고, 또한 성장시킨 경우라도 결정성이 양호한 결정을 얻을 수 없다는 문제가 있다.
그래서, 유기 금속 화학 기상 성장(MOCVD)법에 의해, 사파이어 단결정 기판 혹은 SiC 단결정 기판 상에, Ⅲ족 질화물 반도체 결정을 에피택셜 성장시킬 때, 기판 상에, 우선 질화알루미늄(AlN)이나 AlGaN으로 이루어지는 저온 버퍼층이라 불리는 층을 적층하고, 그 위에 고온에서 Ⅲ족 질화물 반도체 결정을 에피택셜 성장시키는 방법이 제안되어 있고, 일반적으로 행해지고 있다(예를 들어, 특허 문헌 1, 특허 문헌 2).
그러나, 특허 문헌 1 및 특허 문헌 2에 기재된 방법에서는, 기본적으로, 기판과 그 위에 성장되는 Ⅲ족 질화물 반도체 결정 사이가 격자 정합하고 있지 않으므로, 성장한 결정의 내부에, 표면을 향해 연신되는 관통 전위라 불리는 전위를 내포한 상태가 된다. 이로 인해, 결정에 변형이 생겨 버려, 구조를 적정화하지 않으 면 충분한 발광 강도를 얻을 수 없고, 또한 생산성이 저하되어 버리는 등의 문제가 있었다.
또한, 상기 버퍼층을 MOCVD 이외의 방법으로 성막하는 기술도 제안되어 있다.
예를 들어, 고주파 스퍼터로 성막한 버퍼층 상에, MOCVD에 의해 같은 조성의 결정을 성장시키는 방법이 제안되어 있다(예를 들어, 특허 문헌 3). 그러나, 특허 문헌 3에 기재된 방법에서는, 기판 상에, 안정되고 양호한 결정을 적층할 수 없는 문제가 있다.
그래서, 안정되고 양호한 결정을 얻기 위해, 버퍼층을 성장시킨 후, 암모니아와 수소로 이루어지는 혼합 가스 중에서 어닐하는 방법(예를 들어, 특허 문헌 4)이나, 버퍼층을 400℃ 이상의 온도에서, DC 스퍼터에 의해 성막하는 방법(예를 들어, 특허 문헌 5) 등이 제안되어 있다. 또한, 특허 문헌 4, 특허 문헌 5에서는, 기판에 사용하는 재료로서, 사파이어, 실리콘, 탄화실리콘, 산화아연, 인화갈륨, 비화갈륨, 산화마그네슘, 산화망간, Ⅲ족 질화물계 화합물 반도체 단결정 등을 들 수 있고, 이 중에서도 사파이어의 a면 기판이 가장 적합하다는 것이 기재되어 있다.
한편, 반도체층 상에 전극을 형성할 때에, 반도체층에 대한 전처리로서 Ar 가스를 사용하여 역스퍼터를 행하는 방법이 있다(예를 들어, 특허 문헌 6). 특허 문헌 6에 기재된 방법에 따르면, Ⅲ족 질화물 화합물 반도체층의 표면에 역스퍼터를 행함으로써, 반도체층과 전극 사이의 전기적 접촉 특성을 개선할 수 있는 것이 다.
그러나, 특허 문헌 6에 기재된 방법을 기판의 전처리에 적용해도, 기판과 반도체층 사이가 격자 정합되지 않고, 기판 상에 양호한 결정성을 갖는 반도체층을 형성할 수 없다는 문제가 있었다.
특허 문헌 1 : 일본 특허 제3026087호 공보
특허 문헌 2 : 일본 특허 출원 공개 평4-297023호 공보
특허 문헌 3 : 일본 특허 공고 평5-86646호 공보
특허 문헌 4 : 일본 특허 제3440873호 공보
특허 문헌 5 : 일본 특허 제3700492호 공보
특허 문헌 6 : 일본 특허 출원 공개 평8-264478호 공보
상술한 바와 같이, 상기 어떠한 방법에 있어서도, 기판 상에 그대로 버퍼층을 적층한 후, Ⅲ족 질화물 화합물 반도체를 에피택셜 성장시키는 방법이므로, 기판과 Ⅲ족 질화물 반도체 결정 사이가 격자 부정합이 되고, 안정되고 양호한 결정을 얻을 수 없다는 문제가 있었다.
본 발명은 상기 과제에 비추어 이루어진 것이며, 기판 상에, 균일성이 좋은 결정막을 단시간에 성막하는 것이 가능한 방법으로 버퍼층을 형성하고, 그 위에 결정성이 양호한 Ⅲ족 질화물 반도체를 성장시킬 수 있고, 생산성이 우수한 동시에, 우수한 발광 특성을 구비한 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및Ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프를 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 문제를 해결하기 위해 예의 검토한 결과, 스퍼터법에 의한 버퍼층의 성막 전에 기판의 전처리를 적절하게 행하고, Ⅲ족 질화물 화합물과의 사이에서 결정의 격자 구조가 정합되도록 기판 표면을 노출시킴으로써, Ⅲ족 질화물 반도체 결정을 안정된 양호한 결정으로서 얻을 수 있는 것을 발견하여, 본 발명을 완성하였다.
즉, 본 발명은 이하에 관한 것이다.
[1] 기판 상에, 적어도 Ⅲ족 질화물 화합물로 이루어지는 중간층을 적층하고, 상기 중간층 상에, 하지층을 구비하는 n형 반도체층, 발광층, 및 p형 반도체층을 순차 적층하는 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법이며, 상기 기판에 대해 플라즈마 처리를 행하는 전처리 공정과, 상기 전처리 공정에 이어서, 상기 기판 상에 상기 중간층을 스퍼터법에 의해 성막하는 스퍼터 공정이 구비되어 있는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[2] 상기 전처리 공정은 질소를 함유하는 가스를 챔버 내에 유통시켜 행하는 것을 특징으로 하는 [1]에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[3] 상기 전처리 공정은 상기 챔버 내에 유통하는 상기 질소를 함유하는 가스의 분압이 1×10-2 내지 10㎩의 범위인 것을 특징으로 하는 [2]에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[4] 상기 전처리 공정은 상기 챔버 내의 압력을 0.1 내지 5㎩의 범위로 하여 행해지는 것을 특징으로 하는 [1] 내지 [3] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[5] 상기 전처리 공정은 처리 시간을 30초 내지 3600초의 범위로 하여 행해지는 것을 특징으로 하는 [1] 내지 [4] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[6] 상기 전처리 공정은 처리 시간을 60초 내지 600초의 범위로 하여 행해지는 것을 특징으로 하는 [5]에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[7] 상기 전처리 공정은 상기 기판의 온도를 25℃ 내지 1000℃의 범위로 하여 행해지는 것을 특징으로 하는 [1] 내지 [6] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[8] 상기 전처리 공정은 상기 기판의 온도를 300 내지 800℃의 범위로 하여 행해지는 것을 특징으로 하는 [7]에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[9] 상기 전처리 공정 및 상기 스퍼터 공정을 동일 챔버 내에서 행하는 것을 특징으로 하는 [1] 내지 [8] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[10] 상기 전처리 공정에 있어서의 플라즈마 처리가 역스퍼터인 것을 특징으로 하는 [1] 내지 [9] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[11] 상기 전처리 공정은 고주파를 사용한 전원에 의해 플라즈마를 발생시킴으로써, 역스퍼터를 행하는 것을 특징으로 하는 [1] 내지 [10] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[12] 상기 전처리 공정은 고주파를 사용한 전원에 의해 질소 플라즈마를 발생시킴으로써, 역스퍼터를 행하는 것을 포함하는 것을 특징으로 하는 [11]에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[13] 상기 중간층을, 상기 기판 표면의 적어도 90%를 덮도록 형성하는 것을 특징으로 하는 [1] 내지 [12] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[14] 상기 스퍼터 공정은 V족 원소를 함유하는 원료를 사용하는 것을 특징으로 하는 [1] 내지 [13] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[15] 상기 스퍼터 공정은 상기 중간층을, V족 원소를 함유하는 원료를 리액터 내에 유통시키는 리액티브 스퍼터법에 의해 성막하는 것을 특징으로 하는 [1] 내지 [14] 중 어느 한 항에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[16] 상기 V족 원소가 질소인 것을 특징으로 하는 [14] 또는 [15]에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[17] 상기 V족 원소를 포함하는 원료로서 암모니아를 사용하는 것을 특징으로 하는 [14] 또는 [15]에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[18] 상기 스퍼터 공정은 상기 중간층을 RF 스퍼터법에 의해 성막하는 것을 특징으로 하는 [1] 내지 [17] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[19] 상기 스퍼터 공정은 상기 중간층을 RF 스퍼터법을 사용하여 캐소드의 마그넷을 이동시키면서 성막하는 것을 특징으로 하는 [18]에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[20] 상기 스퍼터 공정은 상기 중간층을, 상기 기판의 온도를 400 내지 800℃의 범위로 하여 형성하는 것을 특징으로 하는 [1] 내지 [19] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[21] 상기 하지층을 MOCVD법에 의해 상기 중간층 상에 성막하는 것을 특징으로 하는 [1] 내지 [20] 중 어느 한 항에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[22] 상기 하지층을 리액티브 스퍼터법에 의해 상기 중간층 상에 성막하는 것을 특징으로 하는 [1] 내지 [20] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[23] 상기 기판의 온도를 900℃ 이상으로 하여, 상기 하지층을 형성하는 것을 특징으로 하는, [1] 내지 [22] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법.
[24] 기판 상에, 적어도 Ⅲ족 질화물 화합물로 이루어지는 중간층이 적층되고, 상기 중간층 상에 하지층을 구비하는 n형 반도체층, 발광층, 및 p형 반도체층이 순차 적층되어 이루어지는 Ⅲ족 질화물 화합물 반도체 발광 소자이며, 상기 기판이 플라즈마 처리에 의해 전처리된 것이고, 상기 중간층이 스퍼터법에 의해 성막된 것인 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 발광 소자.
[25] 상기 중간층이 단결정으로서 형성되어 있는 것을 특징으로 하는 [24]에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자.
[26] 상기 중간층이 주상 결정(柱狀結晶)으로서 형성되어 있는 것을 특징으로 하는 [24]에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자.
[27] 상기 중간층은 상기 주상 결정의 각각의 그레인 폭의 평균값이 1 내지 100㎚의 범위로 하여 형성되어 있는 것을 특징으로 하는 [26]에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자.
[28] 상기 중간층은 상기 주상 결정의 각각의 그레인 폭의 평균값이 1 내지 70㎚의 범위로 하여 형성되어 있는 것을 특징으로 하는 [26]에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자.
[29] 상기 중간층이 상기 기판 표면의 적어도 90%를 덮도록 형성되어 있는 것을 특징으로 하는 [24] 내지 [28] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자.
[30] 상기 중간층의 막 두께가 10 내지 500㎚의 범위로 되어 있는 것을 특징으로 하는 [24] 내지 [29] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자.
[31] 상기 중간층의 막 두께가 20 내지 100㎚의 범위로 되어 있는 것을 특징으로 하는 [24] 내지 [29] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자.
[32] 상기 중간층이 Al을 포함하는 조성으로 이루어지는 것을 특징으로 하는 [24] 내지 [31] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자.
[33] 상기 중간층이 AlN으로 이루어지는 것을 특징으로 하는 [32]에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자.
[34] 상기 하지층이 GaN계 화합물 반도체로 이루어지는 것을 특징으로 하는 [24] 내지 [33] 중 어느 하나에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자.
[35] 상기 하지층이 AlGaN으로 이루어지는 것을 특징으로 하는 [34]에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자.
[36] 상기 [1] 내지 [23] 중 어느 하나에 기재된 제조 방법으로 얻어지는 Ⅲ족 질화물 화합물 반도체 발광 소자.
[37] 상기 [24] 내지 [36] 중 어느 한 항에 기재된 Ⅲ족 질화물 화합물 반도체 발광 소자가 사용되어 이루어지는 램프.
본 발명의 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 Ⅲ족 질화물 화합물 반도체 발광 소자에 따르면, 기판에 대해 플라즈마 처리를 행하는 전처리 공정을 구비하고, 상기 전처리 공정에 이어서, 상기 기판 상에 중간층을 스퍼터법에 의해 성막하는 스퍼터 공정이 구비된 상기 구성으로 함으로써, 기판 표면에 균일성이 높은 결정 구조를 갖는 중간층이 성막되고, 기판과 Ⅲ족 질화물 반도체로 이루어지는 반도체층 사이에 격자 부정합이 발생하지 않는다.
따라서, 기판 상에 결정성이 양호한 Ⅲ족 질화물 반도체를 효율적으로 성장시킬 수 있고, 생산성이 우수한 동시에, 우수한 발광 특성을 구비한 Ⅲ족 질화물 화합물 반도체 발광 소자를 얻을 수 있다.
도 1은 본 발명에 관한 Ⅲ족 질화물 화합물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로, 적층 반도체의 단면 구조를 도시하는 개략도이다.
도 2는 본 발명에 관한 Ⅲ족 질화물 화합물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로, 평면 구조를 도시한 개략도이다.
도 3은 본 발명에 관한 Ⅲ족 질화물 화합물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로, 단면 구조를 도시한 개략도이다.
도 4는 본 발명에 관한 Ⅲ족 질화물 화합물 반도체 발광 소자를 사용하여 구성한 램프를 모식적으로 설명하는 개략도이다.
도 5는 본 발명에 관한 Ⅲ족 질화물 화합물 반도체 발광 소자의 실시예를 설명하는 도면으로, GaN 결정의 X선 반치폭의 데이터를 나타내는 그래프이다.
도 6은 본 발명에 관한 Ⅲ족 질화물 화합물 반도체 발광 소자의 실시예를 설명하는 도면으로, GaN 결정의 X선 반치폭의 데이터를 나타내는 그래프이다.
도 7은 본 발명에 관한 Ⅲ족 질화물 화합물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로, 기판 상에 성막된 중간층의 구조를 도시하는 개략도이다.
도 8은 본 발명에 관한 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법의 일례를 모식적으로 설명하는 도면으로, 스퍼터 장치의 구조를 도시한 개략도이다.
[부호의 설명]
1 : Ⅲ족 질화물 화합물 반도체 발광 소자
10 : 적층 반도체
11 : 기판
11a : 표면
12 : 중간층
14 : n형 반도체층
14a : 하지층
15 : 발광층
16 : p형 반도체층
17 : 투광성 정극
2 : 램프
이하에, 본 발명에 관한 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 Ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프의 일 실시 형태에 대해, 도 1 내지 도 6을 적절하게 참조하면서 설명한다.
본 실시 형태의 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법은, 기판(11) 상에 적어도 Ⅲ족 질화물 화합물로 이루어지는 중간층(12)을 적층하고, 상 기 중간층(12) 상에 하지층(14a)을 구비하는 n형 반도체층(14), 발광층(15) 및 p형 반도체층(16)을 순차 적층하는 방법이며, 기판(11)에 대해 플라즈마 처리를 행하는 전처리 공정을 구비하고, 상기 전처리 공정에 이어서, 기판(11) 상에 중간층(12)을 스퍼터법에 의해 성막하는 스퍼터 공정이 구비되어 있는 방법이다.
본 실시 형태의 제조 방법은, 기판(11) 상에 Ⅲ족 질화물 화합물 반도체 결정을 에피택셜 성장시킬 때, 스퍼터 공정에 있어서 Ⅲ족 질화물 화합물로 이루어지는 중간층(12)을 기판(11) 상에 성막하기 위한 전공정으로서 전처리 공정이 구비되고, 상기 전처리 공정에 있어서 기판(11)에 대해 플라즈마 처리를 행하는 것이다. 기판(11)에 대해 플라즈마 처리를 행함으로써, 결정성이 양호한 Ⅲ족 질화물 반도체를 효율적으로 성장시킬 수 있다.
또한, 본 실시 형태의 제조 방법으로 얻을 수 있는 Ⅲ족 질화물 화합물 반도체 발광 소자(이하, 발광 소자라 약칭하는 경우가 있음)는, 도 1에 도시하는 바와 같은 반도체 적층 구조를 갖고 있고, 이 적층 반도체(10)는 기판(11) 상에 적어도 Ⅲ족 질화물 화합물로 이루어지는 중간층(12)이 적층되고, 상기 중간층(12) 상에 하지층(14a)을 구비하는 n형 반도체층(14), 발광층(15) 및 p형 반도체층(16)이 순차 적층되는 동시에, 하지층(14a)이 중간층(12) 상에 적층되어 이루어지고, 기판(11)이 플라즈마 처리에 의해 전처리된 것이며, 중간층(12)이 스퍼터법에 의해 성막된 것으로서 개략 구성되어 있다.
그리고, 본 실시 형태의 적층 반도체(10)는, 도 2 및 도 3에 도시하는 예와 같이, p형 반도체층(16) 상에 투광성 정극(17)이 적층되고, 그 위에 정극 본딩 패 드(18)가 형성되는 동시에, n형 반도체층(14)의 n형 콘택트층(14b)에 형성된 노출 영역(14d)에 부극(19)이 적층되어 이루어지는 발광 소자(1)를 구성할 수 있다.
이하, 본 실시 형태의 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법에 구비된, 전처리 공정 및 스퍼터 공정에 대해 상세하게 서술한다.
[전처리 공정]
본 실시 형태의 전처리 공정에서 행해지는 플라즈마 처리는, 질소, 산소 등, 활성된 플라즈마종을 발생하는 가스를 포함하는 플라즈마 중에서 행하는 것이 바람직하다. 그중에서도, 질소 가스가 특히 적합하다.
또한, 본 실시 형태의 전처리 공정에 있어서의 플라즈마 처리는, 역스퍼터로 하는 것이 적합하다.
본 실시 형태의 전처리 공정에서는, 기판(11)과 챔버 사이에 전압을 인가함으로써, 플라즈마 입자가 효율적으로 기판(11)에 작용한다.
기판(11)에 플라즈마 처리를 행하기 위한 원료 가스는, 1종류만의 성분으로 이루어지는 가스로 구성해도 좋고, 또한 몇 종류의 성분의 가스를 혼합한 구성의 것을 사용해도 좋다. 그중에서도, 질소 등의 원료 가스의 분압이, 1×10-2 내지 10㎩의 범위인 것이 바람직하고, 0.1 내지 5㎩의 범위인 것이 더욱 바람직하다. 원료 가스의 분압이 지나치게 높으면, 플라즈마 입자가 갖는 에너지가 저하되고, 기판(11)의 전처리 효과가 저하된다. 또한, 상기 분압이 지나치게 낮으면, 플라즈마 입자가 갖는 에너지가 지나치게 높아, 기판(11)에 데미지를 부여해 버리는 경우가 있다.
플라즈마 처리에 의한 전처리를 행하는 시간은, 30초 내지 3600초(1시간)의 범위인 것이 바람직하다. 처리 시간이 상기 범위보다도 짧으면, 플라즈마 처리에 의한 효과를 얻을 수 없는 것은 물론이지만, 상기 범위보다 긴 경우도 특별히 특성이 좋아지는 일은 없고, 오히려 가동률을 저하시킬 우려가 있다. 플라즈마 처리에 의한 전처리를 행하는 시간은, 보다 바람직하게는 60초(1분) 내지 600초(10분)의 범위이다.
플라즈마 처리를 행할 때의 온도로서는, 25 내지 1000℃의 범위인 것이 바람직하다. 처리 온도가 지나치게 낮으면, 플라즈마 처리를 행하였다고 해도 효과가 충분히 발휘되지 않고, 또한 처리 온도가 지나치게 높으면, 기판 표면에 데미지를 남기는 경우가 있고, 더욱 바람직하게는 300℃ 내지 800℃의 범위이다.
본 실시 형태의 전처리 공정에 있어서, 플라즈마 처리에서 사용하는 챔버는, 후술하는 스퍼터 공정에 있어서 중간층을 성막할 때에 사용하는 챔버와 같은 것을 사용해도 좋고, 다른 챔버를 사용해도 좋다. 전처리 공정에서 사용하는 챔버, 및 스퍼터 공정에서 사용하는 챔버를 공통의 구성으로 하면, 제조 설비를 비용 절감할 수 있는 점에서 적합하고, 또한 중간층의 성막에 사용하는 조건에서, 플라즈마 처리로서 역스퍼터를 행하는 경우, 스퍼터 조건의 변경에 필요로 하는 시간을 손실하는 일이 없으므로, 가동률이 향상된다.
본 실시 형태의 전처리 공정에서는, 플라즈마 처리에 사용하는 플라즈마를 RF 방전에 의해 발생시키는 것이 바람직하다. 플라즈마를 RF 방전에 의해 발생시 킴으로써, 절연체로 이루어지는 기판에 대해서도, 플라즈마 처리에 의해 전처리를 실시하는 것이 가능해진다.
또한, 기판(11)에 실시하는 전처리는, 습식의 방법을 함께 채용할 수도 있다. 예를 들어, 실리콘으로 이루어지는 기판에 대해서는, 종래 공지의 RCA 세정 방법 등을 행하고, 기판 표면을 수소 종단시켜 둠으로써, 상세를 후술하는 스퍼터 공정에 있어서, 기판 상에 중간층을 성막할 때의 프로세스가 안정된다.
본 실시 형태에서는, 전처리 공정에 있어서 기판(11)에 대해 플라즈마 처리를 행한 후, 후술하는 스퍼터 공정이 있어서 Ⅲ족 질화물 화합물로 이루어지는 중간층(12)을 적층하고, 상기 중간층(12) 상에 하지층(14a)이 구비된 n형 반도체층(14)을 형성함으로써, 후술하는 실시예에 나타내는 바와 같이, Ⅲ족 질화물 반도체의 결정성이 현격히 향상되고, 발광 소자의 발광 특성이 높아진다.
기판(11)에 대해 플라즈마 처리를 행함으로써 상기 효과를 얻을 수 있는 메커니즘으로서는, 기판(11) 표면에 부착된 오염 등이 역스퍼터에 의해 제거됨으로써, 기판(11)의 표면이 Ⅲ족 질화물 화합물과의 사이에서 결정의 격자 구조가 정합하도록 노출되는 것을 들 수 있다.
또한, 본 실시 형태의 전처리 공정에서는, 이온 성분과, 전하를 갖지 않는 라디칼 성분이 혼합된 분위기에서 행해지는 플라즈마 처리에 의해, 기판(11)의 표면을 처리하는 방법으로 하고 있다.
여기서, 기판의 표면으로부터 오염 등을 제거할 때, 예를 들어 이온 성분 등을 단독으로 기판 표면에 공급한 경우에는, 에너지가 너무 강해 기판 표면에 데미 지를 부여해 버려, 기판 상에 성장시키는 결정의 품질을 저하시켜 버리는 문제가 있다.
본 실시 형태의 전처리 공정에서는, 상술한 바와 같이 이온 성분과 라디칼 성분이 혼합된 분위기에서 행해지는 플라즈마 처리를 사용한 방법으로 하고, 기판(11)에 적당한 에너지를 갖는 반응종을 작용시킴으로써, 기판(11) 표면에 데미지를 부여하지 않고 오염 등의 제거를 행하는 것이 가능해진다. 이와 같은 효과를 얻을 수 있는 메커니즘으로서는, 이온 성분의 비율이 적은 플라즈마를 사용함으로써 기판 표면에 부여하는 데미지가 억제되는 것과, 기판 표면에 플라즈마를 작용시킴으로써 효과적으로 오염을 제거할 수 있는 것 등을 생각할 수 있다.
[스퍼터 공정]
본 실시 형태의 스퍼터 공정은, 스퍼터법을 사용하여 기판(11) 상에 중간층(12)을 성막하는 공정이며, 예를 들어 금속 원료와 V족 원소를 포함한 가스를 플라즈마로 활성화하여 반응시킴으로써, 중간층(12)이 성막된다.
스퍼터법에서는, 자장 내에 플라즈마를 가둠으로써 플라즈마 밀도를 높게 하여, 효율을 향상시키는 기술이 일반적으로 사용되고 있고, 마그넷의 위치를 이동시킴으로써, 스퍼터되는 타겟의 면내에서의 균일화가 가능해진다. 구체적인 마그넷의 운동 방법은, 스퍼터 장치에 의해 적절하게 선택할 수 있고, 예를 들어 마그넷을 요동시키거나, 또는 회전 운동시킬 수 있다.
이와 같이, 캐소드의 마그넷을 요동, 또는 회전 등의 방법으로 이동시키면서 성막하는 RF 스퍼터법은, 상세히 후술하는, 기판(11) 측면에 중간층(12)을 성막할 때의 성막 효율이 우수한 점에서 적합하다.
도 8에 도시하는 예의 RF 스퍼터 장치(40)에서는, 금속 타겟(47)의 하방(도 8의 하방)에 마그넷(42)이 배치되고, 상기 마그넷(42)이 도시 생략한 구동 장치에 의해 금속 타겟(47)의 하방에서 요동한다. 챔버(41)에는 질소 가스 및 아르곤 가스가 공급되고, 히터(44)에 설치된 기판(11) 상에 중간층이 성막된다. 이때, 상술한 바와 같이 마그넷(42)이 금속 타겟(47)의 하방에서 요동하고 있으므로, 챔버(41) 내에 가두어진 플라즈마가 이동하여, 기판(11)의 표면(11a) 외에, 측면(11b)에 대해서도, 불균일 없이 중간층을 성막하는 것이 가능해진다.
또한, 스퍼터법을 사용하여 중간층(12)을 성막하는 경우, 기판(11)의 온도 이외의 중요한 파라미터로서는, 노(爐) 내의 압력이나 질소 분압을 예로 들 수 있다.
스퍼터법을 사용하여 중간층(12)을 성막할 때의 노 내의 압력은, 0.3㎩ 이상인 것이 바람직하다. 이 노 내의 압력이 0.3㎩ 미만이면, 질소의 존재량이 작고, 스퍼터된 금속이 질화물이 되지 않고 기판(11)에 부착될 우려가 있다. 이 노 내의 압력의 상한은 특별히 한정되지 않지만, 플라즈마를 발생시킬 수 있을 정도의 압력으로 억제하는 것이 필요하다.
또한, 질소(N2)와 Ar을 합한 유량에 있어서의 질소의 비는, 20% 이상 80% 이하인 것이 바람직하다. 질소의 유량비가 20% 미만이면, 스퍼터 금속이 질화물이 되지 않고, 금속인 상태로 기판(11)에 부착할 우려가 있다. 질소의 유량비가 80% 를 초과하면, Ar의 양이 상대적으로 적어지고, 스퍼터율이 저하되어 버린다. 질소(N2)와 Ar을 합한 유량에 있어서의 질소의 비는, 특히 바람직하게는 50% 이상 80% 이하의 범위이다.
또한, 중간층(12)을 성막할 때의 성막률은 0.01㎚/s 내지 10㎚/s의 범위로 하는 것이 바람직하다. 성막률이 0.01㎚/s 미만이면, 막이 층으로 되지 않고 섬 형상으로 성장해 버려, 기판(11)의 표면을 덮을 수 없게 될 우려가 있다. 성막률이 10㎚/s를 초과하면, 막이 결정체가 되지 않고 비정질이 되어 버린다.
또한, 중간층(12)을 스퍼터법으로 성막할 때, V족 원료를 리액터 내에 유통시키는 리액티브 스퍼터법에 의해 성막하는 방법으로 하는 것이 바람직하다.
일반적으로, 스퍼터법에 있어서는, 타겟 재료의 순도가 높을수록, 성막 후의 박막의 결정성 등의 막질이 양호해진다. 중간층(12)을 스퍼터법에 의해 성막하는 경우, 원료가 되는 타겟 재료로서 Ⅲ족 질화물 화합물 반도체를 사용하고, Ar 가스 등의 불활성 가스의 플라즈마에 의한 스퍼터를 행하는 것도 가능하지만, 리액티브 스퍼터법에 있어서 타겟 재료에 사용하는 Ⅲ족 금속 단체 및 그 혼합물은, Ⅲ족 질화물 화합물 반도체와 비교하여 고순도화가 가능하다. 이로 인해, 리액티브 스퍼터법에서는, 성막되는 중간층(12)의 결정성을 보다 향상시키는 것이 가능해진다.
중간층(12)을 성막할 때의 기판(11)의 온도는 300 내지 800℃의 범위로 하는 것이 바람직하고, 400 내지 800℃의 범위로 하는 것이 보다 바람직하다. 기판(11)의 온도가 상기 하한 미만이면, 중간층(12)이 기판(11) 전체면을 덮을 수 없어, 기 판(11) 표면이 노출될 우려가 있다. 기판(11)의 온도가 상기 상한을 초과하면, 금속 원료의 마이그레이션이 너무 활발해져, 버퍼층으로서의 기능 면에서 부적합한 층이 될 우려가 있다.
스퍼터법을 사용하여 금속 원료를 플라즈마화하고, 중간층으로서 혼정(mixed crystal)을 성막할 때에는, 타겟이 되는 금속을 미리 금속 재료의 혼합물(반드시, 합금을 형성하고 있지 않아도 상관없음)로서 제작하는 방법도 있고, 다른 재료로 이루어지는 2개의 타겟을 준비하여 동시에 스퍼터하는 방법으로 해도 좋다. 예를 들어, 일정한 조성의 막을 성막하는 경우에는 혼합 재료의 타겟을 사용하여, 조성이 다른 몇 종류의 막을 성막하는 경우에는 복수의 타겟을 챔버 내에 설치하면 된다.
본 실시 형태에서 사용하는 질소 원료로서는, 일반적으로 알려져 있는 질소 화합물을 전혀 제한되는 일 없이 사용할 수 있지만, 암모니아나 질소(N2)는 취급이 간단한 동시에, 비교적 저렴하여 입수 가능하므로 바람직하다.
암모니아는 분해 효율이 양호하고, 높은 성장 속도로 성막하는 것이 가능하지만, 반응성이나 독성이 높기 때문에, 제해(除害) 설비나 가스 검지기가 필요해지고, 또한 반응 장치에 사용하는 부재의 재료를 화학적으로 안정성이 높은 것으로 할 필요가 있다.
또한, 질소(N2)를 원료로서 사용한 경우에는, 장치로서는 간편한 것을 사용할 수 있지만, 높은 반응 속도는 얻을 수 없다. 그러나, 질소를 전계나 열 등에 의해 분해한 후 장치에 도입하는 방법으로 하면, 암모니아보다는 낮지만 공업 생산적으로 이용 가능한 정도의 성막 속도를 얻을 수 있으므로, 장치 비용과의 균형을 생각하면, 가장 적합한 질소원이다.
또한, 상술한 바와 같이, 중간층(12)은 기판(11)의 측면을 덮도록 하여 형성하는 것이 바람직하다. 또한, 중간층(12)은 기판(11)의 측면 및 이면을 덮도록 하여 형성하는 것이 가장 바람직하다. 그러나, 종래의 성막 방법으로 중간층을 성막한 경우, 최대 6회 내지 8회 정도의 성막 처리를 행할 필요가 있어, 장시간의 공정이 되어 버린다. 이 이외의 성막 방법으로서는, 기판을 보유 지지하지 않고 챔버 내에 설치함으로써, 기판 전체면에 성막하는 방법도 생각할 수 있지만, 기판을 가열할 필요가 있는 경우에는 장치가 복잡해질 우려가 있다.
그래서, 상술한 바와 같이, 예를 들어 기판을 요동시키거나 또는 회전 운동시킴으로써, 기판의 위치를, 성막 재료의 스퍼터 방향에 대해 변경시키면서, 성막하는 방법을 생각할 수 있다. 이와 같은 방법으로 함으로써, 기판의 표면 및 측면을 한번의 공정으로 성막하는 것이 가능해지고, 계속해서 기판 이면에의 성막 공정을 행함으로써, 총 2회의 공정으로 기판 전체면을 덮는 것이 가능해진다.
또한, 성막 재료원이, 큰 면적의 발생원으로부터 발생하는 구성으로 하고, 또한 재료의 발생 위치를 이동시킴으로써, 기판을 이동시키지 않고 기판 전체면에 성막하는 방법으로 해도 좋다. 이와 같은 방법으로서는, 상술한 바와 같이, 마그넷을 요동시키거나 또는 회전 운동시킴으로써, 캐소드의 마그넷의 위치를 타겟 내에서 이동시키면서 성막하는, RF 스퍼터법을 들 수 있다. 또한, 이와 같은 RF 스 퍼터법으로 성막을 행하는 경우, 기판측과 캐소드측의 양방을 이동시키는 방법으로 해도 좋다. 또한, 재료의 발생원인 캐소드를 기판 근방에 배치함으로써, 발생하는 플라즈마를 기판에 대해 빔 형상으로 공급하는 것이 아니고, 기판을 감싸도록 공급하는 구성으로 하면, 기판 표면 및 측면의 동시 성막이 가능해진다.
또한, 플라즈마를 발생시키는 방법으로서는, 본 실시 형태와 같은 특정한 진공도로 고전압을 가하여 방전하는 스퍼터법 외에, 높은 에너지 밀도의 레이저를 조사하여 플라즈마를 발생시키는 PLD법, 전자선을 조사시킴으로써 플라즈마를 발생시키는 PED법 등, 몇 가지의 방법이 있지만, 이 중에서도, 스퍼터법이 가장 간편하고 양산에도 적합하므로, 적합한 방법이라 할 수 있다. 또한, DC 스퍼터를 사용하는 경우, 타겟 표면의 챠지 업을 초래하여, 성막 속도가 안정되지 않을 가능성이 있으므로, 펄스 DC로 하거나, 상술한 바와 같은 RF 스퍼터법으로 하는 것이 바람직하다.
본 실시 형태의 스퍼터 공정에서는, 전처리 공정에 있어서 역스퍼터가 행해진 기판 상에, 스퍼터법에 의해 중간층을 성막하므로, 기판과 Ⅲ족 질화물 반도체 결정 사이에 격자 부정합이 발생하지 않아, 결정성이 안정되고 양호한 중간층을 얻을 수 있다.
이하, 상술한 바와 같은 전처리 공정, 및 스퍼터 공정이 구비된 실시 형태의Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법에서 얻어지는 발광 소자(1)의 구성에 대해 상세하게 서술한다.
[기판]
본 실시 형태에 있어서, Ⅲ족 질화물 화합물 반도체 결정이 표면 상에 에피택셜 성장되는 기판(11)으로서는, 특별히 한정되지 않고, 각종 재료를 선택하여 사용할 수 있고, 예를 들어 사파이어, SiC, 실리콘, 산화아연, 산화마그네슘, 산화망간, 산화지르코늄, 산화망간아연철, 산화마그네슘알루미늄, 붕화지르코늄, 산화갈륨, 산화인듐, 산화리튬갈륨, 산화리튬알루미늄, 산화네오듐갈륨, 산화란탄스트론튬알루미늄탄탈, 산화스트론튬티탄, 산화티탄, 하프늄, 텅스텐, 몰리브덴 등을 들 수 있고, 특히 사파이어가 바람직하다.
또한, 암모니아를 사용하지 않고 중간층을 성막하는 동시에, 암모니아를 사용하는 방법으로 후술하는 하지층을 성막하고, 또한 상기 기판 재료 중, 고온으로 암모니아에 접촉함으로써 화학적인 변성을 야기하는 것이 알려져 있는 산화물 기판이나 금속 기판 등을 이용한 경우에는, 본 실시 형태의 중간층이 코트층으로서 작용하므로, 기판의 화학적인 변질을 방지하는 면에서 효과적이다.
[중간층]
본 실시 형태의 적층 반도체(10)는, 기판(11) 상에 스퍼터법이 의해 Ⅲ족 질화물 화합물로 이루어지는 단결정의 중간층(12)이 성막되어 있다. 중간층(12)은 스퍼터법에 의해, 예를 들어 금속 원료와 V족 원소를 포함한 가스가 플라즈마로 활성화되어 반응함으로써 성막된다.
중간층(12)은 기판(11)의 표면(11a)의 적어도 60% 이상, 바람직하게는 80% 이상을 덮고 있을 필요가 있고, 90% 이상을 덮도록 형성되어 있는 것이 기판(11)의 코트층으로서의 기능면에서 바람직하다. 또한, 중간층(12)은 기판(11)의 표 면(11a) 상을 간극없이 덮도록 형성되어 있는 것이 가장 바람직하다.
중간층(12)이 기판(11)을 덮고 있지 않고, 기판(11)의 표면이 노출되어 있으면, 중간층(12) 상에 성막되는 하지층(14a)과 기판(11) 상에 직접 성막되는 하지층(14a)에서는 격자 정수가 다르기 때문에, 균일한 결정이 되지 않고, 힐록(hillock)이나 피트(pit)를 발생시켜 버린다.
또한, 상술한 스퍼터 공정에 있어서, 기판(11) 상에 중간층을 형성할 때, 도 7의 (a)에 나타내는 예의 중간층(12a)과 같이, 기판(11)의 표면(11a)만을 덮도록 형성해도 좋지만, 도 7의 (b)에 도시하는 중간층(12b)과 같이, 기판(11)의 표면(11a) 및 측면(11b)을 덮도록 형성해도 좋다. 또한, 도 7의 (c)에 도시하는 중간층(12c)과 같이, 기판(11)의 표면(11a), 측면(11b) 및 이면(11c)을 덮도록 하여 형성하는 것이, 코트층으로서의 기능면에서 가장 바람직하다.
상술한 바와 같이, MOCVD법에서는, 원료 가스가 기판의 측면, 혹은 이면까지 돌아들어가는 경우가 있으므로, 후술하는 Ⅲ족 질화물 화합물 반도체 결정으로 이루어지는 각 층의 어느 하나를 MOCVD법으로 성막하는 경우, 원료 가스와 기판의 반응을 회피하기 위해서는, 기판 측면, 혹은 이면도 보호할 수 있도록, 중간층을 도 7의 (c)에 도시하는 중간층(12c)과 같이 구성하는 것이 바람직하다.
이와 같은 중간층을 이루는 Ⅲ족 질화물 화합물의 결정은, 육방정계의 결정 구조를 갖고, 성막 조건을 컨트롤함으로써, 단결정막으로 할 수 있다. 또한, Ⅲ족 질화물 화합물의 결정은, 상기 성막 조건을 컨트롤함으로써, 육각 기둥을 기본으로 한 집합 조직으로 이루어지는 주상 결정으로 하는 것도 가능하다. 또한, 여기서 설명하는 주상 결정이라 함은, 인접하는 결정립과의 사이에 결정립계를 형성하여 이격되어 있고, 그 자체는 종단면 형상으로서 주상(柱狀)으로 되어 있는 결정인 것을 말한다.
중간층(12)은 단결정 구조인 것이, 버퍼 기능의 면에서 바람직하다. 상술한 바와 같이, Ⅲ족 질화물 화합물의 결정은 육방정계의 결정을 갖고, 육각 기둥을 기본으로 한 조직을 형성한다. Ⅲ족 질화물 화합물의 결정은, 성막 등의 조건을 제어함으로써, 면내 방향으로도 성장한 결정을 성막하는 것이 가능해진다. 이와 같은 단결정 구조를 갖는 중간층(12)을 기판(11) 상에 성막한 경우, 중간층(12)의 버퍼 기능이 유효하게 작용하므로, 그 위에 성막되는 Ⅲ족 질화물 반도체의 층은 양호한 배향성 및 결정성을 갖는 결정막이 된다.
또한, 중간층을 주상 결정의 집합체로 이루어지는 다결정으로서 형성한 경우에는, 상기 주상 결정의 각각의 그레인 폭의 평균값이 1 내지 100㎚의 범위로 되어 있는 것이, 버퍼층으로서의 기능면에서 바람직하고, 1 내지 70㎚의 범위로 되어 있는 것이 보다 바람직하다. 중간층을 주상 결정의 집합체로서 형성한 경우, 그 위에 형성되는 Ⅲ족 질화물 화합물 반도체의 결정층의 결정성을 양호하게 하기 위해서는, 주상 결정의 각각의 결정의 그레인 폭을 적정하게 제어할 필요가 있고, 구체적으로는 상기 범위로 하는 것이 바람직하다. 이와 같은 결정의 그레인의 폭은 단면 TEM 관찰 등에 의해 용이하게 측정하는 것이 가능하다.
또한, 중간층을 다결정으로서 형성한 경우에는, 결정의 그레인이, 상술한 바와 같은 대략 주상의 형상으로 되어 있는 것이 바람직하고, 중간층이 주상의 그레 인이 집합하여 층을 이루고 있는 것이 바람직하다.
여기서, 본 발명에서 설명하는 그레인의 폭이라 함은, 중간층이 주상 그레인의 집합체인 경우에는, 결정의 계면과 계면의 거리를 말한다. 한편, 그레인이 섬 형상으로 점재(點在)하는 경우에는, 그레인 폭이라 함은 결정 그레인이 기판면에 접하는 면의 가장 큰, 직경의 길이를 말한다.
중간층(12)의 막 두께는, 10 내지 500㎚의 범위로 되어 있는 것이 바람직하고, 20 내지 100㎚의 범위로 되어 있는 것이 보다 바람직하다.
중간층(12)의 막 두께가 10㎚ 미만이면, 버퍼층으로서의 기능이 충분하지 않게 된다. 또한, 500㎚를 초과하는 막 두께로 중간층(12)을 형성한 경우, 버퍼층으로서의 기능에는 변화가 없음에도 불구하고, 성막 처리 시간이 길어져, 생산성이 저하될 우려가 있다.
중간층(12)은 Al을 함유하는 조성으로 되어 있는 것이 바람직하고, AlN으로 이루어지는 구성으로 하는 것이 특히 바람직하다.
중간층(12)을 구성하는 재료로서는, 일반식 AlGaInN으로 나타내어지는 Ⅲ족 질화물 화합물 반도체이면, 어떠한 재료라도 사용할 수 있다. 또한, V족으로서, As나 P가 함유되는 구성으로 해도 좋다.
중간층(12)을, Al을 포함한 조성으로 한 경우, 그중에서도 GaAlN으로 하는 것이 바람직하고, 이때, Al의 조성이 50% 이상으로 되어 있는 것이 바람직하다.
또한, 중간층을 주상 결정의 집합체로서 형성하는 경우에는, AlN으로 이루어지는 조성으로 함으로써, 효율적으로 주상 결정 집합체로 할 수 있다.
[적층 반도체]
도 1에 도시한 바와 같이, 본 실시 형태의 적층 반도체(10)는 기판(11) 상에, 상술한 바와 같은 중간층(12)을 통해, 질화물계 화합물 반도체로 이루어지는 n형 반도체층(14), 발광층(15) 및 p형 반도체층(16)으로 이루어지는 발광 반도체층이 적층되어 있다.
그리고, n형 반도체층(14)은 적어도 Ⅲ족 질화물 화합물 반도체로 이루어지는 하지층(14a)을 갖고 있고, 중간층(12) 상에 하지층(14a)이 적층되어 있다.
Ⅲ족 질화물 화합물 반도체로 이루어지는 하지층(14a) 상에는, 상술한 바와 같이 도 1에 도시하는 적층 반도체(10)와 같은 기능성을 갖는 결정 적층 구조가 적층된 구성으로 할 수 있다. 예를 들어, 발광 소자를 위한 반도체 적층 구조를 형성하는 경우, Si, Ge, Sn 등의 n형 도펀트를 도프한 n형 도전성의 층이나, 마그네슘 등의 p형 도펀트를 도프한 p형 도전성의 층 등을 적층하여 형성할 수 있다. 또한, 재료로서는, 발광층 등에는 InGaN을 사용할 수 있고, 클래드층 등에는 AlGaN을 사용할 수 있다. 이와 같이, 하지층(14a) 상에, 또한 기능을 갖게 한 Ⅲ족 질화물반도체 결정층을 형성함으로써, 발광 다이오드나 레이저 다이오드, 혹은 전자 디바이스 등의 제작에 사용되는, 반도체 적층 구조를 갖는 웨이퍼를 제작할 수 있다.
이하에, 적층 반도체(10)에 대해 상세하게 서술한다.
질화물계 화합물 반도체로서는, 예를 들어 일반식 AlXGaYInZN1-AMA(0≤X≤1, 0≤Y≤1, 0≤Z≤1이고, 또한 X+Y+Z=1. 기호 M은 질소(N)와는 다른 제V족 원소를 나 타내고, 0≤A＜1임)로 나타내어지는 질화갈륨계 화합물 반도체가 다수 알려져 있고, 본 발명에 있어서도, 그들 주지의 질화갈륨계 화합물 반도체를 포함하여 일반식 AlXGaYInZN1-AMA[0≤X≤1, 0≤Y≤1, 0≤Z≤1이고, 또한 X+Y+Z=1. 기호 M은 질소(N)와는 다른 제V족 원소를 나타내고, 0≤A＜1임]로 나타내어지는 질화갈륨계 화합물 반도체를 전혀 제한없이 사용할 수 있다.
질화갈륨계 화합물 반도체는, Al, Ga 및 In 이외에 다른 Ⅲ족 원소를 함유할 수 있고, 필요에 따라서 Ge, Si, Mg, Ca, Zn, Be, P, As 및 B 등의 원소를 함유할 수도 있다. 또한, 의도적으로 첨가한 원소에 한정되지 않고, 성막 조건 등에 의존하여 필연적으로 포함되는 불순물, 및 원료, 반응관 재질에 포함되는 미량 불순물을 포함하는 경우도 있다.
이들 질화갈륨계 화합물 반도체의 성장 방법은 특별히 한정되지 않고, MOCVD(유기 금속 화학 기상 성장법), HVPE(하이드라이드 기상 성장법), MBE(분자선 에피택시법) 등, 질화물 반도체를 성장시키는 것이 알려져 있는 모든 방법을 적용할 수 있다. 바람직한 성장 방법으로서는, 막 두께 제어성, 양산성의 관점에서 M0CVD법이다. MOCVD법에서는, 캐리어 가스로서 수소(H2) 또는 질소(N2), Ⅲ족 원료인 Ga원으로서 트리메틸갈륨(TMG) 또는 트리에틸갈륨(TEG), Al원으로서 트리메틸알루미늄(TMA) 또는 트리에틸알루미늄(TEA), In원으로서 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI), V족 원료인 N원으로서 암모니아(NH3), 히드라진(N2H4) 등이 사용된다. 또한, 도펀트로서는, n형에는 Si 원료로서 모노실란(SiH4) 또는 디실 란(Si2H6)을, Ge 원료로서 게르만 가스(GeH4)나, 테트라메틸게르마늄[(CH3)4Ge]이나 테트라에틸게르마늄[(C2H5)4Ge] 등의 유기 게르마늄 화합물을 이용할 수 있다. MBE법에서는, 원소 상태의 게르마늄도 도핑원으로서 이용할 수 있다. p형에는 Mg 원료로서는 예를 들어 비스시클로펜타디에닐마그네슘(Cp2Mg) 또는 비스에틸시클로펜타디에닐마그네슘(EtCp2Mg)을 사용한다.
<n형 반도체층>
n형 반도체층(14)은, 통상 상기 중간층(12) 상에 적층되고, 하지층(14a), n형 콘택트층(14b) 및 n형 클래드층(14c)으로 구성된다. 또한, n형 콘택트층은, 하지층 및/또는, n형 클래드층을 겸하는 것이 가능하지만, 하지층이 n형 콘택트층 및/또는 n형 클래드층을 겸하는 것도 가능하다.
「하지층」
하지층(14a)은 Ⅲ족 질화물 화합물 반도체로 이루어지고, 기판(11) 상에 적층하여 성막된다.
하지층(14a)의 재료로서는, 기판(11) 상에 성막된 중간층(12)과 다른 재료를 사용해도 상관없지만, AlXGa1-XN층(0≤x≤1, 바람직하게는 0≤x≤0.5, 더욱 바람직하게는 0≤x≤0.1)로 구성되는 것이 바람직하다.
하지층(14a)에 사용하는 재료로서는, Ga를 포함하는 Ⅲ족 질화물 화합물, 즉 GaN계 화합물 반도체가 사용되고, 특히 AlGaN, 또는 GaN을 적합하게 사용할 수 있 다.
또한, 중간층(12)을 AlN으로 이루어지는 주상 결정의 집합체로서 형성한 경우에는, 하지층(14a)이 중간층(12)의 결정성을 그대로 이어받지 않도록, 마이그레이션에 의해 전위를 루프화시킬 필요가 있지만, 이와 같은 재료로서도 상기 Ga를 포함하는 GaN계 화합물 반도체를 들 수 있고, 특히 AlGaN, 또는 GaN이 적합하다.
하지층의 막 두께는 0.1㎛ 이상이 바람직하고, 보다 바람직하게는 0.5㎛ 이상이며, 1㎛ 이상이 가장 바람직하다. 이 막 두께 이상으로 한 쪽이 결정성이 양호한 AlXGa1-XN층을 얻을 수 있기 쉽다.
하지층(14a)에는, 필요에 따라서, n형 불순물을 1×1017 내지 1×1019/㎤의 범위 내이면 도프해도 좋지만, 언도프(＜1×1017/㎤)로 할 수도 있고, 언도프 쪽이 양호한 결정성의 유지라는 면에서 바람직하다. n형 불순물로서는, 특별히 한정되지 않지만, 예를 들어 Si, Ge 및 Sn 등을 들 수 있고, 바람직하게는 Si 및 Ge를 들 수 있다.
기판(11)에 도전성의 기판을 사용하는 경우에는, 하지층(14a)을 도핑하여, 하지층(14a)의 층 구조를 종방향으로 전류가 흐르도록 함으로써, 발광 소자의 칩 양면에 전극을 설치하는 구조로 할 수 있다.
또한, 기판(11)에 절연성의 기판을 사용하는 경우에는, 발광 소자의 칩의 같은 면에 전극이 형성되는 칩 구조를 채용하게 되므로, 기판(11) 상에 중간층(12)을 통해 적층되는 하지층(14a)은 도프하지 않는 결정으로 한 쪽이 결정성이 양호해진 다.
(하지층의 성막 방법)
본 실시 형태의 하지층의 성막 방법에 대해, 이하에 설명한다.
본 실시 형태에서는, 상술한 방법으로 기판(11)에 중간층(12)을 성막한 후, Ⅲ족 질화물 화합물 반도체로 이루어지는 하지층(14a)을 성막할 수 있지만, 상기 하지층(14a)을 성막하기 전에, 어닐 처리를 행하는 것은 특별히 필요하지 않다. 그러나, 일반적으로, Ⅲ족 질화물 화합물 반도체의 성막을 MOCVD, MBE, VPE 등의 기상 화학 성막 방법으로 행하는 경우, 성막을 수반하지 않는 승온 과정 및 온도의 안정화 과정을 거쳐서 처리되지만, 이들 과정에 있어서 V족의 원료 가스를 챔버 내에 유통시키는 일이 많으므로, 결과적으로 어닐 효과가 발생하는 경우가 있다.
또한, 그때에 유통시키는 캐리어 가스로서는, 일반적인 것을 전혀 제한없이 사용할 수 있고, M0CVD 등의 기상 화학 성막 방법으로 널리 사용되는 수소나 질소를 사용해도 좋다. 그러나, 캐리어 가스로서 수소를 사용한 경우, 비교적 활성인 수소 중에서의 승온은, 화학적으로는 결정성이나 결정 표면의 평탄성을 손상시킬 우려가 있으므로, 처리 시간을 짧게 하는 것이 바람직하다.
하지층(14a)을 적층하는 방법으로서는, 특별히 한정되지 않고, 상술한 각 방법과 같이, 전위의 루프화를 발생시킬 수 있는 결정 성장 방법이면, 전혀 제한없이 사용할 수 있다. 특히, MOCVD법이나 MBE법, VPE법은, 상술한 바와 같은 마이그레이션을 발생할 수 있으므로, 양호한 결정성의 막을 성막하는 것이 가능해지므로 적합하다. 그중에서도, MOCVD법은, 가장 결정성이 좋은 막을 얻을 수 있다는 면에서 보다 적합하게 사용할 수 있다.
또한, 스퍼터법을 사용하여 Ⅲ족 질화물 화합물 반도체로 이루어지는 하지층(14a)을 성막할 수도 있다. 스퍼터법을 사용하는 경우에는, MOCVD법이나 MBE법 등과 비교하여, 장치를 간편한 구성으로 하는 것이 가능해진다.
하지층(14a)을 스퍼터법으로 성막할 때, V족 원료를 리액터 내에 유통시키는리액티브 스퍼터법에 의해 성막하는 방법으로 하는 것이 바람직하다.
상술한 바와 같이, 일반적으로, 스퍼터법에 있어서는, 타겟 재료의 순도가 높을수록, 성막 후의 박막의 결정성 등의 막질이 양호해진다. 하지층(14a)을 스퍼터법에 의해 성막하는 경우, 원료가 되는 타겟 재료로서 Ⅲ족 질화물 화합물 반도체를 사용하여, Ar 가스 등의 불활성 가스의 플라즈마에 의한 스퍼터를 행하는 것도 가능하지만, 리액티브 스퍼터법에 있어서 타겟 재료에 사용하는 Ⅲ족 금속 단체 및 그 혼합물은, Ⅲ족 질화물 화합물 반도체와 비교하여 고순도화가 가능하다. 이로 인해, 리액티브 스퍼터법에서는, 성막되는 하지층(14a)의 결정성을 보다 향상시키는 것이 가능해진다.
하지층(14a)을 성막할 때의 기판(11)의 온도, 즉 하지층(14a)의 성장 온도는 800℃ 이상으로 하는 것이 바람직하고, 보다 바람직하게는 900℃ 이상의 온도이며, 1000℃ 이상의 온도로 하는 것이 가장 바람직하다. 이는, 하지층(14a)을 성막할 때의 기판(11)의 온도를 높게 함으로써 원자의 마이그레이션이 발생하기 쉬워져, 전위의 루프화가 용이하게 진행되기 때문이다. 또한, 하지층(14a)을 성막할 때의 기판(11)의 온도는, 결정의 분해하는 온도보다도 저온일 필요가 있으므로, 1200℃ 미만으로 하는 것이 바람직하다. 하지층(14a)을 성막할 때의 기판(11)의 온도가 상기 온도 범위 내이면, 결정성이 좋은 하지층(14a)을 얻을 수 있다.
또한, MOCVD 성장로 내의 압력은 15 내지 40㎪로 조정하는 것이 바람직하다.
「n형 콘택트층」
n형 콘택트층(14b)으로서는, 하지층(14a)과 마찬가지로 AlXGa1-XN층(0≤x≤1, 바람직하게는 0≤x≤0.5, 더욱 바람직하게는 0≤x≤0.1)으로 구성되는 것이 바람직하다. 또한, n형 불순물이 도프되어 있는 것이 바람직하고, n형 불순물을 1×1017 내지 1×1019/㎤, 바람직하게는 1×1018 내지 1×1019/㎤의 농도로 함유하면, 부극의 양호한 오믹 접촉의 유지, 크랙 발생의 억제, 양호한 결정성의 유지의 면에서 바람직하다. n형 불순물로서는, 특별히 한정되지 않지만, 예를 들어 Si, Ge 및 Sn 등을 들 수 있고, 바람직하게는 Si 및 Ge이다. 성장 온도는 하지층과 마찬가지이다.
하지층(14a) 및 n형 콘택트층(14b)을 구성하는 질화갈륨계 화합물 반도체는 동일 조성인 것이 바람직하고, 이들 합계의 막 두께를 1 내지 20㎛, 바람직하게는 2 내지 15㎛, 더욱 바람직하게는 3 내지 12㎛의 범위로 설정하는 것이 바람직하다. 막 두께가 이 범위이면, 반도체의 결정성이 양호하게 유지된다.
n형 콘택트층(14b)과 후술하는 발광층(15) 사이에는, n형 클래드층(14c)을 마련하는 것이 바람직하다. n형 클래드층(14c)을 마련함으로써, n형 콘택트층(14b)의 최표면에 발생한 평탄성의 악화를 보충할 수 있다. n형 클래드층(14c)은 AlGaN, GaN, GaInN 등에 의해 형성하는 것이 가능하다. 또한, 이들 구조의 헤 테로 접합이나 복수회 적층한 초격자 구조로 해도 좋다. GaInN으로 하는 경우에는, 발광층(15)의 GaInN의 밴드 갭보다도 크게 하는 것이 바람직한 것은 물론이다.
「n형 클래드층」
n형 클래드층(14c)의 막 두께는, 특별히 한정되지 않지만, 바람직하게는 5 내지 500㎚의 범위이며, 보다 바람직하게는 5 내지 100㎚의 범위이다.
또한, n형 클래드층(14c)의 n형 도프 농도는 1×1017 내지 1×1020/㎤의 범위가 바람직하고, 보다 바람직하게는 1×1018 내지 1×1019/㎤의 범위이다.
도프 농도가 이 범위이면, 양호한 결정성의 유지 및 발광 소자의 동작 전압 저감의 면에서 바람직하다.
<p형 반도체층>
p형 반도체층(16)은, 통상 p형 클래드층(16a) 및 p형 콘택트층(16b)으로 구성된다. 그러나, p형 콘택트층이 p형 클래드층을 겸해도 좋다.
「p형 클래드층」
p형 클래드층(16a)으로서는, 발광층(15)의 밴드 갭 에너지보다 커지는 조성이며, 발광층(15)으로의 캐리어를 가둘 수 있는 것이면 특별히 한정되지 않지만, 바람직하게는, AldGa1-dN(0＜d≤0.4, 바람직하게는 0.1≤d≤0.3)의 것을 들 수 있다. p형 클래드층(16a)이, 이와 같은 AlGaN으로 이루어지면, 발광층(15)으로의 캐리어를 가둔다는 점에서 바람직하다. p형 클래드층(16a)의 막 두께는, 특별히 한정되지 않지만, 바람직하게는 1 내지 400㎚이고, 보다 바람직하게는 5 내지 100㎚이다. p형 클래드층(16a)의 p형 도프 농도는, 1×1018 내지 1×1021/㎤가 바람직하고, 보다 바람직하게는 1×1019 내지 1×1020/㎤이다. p형 도프 농도가 상기 범위이면, 결정성을 저하시키지 않고 양호한 p형 결정을 얻을 수 있다.
「p형 콘택트층」
p형 콘택트층(16b)으로서는, 적어도 AleGa1-eN(0≤e＜0.5, 바람직하게는 0≤e≤0.2, 더욱 바람직하게는 0≤e≤0.1)을 포함하여 이루어지는 질화갈륨계 화합물 반도체층이다. Al 조성이 상기 범위이면, 양호한 결정성의 유지 및 p 오믹 전극[후술하는 투광성 전극(17)을 참조]과의 양호한 오믹 접촉의 면에서 바람직하다.
또한, p형 도펀트를 1×1018 내지 1×1021/㎤의 범위의 농도로 함유하고 있으면, 양호한 오믹 접촉의 유지, 크랙 발생의 방지, 양호한 결정성의 유지의 면에서 바람직하고, 보다 바람직하게는 5×1019 내지 5×1020/㎤의 범위이다.
p형 불순물로서는, 특별히 한정되지 않지만, 예를 들어 바람직하게는 Mg을 들 수 있다.
p형 콘택트층(16b)의 막 두께는, 특별히 한정되지 않지만, 10 내지 500㎚가 바람직하고, 보다 바람직하게는 50 내지 200㎚이다. 막 두께가 이 범위이면, 발광 출력의 면에서 바람직하다.
<발광층>
발광층(15)은 n형 반도체층(14) 상에 적층되는 동시에 p형 반도체층(16)이 그 위에 적층되는 층이며, 도 1에 도시한 바와 같이, 질화갈륨계 화합물 반도체로 이루어지는 장벽층(15a)과, 인듐을 함유하는 질화갈륨계 화합물 반도체로 이루어지는 우물층(15b)이 교대로 반복하여 적층되고, 또한 n형 반도체층(14)측 및 p형 반도체층(16)측에 장벽층(15a)이 배치되는 순으로 적층하여 형성된다.
또한, 도 1에 도시하는 예에서는, 발광층(15)은 6층의 장벽층(15a)과 5층의 우물층(15b)이 교대로 반복하여 적층되고, 발광층(15)의 최상층 및 최하층에 장벽층(15a)이 배치되고, 각 장벽층(15a) 사이에 우물층(15b)이 배치되는 구성으로 되어 있다.
장벽층(15a)으로서는, 예를 들어 인듐을 함유한 질화갈륨계 화합물 반도체로 이루어지는 우물층(15b)보다도 밴드 갭 에너지가 큰 AlcGa1-cN(0≤c＜0.3) 등의 질화갈륨계 화합물 반도체를, 적합하게 사용할 수 있다.
또한, 우물층(15b)에는, 인듐을 함유하는 질화갈륨계 화합물 반도체로서, 예를 들어 Ga1-sInsN(0＜s＜0.4) 등의 질화갈륨인듐을 사용할 수 있다.
[투광성 정극]
투광성 정극(17)은, 상술한 바와 같이 하여 제작되는 적층 반도체(10)의 p형 반도체층(16) 상에 형성되는 투광성의 전극이다.
투광성 정극(17)의 재질로서는, 특별히 한정되지 않고, ITO(In2O3-SnO2), AZO(ZnO-Al2O3), IZO(In2O3-ZnO), GZO(ZnO-Ga2O3) 등의 재료를, 이 기술분야에서 잘 알려진 관용의 수단으로 마련할 수 있다. 또한, 그 구조도, 종래 공지의 구조를 포함하여 어떠한 구조라도 전혀 제한없이 사용할 수 있다.
투광성 정극(17)은, Mg 도프 p형 반도체층(16) 상의 대략 전체면을 덮도록 형성해도 상관없고, 간극을 두고 격자 형상이나 나무 형상으로 형성해도 좋다. 투광성 정극(17)을 형성한 후에, 합금화나 투명화를 목적으로 한 열어닐을 실시하는 경우도 있지만, 실시하지 않아도 상관없다.
[정극 본딩 패드 및 부극]
정극 본딩 패드(18)는 상술한 투광성 정극(17) 상에 형성되는 전극이다.
정극 본딩 패드(18)의 재료로서는, Au, Al, Ni 및 Cu 등을 사용한 각종 구조가 주지이며, 이들 주지의 재료, 구조의 것을 전혀 제한없이 사용할 수 있다.
정극 본딩 패드(18)의 두께는, 100 내지 1000㎚의 범위 내인 것이 바람직하다. 또한, 본딩 패드의 특성상, 두께가 큰 쪽이 본더빌리티(bondability)가 높아지므로, 정극 본딩 패드(18)의 두께는 300㎚ 이상으로 하는 것이 보다 바람직하다. 또한, 제조 비용의 관점에서 500㎚ 이하로 하는 것이 바람직하다.
부극(19)은 기판(11) 상에 n형 반도체층(14), 발광층(15) 및 p형 반도체층(16)이 순차 적층된 반도체층에 있어서, n형 반도체층(14)의 n형 콘택트층(14b)에 접하도록 형성된다.
이로 인해, 부극 본딩 패드를 형성할 때는, 발광층(15), p형 반도체층(16), 및 n형 반도체층(14)의 일부를 제거하여 n형 콘택트층(14b)의 노출 영역(14d)을 형성하고, 이 위에 부극(19)을 형성한다.
부극(19)의 재료로서는, 각종 조성 및 구조의 부극이 주지이며, 이들 주지의 부극을 전혀 제한없이 사용할 수 있고, 이 기술분야에서 잘 알려진 관용의 수단으로 마련할 수 있다.
이상 설명한 바와 같은, 본 실시 형태의 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법에 따르면, 기판(11)에 대해 플라즈마 처리하는 전처리 공정을 구비하고, 상기 전처리 공정에 이어서, 기판(11) 상에 중간층(12)을 스퍼터법에 의해 성막하는 스퍼터 공정이 구비된 구성으로 함으로써, 기판(11) 표면에 균일성이 높은 결정 구조를 갖는 중간층(12)이 성막되고, 기판(11)과 Ⅲ족 질화물 반도체로 이루어지는 반도체층 사이에 격자 부정합이 발생하는 일이 없다. 따라서, 기판(11) 상에 결정성이 양호한 Ⅲ족 질화물 반도체를 효율적으로 성장시킬 수 있고, 생산성이 우수한 동시에, 우수한 발광 특성을 구비한 Ⅲ족 질화물 화합물 반도체 발광 소자(1)를 얻을 수 있다.
상술한 바와 같이, 기판(11)에 역스퍼터를 행함으로써 상기 효과를 얻을 수 있는 메커니즘으로서는, 기판(11) 표면에 부착된 오염 등이 플라즈마 가스에 노출되고, 화학 반응으로 제거됨으로써, 기판(11)의 표면이 Ⅲ족 질화물 화합물과의 사이에서 결정의 격자 구조가 정합하도록 노출되는 것을 들 수 있다.
본 실시 형태의 제조 방법에 따르면, 상술한 바와 같은 작용에 의해, 예를 들어 Ar 가스를 사용하여 물리적 충격에 의해 기판 상의 오염을 제거하는 봄바드먼트(bombardment)라 불리는 방법 등과 달리, 기판에 대해 데미지를 부여하지 않고, 기판을 양호한 표면 상태로 하여 전처리를 실시하는 것이 가능해진다.
또한, 본 실시 형태에서 설명하는 기판 및 중간층 및 하지층의 구성은, Ⅲ족 질화물 화합물 반도체 발광 소자에 한정되는 것은 아니고, 예를 들어 격자 정수가 가까운 재료끼리를 사용하여 성막 등을 행할 때에, 고온하에 있어서 원료 가스와 기판이 반응할 우려가 있는 경우, 전혀 제한되지 않고 적용하는 것이 가능하다.
[램프]
이상 설명한 바와 같은, 본 발명에 관한 Ⅲ족 질화물 화합물 반도체 발광 소자와 형광체를 조합함으로써, 당업자 주지의 수단에 의해 램프를 구성할 수 있다. 종래부터, 발광 소자와 형광체와 조합함으로써 발광색을 바꾸는 기술이 알려져 있고, 이와 같은 기술을 전혀 제한되지 않고 채용하는 것이 가능하다.
예를 들어, 형광체를 적정하게 선정함으로써, 발광 소자보다 장파장의 발광을 얻는 것도 가능해지고, 또한 발광 소자 자체의 발광 파장과 형광체에 의해 변환된 파장을 섞음으로써, 백색 발광을 나타내는 램프로 할 수도 있다.
또한, 램프로서는, 일반 용도의 포탄형, 휴대의 백라이트 용도의 사이드 뷰형, 표시기에 사용되는 톱뷰형 등, 어떠한 용도로도 사용할 수 있다.
예를 들어, 도 4에 도시하는 예와 같이, 동일면 전극형의 Ⅲ족 질화물 화합물 반도체 발광 소자(1)를 포탄형으로 실장하는 경우에는, 2개의 프레임 중 한쪽[도 4에서는 프레임(21)]에 발광 소자(1)를 접착하고, 또한 발광 소자(1)의 부극(도 3에 나타내는 부호 19 참조)을 와이어(24)로 프레임(22)에 접합하고, 발광 소자(1)의 정극 본딩 패드(도 3에 나타내는 부호 18 참조)를 와이어(23)로 프레임(21)에 접합한다. 그리고, 투명한 수지로 이루어지는 몰드(25)로 발광 소자(1)의 주변을 몰드함으로써, 도 4에 도시하는 포탄형의 램프(2)를 작성할 수 있다.
또한, 본 발명에 관한 Ⅲ족 질화물 화합물 반도체 발광 소자는, 상술한 발광 소자 외에, 레이저 소자나 수광 소자 등의 광 전기 변환 소자, 또는 HBT나 HEMT 등의 전자 디바이스 등에 사용할 수 있다.
다음에, 본 발명의 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 Ⅲ족 질화물 화합물 반도체 발광 소자를, 실시예에 의해 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에만 한정되는 것은 아니다.
[제1 실시예]
본 예에서는, 사파이어로 이루어지는 기판(11)의 c면 상에, 중간층(12)으로서 RF 스퍼터법을 사용하여 AlN으로 이루어지는 주상 결정의 집합체를 형성하고, 그 위에, 하지층(14a)으로서, MOCVD법을 사용하여 언도프의 GaN계 반도체로 이루어지는 층을 형성하고, 제1 실시예의 샘플을 작성하였다.
우선, 한면만을 에피택셜 성장에 사용할 수 있을 정도로 경면(鏡面) 연마한 사파이어로 이루어지는 기판(11)을, 특히 습식 등의 전처리를 행하지 않고 스퍼터기 중으로 도입하였다. 여기서, 스퍼터 장치로서는, 고주파식 전원을 갖고, 또한 타겟 내에서 마그넷의 위치를 움직일 수 있는 기구를 갖는 장치를 사용하였다.
그리고, 스퍼터 장치 내에서 기판(11)을 750℃까지 가열하고, 질소 가스만을 30sccm의 유량으로 도입한 후, 챔버 내의 압력을 0.08㎩로 유지하고, 기판(11)측에 50W의 고주파 바이어스를 인가하여 기판(11)을 질소 플라즈마에 노출하였다(역스퍼터). 이때의 기판(11)의 온도는 500℃로 하고, 처리 시간은 200초로 하였다.
계속해서, 기판(11)의 온도를 500℃로 유지한 상태에서, 스퍼터 장치 내에 아르곤 및 질소 가스를 도입하였다. 그리고, 2000W의 고주파 바이어스를 금속 Al 타겟측에 인가하여, 노 내의 압력을 0.5㎩로 유지하고, Ar 가스를 15sccm, 질소 가스를 5sccm 유통시킨 조건하(가스 전체에 있어서의 질소의 비는 75%)에서, 사파이어로 이루어지는 기판(11) 상에 AlN으로 이루어지는 주상 결정의 중간층(12)을 성막하였다. 이때의 성장률은 0.12㎚/s였다.
또한, 타겟 내의 마그넷은, 기판(11)의 역스퍼터시 및 성막시의 어느 것에 있어서도 요동시켰다.
그리고, 미리 측정한 성막 속도에 따라서, 규정한 시간의 처리를 행하고, 50㎚의 AlN[중간층(12)]을 성막 후, 플라즈마 동작을 정지하고, 기판(11)의 온도를 저하시켰다.
계속해서, 중간층(12)이 성막된 기판(11)을 스퍼터 장치로부터 취출하여, M0CVD로에 도입하였다. 그리고, GaN층(Ⅲ족 질화물 반도체)이 성막된 시료를, MOCVD법을 사용하여 이하의 순서로 제작하였다.
우선, 기판(11)을 반응로 안으로 도입하였다. 기판(11)은, 질소 가스 치환된 글로브 박스 안에서, 가열용 카본제의 서셉터 상에 적재하였다. 그리고, 질소 가스를 노 내에 유통시킨 후, 히터에 의해 기판(11)의 온도를 1150℃로 승온시켰다. 기판(11)이 1150℃의 온도에서 안정된 것을 확인한 후, 암모니아 배관의 밸브를 개방하고, 암모니아의 노 내로의 유통을 개시하였다. 계속해서, TMGa의 증기를 포함하는 수소를 노 내로 공급하고, 기판(11) 상에 성막된 중간층(12) 상에 하지층(14a)을 이루는 GaN계 반도체를 부착시키는 처리를 행하였다. 암모니아의 양은, V/Ⅲ비가 6000이 되도록 조절하였다. 약 1시간에 걸쳐서 상기 GaN계 반도체의 성장을 행한 후, TMGa의 배관의 밸브를 절환하고, 원료의 반응로 내로의 공급을 정지하여 성장을 정지시켰다. 그리고, GaN계 반도체의 성장을 종료시킨 후, 히터로의 통전을 정지하여 기판(11)의 온도를 실온까지 강온하였다.
이상의 공정에 의해, 사파이어로 이루어지는 기판(11) 상에, AlN으로 이루어지는 주상 결정의 중간층(12)을 형성하고, 그 위에 언도프로 2㎛의 막 두께의 GaN계 반도체로 이루어지는 하지층(14a)을 형성한 제1 실시예의 시료를 제작하였다. 취출한 기판은 무색 투명의 미러 상태를 나타냈다.
그리고, 상기 방법에서 얻어진 언도프 GaN층의 X선 로킹 커브(XRC)를 4결정 X선 측정 장치(파날리티컬사제, 형식 번호 : X'part)를 사용하여 측정하였다. 이 측정은, Cu β선 X선 발생원을 광원으로서 사용하고, 대칭면인 (0002)면과 비대칭면인 (10-10)면에서 행하였다. 일반적으로, Ⅲ족 질화물 화합물 반도체의 경우, (0002)면의 XRC 스펙트럼 반치폭은 결정의 평탄성[모자익시티(mosaicity)]의 지표가 되고, (10-10)면의 XRC 스펙트럼 반치폭은 전위 밀도(트위스트)의 지표가 된다. 이 측정의 결과, 본 발명의 제조 방법으로 제작한 언도프 GaN층은, (0002)면의 측정으로는 반치폭 100초, (10-10)면에서는 반치폭 320초를 나타냈다.
또한, 중간층(12), 하지층(14a)의 성막 조건을 상기와 마찬가지로 한 다음에, 중간층(12)의 성막 조건 중, 전처리 공정에 있어서의 기판 온도와 처리 시간을 변화시킨 경우의, GaN 결정의 X선 반치폭의 데이터를 도 5 및 도 6에 나타낸다.
[제2 실시예]
본 예에서는, 제1 실시예와 같은 조건으로 성막한 6㎛의 언도프 GaN 결정[하지층(14a)] 상에, Ge를 도펀트로 한 n형 콘택트층(14b)을 성막하고, 또한 각 반도체층을 적층함으로써, 최종적으로, 도 1에 나타내는 Ⅲ족 질화물 화합물 반도체 발광 소자용 에피택셜층 구조를 갖는 에피택셜 웨이퍼[적층 반도체(10)]를 제작하였다.
이 에피택셜 웨이퍼는, c면을 갖는 사파이어로 이루어지는 기판(11) 상에, 제1 실시예와 같은 성장 방법에 의해, 주상 결정 구조를 갖는 AlN으로 이루어지는 중간층(12)을 성막한 후, 기판(11)측으로부터 차례로, 6㎛의 언도프 GaN으로 이루어지는 하지층(14a), 1×1019㎝-3의 전자 농도를 갖는 2㎛의 Ge 도프 GaN으로 이루어지는 n형 콘택트층(14b), 1×1018㎝-3의 전자 농도를 갖는 20㎚의 In0.1Ga0.9N형 클래드층[n형 클래드층(14c)], GaN 장벽층으로 시작하여 GaN 장벽층으로 끝나는 적층 구조이며, 층 두께를 16㎚로 한 GaN으로 이루어지는 6층의 장벽층(15a)과, 층 두께를 3㎚로 한 논도프의 In0.2Ga0.8N으로 이루어지는 5층의 우물층(15b)이 교대로 적층되어 이루어지는 발광층(다중양자 우물 구조)(15), 5㎚의 Mg를 도프한 Al0.1Ga0.9N으로 이루어지는 p형 클래드층(16a), 및 막 두께 200㎚의 Mg 도프 Al0.02Ga0.98N으로 이루어지는 p형 콘택트층(16b)을 구비한 p형 반도체층(16)을 적층한 구조를 갖는다.
상기한 반도체 발광 소자 구조의 에피택셜층을 갖는 웨이퍼의 제작에 있어서, 사파이어로 이루어지는 기판(11) 상에 주상 결정 구조를 갖는 AlN으로 이루어 지는 중간층(12)을 형성할 때까지의 공정은, 제1 실시예와 같은 순서를 사용하였다.
그 후의 반도체 적층 구조의 적층도, 같은 MOCVD 장치를 사용하여, 하지층(14a)의 성막과 마찬가지로 행하였다.
이상과 같은 순서에 의해, 반도체 발광 소자용 에피택셜층 구조를 갖는 에피택셜 웨이퍼를 제작하였다. 여기서, Mg 도프 Al0.02Ga0.98N으로 이루어지는 p형 콘택트층(16b)은 p형 캐리어를 활성화하기 위한 어닐 처리를 행하지 않아도 p형 특성을 나타냈다.
계속해서, 상술한 바와 같은 사파이어로 이루어지는 기판(11) 상에 에피택셜층 구조가 적층된 에피택셜 웨이퍼[도 1의 적층 반도체(10) 참조]를 사용하여, 반도체 발광 소자의 1종인 발광 다이오드를 제작하였다[도 2 및 도 3의 발광 소자(1)를 참조].
우선, 제작한 웨이퍼에 대해, 공지의 포토리소그래피에 의해 Mg 도프 Al0.02Ga0.98N으로 이루어지는 p형 콘택트층(16b)의 표면 상에, ITO로 이루어지는 투광성 정극(17)과, 그 위에 표면측으로부터 차례로 티탄, 알루미늄, 금을 적층한 구조를 갖는 정극 본딩 패드(18)를 형성하였다. 또한, 웨이퍼의 일부에 드라이 에칭을 실시하고, n형 콘택트층(14b) 상의 노출 영역(14d)을 노출시키고, 이 부분에 Ni, Al, Ti, Au의 4층으로 이루어지는 부극(19)을 제작하였다. 이들 공정에 의해, 웨이퍼 상에, 도 2 및 도 3에 도시하는 형상을 갖는 각 전극을 제작하였다.
상술한 바와 같이 하여 p형 반도체층 및 n형 반도체층의 양방에 전극을 형성한 웨이퍼를, 기판(11)의 이면측을 연삭 및 연마하여 미러 상태의 면으로서 한면이 350㎛인 정사각형의 칩으로 절단하고, 각 전극이 상부가 되도록 리드 프레임 상에 적재하고, 금선으로 리드 프레임에 결선함으로써, 반도체 발광 소자로 하였다. 이 반도체 발광 소자(발광 다이오드)의 정극 본딩 패드(18) 및 부극(19)의 전극간에 순방향 전류를 흐르게 한 결과, 전류 20㎃에 있어서의 순방향 전압은 3.0V였다. 또한, p측의 투광성 정극(17)을 통과하여 발광 상태를 관찰한 결과, 발광 파장은 470㎚이며, 발광 출력은 15mW를 나타냈다. 이와 같은 발광 다이오드의 발광 특성은, 제작한 웨이퍼의 대략 전체면으로부터 제작된 발광 다이오드에 대해, 균일하게 얻을 수 있었다.
전처리 공정에 있어서의 역스퍼터 조건과, X선 반치폭 및 발광 출력의 측정 결과를 하기 표 1에 나타낸다.
[제1 비교예]
본 예에서는, 사파이어로 이루어지는 기판의 c면 상에, 역스퍼터에 의한 전처리 공정을 행하지 않고, 기판 상에 AlN으로 이루어지는 중간층을 형성하고, 그 위에 MOCVD법을 사용하여 GaN으로 이루어지는 하지층(14a)을 형성한 점을 제외하고, 제2 실시예와 마찬가지로 하여 반도체 발광 소자를 제작하였다.
제1 비교예의 반도체 발광 소자는 전류 20㎃에 있어서의 순방향 전압이 3.0V, 발광 파장이 470㎚였지만, 발광 출력은 10mW이며, 제2 실시예의 반도체 발광 소자에 비해 발광 출력이 떨어졌다.
또한, 제1 비교예의 방법으로 성장시킨 GaN으로 이루어지는 하지층(14a)의 X선 로킹 커브(XRC)를 측정한 결과, (0002)면의 측정에 있어서는 반치폭 300초, (10-10)면에 있어서는 반치폭 500초를 나타내어, 결정성이 떨어져 있는 것이 명백해졌다.
[제3 실시예 내지 제7 실시예, 및 제2 비교예 내지 제3 비교예]
제3 실시예 내지 제7 실시예, 및 제2 비교예 내지 제3 비교예에서는, 전처리 공정에 있어서의 역스퍼터를 하기 표 1에 나타내는 조건으로 한 점을 제외하고, 제2 실시예와 마찬가지로 하여 반도체 발광 소자를 제작하였다.
전처리 공정에 있어서의 역스퍼터 조건과, X선 반치폭 및 발광 출력의 측정 결과를 하기 표 1에 나타낸다.
[제8 실시예]
본 예에서는, Si(111)로 이루어지는 기판 상으로의 중간층의 성막 전에, 전처리 공정으로서 Ar 플라즈마에 의한 역스퍼터를 기판에 실시하고, 중간층으로서, 회전 캐소드식의 RF 스퍼터 장치를 사용하여 AlGaN으로 이루어지는 단결정의 층을 형성하였다. 여기서, 스퍼터시의 기판 온도는 500℃로 하였다.
그리고, 상기 중간층 상에, 하지층으로서, MOCVD법을 사용하여 Si를 도프한 AlGaN으로 이루어지는 층을 형성하고, 또한 그 위에 제2 실시예와 같은 발광 소자 반도체 적층 구조를 성막하였다. 이때, 중간층의 Al 조성은 70%로 하고, 하지층의 Al 조성은 15%로 하였다.
그리고, MOCVD법에 의한 반도체 발광 소자 적층 구조의 성장 후, 웨이퍼를 반응 장치로부터 취출한 결과, 웨이퍼의 표면은 경면이었다.
이와 같이 하여 제작한 웨이퍼를, 제2 실시예와 마찬가지로 하여 발광 다이오드 칩으로 하였다. 본 예에서는, 각 전극을 반도체측과 기판측의 상하에 설치하였다.
그리고, 각 전극간에 순방향 전류를 흐르게 한 결과, 전류 20㎃에 있어서의 순방향 전압은 2.9V였다. 또한, p측의 투광성 정극을 통과시켜 발광 상태를 관찰한 결과, 발광 파장은 460㎚이며, 발광 출력은 10mW를 나타냈다. 이와 같은 발광 다이오드의 특성은, 제작한 웨이퍼의 대략 전체면으로부터 제작된 발광 다이오드에 대해, 균일하게 얻을 수 있었다.
전처리 공정에 있어서의 역스퍼터 조건 및 측정 결과를 하기 표 1에 나타낸다.
[제9 실시예]
본 예에서는, ZnO(0001)로 이루어지는 기판 상으로의 중간층의 성막 전에, 전처리 공정으로서 O2 가스의 플라즈마에 의한 역스퍼터를 실시하고, DC 스퍼터 장치를 사용하여 주상 결정의 AlN으로 이루어지는 중간층을 형성하였다. 여기서, 스퍼터시의 기판 온도는 750℃로 하였다.
그리고, 상기 중간층 상에, MOCVD법을 사용하여 Ge를 도프한 AlGaN으로 이루어지는 하지층을 형성하고, 또한 그 위에 제2 실시예와 같은 발광 소자 반도체 적층 구조를 성막하였다.
이때의 하지층의 Al 조성은 10%로 하였다. 또한, 본 예에서는, 발광 파장이 525㎚ 부근의 녹색 LED의 제작을 시험해 보고, 발광층의 In 원료의 유량을 증량하였다.
그리고, M0CVD법에 의한 반도체 발광 소자 적층 구조의 성장 후, 웨이퍼를 반응 장치로부터 취출한 결과, 웨이퍼의 표면은 경면이었다.
이와 같이 하여 제작한 웨이퍼를, 제2 실시예와 마찬가지로 하여 발광 다이오드 칩으로 하였다. 본 예에서는, 각 전극을 반도체측과 기판측의 상하에 설치하였다.
그리고, 각 전극간에 순방향 전류를 흐르게 한 결과, 전류 20㎃에 있어서의 순방향 전압은 3.3V였다. 또한, p측의 투광성 정극을 통과시켜 발광 상태를 관찰한 결과, 발광 파장은 525㎚이며, 녹색 발광을 나타냈다. 또한, 발광 출력은 10mW를 나타냈다. 이와 같은 발광 다이오드의 특성은, 제작한 웨이퍼의 대략 전체면으로부터 제작된 발광 다이오드에 대해 균일하게 얻을 수 있었다.
제2 실시예 내지 제9 실시예, 및 제1 비교예 내지 제3 비교예에 있어서의, 전처리 공정의 역스퍼터 조건과, X선 반치폭 및 발광 출력의 측정 결과를 하기 표 1에 나타낸다.
Figure 112009023907756-pct00001
상기 각 결과에 나타낸 바와 같이, 본 발명에 관한 Ⅲ족 질화물 화합물 반도체 발광 소자(제1 실시예 내지 제9 실시예)의 샘플은, 언도프 GaN으로 이루어지는 하지층(14a)의 X선 로킹 커브(XRC)의 반치폭이 50 내지 200초의 범위이며, 하지층의 X선 로킹 커브(XRC)의 반치폭이 300 내지 1000초의 범위인 제1 비교예 내지 제3 비교예의 발광 소자에 대해, Ⅲ족 질화물 화합물로 이루어지는 반도체층의 결정성이, 지금까지 없을 정도로 현격히 향상되어 있다. 또한, 제2 실시예 내지 제7 실시예의 발광 소자는, 발광 출력이 13 내지 15mW의 범위이며, 제1 비교예 내지 제3 비교예의 발광 소자의 발광 출력이 3 내지 10mW인 것에 대해, 크게 향상되어 있는 것을 알 수 있다.
이와 같이, 본 발명에 관한 Ⅲ족 질화물 화합물 반도체 발광 소자는, 생산성이 우수한 동시에, 우수한 발광 특성을 구비하고 있는 것이 명백하다.
본 발명은 발광 다이오드(LED), 레이저 다이오드(LD), 전자 디바이스 등에 사용되는 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, Ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프에 적용할 수 있다.

Claims (37)

  1. 기판 상에, 적어도 Ⅲ족 질화물 화합물로 이루어지는 중간층을 적층하고, 상기 중간층 상에, Ⅲ족 질화물 반도체 결정을 성막하는 Ⅲ족 질화물 반도체 결정의 제조 방법이며,
    상기 기판의 온도를 300 내지 800℃의 범위로 하면서, 처리 시간을 30초 내지 3600초의 범위로 하여, 상기 기판을 플라즈마에 노출하는 역스퍼터에 의해 플라즈마 처리를 행하는 전처리 공정과,
    상기 전처리 공정에 이어서, 상기 전처리 공정과 동일 챔버 내에서, 상기 기판 상에, 300 내지 800℃의 범위의 성막 온도에서, 상기 중간층을 스퍼터법에 의해 성막하는 스퍼터 공정이 구비되어 있는 것을 특징으로 하는, Ⅲ족 질화물 반도체 결정의 제조 방법.
  2. 제1항에 있어서, 추가로, 상기 중간층 상에 MOCVD법에 의해 Ⅲ족 질화물 반도체 결정을 성막하는 공정이 구비되어 있는 것을 특징으로 하는, Ⅲ족 질화물 반도체 결정의 제조 방법.
  3. 제1항에 있어서, 상기 전처리 공정에 있어서의 플라즈마 처리는, 질소 가스를 이용하는 질소 플라즈마를 발생시킴으로써 상기 기판의 표면에 작용시키는 처리인 것을 특징으로 하는, Ⅲ족 질화물 반도체 결정의 제조 방법.
  4. 제3항에 있어서, 상기 전처리 공정은, 플라즈마 처리를 행하기 위한 원료 가스의 분압을 1×10-2 내지 10㎩의 범위로 하여 행하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 결정의 제조 방법.
  5. 제4항에 있어서, 상기 전처리 공정은, 처리 시간을 60초 내지 600초의 범위로 하여 행하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 결정의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 중간층을 단결정 또는 주상 결정으로서 형성하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 결정의 제조 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 중간층을 AlN으로 형성하는 것을 특징으로 하는, Ⅲ족 질화물 반도체 결정의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 기판 상에, 적어도 Ⅲ족 질화물 화합물로 이루어지는 중간층이 적층되고, 상기 중간층 상에 하지층을 구비하는 n형 반도체층, 발광층, 및 p형 반도체층이 순차 적층되어 이루어지는 Ⅲ족 질화물 화합물 반도체 발광 소자이며,
    상기 기판이 플라즈마 처리에 의해 전처리된 것이고,
    상기 중간층이, AlN으로 이루어지고, 스퍼터법에 의해 성막된 것이고, 하지층이 AlGaN으로 이루어진 것을 특징으로 하는, Ⅲ족 질화물 화합물 반도체 발광 소자.
  25. 제24항에 있어서, 상기 중간층이 단결정으로서 형성되어 있는 것을 특징으로 하는, Ⅲ족 질화물 화합물 반도체 발광 소자.
  26. 제24항에 있어서, 상기 중간층이 주상 결정으로서 형성되어 있는 것을 특징으로 하는, Ⅲ족 질화물 화합물 반도체 발광 소자.
  27. 제26항에 있어서, 상기 중간층은 상기 주상 결정의 각각의 그레인 폭의 평균값이 1 내지 100㎚의 범위로 하여 형성되어 있는 것을 특징으로 하는, Ⅲ족 질화물 화합물 반도체 발광 소자.
  28. 제26항에 있어서, 상기 중간층은 상기 주상 결정의 각각의 그레인 폭의 평균값이 1 내지 70㎚의 범위로 하여 형성되어 있는 것을 특징으로 하는, Ⅲ족 질화물 화합물 반도체 발광 소자.
  29. 제24항 내지 제28항 중 어느 한 항에 있어서, 상기 중간층이 상기 기판 표면의 적어도 90%를 덮도록 형성되어 있는 것을 특징으로 하는, Ⅲ족 질화물 화합물 반도체 발광 소자.
  30. 제24항 내지 제28항 중 어느 한 항에 있어서, 상기 중간층의 막 두께가 10 내지 500㎚의 범위로 되어 있는 것을 특징으로 하는, Ⅲ족 질화물 화합물 반도체 발광 소자.
  31. 제24항 내지 제28항 중 어느 한 항에 있어서, 상기 중간층의 막 두께가 20 내지 100㎚의 범위로 되어 있는 것을 특징으로 하는, Ⅲ족 질화물 화합물 반도체 발광 소자.
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 제1항 내지 제5항 중 어느 한 항에 기재된 제조 방법으로 얻어지는, Ⅲ족 질화물 반도체 결정.
  37. 삭제
KR1020097008091A 2006-09-26 2007-09-26 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프 KR101074178B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-260878 2006-09-26
JP2006260878 2006-09-26
JP2007197473A JP2008109084A (ja) 2006-09-26 2007-07-30 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JPJP-P-2007-197473 2007-07-30

Publications (2)

Publication Number Publication Date
KR20090057453A KR20090057453A (ko) 2009-06-05
KR101074178B1 true KR101074178B1 (ko) 2011-10-14

Family

ID=39268448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097008091A KR101074178B1 (ko) 2006-09-26 2007-09-26 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프

Country Status (6)

Country Link
US (1) US20100213476A1 (ko)
JP (1) JP2008109084A (ko)
KR (1) KR101074178B1 (ko)
DE (1) DE112007002182B4 (ko)
TW (1) TW200834981A (ko)
WO (1) WO2008041586A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170005680A (ko) * 2015-07-06 2017-01-16 엘지이노텍 주식회사 발광소자 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
WO2009139376A1 (ja) * 2008-05-14 2009-11-19 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009295753A (ja) 2008-06-04 2009-12-17 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
WO2011058968A1 (ja) * 2009-11-10 2011-05-19 株式会社トクヤマ 積層体の製造方法
JP5648289B2 (ja) 2010-01-14 2015-01-07 豊田合成株式会社 スパッタリング装置および半導体発光素子の製造方法
CN102959140B (zh) 2010-04-30 2016-01-20 佳能安内华股份有限公司 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
WO2012090422A1 (ja) 2010-12-27 2012-07-05 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
WO2013061572A1 (ja) 2011-10-28 2013-05-02 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
KR101650353B1 (ko) 2012-06-26 2016-08-23 캐논 아네르바 가부시키가이샤 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
JP5781032B2 (ja) * 2012-07-30 2015-09-16 株式会社東芝 半導体発光素子
WO2016017047A1 (ja) 2014-07-28 2016-02-04 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
CN106992231B (zh) 2017-04-06 2019-05-21 厦门三安光电有限公司 氮化物半导体元件及其制作方法
CN113130307B (zh) * 2021-03-15 2024-01-30 深圳市思坦科技有限公司 外延片处理方法、外延片和Micro-LED阵列

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151415A (ja) 2000-11-10 2002-05-24 Toshiba Corp 窒化物系半導体素子、窒化物系半導体基板、及びそれらの製造方法
KR100568701B1 (ko) 2002-06-19 2006-04-07 니폰덴신뎅와 가부시키가이샤 반도체 발광 소자

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173829A (ja) * 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JP3026087B2 (ja) * 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH0326087A (ja) 1989-06-23 1991-02-04 Fuji Photo Film Co Ltd 映像信号処理回路
JP3055181B2 (ja) * 1990-03-06 2000-06-26 住友電気工業株式会社 薄膜成長法
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US7235819B2 (en) * 1991-03-18 2007-06-26 The Trustees Of Boston University Semiconductor device having group III nitride buffer layer and growth layers
EP0576566B1 (en) 1991-03-18 1999-05-26 Trustees Of Boston University A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
JP3773282B2 (ja) * 1995-03-27 2006-05-10 豊田合成株式会社 窒化ガリウム系化合物半導体の電極形成方法
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US6713789B1 (en) 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP3994623B2 (ja) 2000-04-21 2007-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US20020061639A1 (en) * 2000-10-02 2002-05-23 Kazuichiroh Itonaga Semiconductor device and method for manufacturing the same
JP2003096561A (ja) * 2001-09-25 2003-04-03 Sharp Corp スパッタ装置
JP2003332234A (ja) * 2002-05-15 2003-11-21 Kyocera Corp 窒化層を有するサファイア基板およびその製造方法
JP2004111848A (ja) * 2002-09-20 2004-04-08 Kyocera Corp サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
WO2005036658A1 (en) * 2003-10-14 2005-04-21 Showa Denko K.K. Group-iii nitride semiconductor device
US7012016B2 (en) * 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
JP4319636B2 (ja) 2005-03-16 2009-08-26 株式会社日立ハイテクノロジーズ 低真空走査電子顕微鏡
JP4856958B2 (ja) 2006-01-23 2012-01-18 コスモ石油株式会社 燃料油組成物
JP4912843B2 (ja) * 2006-11-22 2012-04-11 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151415A (ja) 2000-11-10 2002-05-24 Toshiba Corp 窒化物系半導体素子、窒化物系半導体基板、及びそれらの製造方法
KR100568701B1 (ko) 2002-06-19 2006-04-07 니폰덴신뎅와 가부시키가이샤 반도체 발광 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170005680A (ko) * 2015-07-06 2017-01-16 엘지이노텍 주식회사 발광소자 제조방법
KR102357829B1 (ko) 2015-07-06 2022-02-04 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 제조방법

Also Published As

Publication number Publication date
US20100213476A1 (en) 2010-08-26
JP2008109084A (ja) 2008-05-08
DE112007002182B4 (de) 2023-02-16
WO2008041586A1 (en) 2008-04-10
DE112007002182T5 (de) 2009-07-09
KR20090057453A (ko) 2009-06-05
TW200834981A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
KR101159995B1 (ko) Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
KR101042417B1 (ko) Ⅲ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프
KR101066135B1 (ko) Ⅲ족 질화물 화합물 반도체 적층 구조체
US8227284B2 (en) Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
KR20100049123A (ko) Ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
WO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ
JP5049659B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR20090074092A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009295753A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP4974635B2 (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008098245A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2009155672A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5179055B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 8