WO2012090422A1 - エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置 - Google Patents

エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置 Download PDF

Info

Publication number
WO2012090422A1
WO2012090422A1 PCT/JP2011/007040 JP2011007040W WO2012090422A1 WO 2012090422 A1 WO2012090422 A1 WO 2012090422A1 JP 2011007040 W JP2011007040 W JP 2011007040W WO 2012090422 A1 WO2012090422 A1 WO 2012090422A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
group iii
nitride semiconductor
iii nitride
substrate
Prior art date
Application number
PCT/JP2011/007040
Other languages
English (en)
French (fr)
Inventor
佳明 醍醐
石橋　啓次
Original Assignee
キヤノンアネルバ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノンアネルバ株式会社 filed Critical キヤノンアネルバ株式会社
Priority to JP2012550702A priority Critical patent/JP5576507B2/ja
Priority to CN201180063194.4A priority patent/CN103329248B/zh
Priority to KR1020137018029A priority patent/KR101564251B1/ko
Publication of WO2012090422A1 publication Critical patent/WO2012090422A1/ja
Priority to US13/919,036 priority patent/US20130277206A1/en
Priority to US15/645,412 priority patent/US10844470B2/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C30B23/005—Controlling or regulating flux or flow of depositing species or vapour
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/06—Epitaxial-layer growth by reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Definitions

  • the present invention relates to an epitaxial film forming method, a sputtering apparatus, a semiconductor light emitting element manufacturing method, a semiconductor light emitting element, and an illumination apparatus, and more particularly, an epitaxial film forming method capable of forming a high quality epitaxial film, and such an epitaxial film.
  • the present invention relates to a method for manufacturing a semiconductor light emitting element using a film, a sputtering apparatus, a semiconductor light emitting element, and an illumination apparatus.
  • a group III nitride semiconductor is composed of an aluminum (Al) atom, a gallium (Ga) atom, an indium (In) atom, and a group VB element (hereinafter simply referred to as group V element) which are group IIIB elements (hereinafter simply referred to as group III element). It is a compound semiconductor material with a certain nitrogen (N) atom. That is, a compound semiconductor material obtained as aluminum nitride (AlN), gallium nitride (GaN), indium nitride (InN), and mixed crystals thereof (AlGaN, InGaN, InAlN, InGaAlN) is a group III nitride semiconductor.
  • a light emitting diode LED: Light Emitting Diode
  • LD Laser Diode
  • LD solar cell
  • PVSC Photovoltaic Solar Cell
  • PD Photo Diode
  • HEMT High Electron Mobility Transistor
  • HE metal oxide semiconductor field effect transistor
  • MOSFET There are electronic elements such as Metal-Oxide-Semiconductor Field Effect Transistor).
  • MOCVD organic metal compound chemical vapor deposition
  • the sputtering method is characterized by low production costs and low probability of particle generation. Therefore, if at least a part of the film forming process of the group III nitride semiconductor thin film can be replaced by the sputtering method, there is a possibility that at least a part of the above problem can be solved.
  • Non-Patent Document 1 discloses the crystallinity of a group III nitride semiconductor thin film manufactured using a sputtering method.
  • a c-axis oriented GaN film is epitaxially grown on an ⁇ -Al 2 O 3 (0001) substrate using a high-frequency magnetron sputtering method.
  • Non-Patent Document 1 describes that the full width at half maximum (FWHM) is 35.1 arcmin (2106 arcsec) in the X-ray rocking curve (XRC) measurement of the GaN (0002) plane. This value is extremely large compared to the GaN film on the ⁇ -Al 2 O 3 substrate currently on the market, indicating that the tilt mosaic spread described later is large and the crystal quality is inferior. Yes.
  • the tilt mosaic spread in (1) indicates the degree of variation in crystal orientation in the substrate vertical direction
  • the mosaic spread in twist in (2) indicates the degree of variation in crystal orientation in the in-plane direction of the substrate.
  • the polarity of (3) is a term that means the crystal orientation.
  • + c polarity and -c polarity there are two types of growth modes: + c polarity and -c polarity. Growth with + c polarity corresponds to (0001) orientation and growth with -c polarity corresponds to (000-1) orientation.
  • Patent Document 1 discloses that a plasma treatment is performed on a substrate before a group III nitride semiconductor thin film (AlN in Patent Document 1) is formed on an ⁇ -Al 2 O 3 substrate using a sputtering method.
  • a method for achieving high quality of a group III nitride semiconductor thin film, particularly a method for obtaining a group III nitride semiconductor thin film having a very small mosaic spread of tilt is disclosed.
  • a buffer layer (intermediate layer in Patent Document 2) made of a Group III nitride semiconductor (Group III nitride compound in Patent Document 2) is formed on a substrate by a sputtering method.
  • a method for manufacturing a light emitting element is disclosed.
  • Patent Document 2 as a procedure for forming a buffer layer made of a group III nitride semiconductor, a pretreatment step for performing plasma treatment on the substrate, and a buffer made of a group III nitride semiconductor by sputtering after the pretreatment step. And a step of forming a layer.
  • an ⁇ -Al 2 O 3 substrate and AlN are used as a preferable form of the substrate and the buffer layer made of a group III nitride semiconductor, and an n-type semiconductor layer including a base film, a light emitting layer,
  • the MOCVD method is preferably used as a method for forming the p-type semiconductor layer.
  • Patent Document 1 and Patent Document 2 a group III nitride semiconductor with a small mosaic spread of tilt and twist is obtained by sputtering.
  • the prior art does not disclose a method for controlling the polarity, which is a major problem in adopting the sputtering method as a process for manufacturing a group III nitride semiconductor.
  • Patent Documents 1 and 2 do not reduce the mixture of + c polarity and ⁇ c polarity, and a group III nitride semiconductor thin film with + c polarity cannot be obtained. That is, the techniques disclosed in Patent Documents 1 and 2 are effective techniques because the mosaic spread of tilt and twist can be reduced, but in order to obtain a further high-quality group III nitride semiconductor thin film, It is desired to unify the polarities as much as possible.
  • an object of the present invention is to provide an epitaxial film forming method capable of producing an epitaxial film with improved uniformity of + c polarity (improved (0001) orientation) by sputtering. Furthermore, it is providing the manufacturing method of a semiconductor light-emitting device using this epitaxial film, a sputtering device, the semiconductor light-emitting device manufactured by this manufacturing method, and an illuminating device.
  • the present inventors have completed the present invention by obtaining new knowledge that the polarity of the epitaxial film can be controlled by a high-frequency bias power applied to a bias electrode built in the substrate holder, as will be described later.
  • a first aspect of the present invention is a sputtering method comprising: a target electrode on which a target can be placed; and a substrate holder on which a substrate can be placed toward the target electrode and provided with a heater electrode and a bias electrode.
  • the method for manufacturing a semiconductor light emitting device includes a step of forming a buffer layer of the semiconductor light emitting device by the epitaxial film forming method according to the first aspect described above.
  • the third aspect of the present invention is a buffer layer, a group III nitride semiconductor intermediate layer, an n-type group III nitride semiconductor layer, a group III nitride semiconductor active layer, a p-type on an ⁇ -Al 2 O 3 substrate.
  • a fourth aspect of the present invention is an illumination device, comprising the semiconductor light emitting element according to the third aspect described above. Furthermore, a fourth aspect of the present invention is a sputtering apparatus, a target electrode on which a target can be disposed, a substrate holder that can be disposed toward the target electrode, and that includes a heater electrode and a bias electrode, and Frequency interference between the high-frequency power applied to the target electrode and the high-frequency bias power applied to the bias electrode when performing the step of forming an epitaxial film of the group III nitride semiconductor thin film described in 1 Frequency interference suppression means for preventing the occurrence of noise.
  • an epitaxial film of a group III nitride semiconductor that has little mosaic spread of tilt and twist, reduces the mixture of + c polarity and ⁇ c polarity, and improves the unity degree of + c polarity is formed by ⁇ -Al 2. It becomes possible to produce on an O 3 substrate using a sputtering method. Further, by using the group III nitride semiconductor epitaxial film produced by this sputtering method, the light emission characteristics of light emitting elements such as LEDs and LDs can be improved.
  • the main feature of the present invention is that when a group III nitride semiconductor thin film is epitaxially grown on an ⁇ -Al 2 O 3 substrate by a sputtering method such as a high-frequency sputtering method, a substrate holder provided with a heater electrode and a bias electrode The Al 2 O 3 substrate is heated to an arbitrary temperature, and then a group III nitride semiconductor film is formed while applying a high frequency bias power to the bias electrode.
  • a sputtering method such as a high-frequency sputtering method
  • a substrate holder provided with a heater electrode and a bias electrode
  • the Al 2 O 3 substrate is heated to an arbitrary temperature, and then a group III nitride semiconductor film is formed while applying a high frequency bias power to the bias electrode.
  • FIG. 1 is a schematic configuration diagram showing an example of a sputtering apparatus used for forming a group III nitride semiconductor thin film according to an embodiment of the present invention.
  • reference numeral 101 is a vacuum vessel
  • reference numeral 102 is a target electrode
  • reference numeral 103 is a bias electrode
  • reference numeral 104 is a heater electrode
  • reference numeral 105 is a target shield
  • reference numeral 106 is a high-frequency power source for sputtering
  • reference numeral 107 is a high-frequency power source for sputtering.
  • reference numeral 108 is a target
  • reference numeral 109 is a gas introduction mechanism
  • reference numeral 110 is an exhaust mechanism
  • reference numeral 111 is a substrate holder
  • reference numeral 112 is a reflector
  • reference numeral 113 is an insulating material
  • reference numeral 114 is a chamber shield
  • reference numeral 115 is a magnet unit
  • Reference numeral 116 denotes a target shield holding mechanism
  • reference numeral 130 denotes a bias high-frequency power source.
  • symbol 111 in FIG. 1 shall be arbitrary in the board
  • As the substrate 107 an ⁇ -Al 2 O 3 substrate (601) can be used as the substrate 107.
  • the vacuum vessel 101 is made of a metal member such as stainless steel or aluminum alloy and is electrically grounded. Further, the vacuum vessel 101 prevents or reduces the temperature rise of the wall surface by a cooling mechanism (not shown). Furthermore, the vacuum vessel 101 is connected to the gas introduction mechanism 109 via a mass flow controller (not shown) and is connected to the exhaust mechanism 110 via a variable conductance valve (not shown).
  • the target shield 105 is attached to the vacuum vessel 101 via the target shield holding mechanism 116.
  • the target shield holding mechanism 116 and the target shield 105 can be metal members such as stainless steel and aluminum alloy, and are electrically connected to the vacuum vessel 101.
  • the target electrode 102 is attached to the vacuum vessel 101 via an insulating material 113.
  • the target 108 is attached to the target electrode 102, and the target electrode 102 is connected to the sputtering high-frequency power source 106 through a matching box (not shown).
  • the target 108 may be directly attached to the target electrode 102 or may be attached to the target electrode 102 via a bonding plate (not shown) made of a metal member such as copper (Cu).
  • the target 108 may be a metal target containing at least one of Al, Ga, and In, or a nitride target containing at least one of the above group III elements.
  • the target electrode 102 is provided with a cooling mechanism (not shown) for preventing the temperature of the target 108 from rising.
  • the target electrode 102 has a magnet unit 115 built therein. Although 13.56 MHz is easily industrially used as the electric power supplied from the sputtering high-frequency power source 106 to the target electrode 102, it is possible to use a high frequency of another frequency, superimpose a direct current on the high frequency, or pulse them. It is also possible to use it.
  • the chamber shield 114 is attached to the vacuum vessel 101 to prevent or reduce film adhesion to the vacuum vessel 101 during film formation.
  • the substrate holder 111 has a heater electrode 104 and a bias electrode 103 inside.
  • a heating power supply (not shown) is connected to the heater electrode 104, and a bias high frequency power supply 130 is connected to the bias electrode 103 via a matching box (not shown).
  • reference numeral 201 is a base
  • reference numeral 202 is a base coat
  • reference numeral 103a is a bias electrode
  • reference numeral 104 is a heater electrode
  • reference numeral 205 is an overcoat.
  • Base 201 is made of graphite
  • base coat 202 and overcoat 205 are made of pyrolytic boron nitride (PBN)
  • bias electrode 103a or 103b
  • heater electrode 104 are made of pyrolytic graphite (PG).
  • the base coat 202 and the overcoat 205 made of PBN are high-resistance dielectric materials.
  • a heating power source (not shown) is connected to the heater electrode 104. From this heating power source, an AC or DC current is passed through the heater electrode 104 to generate Joule heat, and the ⁇ placed on the substrate holder 111a (or 111b) by infrared rays from the substrate holder generated by the Joule heat. -al 2 O 3 the substrate can be heated.
  • a bias high-frequency power source 130 is connected to the bias electrode 103a (or 103b) via a matching box (not shown).
  • a high frequency bias power to the bias electrode 103a (or 103b) during film formation, a negative DC bias voltage is generated on the surface of the ⁇ -Al 2 O 3 substrate placed on the substrate holder 111a (or 111b). be able to.
  • an electrostatic chuck (ESC) power supply (not shown) can be further connected to the bias electrode 103a (or 103b) via a low-pass filter (not shown). is there.
  • the bias electrode 103a is configured as an electrically separated electrode indicated by reference signs A and B (one is a first electrode and the other is a second electrode).
  • Bipolar ESCs may be realized by applying positive and negative DC voltages.
  • the bias electrode 103b is configured as an electrically separated electrode indicated by reference numerals C and D (one is a first electrode and the other is a second electrode).
  • Bipolar ESC can be realized by applying positive and negative DC voltages.
  • FIG. 4 shows another configuration example 111 c of the substrate holder 111.
  • Reference numeral 401 is a base
  • reference numeral 402 is a base coat
  • reference numeral 403 is a common electrode
  • reference numeral 404 is a backside coat
  • reference numeral 405 is an overcoat.
  • Base 401 is made of graphite
  • base coat 402 and overcoat 405 are made of PBN
  • common electrode 403 and backside coat 404 are made of PG
  • base coat 402 and overcoat 405 made of PBN are high-resistance dielectric materials.
  • a bias high frequency power source 130 is connected to the common electrode 403 via a matching box, and a heating power source (not shown) is connected via a low pass filter (not shown).
  • the common electrode 403 has a function of integrating the heater electrode 104 and the bias electrode 103a in FIG.
  • the substrate holder 111c By supplying an AC or DC current from the heating power source to the common electrode 403, the substrate holder 111c generates heat, and the ⁇ -Al 2 O 3 substrate placed on the substrate holder 111c is heated by the infrared rays.
  • a high frequency bias power from a bias high frequency power supply in a state where a heating current is supplied to the common electrode 403, while heating the ⁇ -Al 2 O 3 substrate placed on the substrate holder 111c, A negative DC bias voltage can be generated on the surface.
  • the effect of the present invention can be obtained even if a common electrode in which the heater electrode and the bias electrode are integrated into one is used.
  • Joule heat generated from the heater electrode 104 is transmitted to the substrate mounting surface M side through the base coat 202, the base 201, the overcoat 205, and the bias electrode 103a.
  • the base 201 plays a role as a soaking plate, there is a feature that high soaking properties are easily obtained in the substrate surface.
  • the bias electrode 103b has a substantially disc-shaped electrode (corresponding to reference C) at the center and a substantially ring-shaped electrode (corresponding to reference D) at the outer periphery.
  • the bias electrode 103b (particularly C portion) further functions as a soaking plate, and the soaking performance in the surface can be further improved as compared with the substrate holder 111a having the structure shown in FIG.
  • the substrate holder 111a having the structure shown in FIG. 2 may generate a temperature distribution depending on the pattern shape of the bias electrode 103a.
  • the structure is characterized in that such a problem can be remarkably improved.
  • the materials constituting the substrate holder shown in FIGS. 2 to 4 are preferably used because the efficiency of heating the ⁇ -Al 2 O 3 substrate is higher than that of the conventional infrared lamp, but ⁇ -Al 2
  • the present invention is not limited to this as long as the O 3 substrate can be heated to a predetermined temperature.
  • the substrate holder is not limited to the structure of the substrate holders 111a, 111b, and 111c.
  • a structure such as the above-described substrate holders 111a, 111b, and 111c is preferable because it can improve the thermal uniformity and increase the power utilization efficiency, and the structure can be appropriately selected according to the purpose. It is.
  • a high-frequency bias power is applied to the bias electrode at a predetermined temperature to generate a negative DC bias voltage on the surface of the ⁇ -Al 2 O 3 substrate. It is important that the epitaxial film can be formed with + c polarity. Therefore, it is needless to say that any structure can be applied to the present embodiment as long as it conforms to the spirit of the present invention.
  • FIG. 5 is a model diagram showing a mechanism in which a group III nitride semiconductor thin film is formed with + c polarity by applying high-frequency bias power to the bias electrode.
  • reference numeral 111 denotes an arbitrary substrate holder among the substrate holders 111a, 111b, and 111c
  • reference numeral 107 denotes an ⁇ -Al 2 O 3 substrate
  • reference numeral 503 denotes a nitride molecule.
  • FIG. 6 is an example of a cross-sectional structure of a light-emitting diode (LED) as a semiconductor light-emitting device manufactured using the method for manufacturing a group III nitride semiconductor thin film according to an embodiment of the present invention.
  • reference numeral 601 is an ⁇ -Al 2 O 3 substrate
  • reference numeral 602 is a buffer layer
  • reference numeral 603 is a group III nitride semiconductor intermediate layer
  • reference numeral 604 is an n-type group III nitride semiconductor layer
  • reference numeral 605 is a group III nitride.
  • Numeral 606 is a p-type group III nitride semiconductor layer
  • symbol 607 is a translucent electrode
  • symbol 608 is an n-type electrode
  • symbol 609 is a p-type bonding pad electrode
  • symbol 610 is a protective film.
  • the buffer layer 602 As a material constituting the buffer layer 602, AlN, AlGaN, or GaN is preferably used.
  • Materials constituting the group III nitride semiconductor intermediate layer 603, the n-type group III nitride semiconductor layer 604, the group III nitride semiconductor active layer 605, and the p-type group III nitride semiconductor layer 606 include AlGaN, GaN, and InGaN. Preferably used.
  • the n-type group III nitride semiconductor layer 604 includes silicon (Si) or germanium (Ge) in the material
  • the p-type group III nitride semiconductor layer 606 includes magnesium (Mg) or zinc (Zn) in the material.
  • the group III nitride semiconductor active layer 605 desirably forms a multiple quantum well (MQW) structure of the above material.
  • a lighting device can be configured using the above-described light emitting diode (LED).
  • FIG. 7A and 7B are diagrams for explaining a frequency interference suppressing unit according to an embodiment of the present invention.
  • FIG. 7A is an example of a means for suppressing frequency interference (frequency interference suppressing means), which will be described later, using high-frequency power supplies having different frequencies as the sputtering high-frequency power supply 106 and the biasing high-frequency power supply 130.
  • Reference numerals 701 and 702 denote matching boxes.
  • the high frequency power from the sputtering high frequency power supply 106 is supplied to the target electrode 102 by reducing the reflected wave through the matching box 701, and the high frequency power from the bias high frequency power supply 130 passes through the matching box 702. As a result, the reflected wave is reduced and supplied to the bias electrode 103.
  • the sputtering high-frequency power source 106 and the biasing high-frequency power source 130 are set to have different frequencies.
  • the frequency of the sputtering high-frequency power source 106 is 13.56 MHz
  • the frequency interference described later can be suppressed by using a frequency such as 13.54 MHz or 13.58 MHz as the bias high-frequency power source 130. It becomes.
  • FIG. 7B shows an example of means for suppressing frequency interference (frequency interference suppressing means) described later by adjusting the phase of the high-frequency power from the sputtering high-frequency power supply 106 and the biasing high-frequency power supply 130.
  • reference numeral 703 is a phase control unit
  • reference numeral 704 is a high-frequency oscillator
  • reference numerals 705 and 706 are phase adjustment circuits.
  • the high frequency power from the sputtering high frequency power supply 106 is supplied to the target electrode 102 by reducing the reflected wave through the matching box 701, and the high frequency power from the bias high frequency power supply 130 passes through the matching box 702. As a result, the reflected wave is reduced and supplied to the bias electrode 103.
  • the phase control unit 703 includes a high-frequency oscillator 704 and phase adjustment circuits 705 and 706, and the high-frequency signal from the high-frequency oscillator 704 is adjusted by the phase adjustment circuits 705 and 706 and output to an external circuit. it can. Further, the output section of the phase control unit 703 is connected to external input terminal sections of the sputtering high-frequency power source 106 and the bias high-frequency power source 130. Sputtering is performed by a phase-adjusted high-frequency signal output from the phase control unit 703 (that is, a high-frequency signal oscillated by the high-frequency oscillator 704 and whose phase is adjusted by the phase adjustment circuits 705 and 706).
  • the phase of the high-frequency power output from the high-frequency power source for bias 106 and the high-frequency power source for bias 130 is controlled. For example, by adjusting the phase control unit 703 and setting the phase difference of the high-frequency power output from the sputtering high-frequency power source 106 and the biasing high-frequency power source 130 to a phase difference such as 180 °, frequency interference described later is suppressed. It becomes possible.
  • the high frequency power supplied to the target electrode 102 and the high frequency power supplied to the bias electrode 103 are set to different frequencies, or the target electrode It is an effective means to keep the high frequency power supplied to 102 and the high frequency power supplied to the bias electrode 103 at a predetermined phase difference. In order to obtain the effects of the present invention with high reproducibility, it is very effective to have these frequency interference suppression means.
  • an epitaxial film is formed on an ⁇ -Al 2 O 3 substrate by a method having the following first to fourth steps.
  • the substrate holder 111 indicates any one of the substrate holders 111a, 111b, and 111c
  • the bias electrode 103 is a bias provided in the arbitrary substrate holder 111 (111a, 111b, 111c).
  • the electrodes 103a, 103b, and 403 (403 is a common electrode) are shown.
  • the substrate 107 is introduced into the vacuum vessel 101 maintained at a predetermined pressure by the exhaust mechanism 110.
  • the substrate ( ⁇ -Al 2 O 3 substrate) 107 is transported to the top of the substrate holder 111 by a transport robot (not shown), and held on the lift pins (not shown) protruding from the substrate holder 111. Thereafter, the lift pins holding the substrate 107 are lowered, and the substrate 107 is placed on the substrate holder 111.
  • the voltage applied to the heater electrode 104 built in the substrate holder 111 is controlled to hold the substrate 107 at a predetermined temperature.
  • the temperature of the substrate holder 111 is monitored using a thermocouple (not shown) built in the substrate holder 111, or the temperature of the substrate holder 111 is monitored using a pyrometer (not shown) installed in the vacuum vessel 101. Then, the temperature is controlled to be a predetermined temperature.
  • N 2 gas or a mixed gas of N 2 gas and rare gas is introduced from the gas introduction mechanism 109 into the vacuum vessel 101, and a mass flow controller (not shown) and a variable conductance valve (not shown) are introduced.
  • the pressure of the vacuum vessel 101 is set to a predetermined pressure according to FIG.
  • high-frequency bias power is applied to the bias electrode 103 built in the substrate holder 111, and plasma is generated on the front surface of the target 108 by applying high-frequency power to the target 108 from the sputtering high-frequency power source 106. generate.
  • ions in the plasma knock out an element constituting the target 108, and a group III nitride semiconductor thin film is formed on the substrate 107 by the knocked-out element.
  • the predetermined pressure in the first step is desirably less than 5 ⁇ 10 ⁇ 4 Pa. Above that, a large amount of impurities such as oxygen is taken into the group III nitride semiconductor thin film, and a good epitaxial film is formed. It is difficult to obtain. Further, the temperature of the substrate holder 111 in the first step is not particularly limited, but it is desirable to set the temperature to obtain the substrate temperature during film formation from the viewpoint of productivity.
  • the predetermined temperature in the second step is desirably set to the film formation temperature in the fourth step from the viewpoint of productivity, and the predetermined pressure in the third step is the same as that in the fourth step. It is desirable to set the film pressure from the viewpoint of productivity.
  • the second process and the third process may be performed at the same time or may be performed simultaneously. Moreover, it is desirable from the viewpoint of productivity that the temperature set in the second step and the pressure set in the third step are maintained at least until the fourth step is started.
  • the high-frequency bias power applied to the bias electrode 103 is set to a predetermined power at which a group III nitride semiconductor film (group group III nitride semiconductor thin film with + c polarity) having a high degree of unification of + c polarity is obtained. It is necessary to keep it. If the power is too small, a group III nitride semiconductor thin film with mixed polarity is formed. If the power is too large, the group III nitride semiconductor thin film is damaged by the collision of high energy particles, and a high quality group III nitride semiconductor is obtained. A thin film cannot be obtained.
  • a group III nitride semiconductor thin film having no or reduced ⁇ c polarity that is, a group III nitride semiconductor having a high degree of unification of + c polarity and a mixture of + c polarity and ⁇ c polarity is reduced.
  • the thin film will be referred to as a “+ c polarity group III nitride semiconductor thin film”.
  • the substrate temperature when performing the fourth step is desirably set to be in the range of 100 to 1200 ° C., and more preferably in the range of 400 to 1000 ° C.
  • the temperature is lower than 100 ° C., a film in which an amorphous structure is mixed is easily formed.
  • the film itself is not formed, or even if formed, an epitaxial film having many defects is obtained due to thermal stress.
  • the film forming pressure is preferably set in the range of 0.1 to 100 mTorr (1.33 ⁇ 10 ⁇ 2 to 1.33 ⁇ 10 1 Pa), and further, 1.0 to 10 mTorr (1.33 ⁇ 10 ⁇ 1 to 1.33 Pa) is preferable.
  • the deposition pressure may be increased by temporarily introducing at least one kind of process gas flow rate, and the opening of a variable conductance valve (not shown) may be temporarily reduced.
  • the film forming pressure may be increased.
  • the timing of applying the high-frequency bias power to the bias electrode 103 and the timing of applying the high-frequency power to the target electrode 102 may be simultaneous, or the first is applied first, and then the other You may apply to.
  • the high-frequency power is first applied to the target electrode 102
  • the high-frequency power is applied to the bias electrode 103 before the deposition surface of the ⁇ -Al 2 O 3 substrate 107 is covered with the crystal layer made of a group III nitride semiconductor. Bias power needs to be applied.
  • the crystal layer of the group III nitride semiconductor formed in a state where no high-frequency bias power is applied to the bias electrode 103 tends to be in a mixed polarity state or in a ⁇ c polarity state.
  • a state in which ⁇ c polarity is mixed occurs, it becomes difficult to obtain a group III nitride semiconductor thin film having + c polarity even by applying a high frequency bias power to the bias electrode 103 thereafter. Therefore, when high frequency power is first applied to the target electrode 102, the bias electrode 103 is immediately applied after high frequency power is applied to the target electrode 102 and plasma is generated on the front surface of the target (that is, after sputtering is started). A high frequency bias power is applied to the bias electrode 103 before a crystal layer made of a group III nitride semiconductor is formed on the ⁇ -Al 2 O 3 substrate 107. desirable.
  • the first step there may be a step of transporting the substrate 107 to a pretreatment chamber (not shown) and performing heat treatment or plasma treatment of the substrate 107 at a temperature equal to or higher than the film formation temperature.
  • a pretreatment chamber not shown
  • performing heat treatment or plasma treatment of the substrate 107 at a temperature equal to or higher than the film formation temperature.
  • ⁇ -Al 2 O 3 substrate 107 on the substrate holder 111 is mounted to a predetermined temperature
  • N 2 gas or N into the vacuum chamber Either a mixed gas of two gases and a rare gas is introduced.
  • high-frequency bias power is applied to the bias electrode, and plasma is generated on the target side to form a group III nitride semiconductor thin film.
  • the target surface is nitrided by the active species containing N atoms, and the surface is sputtered with positive ions, whereby nitride molecules 503 shown in FIG. Is released from the target surface and reaches the surface of the ⁇ -Al 2 O 3 substrate 107.
  • nitride molecules 503 shown in FIG. 5 are released from the target surface and reach the surface of the ⁇ -Al 2 O 3 substrate 107.
  • a diatomic molecule 503 is shown for simplification, but the diatomic molecule is not limited to a diatomic molecule.
  • high frequency bias power is applied to the bias electrode 103, and in the space facing the surface side of the ⁇ -Al 2 O 3 substrate 107, a plasma region indicated by G and a symbol S are indicated. A sheath region is formed. The sheath region S is formed between the plasma region G and the ⁇ -Al 2 O 3 substrate 107.
  • the densities of positive charges (positive ions) and negative charges (electrons) are substantially equal, and are in an electrically neutral state.
  • the plasma region G is normally in a substantially constant potential state (referred to as plasma potential) that is positive with respect to the ground potential.
  • plasma potential substantially constant potential state
  • excess electrons are supplied to the surface of the ⁇ -Al 2 O 3 substrate 107. As a result, a negative DC bias voltage is generated.
  • the nitride molecule 503 has a group III element 503a and an N atom 503b, and the group III element 503a is positive and the N atom 503b has a negative charge bias. That is, the nitride molecule 503 has the polarization indicated by the symbol P.
  • the nitride molecules 503 are considered to be in a random direction in the plasma region G, but when reaching the sheath region S, the electric field E acts on the polarization P of the nitride molecules 503, and the group III element 503a becomes ⁇ -Al 2 O 3 direction of the substrate, so that N atoms 503b are in the direction of the plasma region G, i.e., the polarization P is believed that aligned so that the direction of the alpha-Al 2 O 3 substrate.
  • the polarization P of the nitride molecule 503 is oriented so as to face the direction of the ⁇ -Al 2 O 3 substrate. That is, the polarization P of the nitride molecule 503 is oriented so as to face the ⁇ -Al 2 O 3 substrate by the electric field E of the sheath region S generated by applying the high frequency bias power, and the orientation is maintained while ⁇ It is considered that a + c polarity group III nitride semiconductor thin film is obtained by being adsorbed on the surface of the —Al 2 O 3 substrate.
  • the high-frequency bias power is too large, a high-quality group III nitride semiconductor may not be obtained. This is because positive ions in the plasma are accelerated by the electric field E in the sheath region S and collide with a large amount of energy on the surface of the ⁇ -Al 2 O 3 substrate. This is thought to be due to the formation of defects.
  • the frequency used as the high frequency bias power is not particularly limited. However, if the frequency of the high frequency bias power matches the frequency of the high frequency power applied to the target, a low frequency beat phenomenon caused by the interference of the high frequency power is likely to occur. Therefore, the film forming conditions may be affected. (Hereinafter, this low frequency beat phenomenon is called frequency interference).
  • frequency interference occurs in this embodiment, the plasma becomes unstable and the DC bias voltage generated on the surface of the ⁇ -Al 2 O 3 substrate becomes unstable. Therefore, it is preferable to use high-frequency power with different frequencies. Taking FIG.
  • the above-described frequency interference can also be suppressed by shifting the high-frequency bias power applied to the bias electrode and the high-frequency power applied to the target by a predetermined phase difference.
  • FIG. 7B when the phase control unit 703 adjusts the phase difference between the high-frequency bias power applied to the bias electrode 103 and the high-frequency power applied to the target electrode 102 to be 180 °, That is, when adjusting so that the positive peak top voltage of the high frequency power is applied to the target electrode 102 and at the same time the negative peak top voltage of the high frequency bias power is applied to the bias electrode 103, the frequency is most effectively applied. Interference can be prevented or reduced.
  • phase difference may be finely adjusted so that the reflected wave to each high frequency power source (high frequency power source for sputtering and high frequency power source for bias) is further reduced. That is, it is assumed that the phase difference of 180 ° includes a finely adjusted range.
  • phase differences can be used without problems as long as frequency interference is not caused.
  • the plasma becomes unstable and the reflected wave to each high-frequency power source (high-frequency power source for sputtering and high-frequency power source for bias) tends to increase. It is desirable to adjust the phase difference to be 0).
  • metal components non-nitride component
  • Group III Care When sputtering the metal target 108 by plasma using a mixed gas of N 2 gas and a rare gas, and controlling the ratio of a mixed gas of N 2 gas and a rare gas, metal components (non-nitride component) Group III Care must be taken so that a large amount of nitride semiconductor thin film is not incorporated.
  • the ratio of the group III element released from the target in the form of metal atoms or metal clusters is likely to be larger than that of the nitride molecule 503, so that a high frequency bias power is applied to the bias electrode 103.
  • the effects of the present invention may not be sufficiently obtained.
  • the buffer layer 602 of the LED element of FIG. 6 is manufactured using the sputtering apparatus (epitaxial film forming method) according to the present invention, and then the group III nitride semiconductor intermediate layer is formed using the MOCVD method.
  • the group III nitride semiconductor intermediate layer is formed using the MOCVD method.
  • the buffer layer 602 and the group III nitride semiconductor intermediate layer 603 are produced by using the sputtering apparatus (epitaxial film forming method) according to the present invention, and then the n-type III using the MOCVD method.
  • the sputtering apparatus epitaxial film forming method
  • MOCVD method MOCVD method
  • a buffer layer 602, a group III nitride semiconductor intermediate layer 603 and an n-type group III nitride semiconductor layer 604 are produced using the sputtering apparatus (epitaxial film forming method) according to the present invention, and then There is a method of manufacturing an epitaxial wafer by sequentially laminating a group III nitride semiconductor active layer 605 and a p-type group III nitride semiconductor layer 606 using MOCVD.
  • a buffer layer 602, a group III nitride semiconductor intermediate layer 603, an n-type group III nitride semiconductor layer 604, and a group III nitride semiconductor active layer 605 are formed by a sputtering apparatus (epitaxial film forming method) according to the present invention.
  • a sputtering apparatus epitaxial film forming method
  • a buffer layer 602, a group III nitride semiconductor intermediate layer 603, an n-type group III nitride semiconductor layer 604, a group III nitride semiconductor active layer 605, and a p-type group III nitride semiconductor layer 606 are provided.
  • the epitaxial wafer thus obtained is subjected to lithography technology and RIE (reactive ion etching) technology, as shown in FIG. 6, a translucent electrode 607, p-type bonding pad electrode 609, n-type electrode 608, protection.
  • RIE reactive ion etching
  • a translucent electrode 607, p-type bonding pad electrode 609, n-type electrode 608, protection By forming the film 610, an LED structure can be obtained.
  • materials of the translucent electrode 607, the p-type bonding pad electrode 609, the n-type electrode 608, and the protective film 610 are not particularly limited, and materials well known in this technical field can be used without limitation. .
  • an AlN film as a buffer layer 602 is formed as ⁇ -Al 2 O 3 using the method for forming a group III nitride semiconductor thin film according to one embodiment of the present invention.
  • An example in which a film is formed on a (0001) substrate will be described. More specifically, an example will be described in which an AlN film is formed on an ⁇ -Al 2 O 3 (0001) substrate using a sputtering method with high-frequency bias power applied to the bias electrode 103.
  • the AlN film was formed using the same sputtering apparatus as in FIG.
  • the frequencies of the high frequency power applied to the target electrode 102 and the high frequency power applied to the bias electrode 103 are 13.56 MHz and 13.54 MHz, respectively.
  • the ⁇ -Al 2 O 3 (0001) substrate is transported to the vacuum vessel 101 held at 1 ⁇ 10 ⁇ 4 Pa or less in the first step and placed on the substrate holder 111.
  • the substrate was held at a film forming temperature of 550 ° C.
  • the current flowing to the heater electrode 104 was controlled so that the monitor value of the thermocouple built in the substrate holder 111 was 750 ° C.
  • a mixed gas of N 2 gas and Ar gas is introduced so as to be N 2 / (N 2 + Ar): 25%, and the pressure of the vacuum vessel 101 is 3.75 mTorr (0.5 Pa).
  • a high-frequency bias power of 10 W is applied to the bias electrode 103 by the fourth step, and a high-frequency power of 2000 W is applied from the sputtering high-frequency power source 106 to the target 108 made of metal Al, and a film is formed on the substrate by sputtering. A 50 nm thick AlN film was formed.
  • XPS X-ray photoelectron spectroscopy
  • the deposition temperature in this embodiment is embedded thermocouple performed beforehand substrate temperature measured by ⁇ -Al 2 O 3 (0001 ) substrate, at that time, ⁇ -Al 2 O 3 (0001 ) and the temperature of the substrate This is set from the relationship between the monitor value of the thermocouple built in the heater, that is, the temperature of the heater.
  • the produced AlN film was measured by X-ray diffraction (XRD) measurement in the 2 ⁇ / ⁇ scan mode at the symmetric reflection position, XRC measurement in the ⁇ scan mode with respect to the symmetry plane, and ⁇ scan in the In-plane arrangement. It was evaluated by XRC measurement of the mode and coaxial type direct collision ion scattering spectroscopy (CAICISS: Coaxial Impact Collation Ion Scattering Spectroscopy) measurement.
  • CAICISS Coaxial Impact Collation Ion Scattering Spectroscopy
  • the XRC measurement in the ⁇ scan mode with respect to the symmetry plane and the XRC measurement in the ⁇ scan mode in the In-plane arrangement are Each was used to evaluate the mosaic spread of tilt and twist.
  • the CAICISS measurement was used as a polarity determination means.
  • XRC measurement in the ⁇ scan mode with respect to the symmetry plane (in this example, the AlN (0002) plane) was performed on the AlN film produced in this example.
  • the FWHM of the obtained XRC profile was 450 arcsec or less when the detector was in an open detector state, and 100 arcsec or less when an analyzer crystal was inserted into the detector. Therefore, it was confirmed that the tilt mosaic spread in the fabricated AlN film was small.
  • XRC measurement with an analyzer crystal inserted in the detector has a FWHM of 20 arcsec or less.
  • the detector When the detector is in an open detector state is the original XRC measurement, but in the case of a thin film sample as in this embodiment, the FWHM of the XRC profile is widened by the film thickness effect and lattice relaxation, It becomes difficult to correctly evaluate the mosaic spread. Therefore, in recent years, as described above, even when an analyzer crystal is inserted into the detector, it is treated as a broad XRC measurement.
  • the XRC measurement uses the open detector state.
  • the a-axis of the AlN film was a 30 ° plane with respect to the a-axis of the ⁇ -Al 2 O 3 (0001) substrate. It was confirmed that it was rotating inward. This indicates that the AlN film is formed in a general epitaxial relationship when the AlN film is epitaxially grown on the ⁇ -Al 2 O 3 (0001) substrate.
  • the AlN film produced in this example was a c-axis oriented epitaxial film having + c polarity and a small mosaic spread of tilt. That is, according to the present invention, it has been clarified that a group III nitride semiconductor thin film with + c polarity can be obtained while reducing the mosaic spread of tilt and twist. In addition, when the same experiment as this example was repeated several times, it was confirmed that the reproducibility was good.
  • an AlN film manufactured by using the method for forming a group III nitride semiconductor thin film according to the present invention is used as a buffer layer, and a MOCVD method is used on the AlN film.
  • a MOCVD method is used on the AlN film.
  • a sputtering method is used to form an AlN film on an ⁇ -Al 2 O 3 (0001) substrate with the same apparatus and conditions as in the first embodiment, and then a wafer (substrate) is introduced into the MOCVD apparatus.
  • An undoped GaN film having a thickness of 5 ⁇ m was formed.
  • the surface of the obtained undoped GaN film was a mirror surface, and the XRD measurement in the 2 ⁇ / ⁇ scan mode at the symmetrical reflection position showed that the undoped GaN film was c-axis oriented.
  • ⁇ scan mode XRC measurement using a GaN (0002) plane as a symmetry plane and ⁇ scan mode XRC measurement for the GaN ⁇ 10-10 ⁇ plane in an in-plane configuration were performed. It was confirmed that it was 250 arcsec or less and 500 arcsec or less. From this, it was found that the obtained undoped GaN film was obtained as a high-quality crystal with a small mosaic spread of tilt and twist.
  • the polarity of the obtained undoped GaN film was + c polarity. As described in the first embodiment, this is because the polarity of the AlN film used as the buffer layer can be controlled to + c polarity, and thus the undoped GaN film formed thereon also takes over the polarity. be able to.
  • the AlN film controlled to + c polarity which is produced using the method for forming a group III nitride semiconductor thin film according to the present invention, as a buffer layer, it is grown using the MOCVD method thereon.
  • the undoped GaN film thus obtained can be obtained as a high-quality epitaxial film with little mosaic spread and controlled to + c polarity. That is, a + c polarity group III nitride semiconductor thin film can be epitaxially grown on the ⁇ -Al 2 O 3 substrate.
  • the undoped GaN film is formed by the MOCVD method, but it has been confirmed that the same result can be obtained even by using the sputtering method. Moreover, when the same experiment as this example was repeated a plurality of times, it was confirmed that the reproducibility was good.
  • an AlN film manufactured by using the method for forming a group III nitride semiconductor thin film according to the present invention is used as a buffer layer, and further, it is made of undoped GaN by using the MOCVD method.
  • Group III nitride semiconductor intermediate layer n-type group III nitride semiconductor layer composed of Si-doped GaN, group III nitride semiconductor active layer having MQW structure of InGaN and GaN, p-type group III nitride semiconductor composed of Mg-doped GaN
  • the layers are sequentially epitaxially grown, and further, an n-type electrode layer, a translucent electrode, a p-type electrode layer, and a protective film are formed, and then the wafer is separated by scribing to produce an LED element.
  • a sputtering method was used to form an AlN film as a buffer layer 602 on the ⁇ -Al 2 O 3 (0001) substrate under the same conditions as in the first example. Thereafter, the wafer was introduced into the MOCVD apparatus, and a group III nitride semiconductor intermediate layer 603 made of undoped GaN having a thickness of 5 ⁇ m and an n-type group III nitride semiconductor layer 604 made of Si doped GaN having a thickness of 2 ⁇ m were formed. Formed.
  • III-Nitride semiconductor active layer having a MQW structure in which five layers of InGaN having a film thickness of 3 nm and six layers of GaN having a film thickness of 16 nm are alternately stacked, starting from GaN and ending with GaN.
  • a translucent electrode 607, a p-type bonding pad electrode 609, an n-type electrode 608, and a protective film 610 were formed on the obtained epitaxial wafer using a lithography technique and an RIE technique as shown in FIG.
  • ITO Indium-Tin-Oxide
  • Ti titanium
  • Al aluminum
  • Au gold
  • Ni nickel
  • Al, Ti, Au laminated structure, SiO 2 was used as a protective film.
  • the wafer on which the LED structure thus obtained was formed was separated into 350 ⁇ m square LED chips by scribing, this LED chip was placed on a lead frame, and connected to the lead frame with a gold wire to connect with the LED element. did.
  • an LED element having good light emission characteristics can be obtained by using the AlN film controlled to the + c polarity, which is manufactured by the method for forming a group III nitride semiconductor thin film according to the present invention, as the buffer layer 602.
  • p-type group III nitride semiconductor layer 606 made of Mg-doped GaN is formed by MOCVD, but it has been confirmed that similar results can be obtained even if these layers are formed by sputtering. ing. Moreover, when the same experiment as this example was repeated a plurality of times, it was confirmed that the reproducibility was good.
  • First comparative example As a first comparative example of the present invention, an AlN film is formed on an ⁇ -Al 2 O 3 (0001) substrate without applying high-frequency bias power to the bias electrode characteristic of the present invention using a sputtering method. An example will be described.
  • the AlN film was formed by the same sputtering apparatus 1, substrate holder 111, and film formation conditions as those in the first example except that no high frequency bias power was applied to the bias electrode 103.
  • the frequency of the high frequency power applied to the target electrode 102 is 13.56 MHz.
  • a buffer layer made of AlN is formed on the ⁇ -Al 2 O 3 (0001) substrate by sputtering without applying high-frequency bias power to the bias electrode 103.
  • An example will be described in which an undoped GaN film is formed thereon using MOCVD.
  • the buffer layer made of AlN is formed using the same sputtering apparatus 1, substrate holder 111, and film formation conditions as in the first comparative example, and the undoped GaN film is the same as in the second embodiment. Film formation was performed under the same conditions.
  • a buffer layer made of AlN is formed on an ⁇ -Al 2 O 3 (0001) substrate using the same sputtering apparatus 1, substrate holder 111, and film formation conditions as those in the first comparative example. Thereafter, a wafer was introduced into the MOCVD apparatus to form an undoped GaN film having a thickness of 5 ⁇ m.
  • the surface of the obtained undoped GaN film is cloudy, and the XRD measurement in the 2 ⁇ / ⁇ scan mode at the symmetrical reflection position shows that the undoped GaN film is c-axis oriented.
  • XRC measurement in the ⁇ scan mode using the GaN (0002) plane as the symmetry plane and ⁇ RC measurement in the ⁇ scan mode for the GaN ⁇ 10-10 ⁇ plane in the in-plane configuration were performed. It was confirmed that the FWHM was about 600 arcsec and about 1000 arcsec. From this, the undoped GaN film obtained by this comparative example is obtained as a low-quality crystal having a large mosaic spread of tilt and twist compared to the undoped GaN film obtained in the second embodiment. all right.
  • the polarity of the obtained undoped GaN film was a film in which + c polarity and ⁇ c polarity were mixed. This is because, as described in the first comparative example, the buffer layer made of AlN is a film in which + c polarity and ⁇ c polarity are mixed, and therefore the undoped GaN film formed thereon is also mixed in polarity. Can be considered as a result of taking over.
  • a buffer layer made of AlN is formed on an ⁇ -Al 2 O 3 (0001) substrate using a sputtering method without applying high-frequency bias power to the bias electrode,
  • a group III nitride semiconductor intermediate layer made of undoped GaN, an n-type group III nitride semiconductor layer made of Si-doped GaN, and a group III nitride semiconductor having an MQW structure of InGaN and GaN, using MOCVD Layers, and a p-type group III nitride semiconductor layer made of Mg-doped GaN are epitaxially grown in sequence, and after forming an n-type electrode layer, a translucent electrode, a p-type electrode layer, and a protective film, the wafer is separated by scribing.
  • the example which produced the LED element is demonstrated.
  • the method of forming the buffer layer made of AlN is the same as that of the first comparative example.
  • the group III nitride semiconductor intermediate layer made of undoped GaN formed by MOCVD and the n-type III made of Si-doped GaN are used.
  • the material of the p-type electrode layer, the protective film, the film forming method, and the subsequent device forming steps are all the same as in the third embodiment.
  • the p-type group III nitride semiconductor layer made of doped GaN is formed by the MOCVD method, it has been confirmed that the same result is obtained even when the sputtering method is used.
  • the same experiment as this Example was repeated several times, the LED element which has a favorable light emission characteristic was not able to be obtained.
  • the frequency of the high frequency power applied to the target electrode 102 and the frequency of the high frequency power applied to the bias electrode 103 are both 13.56 MHz and the phase is shifted by 180 °.
  • the frequency of the high frequency power applied to the target electrode 102 and the frequency of the high frequency power applied to the bias electrode 103 are both 13.56 MHz, and the rest are the same devices as in the first embodiment, An example in which an AlN film is formed on an ⁇ -Al 2 O 3 (0001) substrate using the method for forming a group III nitride semiconductor thin film according to the present invention will be described.
  • the phase of the high frequency power applied to the target electrode 102 and the high frequency power applied to the bias electrode 103 is not controlled.
  • the main feature of the present invention is that high-frequency bias power is applied to the bias electrode when forming an epitaxial film of a group III nitride semiconductor by a sputtering method.
  • the orientation is controlled by applying the electric field of the sheath region S generated on the film-forming surface side of the substrate by applying high-frequency bias power to the bias electrode to the polarization of nitride molecules emitted from the target, and utilizing the orientation.
  • a heater electrode and a bias electrode are provided on the substrate holder under the technical idea unique to the present invention.
  • the substrate holder By configuring the substrate holder in this way, as shown in the first to fourth embodiments and the first to fourth comparative examples described above, the mosaic spread of tilt and twist is reduced by the sputtering method.
  • a group III nitride semiconductor thin film having + c polarity can be formed.

Abstract

　本発明は、スパッタリング法によって、α‐Ａｌ２Ｏ３基板上に高品質なＩＩＩ族窒化物半導体薄膜をエピタキシャル成長させるエピタキシャル膜形成方法を提供する。本発明の一実施形態に係るエピタキシャル膜形成方法は、スパッタリング装置（１）のヒーター電極（１０４）とバイアス電極（１０３）を備えた基板ホルダー（１１１）上に配置されたα‐Ａｌ２Ｏ３基板に対して、ＩＩＩ族窒化物半導体薄膜のエピタキシャル膜を形成する際に、ヒーター電極（１０４）によってα‐Ａｌ２Ｏ３基板を所定温度に保持した状態で、ターゲット電極（１０２）に高周波電力を印加するとともにバイアス電極（１０３）に高周波バイアス電力を印加され、その際、高周波電力と高周波バイアス電力との周波数干渉が生じないように印加される。

Description

エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
　本発明は、エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置に係り、特に、高品質なエピタキシャル膜を形成可能なエピタキシャル膜形成方法、並びにこのようなエピタキシャル膜を用いた半導体発光素子の製造方法、スパッタリング装置、半導体発光素子、および照明装置に関する。
　ＩＩＩ族窒化物半導体は、ＩＩＩＢ族元素（以下、単にＩＩＩ元素）であるアルミニウム（Ａｌ）原子、ガリウム（Ｇａ）原子、インジウム（Ｉｎ）原子と、ＶＢ族元素（以下、単にＶ族元素）である窒素（Ｎ）原子との化合物半導体材料である。すなわち、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、およびそれらの混晶（ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＧａＡｌＮ）として得られる化合物半導体材料がＩＩＩ族窒化物半導体である。
　ＩＩＩ族窒化物半導体を用いた素子としては、遠紫外・可視・近赤外域にかけての幅広い波長領域をカバーする発光ダイオード（ＬＥＤ：　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、レーザダイオード（ＬＤ：　Ｌａｓｅｒ　Ｄｉｏｄｅ）、太陽電池（ＰＶＳＣ：　Ｐｈｏｔｏｖｏｌｔａｉｃ　Ｓｏｌａｒ　Ｃｅｌｌ）、フォトダイオード（ＰＤ：　Ｐｈｏｔｏ　Ｄｉｏｄｅ）等の光素子や、高周波・高出力用途の高電子移動度トランジスタ（ＨＥＭＴ：　Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）、金属酸化物半導体型電界効果トランジスタ（ＭＯＳＦＥＴ：　Ｍｅｔａｌ‐Ｏｘｉｄｅ‐Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）等の電子素子がある。
　上記の様な素子応用を実現するためには、ＩＩＩ族窒化物半導体薄膜を単結晶基板上にエピタキシャル成長させ、結晶欠陥の少ない高品質な単結晶膜（エピタキシャル膜）を得ることが必要である。しかしながら、ＩＩＩ族窒化物半導体からなる単結晶基板は極めて高価であるため、一部の応用を除いて利用されておらず、主にサファイア（α‐Ａｌ２Ｏ３）や炭化珪素（ＳｉＣ）などの異種基板上へのヘテロエピタキシャル成長により単結晶膜が得られている。特に、α‐Ａｌ２Ｏ３基板は安価であり、且つ、大面積で高品質のものが得られるようになっていることから、市場に出回っているＩＩＩ族窒化物半導体薄膜を用いたＬＥＤでは、ほぼ全てがα‐Ａｌ２Ｏ３基板を利用している。
　ところで、このようなＩＩＩ族窒化物半導体薄膜のエピタキシャル成長には、高い生産性と高品質なエピタキシャル膜が得られる有機金属化合物化学気相成長（ＭＯＣＶＤ）法が用いられている。しかしＭＯＣＶＤ法は、生産コストが高いことやパーティクルを発生しやすく高い歩留まりを得ることが難しいことなどの問題がある。
　一方、スパッタリング法は、生産コストを低く抑えることが可能で、パーティクルの発生確率も低いという特徴がある。従って、ＩＩＩ族窒化物半導体薄膜の成膜プロセスの少なくとも一部をスパッタリング法に置き換えることができれば、上記の問題の少なくとも一部を解決できる可能性がある。
　しかしながら、スパッタリング法により作製したＩＩＩ族窒化物半導体薄膜は、ＭＯＣＶＤ法で作製したものに比べて結晶品質が悪くなりやすいという問題がある。例えば、スパッタリング法を用いて作製したＩＩＩ族窒化物半導体薄膜の結晶性については非特許文献１に開示されている。非特許文献１では、α‐Ａｌ２Ｏ３（０００１）基板上に高周波マグネトロンスパッタリング法を用いてｃ軸配向のＧａＮ膜をエピタキシャル成長させている。該非特許文献１には、ＧａＮ（０００２）面のＸ線ロッキングカーブ（ＸＲＣ）測定において、その半値全幅（ＦＷＨＭ）が３５．１ａｒｃｍｉｎ（２１０６ａｒｃｓｅｃ）であることが記載されている。この値は、現在、市場に出回っているα‐Ａｌ２Ｏ３基板上のＧａＮ膜に比べて極めて大きな値であり、後述するチルトのモザイク広がりが大きく、結晶品質が劣っていることを示している。
　ここで、結晶品質を表す指標として用いられる、（１）チルトのモザイク広がり、（２）ツイストのモザイク広がり、および（３）極性という概念について簡潔に説明する。（１）のチルトのモザイク広がりは、基板垂直方向の結晶方位のバラつきの程度を示しており、（２）のツイストのモザイク広がりは、基板面内方向の結晶方位のバラつきの程度を示している。また、（３）の極性とは結晶の向きを意味する用語であり、ｃ軸配向膜の場合には、＋ｃ極性と－ｃ極性の２種類の成長様式とがある。＋ｃ極性での成長は（０００１）配向に対応し、－ｃ極性での成長は（０００－１）配向に対応する。
　結晶性の良好な単結晶では、チルトとツイストのモザイク広がりが小さく、かつ、極性は＋ｃ極性か－ｃ極性のどちらか一方に揃っていることが必要である。特に、＋ｃ極性ではモフォロジーが良好で結晶性の優れたＩＩＩ族窒化物半導体薄膜が得られやすいことから、＋ｃ極性のＩＩＩ族窒化物半導体を得るプロセスの確立が求められている。一方従来より、スパッタリング法により良質なＩＩＩ族窒化物半導体薄膜を得るための数多くの試みがなされている（特許文献１、２参照）。
　特許文献１には、スパッタリング法を用いてＩＩＩ族窒化物半導体薄膜（特許文献１では、ＡｌＮ）をα‐Ａｌ２Ｏ３基板上に成膜する前に、基板に対するプラズマ処理を行うことで、ＩＩＩ族窒化物半導体薄膜の高品質化を実現する方法、とりわけ、チルトのモザイク広がりが極めて小さなＩＩＩ族窒化物半導体薄膜を得る方法が開示されている。
　また、特許文献２には、基板上にＩＩＩ族窒化物半導体（特許文献２においては、ＩＩＩ族窒化物化合物）からなる緩衝層（特許文献２においては中間層）をスパッタリング法により形成し、このＩＩＩ族窒化物半導体からなる緩衝層上に下地膜を備えるｎ型半導体層、発光層、ｐ型半導体層を順次積層するＩＩＩ族窒化物半導体（特許文献２においては、ＩＩＩ族窒化物化合物半導体）発光素子の製造方法が開示されている。
　特許文献２において、ＩＩＩ族窒化物半導体からなる緩衝層を形成する手順としては、基板に対してプラズマ処理を施す前処理工程と、前処理工程に次いでスパッタリング法によりＩＩＩ族窒化物半導体からなる緩衝層を成膜する工程とを備えていることが記載されている。また、特許文献２において、基板およびＩＩＩ族窒化物半導体からなる緩衝層の好ましい形態として、α‐Ａｌ２Ｏ３基板およびＡｌＮが用いられており、下地膜を備えるｎ型半導体層、発光層、ｐ型半導体層の成膜方法としては、ＭＯＣＶＤ法が好ましく用いられている。
国際公開第２００９／０９６２７０号 特開２００８‐１０９０８４号公報
Ｙ．　Ｄａｉｇｏ，　Ｎ．　Ｍｕｔｓｕｋｕｒａ，　「Ｓｙｎｔｈｅｓｉｓ　ｏｆ　ｅｐｉｔａｘｉａｌ　ＧａＮ　ｓｉｎｇｌｅ‐ｃｒｙｓｔａｌｌｉｎｅ　ｆｉｌｍ　ｂｙ　ｕｌｔｒａ　ｈｉｇｈ　ｖａｃｕｕｍ　ｒ．ｆ．　ｍａｇｎｅｔｒｏｎ　ｓｐｕｔｔｅｒｉｎｇ　ｍｅｔｈｏｄ」，　Ｔｈｉｎ　Ｓｏｌｉｄ　Ｆｉｌｍｓ　４８３　（２００５）　ｐ３８‐４３．
　既に開示されている従来技術（特許文献１、特許文献２）によれば、チルトやツイストのモザイク広がりの小さなＩＩＩ族窒化物半導体がスパッタリング法により得られている。しかし、従来技術には極性を制御する方法については開示されておらず、スパッタリング法をＩＩＩ族窒化物半導体の製造プロセスとして採用する上での大きな課題であった。
　実際に、特許文献１、２に開示された技術を用いてα‐Ａｌ２Ｏ３基板上にスパッタリング法を用いてＡｌＮ膜を形成したところ、チルトやツイストのモザイク広がりの小さなＡｌＮ膜を得ることはできるが、極性に関しては＋ｃ極性と－ｃ極性とが混在していた。更に、該＋ｃ極性と－ｃ極性とが混在したＡｌＮ膜上にＭＯＣＶＤ法でＧａＮ膜を成長させたところ、高品質なＧａＮ膜を得ることができなかった。また、得られたＧａＮ膜を用いて発光素子を作製したところ、良好な発光特性を得ることができなかった。従って、特許文献１、２に開示された技術だけでは、＋ｃ極性と－ｃ極性との混在が低減されず、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得られない。すなわち、特許文献１，２に開示された技術は、チルトやツイストのモザイク広がりを小さくすることができるので有効な技術であるが、さらなる高品質なＩＩＩ族窒化物半導体薄膜を得るためには、極性をなるべく統一することが望まれている。
　本発明の目的は、上記問題点に鑑み、＋ｃ極性の統一度を向上した（（０００１）配向性を向上した）エピタキシャル膜をスパッタリング法により作製することが可能なエピタキシャル膜形成方法を提供すること、さらに、このエピタキシャル膜を用いた半導体発光素子の製造方法、スパッタリング装置、ならびにこの製造方法により製造した半導体発光素子および照明装置を提供することにある。
　本発明者らは鋭意研究の結果、後述するように、エピタキシャル膜の極性を基板ホルダーに内蔵したバイアス電極へ印加する高周波バイアス電力により制御できるという新しい知見を得て本発明を完成させた。
　上記目的を達成するために、本発明の第一の態様は、ターゲットを配置できるターゲット電極と、前記ターゲット電極に向けて基板を配置でき、ヒーター電極及びバイアス電極を備えた基板ホルダーとを有するスパッタリング装置を用い、前記基板ホルダー上に配置されたα‐Ａｌ２Ｏ３基板に対して、スパッタリング法によってＩＩＩ族窒化物半導体薄膜をエピタキシャル成長させるエピタキシャル膜形成方法であって、前記基板ホルダー上に前記α‐Ａｌ２Ｏ３基板を配置する工程と、前記基板ホルダー上に配置した前記α‐Ａｌ２Ｏ３基板上に前記ＩＩＩ族窒化物半導体薄膜のエピタキシャル膜を形成する工程とを有し、前記前記ＩＩＩ族窒化物半導体薄膜のエピタキシャル膜を形成する工程は、前記ヒーター電極によって前記α‐Ａｌ２Ｏ３基板を所定温度に保持し、前記ターゲット電極に高周波電力を印加するとともに、前記バイアス電極に高周波バイアス電力を印加し、前記高周波電力と前記高周波バイアス電力とは、前記高周波電力と前記高周波バイアス電力との周波数干渉が生じないように印加されることを特徴とする。
　また、本発明の第二の態様に係る半導体発光素子の製造方法は、上述した第一の態様に係るエピタキシャル膜形成方法により半導体発光素子の緩衝層を形成する工程を有することを特徴とする。
　また、本発明の第三の態様は、α‐Ａｌ２Ｏ３基板上に緩衝層、ＩＩＩ族窒化物半導体中間層、ｎ型ＩＩＩ族窒化物半導体層、ＩＩＩ族窒化物半導体活性層、ｐ型ＩＩＩ族窒化物半導体層、透光性電極が少なくとも形成された半導体発光素子であって、緩衝層、ＩＩＩ族窒化物半導体中間層、ｎ型ＩＩＩ族窒化物半導体層、ＩＩＩ族窒化物半導体活性層、ｐ型ＩＩＩ族窒化物半導体層の少なくとも１つの層は、上述した第一の態様に係るエピタキシャル膜形成方法によって作製されたことを特徴とする。さらに、本発明の第四の態様は、照明装置であって、上術した第三の態様に係る半導体発光素子を備えることを特徴とする。
　さらに、本発明の第四の態様は、スパッタリング装置であって、ターゲットを配置できるターゲット電極と、前記ターゲット電極に向けて基板を配置でき、ヒーター電極及びバイアス電極を備えた基板ホルダーと、請求項１に記載された前記ＩＩＩ族窒化物半導体薄膜のエピタキシャル膜を形成する工程を行う際に、前記ターゲット電極に印加された前記高周波電力と前記バイアス電極に印加される前記高周波バイアス電力との周波数干渉が生じないようにする周波数干渉抑制手段とを備えることを特徴とする。
　本発明によれば、チルトやツイストのモザイク広がりが少なく、且つ、＋ｃ極性および－ｃ極性の混在を低減し、＋ｃ極性の統一度を向上したＩＩＩ族窒化物半導体のエピタキシャル膜をα‐Ａｌ２Ｏ３基板上にスパッタリング法を用いて作製することが可能となる。また、このスパッタリング法により作製したＩＩＩ族窒化物半導体エピタキシャル膜を用いることにより、ＬＥＤ、ＬＤなどの発光素子の発光特性を向上させることができる。
本発明の一実施形態に係る高周波スパッタリング装置の断面概略図である。 本発明の一実施形態に係る基板ホルダーの第一の構成例である。 本発明の一実施形態に係る基板ホルダーの第二の構成例である。 本発明の一実施形態に係る基板ホルダーの第三の構成例である。 本発明の一実施形態により＋ｃ極性のＩＩＩ族窒化物半導体薄膜が形成されるモデルを示す図である。 本発明の一実施形態に係るエピタキシャル膜形成方法により形成されたエピタキシャル膜を用いて作製されるＬＥＤ構造の一例を示す断面図である。 本発明の一実施形態に係る周波数干渉抑制手段を説明する図である。 本発明の一実施形態に係る周波数干渉抑制手段を説明する図である。
　以下、本発明の実施形態を詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
　本発明に関する主な特徴は、α‐Ａｌ２Ｏ３基板上に、例えば高周波スパッタリング法といったスパッタリング法によりＩＩＩ族窒化物半導体薄膜をエピタキシャル成長させる際に、ヒーター電極とバイアス電極を備える基板ホルダーによりα‐Ａｌ２Ｏ３基板を任意の温度に加熱し、次いで、上記バイアス電極に高周波バイアス電力を印加しながらＩＩＩ族窒化物半導体の成膜を行うことにある。以下、図面を参照して本発明を説明する。なお、以下に説明する部材、配置等は発明を具体化した一例であって本発明を限定するものではなく、本発明の趣旨に沿って各種改変できることは勿論である。
　図１は、本発明の一実施形態に係るＩＩＩ族窒化物半導体薄膜の成膜に用いたスパッタリング装置の一例を示す概略構成図である。スパッタリング装置１を示した図１において、符号１０１は真空容器、符号１０２はターゲット電極、符号１０３はバイアス電極、符号１０４はヒーター電極、符号１０５はターゲットシールド、符号１０６はスパッタリング用高周波電源、符号１０７は基板、符号１０８はターゲット、符号１０９はガス導入機構、符号１１０は排気機構、符号１１１は基板ホルダー、符号１１２はリフレクタ、符号１１３は絶縁材、符号１１４はチャンバーシールド、符号１１５は磁石ユニット、符号１１６はターゲットシールド保持機構、符号１３０はバイアス用高周波電源、をそれぞれ示している。なお、図１における符号１１１は後述する基板ホルダー１１１ａ、１１１ｂ、１１１ｃのうち任意のものとする。また、基板１０７としてα‐Ａｌ２Ｏ３基板（６０１）を用いることができる。
　真空容器１０１はステンレスやアルミニウム合金などの金属部材を用いて構成され、電気的に接地されている。また、真空容器１０１は不図示の冷却機構により壁面の温度上昇を防止ないしは低減している。さらに、真空容器１０１は、不図示のマスフローコントローラを介してガス導入機構１０９と接続され、不図示のバリアブルコンダクタンスバルブを介して排気機構１１０と接続されている。
　ターゲットシールド１０５はターゲットシールド保持機構１１６を介して真空容器１０１に取り付けられている。ターゲットシールド保持機構１１６およびターゲットシールド１０５は、ステンレスやアルミニウム合金などの金属部材とすることができ、真空容器１０１と電気的に接続されている。
　ターゲット電極１０２は、絶縁材１１３を介して真空容器１０１に取り付けられている。また、ターゲット１０８はターゲット電極１０２に取り付けられ、ターゲット電極１０２は不図示のマッチングボックスを介してスパッタリング用高周波電源１０６に接続されている。ターゲット１０８は、ターゲット電極１０２に直接取り付けてもよく、また銅（Ｃｕ）などの金属部材からなる不図示のボンディングプレートを介してターゲット電極１０２に取り付けてもよい。また、ターゲット１０８は、Ａｌ、Ｇａ、Ｉｎの少なくとも一つを含む金属ターゲット、若しくは、上記ＩＩＩ族元素の少なくとも一つを含む窒化物ターゲットであってもよい。ターゲット電極１０２には、ターゲット１０８の温度上昇を防止するための不図示の冷却機構が備えられている。また、ターゲット電極１０２には、磁石ユニット１１５が内蔵されている。スパッタリング用高周波電源１０６からターゲット電極１０２へ投入する電力としては１３．５６ＭＨｚが工業的に利用しやすいが、他の周波数の高周波を用いることや、高周波に直流を重畳すること、あるいはそれらをパルスで用いることも可能である。
　チャンバーシールド１１４は、真空容器１０１に取り付けられ、成膜時の真空容器１０１への膜の付着を防止ないしは低減している。基板ホルダー１１１は、内部にヒーター電極１０４とバイアス電極１０３を有している。ヒーター電極１０４には不図示の加熱用電源が接続され、バイアス電極１０３にはバイアス用高周波電源１３０が不図示のマッチングボックスを介して接続されている。
　図２～図４は、基板ホルダー１１１の構成例１１１ａ、１１１ｂ、１１１ｃを示しており、各図の符号Ｍは基板載置面を示している。図２（または図３）において、符号２０１はベース、符号２０２はベースコート、符号１０３ａ（または符号１０３ｂ）はバイアス電極、符号１０４はヒーター電極、符号２０５はオーバーコートである。ベース２０１はグラファイト、ベースコート２０２とオーバーコート２０５はパイロリィティックボロンナイトライド（ＰＢＮ：　Ｐｙｒｏｌｙｔｉｃ　Ｂｏｒｏｎ　Ｎｉｔｒｉｄｅ）、バイアス電極１０３ａ（または１０３ｂ）とヒーター電極１０４はパイロリィティックグラファイト（ＰＧ：　Ｐｙｒｏｌｙｔｉｃ　ｇｒａｐｈｉｔｅ）からなり、ＰＢＮからなるベースコート２０２とオーバーコート２０５は高抵抗の誘電体材料である。
　図２（または図３）において、ヒーター電極１０４には不図示の加熱用電源が接続されている。この加熱用電源から、ヒーター電極１０４に交流または直流の電流を流すことでジュール熱を発生させ、そのジュール熱により発熱した基板ホルダーからの赤外線により基板ホルダー１１１ａ（または１１１ｂ）上に載置したα‐Ａｌ２Ｏ３基板を加熱することができる。
　また、図２（または図３）において、バイアス電極１０３ａ（または１０３ｂ）にはバイアス用高周波電源１３０が不図示のマッチングボックスを介して接続されている。成膜時に高周波バイアス電力をバイアス電極１０３ａ（または１０３ｂ）に印加することで、基板ホルダー１１１ａ（または１１１ｂ）上に載置したα‐Ａｌ２Ｏ３基板の表面に負の直流バイアス電圧を発生させることができる。
　なお、図２（または図３）のバイアス電極１０３ａ（または１０３ｂ）には、更に不図示の静電チャック（ＥＳＣ：　Ｅｌｅｃｔｒｏｓｔａｔｉｃ　Ｃｈｕｃｋ）用電源を不図示のローパスフィルターを介して接続することも可能である。このような場合、例えば、バイアス電極１０３ａを、符号Ａおよび符号Ｂで示した電気的に分離した電極（一方を第１電極とし、他方を第２電極とする）として構成し、各々の電極に正と負の直流電圧を印加することで双極のＥＳＣを実現してもよい。このようにすることで、α‐Ａｌ２Ｏ３基板を基板ホルダーに静電吸着させることができるため、基板ホルダー１１１ａ上に載置したα‐Ａｌ２Ｏ３基板を効率よく加熱することができる。なお、基板ホルダー１１１ｂについても、バイアス電極１０３ｂを符号Ｃおよび符号Ｄで示した電気的に分離した電極（一方を第１電極とし、他方を第２電極とする）として構成し、各々の電極に正と負の直流電圧を印加することで双極のＥＳＣを実現できる。
　図４は、基板ホルダー１１１の他の構成例１１１ｃである。符号４０１はベース、符号４０２はベースコート、符号４０３は共通電極、符号４０４はバックサイドコート、符号４０５はオーバーコートである。ベース４０１はグラファイト、ベースコート４０２およびオーバーコート４０５はＰＢＮ、共通電極４０３およびバックサイドコート４０４はＰＧからなり、ＰＢＮからなるベースコート４０２とオーバーコート４０５は高抵抗の誘電体材料である。
　図４において、共通電極４０３には、バイアス用高周波電源１３０がマッチングボックスを介して接続され、さらに不図示の加熱用電源が不図示のローパスフィルターを介して接続されている。
　図４において共通電極４０３は、図２におけるヒーター電極１０４とバイアス電極１０３ａを集約した機能を有している。共通電極４０３に加熱用電源から交流または直流の電流を流すことで基板ホルダー１１１ｃが発熱し、その赤外線によって基板ホルダー１１１ｃ上に載置したα‐Ａｌ２Ｏ３基板が加熱される。また、共通電極４０３に加熱用の電流を流した状態でさらにバイアス用高周波電源から高周波バイアス電力を印加することで、基板ホルダー１１１ｃ上に載置したα‐Ａｌ２Ｏ３基板を加熱しながら、その表面に負の直流バイアス電圧を発生させることができる。このように、ヒーター電極とバイアス電極を一つに集約した共通電極を用いても本発明の効果を得ることが可能である。
　図２に示す構造の基板ホルダー１１１ａでは、ヒーター電極１０４から発生したジュール熱が、ベースコート２０２、ベース２０１、オーバーコート２０５、およびバイアス電極１０３ａを介して基板載置面Ｍ側へ伝わる。このとき、特に、ベース２０１が均熱板としての役割を果たすため、基板面内で高い均熱性が得られやすいという特徴がある。
　また、図３に示す構造の基板ホルダー１１１ｂでは、バイアス電極１０３ｂを中央部の略円盤状電極（符号Ｃに相当）と外周部の略リング状電極（符号Ｄに相当）としている。このため、バイアス電極１０３ｂ（特に符号Ｃ部）が更に均熱板の役割を果たし、図２に示す構造の基板ホルダー１１１ａよりも更に面内での均熱性を高めることができる。特に、ＥＳＣによりα‐Ａｌ２Ｏ３基板を吸着した場合、図２に示す構造の基板ホルダー１１１ａでは、バイアス電極１０３ａのパターン形状に依存した温度分布を生じることがあるが、図３のような構造では、この様な問題を著しく改善できるという特徴がある。
　なお、ＥＳＣを用いることでα‐Ａｌ２Ｏ３基板を基板ホルダー１１１ａ、１１１ｂに載置した後の昇温速度を高めることができるため、ＥＳＣを用いることは高い生産性を得るうえでは好ましい形態である。
　図４に示す構造の基板ホルダー１１１ｃにおいて、共通電極４０３から発生したジュール熱は、ベース４０１やベースコート４０２を介さずに、基板載置面Ｍ側へ伝わることになる。このため、図２や図３に示す基板ホルダーに比べると、高い均熱性を得ることが難しくなる。一方、ベース４０１やベースコート４０２を介さずα‐Ａｌ２Ｏ３基板を加熱するため、基板載置面Ｍと共通電極４０３の温度勾配が少なくなり、ＥＳＣを用いなくても高い電力利用効率で基板の加熱が行えるという特徴がある。
　なお、上記図２～図４に示す基板ホルダーを構成する材料は、従来の赤外線ランプに比べてα‐Ａｌ２Ｏ３基板を加熱する効率が高いため好ましく用いられているが、α‐Ａｌ２Ｏ３基板を所定の温度に加熱することができれば、これに限定されるのもではない。
　また、基板ホルダーは、上記の基板ホルダー１１１ａ、１１１ｂ、１１１ｃの構造に限定されない。上述の基板ホルダー１１１ａ、１１１ｂ、１１１ｃのような構造は、均熱性を高めたり、電力の利用効率を高めたりすることが可能となり、その目的に応じて構造を適宜選択することができるため好ましい形態ではある。しかしながら、本発明では、所定の温度においてバイアス電極に高周波バイアス電力を印加することで、α‐Ａｌ２Ｏ３基板の表面に負の直流バイアス電圧を発生させ、その結果、ＩＩＩ族窒化物半導体のエピタキシャル膜を＋ｃ極性で成膜できることが重要である。従って、本発明の趣旨に沿った構造であれば、どのような構造であっても本実施形態に適用できることは言うまでも無い。
　図５は、バイアス電極に高周波バイアス電力を印加することにより、ＩＩＩ族窒化物半導体薄膜が＋ｃ極性で成膜されるメカニズムを示すモデル図である。図５において、符号１１１は基板ホルダー１１１ａ、１１１ｂ、１１１ｃのうち任意の基板ホルダー、符号１０７はα‐Ａｌ２Ｏ３基板、符号５０３は窒化物分子である。
　図６は、本発明の一実施形態に係るＩＩＩ族窒化物半導体薄膜の製造方法を用いて作製した半導体発光素子としての発光ダイオード（ＬＥＤ）の断面構造の一例である。図６において、符号６０１はα‐Ａｌ２Ｏ３基板、符号６０２は緩衝層、符号６０３はＩＩＩ族窒化物半導体中間層、符号６０４はｎ型ＩＩＩ族窒化物半導体層、符号６０５はＩＩＩ族窒化物半導体活性層、符号６０６はｐ型ＩＩＩ族窒化物半導体層、符号６０７は透光性電極、符号６０８はｎ型電極、符号６０９はｐ型ボンディングパッド電極、符号６１０は保護膜である。
　緩衝層６０２を構成する材料としてはＡｌＮ、ＡｌＧａＮ、ＧａＮが好ましく用いられる。ＩＩＩ族窒化物半導体中間層６０３、ｎ型ＩＩＩ族窒化物半導体層６０４、ＩＩＩ族窒化物半導体活性層６０５、ｐ型ＩＩＩ族窒化物半導体層６０６を構成する材料としては、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮが好ましく用いられる。ｎ型ＩＩＩ族窒化物半導体層６０４には上記材料中に珪素（Ｓｉ）またはゲルマニウム（Ｇｅ）、ｐ型ＩＩＩ族窒化物半導体層６０６には上記材料中にマグネシウム（Ｍｇ）または亜鉛（Ｚｎ）、それぞれを微量添加して導電性の制御を行うことが好ましい。更に、ＩＩＩ族窒化物半導体活性層６０５は、上記材料の多重量子井戸（ＭＱＷ）構造を形成することが望ましい。また、上述した発光ダイオード（ＬＥＤ）を用い照明装置を構成することができる。
　図７Ａ、７Ｂは、本発明の一実施形態に係る周波数干渉抑制手段を説明する図である。
　図７Ａは、スパッタリング用高周波電源１０６およびバイアス用高周波電源１３０として異なる周波数の高周波電源を用いた、後述する周波数干渉を抑制する手段（周波数干渉抑制手段）の一例である。符号７０１および７０２はマッチングボックスを示している。スパッタリング用高周波電源１０６からの高周波電力は、マッチングボックス７０１を介すことによって、反射波を低減してターゲット電極１０２へ供給され、バイアス用高周波電源１３０からの高周波電力は、マッチングボックス７０２を介すことによって、反射波を低減してバイアス電極１０３へと供給される。また、スパッタリング用高周波電源１０６とバイアス用高周波電源１３０とは、異なる周波数となるように設定されている。例えば、スパッタリング用高周波電源１０６の周波数を１３．５６ＭＨｚとした場合、バイアス用高周波電源１３０としては、１３．５４ＭＨｚや１３．５８ＭＨｚなどの周波数を用いることで、後述する周波数干渉を抑制することが可能となる。
　図７Ｂは、スパッタリング用高周波電源１０６およびバイアス用高周波電源１３０からの高周波電力の位相を調整することにより、後述する周波数干渉を抑制する手段（周波数干渉抑制手段）の一例を示している。図７Ｂにおいて、符号７０３は位相制御ユニット、符号７０４は高周波発振器、符号７０５および符号７０６は位相調整回路である。スパッタリング用高周波電源１０６からの高周波電力は、マッチングボックス７０１を介すことによって、反射波を低減してターゲット電極１０２へ供給され、バイアス用高周波電源１３０からの高周波電力は、マッチングボックス７０２を介すことによって、反射波を低減してバイアス電極１０３へと供給される。
　位相制御ユニット７０３は、高周波発振器７０４と、位相調整回路７０５および７０６とを有し、高周波発振器７０４からの高周波信号を、位相調整回路７０５および７０６によって位相を調整して外部回路に出力することができる。さらに、位相制御ユニット７０３の出力部は、スパッタリング用高周波電源１０６およびバイアス用高周波電源１３０の外部入力端子部に接続されている。位相制御ユニット７０３が出力した、位相が調整された高周波信号（すなわち、高周波発振器７０４が発振した高周波信号であって、さらに、位相調整回路７０５および７０６によって位相が調整された高周波信号）によって、スパッタリング用高周波電源１０６およびバイアス用高周波電源１３０から出力される高周波電力の位相は制御される。例えば、位相制御ユニット７０３を調整し、スパッタリング用高周波電源１０６およびバイアス用高周波電源１３０から出力される高周波電力の位相差を１８０°などの位相差に設定することで、後述する周波数干渉を抑制することが可能となる。
　このように、後述する周波数干渉を引き起こさないようにするためには、ターゲット電極１０２へ供給される高周波電力と、バイアス電極１０３へ供給される高周波電力とを異なる周波数とするか、もしくは、ターゲット電極１０２へ供給される高周波電力と、バイアス電極１０３へ供給される高周波電力とを、所定の位相差に保つことが有効な手段である。高い再現性を有して本発明の効果を得るためには、これらの周波数干渉抑制手段を有することが非常に有効である。
　以下、図面を参考にしながら、本発明に係るスパッタリング装置を用いてＩＩＩ族窒化物半導体薄膜のエピタキシャル膜形成方法を説明する。本実施形態においては、以下の第一から第四の工程を有する方法によってα‐Ａｌ２Ｏ３基板上にエピタキシャル膜を形成する。なお、以下の記載においては、基板ホルダー１１１は基板ホルダー１１１ａ、１１１ｂ、１１１ｃのうち任意の１つを示し、バイアス電極１０３は任意の基板ホルダー１１１（１１１ａ、１１１ｂ、１１１ｃ）に備えられているバイアス電極１０３ａ、１０３ｂ、４０３（４０３は共通電極）を示すものとする。
　まず、第一の工程として、排気機構１１０により所定の圧力に保持された真空容器１０１に基板１０７を導入する。この際、基板（α‐Ａｌ２Ｏ３基板）１０７は不図示の搬送ロボットにより、基板ホルダー１１１の上部まで搬送され、基板ホルダー１１１から突き出た不図示のリフトピンの上部に保持される。その後、基板１０７を保持したリフトピンを降下させ、基板ホルダー１１１に基板１０７を載置する。
　次に、第二の工程として、基板ホルダー１１１に内蔵されたヒーター電極１０４に印加する電圧を制御し、基板１０７を所定温度に保持する。この際、基板ホルダー１１１に内蔵された熱電対（不図示）を用いて基板ホルダー１１１の温度をモニターするか、真空容器１０１に設置された不図示のパイロメータを用いて基板ホルダー１１１の温度をモニターし、それらの温度が所定の温度となるように制御する。
　次に、第三の工程として、ガス導入機構１０９よりＮ２ガスまたはＮ２ガスと希ガスの混合ガスのいずれかを真空容器１０１へ導入し、マスフローコントローラ（不図示）およびバリアブルコンダクタンスバルブ（不図示）によって真空容器１０１の圧力が所定の圧力となるように設定する。
　最後に、第四の工程として、基板ホルダー１１１に内蔵されたバイアス電極１０３に高周波バイアス電力を印加すると共に、スパッタリング用高周波電源１０６よりターゲット１０８に高周波電力を印加することでターゲット１０８前面にプラズマを発生させる。これにより、プラズマ中のイオンがターゲット１０８を構成する元素をたたき出し、該たたき出された元素により、ＩＩＩ族窒化物半導体薄膜を基板１０７上に成膜する。
　第一の工程における所定の圧力は、５×１０－４Ｐａ未満であることが望ましく、それ以上では、ＩＩＩ族窒化物半導体薄膜の内部に酸素等の不純物が多く取り込まれ、良好なエピタキシャル膜が得られにくい。また、第一の工程における基板ホルダー１１１の温度について特に限定するものではないが、生産性の観点からは成膜時の基板温度を得るための温度に設定しておくことが望ましい。
　第二の工程における所定の温度は、第四の工程における成膜温度に設定しておくことが生産性の観点から望ましく、また、第三の工程における所定の圧力は、第四の工程における成膜圧力に設定しておくことが生産性の観点から望ましい。第二の工程および第三の工程とは、実施のタイミングが入れ替わってもよく、同時に実施されても良い。また、第二の工程で設定された温度および第三の工程で設定された圧力は、少なくとも第四の工程を開始するまで保持されていることが生産性の観点から望ましい。
　第四の工程において、バイアス電極１０３に印加する高周波バイアス電力は、＋ｃ極性の統一度が高いＩＩＩ族窒化物半導体膜（＋ｃ極性のＩＩＩ族窒化物半導体薄膜）が得られる所定の電力に設定しておくことが必要である。電力が小さすぎると、極性が混在したＩＩＩ族窒化物半導体薄膜が形成され、電力が大きすぎると、高エネルギー粒子の衝突によりＩＩＩ族窒化物半導体薄膜がダメージを受け、良質なＩＩＩ族窒化物半導体薄膜が得られない。
　なお、本明細書では、－ｃ極性が無いないしは低減されたＩＩＩ族窒化物半導体薄膜、すなわち、＋ｃ極性と－ｃ極性との混在が低減され、＋ｃ極性の統一度が高いＩＩＩ族窒化物半導体薄膜を、「＋ｃ極性のＩＩＩ族窒化物半導体薄膜」と呼ぶことにする。
　また、第四の工程を行う際の基板温度は、１００～１２００℃の範囲となるように設定することが望ましく、更に４００～１０００℃の範囲とすると好適である。１００℃未満の場合は、アモルファス構造の混在した膜が形成されやすく、１２００℃より高い温度では、膜自体が形成されないか、形成されたとしても熱応力のために欠陥の多いエピタキシャル膜が得られやすい。また、成膜圧力は０．１～１００ｍＴｏｒｒ（１．３３×１０－２～１．３３×１０１Ｐａ）の範囲に設定されることが望ましく、更に、１．０～１０ｍＴｏｒｒ（１．３３×１０－１～１．３３Ｐａ）の範囲に設定されると好適である。
　０．１ｍＴｏｒｒ（１．３３×１０－２Ｐａ）未満では、高エネルギー粒子が基板表面に入射されやすくなるため、良質なＩＩＩ族窒化物半導体薄膜が得られにくく、１００ｍＴｏｒｒ（１．３３×１０１Ｐａ）より高い圧力では、成膜速度が極端に遅くなるため好ましくない。第四の工程を開始する際には、真空容器１０１の圧力を一時的に成膜圧力以上に高めて、ターゲット側におけるプラズマの発生を促進することも可能である。この場合、プロセスガスの少なくとも一種類のガス流量を一時的に多く導入することで成膜圧力を高めてもよく、また、バリアブルコンダクタンスバルブ（不図示）の開度を一時的に小さくすることで成膜圧力を高めてもよい。
　第四の工程において、バイアス電極１０３へ高周波バイアス電力を印加するタイミングと、ターゲット電極１０２へ高周波電力を印加するタイミングは、同時であってもよく、また、一方に先に印加し、その後、他方に印加してもよい。ただし、ターゲット電極１０２へ高周波電力を先に印加する場合には、α‐Ａｌ２Ｏ３基板１０７の被成膜面がＩＩＩ族窒化物半導体からなる結晶層で覆われる前にバイアス電極１０３へ高周波バイアス電力を印加する必要がある。
　バイアス電極１０３に高周波バイアス電力が印加されない状態で形成されたＩＩＩ族窒化物半導体の結晶層は、極性の混在した状態、または－ｃ極性の状態になりやすい。－ｃ極性の混在した状態が生じると、その後のバイアス電極１０３へ高周波バイアス電力の印加によっても、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得ることが困難になる。従って、ターゲット電極１０２へ高周波電力を先に印加する場合には、ターゲット電極１０２へ高周波電力を印加し、ターゲット前面にプラズマが発生した後（すなわち、スパッタリングが開始された後）、直ちにバイアス電極１０３へ高周波バイアス電力を印加し、α‐Ａｌ２Ｏ３基板１０７上にＩＩＩ族窒化物半導体からなる結晶層が形成される前に、バイアス電極１０３へ高周波バイアス電力が印加されるようにすることが望ましい。
　バイアス電極１０３へ高周波バイアス電力を先に印加する場合には、ターゲット電極１０２へ高周波電力を印加するまでの間に、α‐Ａｌ２Ｏ３基板１０７の表面側にプラズマが発生し、プラズマ中のＮ原子を含有した活性種によるα‐Ａｌ２Ｏ３基板１０７の表面窒化を避ける必要がある。α‐Ａｌ２Ｏ３基板１０７の表面が窒化すると、基板表面に－ｃ極性や極性が混在したＡｌＮが形成されやすくなり、その後にターゲット電極１０２へ高周波電力を印加し、ＩＩＩ族窒化物半導体薄膜を成膜しても、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得ることが困難になるためである。従って、バイアス電極１０３へ高周波バイアス電力を先に印加する場合には、バイアス電極１０３へ高周波バイアス電力を印加した直後にターゲット電極１０２へ高周波電力を印加しスパッタリングを開始することが望ましい。
　さらに、第一の工程の前には、前処理室（不図示）に基板１０７を搬送し、成膜温度以上の温度での基板１０７の熱処理やプラズマ処理を行う工程を有してもよいことももちろんである。ただし、プラズマ処理を行う場合には、α‐Ａｌ２Ｏ３基板の表面に極性の混在したＡｌＮ層や－ｃ極性のＡｌＮ層が形成されないような条件を選択することが重要である。
　上記第一から第四の工程により、＋ｃ極性のＩＩＩ族窒化物半導体薄膜が形成されるメカニズムについて、図５を用いて以下に説明する。第一の工程および第二の工程として、基板ホルダー１１１にα‐Ａｌ２Ｏ３基板１０７が所定の温度となるように載置し、第三の工程として、真空容器内へＮ２ガスまたはＮ２ガスと希ガスの混合ガスのいずれかを導入する。次いで、第四の工程として、バイアス電極へ高周波バイアス電力を印加すると共に、ターゲット側にプラズマを発生させてＩＩＩ族窒化物半導体薄膜を形成する。
　第四の工程において、ターゲットとして金属ターゲットを用いた場合には、Ｎ原子を含有した活性種によりターゲット表面が窒化され、その表面を正イオンでスパッタリングすることにより、図５に示す窒化物分子５０３がターゲット表面より放出され、α‐Ａｌ２Ｏ３基板１０７の表面に到達すると考えられる。また、窒化物ターゲットを用いた場合においても、その表面を正イオンでスパッタリングすることにより、図５に示す窒化物分子５０３がターゲット表面より放出され、α‐Ａｌ２Ｏ３基板１０７の表面に到達すると考えられる。なお、図５には簡略化のために２原子分子の窒化物分子５０３を示しているが、窒化物分子であれば２原子分子に限定されるものではない。
　図５において、バイアス電極１０３には高周波バイアス電力が印加されており、α‐Ａｌ２Ｏ３基板１０７の表面側に対向する空間には、符号Ｇで示したプラズマ領域と、符号Ｓで示したシース領域とが形成されている。シース領域Ｓは、プラズマ領域Ｇとα‐Ａｌ２Ｏ３基板１０７の間に形成される。
　プラズマ領域Ｇでは、正電荷（正イオン）と負電荷（電子）の密度は概ね等しく、ほぼ電気的中性状態となっている。また、プラズマ領域Ｇは、通常、接地電位に対して正となる、ほぼ一定の電位状態（プラズマ電位と呼ばれる）となっている。一方、高周波バイアス電力の印加により生じた高周波電界の変化に対して、正イオンと電子の追従のしやすさが異なることから、α‐Ａｌ２Ｏ３基板１０７の表面には過剰な電子が供給され、負の直流バイアス電圧が発生する。シース領域Ｓでは、このようにして生じたα‐Ａｌ２Ｏ３基板１０７の表面の負の電位と、プラズマ領域Ｇのプラズマ電位との間の電位差により、α‐Ａｌ２Ｏ３基板１０７の表面に向かう方向に符号Ｅで示した電界が生じている。この電界Ｅの大きさは、高周波バイアス電力の大きさにより調整することが可能である。
　なお、バイアス電極１０３に印加する電力の形態としては高周波電力が望ましい。直流電力の場合は、α‐Ａｌ２Ｏ３基板１０７が絶縁物であるため、α‐Ａｌ２Ｏ３基板１０７の表面に有効に負の直流バイアス電圧を発生させることが困難となり好ましくない。
　窒化物分子５０３は、ＩＩＩ族元素５０３ａとＮ原子５０３ｂを有しており、ＩＩＩ族元素５０３ａが正、Ｎ原子５０３ｂが負の電荷の偏りを有している。すなわち、窒化物分子５０３は、符号Ｐで示す分極を有している。この窒化物分子５０３は、プラズマ領域Ｇではランダムな方向を向くと考えられるが、シース領域Ｓに到達すると、電界Ｅが窒化物分子５０３の分極Ｐに作用し、ＩＩＩ族元素５０３ａがα‐Ａｌ２Ｏ３基板の方向、Ｎ原子５０３ｂがプラズマ領域Ｇの方向を向くように、すなわち、分極Ｐがα‐Ａｌ２Ｏ３基板の方向を向くように配向すると考えられる。
　＋ｃ極性のＩＩＩ族窒化物半導体では、窒化物分子５０３の分極Ｐがα‐Ａｌ２Ｏ３基板の方向を向くように配向している。つまり、高周波バイアス電力を印加することで生じたシース領域Ｓの電界Ｅにより、窒化物分子５０３の分極Ｐがα‐Ａｌ２Ｏ３基板の方向を向くように配向し、その配向を保ってα‐Ａｌ２Ｏ３基板表面へ吸着されることにより、＋ｃ極性のＩＩＩ族窒化物半導体薄膜が得られるものと考えられる。
　なお、バイアス電極１０３に高周波バイアス電力が印加されていたとしても、高周波バイアス電力が小さい場合には、＋ｃ極性のＩＩＩ族窒化物半導体を得られない場合がある。これは、シース領域Ｓの電界Ｅが、窒化物分子５０３の分極Ｐに十分に作用せず、配向を制御できなかったことが原因と考えられる。
　また、高周波バイアス電力が大きすぎると、高品質なＩＩＩ族窒化物半導体を得られない場合がある。これは、シース領域Ｓの電界Ｅにより、プラズマ中の正イオンが加速され、α‐Ａｌ２Ｏ３基板の表面に大きなエネルギーを有して衝突するため、ＩＩＩ族窒化物半導体薄膜の内部に多くの欠陥が形成されるためと考えられる。
　このように、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得るためには、バイアス電極１０３に印加する高周波バイアス電力の大きさを適切な値に調整することが必要である。なお、この高周波バイアス電力の最適範囲は、スパッタリング装置の内部構造により大きく異なるため、装置ごとに最適な条件を求めることが必要となる。
　また、高周波バイアス電力として用いる周波数は特に限定するものではないが、高周波バイアス電力の周波数とターゲットに印加した高周波電力の周波数が一致すると、高周波電力の干渉により生じる低周波のうなり現象が発生しやすくなり、成膜条件にも影響を与えることがある。（以下、この低周波のうなり現象を周波数干渉と呼ぶ）。本実施形態において周波数干渉が生じると、プラズマが不安定になり、α‐Ａｌ２Ｏ３基板の表面に発生する直流バイアス電圧が安定しなくなるため、異なる周波数の高周波電力を用いることが好ましい。図７Ａを例にとると、ターゲット電極１０２に印加する高周波電力の周波数（スパッタリング用高周波電源１０６の周波数）を１３．５６ＭＨｚとした場合、バイアス電極１０３に印加する高周波バイアス電力の周波数（バイアス用高周波電源１３０の周波数）として、１３．５４ＭＨｚや１３．５８ＭＨｚなどを用いることで、上記のような周波数干渉を防止ないしは低減することができる。
　また、上記の周波数干渉はバイアス電極へ印加する高周波バイアス電力とターゲットに印加する高周波電力を、所定の位相差だけずらすことによっても、抑制することが可能である。図７Ｂを例にとると、位相制御ユニット７０３によって、バイアス電極１０３へ印加される高周波バイアス電力と、ターゲット電極１０２に印加される高周波電力との位相差を１８０°となるように調整した場合、すなわち、ターゲット電極１０２に高周波電力の正のピークトップ電圧が印加されると同時に、バイアス電極１０３に高周波バイアス電力の負のピークトップ電圧が印加されるように調整した場合は、最も効果的に周波数干渉を防ぐないしは低減することが可能となる。また、各高周波電源（スパッタリング用高周波電源およびバイアス用高周波電源）への反射波がさらに減少するように位相差を微調整してもよい。すなわち、１８０°の位相差には微調整される範囲まで含まれるものとする。
　さらに、他の位相差であっても周波数干渉が引き起こされない限り、問題なく用いることが可能である。なお、上記のような周波数干渉が生じる場合には、プラズマが不安定になり各高周波電源（スパッタリング用高周波電源およびバイアス用高周波電源）への反射波が増大しやすくなるため、これを最小（望ましくは０）にするような位相差に調整することが望ましい。
　なお、バイアス電極１０３に高周波バイアス電力を印加しない場合にも、シース領域Ｓに電界Ｅが発生するが、このときに発生する電界Ｅは、一般に、高周波バイアス電力を印加した場合に比べて小さくなる。したがって、バイアス電極１０３に高周波バイアス電力を印加しない場合に、＋ｃ極性の窒化物半導体薄膜を得ることができないのは、シース領域Ｓの電界Ｅが、窒化物分子５０３の分極Ｐに十分に作用せず、配向を制御できないことが原因と考えられる。
　Ｎ２ガスと希ガスの混合ガスを用いたプラズマにより金属ターゲット１０８をスパッタリングする際には、Ｎ２ガスと希ガスの混合ガスの比率を制御し、金属成分（非窒化物成分）がＩＩＩ族窒化物半導体薄膜に多く取り込まれないように注意しなければならない。金属成分が多く取り込まれた場合は、窒化物分子５０３よりも金属原子、または金属クラスター状でターゲットより放出されるＩＩＩ族元素の比率が多くなりやすいため、バイアス電極１０３に高周波バイアス電力を印加しても本発明の効果を十分に得られない可能性がある。
　本実施形態における方法で形成されるＩＩＩ族窒化物半導体薄膜のエピタキシャル膜としては、図６に示す緩衝層６０２、ＩＩＩ族窒化物半導体中間層６０３、ｎ型ＩＩＩ族窒化物半導体層６０４、ＩＩＩ族窒化物半導体活性層６０５、ｐ型ＩＩＩ族窒化物半導体層６０６が挙げられる。上記全ての層を本発明に係るスパッタリング装置（エピタキシャル膜形成方法）を用いて作製してもよく、また、いずれかの層に限定して本発明に係るスパッタリング装置（エピタキシャル膜形成方法）を用いて作製してもよい。
　例えば、第一の例として、図６のＬＥＤ素子の緩衝層６０２を本発明に係るスパッタリング装置（エピタキシャル膜形成方法）を用いて作製し、その後、ＭＯＣＶＤ法を用いてＩＩＩ族窒化物半導体中間層６０３、ｎ型ＩＩＩ族窒化物半導体層６０４、ＩＩＩ族窒化物半導体活性層６０５、ｐ型ＩＩＩ族窒化物半導体層６０６を順次積層することで、エピタキシャルウェハーを作製する方法がある。
　また、第二の例として、緩衝層６０２およびＩＩＩ族窒化物半導体中間層６０３を本発明に係るスパッタリング装置（エピタキシャル膜形成方法）を用いて作製し、その後、ＭＯＣＶＤ法を用いて、ｎ型ＩＩＩ族窒化物半導体層６０４、ＩＩＩ族窒化物半導体活性層６０５、ｐ型ＩＩＩ族窒化物半導体層６０６を順次積層することで、エピタキシャルウェハーを作製する方法がある。
　第三の例としては、緩衝層６０２、ＩＩＩ族窒化物半導体中間層６０３およびｎ型ＩＩＩ族窒化物半導体層６０４を本発明に係るスパッタリング装置（エピタキシャル膜形成方法）を用いて作製し、その後、ＭＯＣＶＤ法を用いて、ＩＩＩ族窒化物半導体活性層６０５、ｐ型ＩＩＩ族窒化物半導体層６０６を順次積層することで、エピタキシャルウェハーを作製する方法がある。
　第四の例としては、緩衝層６０２、ＩＩＩ族窒化物半導体中間層６０３、ｎ型ＩＩＩ族窒化物半導体層６０４およびＩＩＩ族窒化物半導体活性層６０５を本発明に係るスパッタリング装置（エピタキシャル膜形成方法）を用いて作製し、その後、ＭＯＣＶＤ法を用いて、ｐ型ＩＩＩ族窒化物半導体層６０６を作製することで、エピタキシャルウェハーを作製する方法がある。
　第五の例としては、緩衝層６０２、ＩＩＩ族窒化物半導体中間層６０３、ｎ型ＩＩＩ族窒化物半導体層６０４およびＩＩＩ族窒化物半導体活性層６０５、ｐ型ＩＩＩ族窒化物半導体層６０６を本発明に係るスパッタリング装置（エピタキシャル膜形成方法）を用いて作製することで、エピタキシャルウェハーを作製する方法がある。
　このようにして得たエピタキシャルウェハーに対し、リソグラフィー技術およびＲＩＥ（反応性イオンエッチング）技術を用い、図６に示すように透光性電極６０７、ｐ型ボンディングパッド電極６０９、ｎ型電極６０８、保護膜６１０を形成することによりＬＥＤ構造を得ることができる。なお、透光性電極６０７、ｐ型ボンディングパッド電極６０９、ｎ型電極６０８、保護膜６１０の材料は特に限定されず、この技術分野でよく知られた材料を制限されることなく用いることができる。
　（実施例）　
（第一の実施例）　
　本発明の第一の実施例として、本発明の一実施形態にかかるＩＩＩ族窒化物半導体薄膜の成膜方法を用いて緩衝層６０２（図６参照）としてのＡｌＮ膜をα‐Ａｌ２Ｏ３（０００１）基板上に成膜した例を説明する。より詳しくは、バイアス電極１０３に高周波バイアス電力を印加した状態で、α‐Ａｌ２Ｏ３（０００１）基板上にスパッタリング法を用いてＡｌＮ膜を形成した例について説明する。なお、本実施例において、ＡｌＮ膜は図１と同様のスパッタリング装置を用いて成膜した。また、ターゲット電極１０２に印加する高周波電力と、バイアス電極１０３に印加する高周波電力の周波数は、それぞれ、１３．５６ＭＨｚ、１３．５４ＭＨｚとしている。
　本実施例においては、先ず、第一の工程により１×１０－４Ｐａ以下に保持された真空容器１０１にα‐Ａｌ２Ｏ３（０００１）基板を搬送して基板ホルダー１１１に載置し、第二の工程により基板を成膜温度である５５０℃に保持した。このときヒーター電極１０４へ流す電流は、基板ホルダー１１１に内蔵した熱電対のモニター値が７５０℃になるよう制御した。
　次に、第三の工程によりＮ２ガスとＡｒガスの混合ガスをＮ２／（Ｎ２＋Ａｒ）：２５％となるように導入し、真空容器１０１の圧力を３．７５ｍＴｏｒｒ（０．５Ｐａ）に設定した。この状態で第四の工程によりバイアス電極１０３に１０Ｗの高周波バイアス電力を印加するとともに、スパッタリング用高周波電源１０６から２０００Ｗの高周波電力を金属Ａｌからなるターゲット１０８に印加し、スパッタリング法により基板上に膜厚５０ｎｍのＡｌＮ膜を形成した。この際、得られたＡｌＮ膜には、金属Ａｌ成分がほとんど含まれていないことをＸ線光電子分光法（ＸＰＳ）により確認している。
　なお、本実施例における成膜温度は、熱電対を埋め込んだα‐Ａｌ２Ｏ３（０００１）基板によりあらかじめ基板温度測定を行い、その時の、α‐Ａｌ２Ｏ３（０００１）基板の温度と、ヒーターに内蔵した熱電対のモニター値、すなわち、ヒーターの温度との関係より設定したものである。
　本実施例において、作製したＡｌＮ膜は、対称反射位置での２θ／ωスキャンモードのＸ線回折（ＸＲＤ）測定と、対称面に対するωスキャンモードでのＸＲＣ測定、Ｉｎ‐ｐｌａｎｅ配置でのφスキャンモードのＸＲＣ測定、および、同軸型直衝突イオン散乱分光（ＣＡＩＣＩＳＳ：Ｃｏａｘｉａｌ　Ｉｍｐａｃｔ　Ｃｏｌｌｉｓｉｏｎ　Ｉｏｎ　Ｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定により評価した。ここで、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定は結晶配向の確認に用い、対称面に対するωスキャンモードでのＸＲＣ測定とＩｎ‐ｐｌａｎｅ配置でのφスキャンモードでのＸＲＣ測定は、それぞれ、チルトとツイストのモザイク広がりの評価に用いた。また、ＣＡＩＣＩＳＳ測定は極性の判定手段として用いた。
　まず、本実施例において作製したＡｌＮ膜に対し、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定を、測定範囲を２θ＝２０～６０°の範囲として行なったところ、ＡｌＮ（０００２）面とα‐Ａｌ２Ｏ３（０００６）面の回折ピークのみが観測され、ＡｌＮの他の格子面を示す回折ピークは観測されなかった。このことから、得られたＡｌＮ膜がｃ軸配向していることがわかった。
　次に、本実施例で作製したＡｌＮ膜に対し、対称面（本実施例ではＡｌＮ（０００２）面）に対するωスキャンモードでのＸＲＣ測定を行った。得られたＸＲＣプロファイルのＦＷＨＭは、検出器をオープンディテクタ状態とした場合に４５０ａｒｃｓｅｃ以下、検出器にアナライザー結晶を挿入した場合に１００ａｒｃｓｅｃ以下であった。よって、作製したＡｌＮ膜におけるチルトのモザイク広がりが小さいことを確認した。また、作製条件によっては、検出器にアナライザー結晶を挿入した場合のＸＲＣ測定で、ＦＷＨＭが２０ａｒｃｓｅｃ以下となるものも得られている。
　なお、検出器をオープンディテクタ状態とした場合が本来のＸＲＣ測定であるが、本実施例のように膜厚が薄い試料の場合には、膜厚効果や格子緩和によってＸＲＣプロファイルのＦＷＨＭが広がり、モザイク広がりを正しく評価することが困難となる。そのため、近年では上記のように、検出器にアナライザー結晶を挿入した場合も広義のＸＲＣ測定として扱われている。以下、特に断らない限り、ＸＲＣ測定ではオープンディテクタ状態を用いていることとする。
　次に、本実施例で作製したＡｌＮ膜に対し、Ｉｎ‐ｐｌａｎｅ配置でφスキャンモードのＸＲＣ測定を行った。なお、測定にはＡｌＮ｛１０－１０｝面を用いている。得られたＸＲＣプロファイルには６０°間隔に６本の回折ピークが現れ、ＡｌＮ膜が六回対称性を有していること、すなわち、ＡｌＮ膜がエピタキシャル成長していることが確認できた。また、最大強度の回折ピークから求めたＦＷＨＭは２．０°以下であり、作製したＡｌＮ膜のツイストのモザイク広がりが比較的小さいことがわかった。なお、α‐Ａｌ２Ｏ３（０００１）基板とＡｌＮ膜の面内結晶方位を比較したところ、α‐Ａｌ２Ｏ３（０００１）基板のａ軸に対してＡｌＮ膜のａ軸が３０°面内回転していることを確認できた。これは、ＡｌＮ膜をα‐Ａｌ２Ｏ３（０００１）基板上にエピタキシャル成長した際の一般的なエピタキシャル関係でＡｌＮ膜が形成されていることを示している。
　次に、本実施例で作製したＡｌＮ膜に対し、ＣＡＩＣＩＳＳ測定を行った。本測定において、Ａｌ信号をＡｌＮ［１１－２０］方位から入射角度を変えて検出しており、入射角度が７０°付近のピークが単一の形状として得られていることがわかった。このことは、得られたＡｌＮ膜が＋ｃ極性となっていることを示している。
　以上のことから、本実施例において作製したＡｌＮ膜は、＋ｃ極性で、且つ、チルトのモザイク広がりが小さなｃ軸配向エピタキシャル膜となっていることが確認できた。すなわち、本発明によれば、チルトおよびツイストのモザイク広がりを低減しつつ、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得られることが明らかとなった。なお、本実施例と同様の実験を複数回繰り返したところ、再現性が良好であることを確認できた。
（第二の実施例）　
　次に、本発明の第二の実施例として、本発明に係るＩＩＩ族窒化物半導体薄膜の成膜方法を用いて作製したＡｌＮ膜を緩衝層とし、その上に、ＭＯＣＶＤ法を用いて、図６のＩＩＩ族窒化物半導体中間層６０３としてのアンドープＧａＮ膜を形成した例について説明する。
　スパッタリング法を用いて、α‐Ａｌ２Ｏ３（０００１）基板上にＡｌＮ膜を第一の実施例と同じ装置、および条件で形成し、その後、ＭＯＣＶＤ装置にウェハー（基板）を導入して、５μｍの膜厚のアンドープＧａＮ膜を形成した。
　得られたアンドープＧａＮ膜の表面は鏡面であり、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定では、アンドープＧａＮ膜がｃ軸配向していることが示された。次に、対称面としてＧａＮ（０００２）面を用いたωスキャンモードのＸＲＣ測定と、Ｉｎ‐ｐｌａｎｅ配置でＧａＮ｛１０－１０｝面に対するφスキャンモードのＸＲＣ測定を行ったところ、それぞれのＦＷＨＭが２５０ａｒｃｓｅｃ以下、５００ａｒｃｓｅｃ以下となっていることを確認した。このことから、得られたアンドープＧａＮ膜が、チルトおよびツイストのモザイク広がりが小さい高品質な結晶として得られていることがわかった。更に、ＣＡＩＣＩＳＳ測定より、得られたアンドープＧａＮ膜の極性が＋ｃ極性となっていることを確認した。これは、第一の実施例において説明したように、緩衝層として用いたＡｌＮ膜の極性が＋ｃ極性に制御できているため、その上に形成したアンドープＧａＮ膜もその極性を引き継いだ結果と考えることができる。
　以上のことから、本発明に係るＩＩＩ族窒化物半導体薄膜の成膜方法を用いて作製した、＋ｃ極性に制御されたＡｌＮ膜を緩衝層とすることにより、その上にＭＯＣＶＤ法を用いて成長させたアンドープＧａＮ膜を、モザイク広がりが少なく、＋ｃ極性に制御された高品質なエピタキシャル膜として得ることが可能となる。すなわち、α‐Ａｌ２Ｏ３基板上に、＋ｃ極性のＩＩＩ族窒化物半導体薄膜をエピタキシャル成長させることができる。
　なお、本実施例ではアンドープＧａＮ膜をＭＯＣＶＤ法により形成しているが、スパッタリング法を用いても同様の結果を得ることができることを確認している。また、本実施例と同様の実験を複数回繰り返したところ、再現性が良好であることを確認できた。
（第三の実施例）　
　本発明の第三の実施例として、本発明に係るＩＩＩ族窒化物半導体薄膜の成膜方法を用いて作製したＡｌＮ膜を緩衝層とし、その上に、ＭＯＣＶＤ法を用いて、アンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層、ＩｎＧａＮとＧａＮのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層を順次エピタキシャル成長し、更に、ｎ型電極層、透光性電極、ｐ型電極層、保護膜まで形成した後、ウェハーをスクライブにより分離しＬＥＤ素子を作製した例について説明する。
　スパッタリング法を用いて、α‐Ａｌ２Ｏ３（０００１）基板上に緩衝層６０２としてのＡｌＮ膜を第一の実施例と同じ条件で形成した。その後、ＭＯＣＶＤ装置にウェハーを導入して、５μｍの膜厚のアンドープＧａＮからなるＩＩＩ族窒化物半導体中間層６０３、および２μｍの膜厚のＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層６０４を形成した。さらに、ＧａＮに始まりＧａＮに終わる積層構造であって、３ｎｍの膜厚の５層のＩｎＧａＮと１６ｎｍの膜厚の６層のＧａＮとを交互に積層したＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層６０５、および２００ｎｍの膜厚のＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層６０６を形成した。
　得られたエピタキシャルウェハーに対し、リソグラフィー技術およびＲＩＥ技術を用い、図６に示すように透光性電極６０７、ｐ型ボンディングパッド電極６０９、ｎ型電極６０８、保護膜６１０を形成した。なお本実施例では、透光性電極としてＩＴＯ（Ｉｎｄｉｕｍ‐Ｔｉｎ‐Ｏｘｉｄｅ）、ｐ型ボンディングパッド電極としてチタン（Ｔｉ）、Ａｌ、金（Ａｕ）を積層した構造、ｎ型電極としてニッケル（Ｎｉ）、Ａｌ、Ｔｉ、Ａｕを積層した構造、保護膜としてＳｉＯ２を用いた。
　このようにして得られたＬＥＤ構造を形成したウェハーをスクライブにより３５０μｍ角のＬＥＤチップに分離し、このＬＥＤチップをリードフレーム上に載置し、金線でリードフレームに結線することによりＬＥＤ素子とした。
　得られたＬＥＤ素子のｐ型ボンディングパッド電極とｎ型電極とに順方向電流を流したところ、電流２０ｍＡにおける順方向電圧が３．０Ｖ、発光波長が４７０ｎｍ、発光出力が１５ｍＷという良好な発光特性を示した。このような特性は、作製したウェハーほぼ全面から作製されたＬＥＤ素子について、ばらつきなく得られた。
　以上のことから、本発明に係るＩＩＩ族窒化物半導体薄膜の成膜方法を用いて作製した、＋ｃ極性に制御されたＡｌＮ膜を緩衝層６０２とすることにより、良好な発光特性を有するＬＥＤ素子を得ることができた。なお、本実施例ではアンドープＧａＮからなるＩＩＩ族窒化物半導体中間層６０３、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層６０４、ＩｎＧａＮとＧａＮとのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層６０５、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層６０６をＭＯＣＶＤ法により形成しているが、スパッタリング法を用いてこれらの層を作製しても同様の結果を得ることができることを確認している。また、本実施例と同様の実験を複数回繰り返したところ、再現性が良好であることを確認できた。
（第一の比較例）　
　本発明の第一の比較例として、本発明に特徴的なバイアス電極への高周波バイアス電力の印加を行わずにα‐Ａｌ２Ｏ３（０００１）基板上にスパッタリング法を用いてＡｌＮ膜を形成した例について説明する。なお、本比較例において、ＡｌＮ膜は、バイアス電極１０３へ高周波バイアス電力を印加しないことを除いて、第一の実施例と同一のスパッタリング装置１、基板ホルダー１１１、成膜条件により成膜した。また、ターゲット電極１０２に印加する高周波電力の周波数は、１３．５６ＭＨｚとしている。
　本比較例において作製したＡｌＮ膜に対し、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定と、ＡｌＮ（０００２）面に対するωスキャンモードでのＸＲＣ測定（検出器にアナライザー結晶を挿入した場合と、オープンディテクタ状態の場合）、ＡｌＮ｛１０－１０｝面に対するφスキャンモードでのＸＲＣ測定を行なったところ、第一の実施例で得られたＡｌＮ膜と同様にｃ軸配向のエピタキシャル膜が得られており、チルトおよびツイストのモザイク広がりも同程度であることがわかった。一方、本比較例において作製したＡｌＮ膜に対してＣＡＩＣＩＳＳ測定を行ったところ、＋ｃ極性と－ｃ極性が混在した膜であることが示された。
　以上のことから、バイアス電極１０３へ高周波バイアス電力を印加せずに成膜した場合、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得られないことが明らかとなった。なお、本実施例と同様の実験を複数回繰り返したが、＋ｃ極性のＡｌＮ膜は得ることができなかった。
（第二の比較例）　
　次に、本発明の第二の比較例として、バイアス電極１０３への高周波バイアス電力の印加を行わずにα‐Ａｌ２Ｏ３（０００１）基板上にスパッタリング法を用いてＡｌＮからなる緩衝層を形成し、その上に、ＭＯＣＶＤ法を用いて、アンドープＧａＮ膜を形成した例について説明する。なお、本比較例において、ＡｌＮからなる緩衝層は第一の比較例と同一のスパッタリング装置１、基板ホルダー１１１、成膜条件にて成膜を行い、アンドープＧａＮ膜は、第二の実施例と同様の条件にて成膜を行なった。
　スパッタリング法を用いて、α‐Ａｌ２Ｏ３（０００１）基板上にＡｌＮからなる緩衝層を第一の比較例と同一のスパッタリング装置１、基板ホルダー１１１、成膜条件にて成膜を行い、その後、ＭＯＣＶＤ装置にウェハーを導入して、５μｍの膜厚のアンドープＧａＮ膜を形成した。
　得られたアンドープＧａＮ膜の表面は白濁しており、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定では、アンドープＧａＮ膜がｃ軸配向していることが示された。次に、対称面としてＧａＮ（０００２）面を用いたωスキャンモードでのＸＲＣ測定と、Ｉｎ‐ｐｌａｎｅ配置でＧａＮ｛１０－１０｝面に対するφスキャンモードでのＸＲＣ測定を行ったところ、それぞれのＦＷＨＭが６００ａｒｃｓｅｃ程度、１０００ａｒｃｓｅｃ程度となっていることを確認した。このことから、本比較例により得られたアンドープＧａＮ膜が、第二の実施例で得られたアンドープＧａＮ膜に比べてチルトおよびツイストのモザイク広がりが大きい低品質な結晶として得られていることがわかった。
　更に、ＣＡＩＣＩＳＳ測定より、得られたアンドープＧａＮ膜の極性が＋ｃ極性と－ｃ極性の混在した膜となっていることを確認した。これは、第一の比較例において説明したように、ＡｌＮからなる緩衝層が＋ｃ極性と－ｃ極性との混在した膜になっているため、その上に形成したアンドープＧａＮ膜もその混在した極性を引き継いだ結果と考えることができる。
　以上のことから、バイアス電極に高周波バイアス電力を印加せずにα‐Ａｌ２Ｏ３（０００１）基板上にスパッタリング法によりＡｌＮからなる緩衝層を形成した場合、その上にＭＯＣＶＤ法を用いて成長させたアンドープＧａＮ膜は低品質なエピタキシャル膜として得られる。なお、本比較例ではアンドープＧａＮ膜をＭＯＣＶＤ法により形成しているが、スパッタリング法を用いても同様の結果となることを確認している。また、本実施例と同様の実験を複数回繰り返したが、鏡面で結晶性の良好なＧａＮ膜は得ることができなかった。
（第三の比較例）　
　本発明の第三の比較例として、バイアス電極への高周波バイアス電力の印加を行わずにα‐Ａｌ２Ｏ３（０００１）基板上にスパッタリング法を用いてＡｌＮからなる緩衝層を形成し、その上に、ＭＯＣＶＤ法を用いて、アンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層、ＩｎＧａＮとＧａＮとのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層を順次エピタキシャル成長し、更に、ｎ型電極層、透光性電極、ｐ型電極層、保護膜まで形成した後、ウェハーをスクライブにより分離しＬＥＤ素子を作製した例について説明する。
　なお、ＡｌＮからなる緩衝層の成膜方法は第一の比較例と同様であり、ＭＯＣＶＤ法を用いて成膜したアンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層、ＩｎＧａＮとＧａＮとのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層と、その後形成したｎ型電極層、透光性電極、ｐ型電極層、保護膜の材料や成膜方法、およびその後の、素子化の工程については全て第三の実施例と同様である。
　得られたＬＥＤ素子のｐ型ボンディングパッド電極とｎ型電極とに順方向電流を流したところ、ＬＥＤ素子からは良好なダイオード特性が得られず、また、可視光領域での十分な発光強度も得られないなど、良好な素子特性が得られなかった。このような特性は、作製したウェハーほぼ全面から作製されたＬＥＤ素子について同様の結果であった。
　以上のことから、バイアス電極への高周波バイアス電力の印加を行わずにα‐Ａｌ２Ｏ３（０００１）基板上にスパッタリング法を用いてＡｌＮからなる緩衝層を形成した場合、良好な発光特性を有するＬＥＤ素子を得ることができないことが明らかとなった。なお、本実施例ではアンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層、ＩｎＧａＮとＧａＮとのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層をＭＯＣＶＤ法により形成しているが、スパッタリング法を用いても同様の結果であることを確認している。また、本実施例と同様の実験を複数回繰り返したが、良好な発光特性を有するＬＥＤ素子を得ることができなかった。
（第四の実施例）　
　本発明の第四の実施例として、ターゲット電極１０２に印加する高周波電力と、バイアス電極１０３に印加する高周波電力の周波数を共に１３．５６ＭＨｚとすると共に、位相を１８０°ずらし、その他は、第一の実施例と同様の装置、条件を用いて、本発明にかかるＩＩＩ族窒化物半導体薄膜の成膜方法を用いてＡｌＮ膜をα‐Ａｌ２Ｏ３（０００１）基板上に成膜した例について説明する。
　本実施例の実験を繰り返し行ったところ、第一の実施例と同様の＋ｃ極性のＡｌＮ膜が再現性良く得られることが確認できた。
（第四の比較例）　
　本発明の第四の比較例として、ターゲット電極１０２に印加する高周波電力と、バイアス電極１０３に印加する高周波電力の周波数を共に１３．５６ＭＨｚとし、その他は、第一の実施例と同様の装置、条件を用いて、本発明にかかるＩＩＩ族窒化物半導体薄膜の成膜方法を用いてＡｌＮ膜をα‐Ａｌ２Ｏ３（０００１）基板上に成膜した例について説明する。なお、本比較例においては、ターゲット電極１０２に印加する高周波電力と、バイアス電極１０３に印加する高周波電力の位相の制御は行っていない。
　本比較例の実験を繰り返し行ったところ、周波数干渉が生じない場合は、＋ｃ極性のＡｌＮ膜が得られるが、周波数干渉が生じた場合は、＋ｃ極性のＡｌＮ膜が得られにくくなることが明らかとなった。
　本発明について上述したように、本発明の大きな特徴は、ＩＩＩ族窒化物半導体のエピタキシャル膜をスパッタリング法により形成するうえで、バイアス電極へ高周波バイアス電力を印加することに着目した点にある。バイアス電極への高周波バイアス電力の印加により基板の成膜面側に生じたシース領域Ｓの電界を、ターゲットから放出された窒化物分子の分極に作用させて配向を制御し、その配向を利用して＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得ることは従来には無い技術思想である。
　また、ターゲット電極に印加する高周波電力とバイアス電極に印加する高周波電力との干渉による低周波のうなり、すなわち周波数干渉を防止ないしは低減することで、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を再現性良く得ることは、従来には無い技術思想である。
　本発明では、上記本発明に特有の技術思想の下、基板ホルダーにヒーター電極とバイアス電極を設けている。このように基板ホルダーを構成することにより、上述の第一～第四の実施例および第一～第四の比較例にて示したように、スパッタリング法により、チルトおよびツイストのモザイク広がりを低減し、かつ＋ｃ極性を有するＩＩＩ族窒化物半導体薄膜を形成することができる。
 

Claims (13)

  1. 　ターゲットを配置できるターゲット電極と、前記ターゲット電極に向けて基板を配置でき、ヒーター電極及びバイアス電極を備えた基板ホルダーとを有するスパッタリング装置を用い、前記基板ホルダー上に配置されたα‐Ａｌ２Ｏ３基板に対して、スパッタリング法によってＩＩＩ族窒化物半導体薄膜をエピタキシャル成長させるエピタキシャル膜形成方法であって、
    　前記基板ホルダー上に前記α‐Ａｌ２Ｏ３基板を配置する工程と、
    　前記基板ホルダー上に配置した前記α‐Ａｌ２Ｏ３基板上に前記ＩＩＩ族窒化物半導体薄膜のエピタキシャル膜を形成する工程とを有し、
    　前記ＩＩＩ族窒化物半導体薄膜のエピタキシャル膜を形成する工程は、
    　前記ヒーター電極によって前記α‐Ａｌ２Ｏ３基板を所定温度に保持し、
    　前記ターゲット電極に高周波電力を印加するとともに、前記バイアス電極に高周波バイアス電力を印加し、
    　前記高周波電力と前記高周波バイアス電力とは、前記高周波電力と前記高周波バイアス電力との周波数干渉が生じないように印加されることを特徴とするエピタキシャル膜形成方法。
  2. 　前記高周波電力と前記高周波バイアス電力の周波数は、それぞれ異なる周波数が選択されることを特徴とする請求項１に記載のエピタキシャル膜形成方法。
  3. 　前記高周波電力と前記高周波バイアス電力は、同じ周波数が選択されるとともに、位相差が１８０°になるように印加されることを特徴とする請求項１に記載のエピタキシャル膜形成方法。
  4. 　前記バイアス電極は、一方の極性の直流電圧が印加される第１電極と、他方の極性の直流電圧が印加される第２電極とを有し、
    　前記第１電極及び前記第２電極に前記直流電圧を印加し、前記基板ホルダーに前記α‐Ａｌ２Ｏ３基板を静電吸着させるとともに、前記第１電極及び前記第２電極に前記高周波バイアス電力が印加された状態で、
    　前記α‐Ａｌ２Ｏ３基板上に前記ＩＩＩ族窒化物半導体薄膜のエピタキシャル膜を形成することを特徴とする請求項１に記載のエピタキシャル膜形成方法。
  5. 　前記高周波バイアス電力は、前記高周波電力が印加された後、且つ、前記α‐Ａｌ２Ｏ３基板の被成膜面がＩＩＩ族窒化物半導体からなる結晶層で覆われるよりも前に印加されることを特徴とする請求項１に記載のエピタキシャル膜形成方法。
  6. 　請求項１に記載されたエピタキシャル膜形成方法により半導体発光素子の緩衝層を形成する工程を有することを特徴とする半導体発光素子の製造方法。
  7. 　前記α‐Ａｌ２Ｏ３基板上に緩衝層、ＩＩＩ族窒化物半導体中間層、ｎ型ＩＩＩ族窒化物半導体層、ＩＩＩ族窒化物半導体活性層、ｐ型ＩＩＩ族窒化物半導体層、透光性電極が少なくとも形成された半導体発光素子であって、
    　前記緩衝層、前記ＩＩＩ族窒化物半導体中間層、前記ｎ型ＩＩＩ族窒化物半導体層、前記ＩＩＩ族窒化物半導体活性層、前記ｐ型ＩＩＩ族窒化物半導体層の少なくとも１つの層は、請求項１に記載されたエピタキシャル膜形成方法によって作製されたことを特徴とする半導体発光素子。
  8. 　請求項７に記載の半導体発光素子を備えることを特徴とする照明装置。
  9. 　ターゲットを配置できるターゲット電極と、
    　前記ターゲット電極に向けて基板を配置でき、ヒーター電極及びバイアス電極を備えた基板ホルダーと、
    　請求項１に記載された前記ＩＩＩ族窒化物半導体薄膜のエピタキシャル膜を形成する工程を行う際に、前記ターゲット電極に印加された前記高周波電力と前記バイアス電極に印加される前記高周波バイアス電力との周波数干渉が生じないようにする周波数干渉抑制手段と
    　を備えることを特徴とするスパッタリング装置。
  10. 　請求項１に記載された前記ＩＩＩ族窒化物半導体薄膜のエピタキシャル膜を形成する工程を行う際に、
    　前記高周波電力と前記高周波バイアス電力の周波数は、それぞれ異なる周波数が選択されることを特徴とする請求項９に記載のスパッタリング装置。
  11. 　請求項１に記載された前記ＩＩＩ族窒化物半導体薄膜のエピタキシャル膜を形成する工程を行う際に、
    　前記高周波電力と前記高周波バイアス電力は、同じ周波数が選択されるとともに、位相差が１８０°になるように印加されることを特徴とする請求項９に記載のスパッタリング装置。
  12. 　前記バイアス電極は、一方の極性の直流電圧が印加される第１電極と、他方の極性の直流電圧が印加される第２電極とを有し、
    　請求項１に記載された前記ＩＩＩ族窒化物半導体薄膜のエピタキシャル膜を形成する工程を行う際に、
    　前記第１電極及び前記第２電極には前記直流電圧が印加され、前記基板ホルダーには前記α‐Ａｌ２Ｏ３基板を静電吸着させるとともに、前記第１電極及び前記第２電極には前記高周波バイアス電力が印加させることを特徴とする請求項９に記載のスパッタリング装置。
  13. 　請求項１に記載された前記ＩＩＩ族窒化物半導体薄膜のエピタキシャル膜を形成する工程を行う際に、
    　前記バイアス電極には、前記高周波電力が印加された後、且つ、前記α‐Ａｌ２Ｏ３基板の被成膜面がＩＩＩ族窒化物半導体からなる結晶層で覆われるよりも前に前記高周波バイアス電力が印加されることを特徴とする請求項９に記載のスパッタリング装置。
     
     
PCT/JP2011/007040 2010-12-27 2011-12-16 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置 WO2012090422A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012550702A JP5576507B2 (ja) 2010-12-27 2011-12-16 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
CN201180063194.4A CN103329248B (zh) 2010-12-27 2011-12-16 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
KR1020137018029A KR101564251B1 (ko) 2010-12-27 2011-12-16 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
US13/919,036 US20130277206A1 (en) 2010-12-27 2013-06-17 Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
US15/645,412 US10844470B2 (en) 2010-12-27 2017-07-10 Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-289265 2010-12-27
JP2010289265 2010-12-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/919,036 Continuation US20130277206A1 (en) 2010-12-27 2013-06-17 Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device

Publications (1)

Publication Number Publication Date
WO2012090422A1 true WO2012090422A1 (ja) 2012-07-05

Family

ID=46382563

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/007040 WO2012090422A1 (ja) 2010-12-27 2011-12-16 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置

Country Status (5)

Country Link
US (2) US20130277206A1 (ja)
JP (1) JP5576507B2 (ja)
KR (1) KR101564251B1 (ja)
CN (1) CN103329248B (ja)
WO (1) WO2012090422A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002465A1 (ja) * 2012-06-26 2014-01-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
WO2016017047A1 (ja) * 2014-07-28 2016-02-04 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
JP6001194B2 (ja) * 2014-07-18 2016-10-05 キヤノンアネルバ株式会社 窒化物半導体層の成膜方法及び半導体装置の製造方法
JP2018040890A (ja) * 2016-09-06 2018-03-15 アルバック成膜株式会社 位相シフタ膜の製造方法、位相シフトマスクブランクの製造方法、及び、位相シフトマスクの製造方法
JP2018107448A (ja) * 2016-12-26 2018-07-05 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5444460B2 (ja) * 2010-04-30 2014-03-19 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
KR101590496B1 (ko) 2011-10-28 2016-02-01 캐논 아네르바 가부시키가이샤 성막방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
DE112014001272B4 (de) 2013-03-14 2023-03-30 Canon Anelva Corporation Schichtbildungsverfahren, Verfahren zum Herstellen einer lichtemittierenden Halbleitereinrichtung,lichtemittierende Halbleitereinrichtung und Beleuchtungseinrichtung
JP6899705B2 (ja) * 2016-09-05 2021-07-07 株式会社ニューフレアテクノロジー 気相成長装置及び気相成長方法
CN109306457A (zh) * 2018-10-26 2019-02-05 江苏特丽亮镀膜科技有限公司 高频溅射装置及高频溅射方法
CN109686820B (zh) * 2018-11-21 2020-12-22 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
US20240040672A1 (en) * 2022-07-27 2024-02-01 Applied Materials, Inc. Transparent heaters for improved epitaxy reactor productivity

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03107456A (ja) * 1989-09-22 1991-05-07 Hitachi Ltd 成膜装置
JPH0714769A (ja) * 1993-06-22 1995-01-17 Hitachi Ltd 半導体製造装置
JP2001270795A (ja) * 2000-03-28 2001-10-02 Toshiba Corp 酸化物エピタキシャル歪格子膜の製造法
JP2007149639A (ja) * 2005-10-28 2007-06-14 Nissin Electric Co Ltd プラズマ生成方法及び装置並びにプラズマ処理装置
JP2008294449A (ja) * 2008-06-03 2008-12-04 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2008311421A (ja) * 2007-06-14 2008-12-25 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
WO2009154002A1 (ja) * 2008-06-20 2009-12-23 キヤノンアネルバ株式会社 真空処理装置、真空処理方法及び電子デバイスの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055150A (en) * 1996-05-02 2000-04-25 Applied Materials, Inc. Multi-electrode electrostatic chuck having fuses in hollow cavities
JPH10251849A (ja) * 1997-03-07 1998-09-22 Tadahiro Omi スパッタリング装置
JP2004193462A (ja) * 2002-12-13 2004-07-08 Canon Inc プラズマ処理方法
KR100784381B1 (ko) * 2004-07-23 2007-12-11 삼성전자주식회사 증착 장치 및 방법
JP2008109084A (ja) 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008153286A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体積層構造および窒化物半導体装置、ならびに窒化物半導体積層構造の製造方法
JP4191227B2 (ja) * 2007-02-21 2008-12-03 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
WO2009096270A1 (ja) 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
KR101159995B1 (ko) 2008-03-13 2012-06-25 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
JP5444460B2 (ja) 2010-04-30 2014-03-19 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
CN104603913B (zh) * 2012-06-26 2018-01-05 佳能安内华股份有限公司 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03107456A (ja) * 1989-09-22 1991-05-07 Hitachi Ltd 成膜装置
JPH0714769A (ja) * 1993-06-22 1995-01-17 Hitachi Ltd 半導体製造装置
JP2001270795A (ja) * 2000-03-28 2001-10-02 Toshiba Corp 酸化物エピタキシャル歪格子膜の製造法
JP2007149639A (ja) * 2005-10-28 2007-06-14 Nissin Electric Co Ltd プラズマ生成方法及び装置並びにプラズマ処理装置
JP2008311421A (ja) * 2007-06-14 2008-12-25 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008294449A (ja) * 2008-06-03 2008-12-04 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
WO2009154002A1 (ja) * 2008-06-20 2009-12-23 キヤノンアネルバ株式会社 真空処理装置、真空処理方法及び電子デバイスの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002465A1 (ja) * 2012-06-26 2014-01-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
US9379279B2 (en) 2012-06-26 2016-06-28 Canon Anelva Corporation Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
JP6001194B2 (ja) * 2014-07-18 2016-10-05 キヤノンアネルバ株式会社 窒化物半導体層の成膜方法及び半導体装置の製造方法
WO2016017047A1 (ja) * 2014-07-28 2016-02-04 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
WO2016017078A1 (ja) * 2014-07-28 2016-02-04 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
JPWO2016017078A1 (ja) * 2014-07-28 2017-05-25 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
US11035034B2 (en) 2014-07-28 2021-06-15 Canon Anelva Corporation Film formation method, vacuum processing apparatus, method of manufacturing semiconductor light emitting element, semiconductor light emitting element, method of manufacturing semiconductor electronic element, semiconductor electronic element, and illuminating apparatus
JP2018040890A (ja) * 2016-09-06 2018-03-15 アルバック成膜株式会社 位相シフタ膜の製造方法、位相シフトマスクブランクの製造方法、及び、位相シフトマスクの製造方法
JP2018107448A (ja) * 2016-12-26 2018-07-05 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法

Also Published As

Publication number Publication date
JPWO2012090422A1 (ja) 2014-06-05
US20170309480A1 (en) 2017-10-26
KR101564251B1 (ko) 2015-10-29
JP5576507B2 (ja) 2014-08-20
KR20130095830A (ko) 2013-08-28
CN103329248A (zh) 2013-09-25
CN103329248B (zh) 2015-12-16
US20130277206A1 (en) 2013-10-24
US10844470B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
JP5886426B2 (ja) エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
JP5576507B2 (ja) エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
JP5444460B2 (ja) エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP5819978B2 (ja) 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
KR101799330B1 (ko) 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치
KR20150007350A (ko) Iii족 질화물 반도체 필름을 증착하는 방법
WO2016017078A1 (ja) 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
JP2012218952A (ja) 窒化物半導体用基板および窒化物半導体用基板の製造方法
JP2008243872A (ja) 半導体基板、半導体素子、発光素子及び電子素子
JP2020061526A (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11854014

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 2012550702

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137018029

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 11854014

Country of ref document: EP

Kind code of ref document: A1