CN104603913B - 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置 - Google Patents

外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置 Download PDF

Info

Publication number
CN104603913B
CN104603913B CN201380043537.XA CN201380043537A CN104603913B CN 104603913 B CN104603913 B CN 104603913B CN 201380043537 A CN201380043537 A CN 201380043537A CN 104603913 B CN104603913 B CN 104603913B
Authority
CN
China
Prior art keywords
substrate
electrode
film
iii nitride
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380043537.XA
Other languages
English (en)
Other versions
CN104603913A (zh
Inventor
醍醐佳明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of CN104603913A publication Critical patent/CN104603913A/zh
Application granted granted Critical
Publication of CN104603913B publication Critical patent/CN104603913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/08—Epitaxial-layer growth by condensing ionised vapours
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/06—Epitaxial-layer growth by reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明的目的是提供外延膜形成方法，在该方法中通过溅射在α‑Al2O3基板上外延生长高品质第Ⅲ族氮化物半导体薄膜。根据该外延膜形成方法，当在配置在设置有溅射装置(1)的偏置电极(103)和加热器电极(104)的基板保持件(111)上的α‑Al2O3基板上形成第Ⅲ族氮化物半导体薄膜的外延膜时，在α‑Al2O3基板通过加热器电极(104)保持在预定温度的状态下，将高频电力施加至靶电极(102)以及高频偏置电力施加至偏置电极(103)，进行所述施加以使得在高频电力与高频偏置电力之间不发生频率干涉。

Description

外延膜形成方法、溅射设备、半导体发光元件的制造方法、半 导体发光元件和照明装置
技术领域
本发明涉及外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置，特别地涉及能够形成高品质外延膜的外延膜形成方法、使用该外延膜制造半导体发光元件的制造方法、溅射设备、半导体发光元件和照明装置。
背景技术
第Ⅲ族氮化物半导体是第ⅢB族元素(下文中简称为第Ⅲ族元素)的铝(Al)原子、镓(Ga)原子和铟(In)原子以及第ⅤB族元素(下文中简称为第Ⅴ族元素)的氮(N)原子的化合物半导体材料。也就是说，由氮化铝(AlN)、氮化镓(GaN)、氮化铟(InN)及其混晶(AlGaN、InGaN、InAlN、InGaAlN)获得的化合物半导体材料是第Ⅲ族氮化物半导体。
使用第Ⅲ族氮化物半导体的元件包括光学器件和电子器件，所述光学器件例如覆盖远紫外/可见光/近红外区域的宽波长区域的发光二极管(LED：发光二极管)、激光二极管(LD)、太阳能电池(PVSC：光伏太阳能电池)和光二极管(PD)等，所述电子器件例如用于高频/高输出应用的高电子迁移率晶体管(HEMT：高电子迁移率晶体管)和金属氧化物半导体场效应晶体管(MOSFET)等。
为了实现如上的元件应用，需要在单晶基板上外延生长第Ⅲ族氮化物半导体薄膜，从而获得具有很少晶体缺陷的高品质单晶膜(外延膜)。然而，由于由第Ⅲ族氮化物半导体制成的单晶基板极其昂贵，除了一些应用之外不使用，单晶膜主要通过在异种基板上异质外延生长蓝宝石(α-Al2O3)、碳化硅(SiC)而获得。
对于外延生长该第Ⅲ族氮化物半导体薄膜，使用可获得高生产性和高品质外延膜的金属有机化学气相沉积(MOCVD)法。然而，所述MOCVD法具有生产成本高、可容易产生颗粒以及难以获得高收率等的问题。
另一方面，溅射法具有生产成本可抑制得低以及颗粒产生的可能性也低的特征。因此，如果第Ⅲ族氮化物半导体薄膜的膜形成方法的至少一部分可通过溅射法来替换，则可能能够解决上述问题的至少一部分。
然而，通过使用溅射法制作的第Ⅲ族氮化物半导体薄膜具有晶体品质趋于变得比通过使用MOCVD法制作的那些更差的问题。例如，在例如非专利文献1中公开了通过使用溅射法制作的第Ⅲ族氮化物半导体薄膜的结晶性。在非专利文献1中，通过使用高频磁控溅射法在α-Al2O3(0001)基板上外延生长具有c轴取向的GaN膜。非专利文献1述及在GaN(0002)面的X射线摇摆曲线(XRC)测量中，其半高宽(FWHM)为35.1弧分(2106弧秒)。该值与目前市售的α-Al2O3基板上的GaN膜相比是极其大的值，并且表明将稍后所述的倾斜的镶嵌扩展大以及晶体品质差。
此处，将简要描述用作表示晶体品质的指标的概念，即，(1)倾斜的镶嵌扩展，(2)扭曲的镶嵌扩展，以及(3)极性。(1)中倾斜的镶嵌扩展表示沿基板垂直方向的晶体取向的变化程度，(2)中扭曲的镶嵌扩展表示沿基板面内方向的晶体取向的变化程度。(3)中的极性是指晶体取向的术语，在c轴取向膜的情况下，存在两种生长模式，即，+c极性和-c极性。具有+c极性的生长对应于(0001)取向，具有-c极性的生长对应于(000-1)取向。
需要倾斜的镶嵌扩展和扭曲的镶嵌扩展小，以及极性统一地具有或者+c极性或者-c极性的具有良好结晶性的单晶。由于可容易地获得具有+c极性的具有良好形态学和优异结晶性的第Ⅲ族氮化物半导体薄膜，因此特别地，需要确立获得具有+c极性的第Ⅲ族氮化物半导体的方法。另一方面，为了通过溅射法获得高品质第Ⅲ族氮化物半导体薄膜，进行了许多尝试(参见专利文献1和2)。
专利文献1公开了实现较高品质第Ⅲ族氮化物半导体薄膜的方法，所述方法在通过使用溅射法在α-Al2O3基板上形成第Ⅲ族氮化物半导体薄膜(专利文献1中的AlN)前，对基板施加等离子体处理，或者特别公开了获得倾斜的镶嵌扩展极其小的第Ⅲ族氮化物半导体薄膜的方法。
此外，专利文献2公开了第Ⅲ族氮化物半导体(专利文献2中的第Ⅲ族氮化物化合物半导体)发光元件的制造方法，在该发光元件中通过溅射法在基板上形成由第Ⅲ族氮化物半导体(专利文献2中的第Ⅲ族氮化物化合物)制成的缓冲层(专利文献2中的中间层)，以及在由该第Ⅲ族氮化物半导体制成的缓冲层上依次层压设置有基底膜的n型半导体层、发光层和p型半导体层。
专利文献2述及对基板施加等离子体处理的预处理过程以及在预处理过程后通过溅射法沉积由第Ⅲ族氮化物半导体制成的缓冲层的过程，作为用于形成由第Ⅲ族氮化物半导体制成的缓冲层的工序。此外，在专利文献2中，使用Al2O3基板和AlN作为基板和由第Ⅲ族氮化物半导体制成的缓冲层的优选方式，以及优选使用MOCVD法作为设置有基底膜的n型半导体层、发光层和p型半导体层的沉积方法。
引文列表
专利文献
专利文献1：国际公布2009/096270
专利文献2：日本专利申请特开2008-109084
非专利文献
非专利文献1：Y.Daigo,N.Mutsukura,“Synthesis of epitaxial GaN single–crystalline film by ultra high vacuum r.f.magnetron sputtering method”,ThinSolid Films 483(2005)p38-43。
发明内容
根据已公开的现有技术(专利文献1和专利文献2)，通过溅射法获得倾斜的镶嵌扩展或扭曲的镶嵌扩展小的第Ⅲ族氮化物半导体。然而，现有技术未公开控制极性的方法，采用溅射法作为第Ⅲ族氮化物半导体的制造方法时存在严重问题。
实际上，当通过使用专利文献1和2中公开的技术通过溅射法在α-Al2O3基板上形成AlN膜时，会获得倾斜的镶嵌扩展或扭曲的镶嵌扩展小的AlN膜，但是关于极性混合了+c极性和-c极性。此外，当在通过MOCVD法混合+c极性和-c极性的AlN膜上生长GaN膜时，不会获得高品质GaN膜。此外，通过使用获得的GaN膜制作发光元件，但是不会获得有利的发光特性。因此，不减少+c极性和-c极性的混合，仅通过专利文献1和2中公开的技术不能获得具有+c极性的第Ⅲ族氮化物半导体薄膜。也就是说，尽管专利文献1和2中公开的技术由于可使倾斜的镶嵌扩展或扭曲的镶嵌扩展小而是有效的技术，但是为了获得具有更高品质的第Ⅲ族氮化物半导体薄膜，要求尽可能多的极性的统一。
鉴于上述问题进行本发明，其目的是提供能够制作+c极性的统一度提高(提高的(0001取向性))的外延膜的外延膜形成方法，还提供使用该外延膜制造半导体发光元件的方法，溅射设备、通过该制造方法制造的半导体发光元件，以及照明装置。
本发明人作为锐意研究的结果获得了如下新发现：通过将高频偏置电源施加至内置于如将稍后所述的基板保持件中的偏置电极，可控制外延膜的极性，并完成本发明。
为了实现上述目的，根据本发明方面的外延膜形成方法是通过使用溅射法在基板上形成外延膜的外延膜形成方法，所述方法包括：将基板配置在设置有具有纤锌矿型结构的靶和通过膜形成用于形成具有纤锌矿型结构的膜的靶的至少之一的真空容器中；将高频电力施加至连接所述靶的靶电极，以及将高频偏置电力以抑制施加的高频电力与施加的高频偏置电力之间的频率干涉的方式施加至支承基板的基板保持件；以及通过用由高频电力产生的等离子体溅射靶在基板上形成外延膜。根据本发明另一方面的半导体发光元件的制造方法包括通过前述外延膜形成方法形成半导体发光元件的缓冲层的步骤。此外，根据本发明另一方面的半导体发光元件是如下半导体发光元件：其中在基板上至少形成缓冲层、第Ⅲ族氮化物半导体中间层、n型第Ⅲ族氮化物半导体层、第Ⅲ族氮化物半导体活性层、p型第Ⅲ族氮化物半导体层和透光性电极。通过前述外延膜形成方法制作缓冲层、第Ⅲ族氮化物半导体中间层、n型第Ⅲ族氮化物半导体层、第Ⅲ族氮化物半导体活性层和p型第Ⅲ族氮化物半导体层中的至少一层。根据本发明另一方面的照明装置包括前述半导体发光元件。
此外，根据本发明另一方面的溅射设备是用于执行前述外延膜形成方法的溅射设备，并且包括：电源；靶电极，其上能够配置靶；基板保持件，其上能够配置基板以面对靶电极并且包括加热器电极和偏置电极；以及频率干涉抑制手段，当通过前述外延膜形成方法形成具有纤锌矿型结构的膜时，频率干涉抑制手段用于抑制施加至靶电极的高频电力与施加至偏置电极的高频偏置电力之间的频率干涉。
根据本发明，可通过使用溅射法在基板上制作其中倾斜的镶嵌扩展或扭曲的镶嵌扩展小，减少+c极性和-c极性的混合，并且改进+c极性的统一度的包括第Ⅲ族氮化物半导体的具有纤锌矿型结构的半导体的外延膜。此外，通过使用借助于该溅射法制作的具有纤锌矿型结构的半导体外延膜，可改进发光元件例如LED和LD的发光特性。
附图说明
图1是根据本发明一个实施方案的高频溅射设备的截面示意图。
图2是说明根据本发明一个实施方案的基板保持件的第一构造例的图。
图3是说明根据本发明一个实施方案的基板保持件的第二构造例的图。
图4是说明根据本发明一个实施方案的基板保持件的第三构造例的图。
图5是说明根据本发明一个实施方案形成具有+c极性的第Ⅲ族氮化物半导体薄膜的模型的图。
图6是说明通过使用由根据本发明一个实施方案的外延膜形成方法形成的外延膜制作的LED结构的实例的截面图。
图7A是用于解释根据本发明一个实施方案的频率干涉抑制手段的图。
图7B是用于解释根据本发明一个实施方案的频率干涉抑制手段的图。
图8是说明根据本发明一个实施方案的基板保持件的第四构造例的图。
具体实施方式
以下将详细描述本发明的实施方案。在下述的图中，对具有相同功能的那些给出相同的附图标记并且将省略重复的解释。
本发明的主要特征在于，当通过使用溅射法例如高频溅射法在α-Al2O3基板上外延生长第Ⅲ族氮化物半导体薄膜时，例如，将α-Al2O3基板通过设置有加热器电极和偏置电极的基板保持件加热至任意温度，然后，在将高频偏置电力施加至偏置电极的同时形成第Ⅲ族氮化物半导体膜。将通过参考附图描述本发明。下述的构件和配置等为体现本发明的一个实例而不限制本发明，根据本发明的宗旨可以各种方式对其自然地改进。
图1是说明用于形成根据本发明实施方案的第Ⅲ族氮化物半导体薄膜的溅射设备的实例的示意性构造图。在说明溅射设备1的图1中，分别地，附图标记101表示真空容器，附图标记102表示靶电极，附图标记103表示偏置电极，附图标记104表示加热器电极，附图标记105表示靶屏蔽，附图标记106表示用于溅射的高频电源，附图标记107表示基板，附图标记108表示靶，附图标记109表示气体导入机构，附图标记110表示排气机构，附图标记111表示基板保持件，附图标记112表示反射器，附图标记113表示绝缘材料，附图标记114表示室屏蔽，附图标记115表示磁体单元，附图标记116表示靶屏蔽保持机构，以及附图标记130表示用于偏置的高频电源。假定图1中的附图标记111是将稍后描述的基板保持件111a、111b和111c中的任意一种。此外，作为基板107，可使用稍后所述的α-Al2O3基板(601)。
真空容器101由例如不锈钢和铝合金等金属构件形成并且电接地。此外，真空容器101设置有冷却机构(未示出)，并且该冷却机构防止或降低壁表面升温。此外，真空容器101通过质量流量控制器(未示出)连接至气体导入机构109，并通过可变导阀(variableconductance valve)(未示出)连接至排气机构110。
靶屏蔽105通过靶屏蔽保持机构116安装至真空容器101上。靶屏蔽保持机构116和靶屏蔽105可由例如不锈钢和铝合金等金属构件制成并且电连接至真空容器101。
靶电极102通过绝缘材料113安装至真空容器101上。此外，靶108安装至靶电极102上，以及靶电极102通过匹配盒(未示出)连接至用于溅射的高频电源106。靶108可以直接安装至靶电极102上，或者可以通过由金属构件例如铜(Cu)制成的接合板(未示出)安装至靶电极102上。此外，靶108可以是包含Al、Ga或In的至少之一的金属靶，或者包含上述第Ⅲ族元素的至少之一的氮化物靶。在靶电极102上，设置用于防止靶108升温的冷却机构(未示出)。此外，靶电极102并入磁体单元115。作为从用于溅射的高频电源106输入至靶电极102的电力，可容易地使用工业上的13.56MHz，但是还可以使用另一频率的高频率，以将直流电流叠加至高频率上或者以脉冲形式使用它们。
室屏蔽114安装在真空容器101上，并防止或降低膜形成期间膜对真空容器101的粘附。基板保持件111中具有加热器电极104和偏置电极103。将用于加热的电源(未示出)连接至加热器电极104，同时将用于偏置的高频电源130通过匹配盒(未示出)连接至偏置电极103。
图2至4分别说明基板保持件111的构造例111a、111b和111c，各图中的附图标记M表示基板载置面。在图2(或图3)中，附图标记201表示基底，附图标记202表示基底涂层，附图标记103a(或附图标记103b)表示偏置电极，附图标记104表示加热器电极，以及附图标记205表示外涂层(over coat)。基底201由石墨制成，基底涂层202和外涂层205由热解氮化硼(PBN)制成，以及偏置电极103a(或103b)和加热器电极104由热解石墨(PG)制成，由PBN制成的基底涂层202和外涂层205是具有高电阻的介电材料。
在图2(或图3)中，用于加热的电源(未示出)连接至加热器电极104。通过使直流或交流电流流动通过加热器电极104而产生焦耳热，可通过来自由焦耳热加热的基板保持件的红外线来加热配置在基板保持件111a(或111b)上的α-Al2O3基板。
此外，在图2(或图3)中，用于偏置的高频电源130通过匹配盒(未示出)连接至偏置电极103a(或103b)。通过在膜形成期间将高频偏置电力施加至偏置电极103a(或103b)，可在配置于基板保持件111a(或111b)上的α-Al2O3基板表面上产生负的直流偏置电压。
还可以将用于静电吸盘(ESC)(未示出)的电源通过低通滤波器(未示出)进一步连接至图2(或图3)中的偏置电极103a(或103b)。在这种情况下，将偏置电极103a构造为由附图标记A和附图标记B所示的电分离电极(一个是第一电极，而另一个是第二电极)，通过分别将正的直流电压和负的直流电压施加至电极，可以实现双极性ESC。以此方式，由于α-Al2O3基板可静电吸附至基板保持件，因此可充分地加热配置于基板保持件111a上的α-Al2O3基板。关于基板保持件111b，还将偏置电极103b构造为由附图标记C和附图标记D所示的电分离电极(一个是第一电极，而另一个是第二电极)，通过分别将正的直流电压和负的直流电压施加至电极，可以实现双极性ESC。
图4是基板保持件111的另一构造例111c。附图标记401表示基底，附图标记402表示基底涂层，附图标记403表示共通电极(common electrode)，附图标记404表示背侧涂层，以及附图标记405表示外涂层。基底401由石墨制成，基底涂层402和外涂层405由PBN制成，共通电极403和背侧涂层404由PG制成，以及由PBN制成的基底涂层402和外涂层405是具有高电阻的介电材料。
在图4中，将用于偏置的高频电源130通过匹配盒连接至共通电极403，此外，通过低通滤波器(未示出)连接用于加热的电源(未示出)。
在图4中，共通电极403共同地用作图2中的加热器电极104和偏置电极103a。通过使来自用于加热的电源的直流电流或交流电流流动至共通电极403，基板保持件111c产生热，以及通过其红外射线加热配置于基板保持件111c上的α-Al2O3基板。此外，通过在使用于加热的电流流动通过共通电极403的状态下进一步施加来自用于偏置的高频电源的高频偏置电力，可在α-Al2O3基板表面上产生负的直流偏置电压，同时加热配置于基板保持件111c上的α-Al2O3基板。以此方式，通过使用加热器电极和偏置电极一体化的共通电极，也可获得本发明的效果。
在具有图2中所示的结构的基板保持件111a中，将由加热器电极104产生的焦耳热通过基底涂层202、基底201、外涂层205和偏置电极103a传递至基板载置面M侧。同时，特别是由于基底201起到均热板的作用，因此可容易地在基板面内获得高的均热性。
此外，在具有图3中所示结构的基板保持件111b中，偏置电极130b由在中心部的基本上圆盘状的电极(对应于附图标记C)和在外周部上的基本上环状的电极(对应于附图标记D)形成。因此，偏置电极103b(特别是附图标记C部)进一步起到均热板的作用以及可比具有图2中所示结构的基板保持件111a更进一步提高面内均热性。特别地，如果通过ESC吸附α-Al2O3基板，则可以在具有图2所示结构的基板保持件111a中产生取决于偏置电极130a的图案形状的温度分布，但是在如图3所示的结构下，可显著地改进该问题。
通过使用ESC，可增加在基板保持件111a和111b上配置α-Al2O3基板后的升温速度，因此，使用ESC是获得高生产性的优选模式。
在具有图4所示结构的基板保持件111c中，将由共通电极403产生的焦耳热不通过基底401或基底涂层402传递至基板载置面M侧。因此，与图2和3中所示的基板保持件相比，难以获得高的均热性。另一方面，由于不通过基底401或基底涂层402加热α-Al2O3基板，因此基板载置面M和共通电极403的温度梯度变小，在不使用ESC下可高电力利用效率地加热基板。
由于加热α-Al2O3基板的效率高于现有技术的红外线灯，因此优选使用构成图2至4所示的基板保持件的材料，但是这是非限制性的，只要可将α-Al2O3-基板加热至预定温度即可。
此外，基板保持件不限于上述基板保持件111a、111b和111c的结构。由于上述基板保持件111a、111b和111c可提高均热性和电力利用效率，因此它们的结构是优选模式，并因此可根据目的适当时选择结构。此外，在本发明中，重要的是通过在预定温度下将高频偏置电力施加至偏置电极，在α-Al2O3-基板表面上产生负的直流偏压，结果，可形成具有+c极性的具有纤锌矿型结构的第Ⅲ族氮化物半导体的外延膜。因此，不必说可将任何结构施用至该实施方案，只要该结构符合本发明的宗旨即可。此外，优选偏置电极103a和103b以及共通电极400a用高电阻介电材料涂布。在一些情况下，即使偏置电极103a和103b以及共通电极400a不用高电阻介电材料涂布，也可形成具有+c极性的外延膜。然而，等离子体空间内的带电粒子可到达前述电极以及使负的直流偏置电压变化。此类负的直流偏置电压的变化对于稳定形成具有+c极性的外延膜是不期望的。
图5是说明如下机构的模型图，在所述机构中，通过将高频偏置电力施加至偏置电极，形成具有+c极性的第Ⅲ族氮化物半导体薄膜。在图5中，附图标记111表示基板保持件111a、111b和111c中的任何一种，附图标记107是α-Al2O3基板，以及附图标记503是氮化物分子。
图6是作为通过使用根据本发明实施方案的第Ⅲ族氮化物半导体薄膜的制造方法制作的半导体发光元件的发光二极管(LED)的截面结构的实例。在图6中，附图标记601表示α-Al2O3基板，附图标记602表示缓冲层，附图标记603表示第Ⅲ族氮化物半导体中间层，附图标记604表示n型第Ⅲ族氮化物半导体层，附图标记605表示第Ⅲ族氮化物半导体活性层，附图标记606表示p型第Ⅲ族氮化物半导体层，附图标记607表示透光性电极，附图标记608表示n型电极，附图标记609表示p型焊盘(bonding pad)电极，以及附图标记610表示保护膜。
作为构成缓冲层602的材料，优选使用AlN、AlGaN和GaN。作为构成第Ⅲ族氮化物半导体中间层603的材料，优选使用n型第Ⅲ族氮化物半导体层604、第Ⅲ族氮化物半导体活性层605以及p型第Ⅲ族氮化物半导体层606、AlGaN、GaN和InGaN。优选分别将硅(Si)或锗(Ge)以极其小的量添加在用于n型第Ⅲ族氮化物半导体层604的上述材料中，以及将镁(Mg)或锌(Zn)以极其小的量添加在用于p型第Ⅲ族氮化物半导体层606的上述材料中，用于执行导电性控制。此外，第Ⅲ族氮化物半导体活性层605优选形成上述材料的多量子阱(MQW)结构。此外，可通过使用上述发光二极管(LED)构造照明装置。
图7A和7B是用于解释根据本发明实施方案的频率干涉抑制手段的图。
图7A是用于通过使用不同频率下的高频电源作为用于溅射的高频电源106和用于偏置的高频电源130抑制将稍后所述的频率干涉的装置(频率干涉抑制手段)的实例。附图标记701和702示出匹配盒。将来自用于溅射的高频电源106的高频电力借助于通过匹配盒701降低反射波供给至靶电极102，同时将来自用于偏置的高频电源130的高频电力借助于通过匹配盒702降低反射波供给至偏置电极103。设定用于溅射的高频电源106和用于偏置的高频电源130从而具有不同频率。例如，如果用于溅射的高频电源106的频率设定为13.56MHz，则通过使用13.54MHz或13.58MHz的频率作为用于偏置的高频电源130，可抑制将稍后所述的频率干涉。
图7B示出用于通过调整来自用于溅射的高频电源106和来自用于偏置的高频电源130的高频电力的相位抑制将稍后所述的频率干涉的装置(频率干涉抑制手段)的实例。在图7B中，附图标记703表示相位控制单元，附图标记704表示高频振荡器，以及附图标记705和附图标记706表示相位调整电路。将来自用于溅射的高频电源106的高频电力借助于通过匹配盒701降低反射波供给至靶电极102，同时将来自用于偏置的高频电源130的高频电力借助于通过匹配盒702降低反射波供给至偏置电极103。
相位控制单元703具有高频振荡器704以及相位调整电路705和706，并且可通过相位调整电路705和706调整来自高频振荡器704的高频信号的相位以输出至外部电路。此外，将相位控制单元703的输出部连接至用于溅射的高频电源106和用于偏置的高频电源130的外部输入端部。借助于通过相位控制单元703输出并且调整其相位的高频信号(即，通过高频振荡器704振荡的高频信号，以及此外，其相位通过相位调整电路705和706调整的高频信号)，控制从用于溅射的高频电源106和用于偏置的高频电源130输出的高频电力的相位。例如，通过调整相位控制单元703以及通过将从用于溅射的高频电源106和用于偏置的高频电源130输出的高频电力的相位差设定至180°等的相位差，可抑制将稍后所述的频率干涉。
为了防止如上所述发生将稍后所述的频率干涉，设定供给至靶电极102的高频电力和施加至偏置电极103的高频电力从而具有不同频率，或者将供给至靶电极102的高频电力和供给至偏置电极103的高频电力保持在预定相位差是有效的手段。为了获得具有高再现性的本发明效果，设置这些频率干涉抑制手段是极其有效的。
以下将通过参考附图描述通过使用根据本发明的溅射设备第Ⅲ族氮化物半导体薄膜的外延膜形成方法。在该实施方案中，通过具有以下第一至第四步骤的方法在α-Al2O3基板上形成外延膜。在以下描述中，假定基板保持件111指的是基板保持件111a、111b和111c的任一种，以及假定偏置电极103指的是设置在基板保持件111(111a、111b和111c)的任一种中的偏置电极103a或103b、或者共通电极403。
首先，作为第一步，将基板107引入至通过排气机构110保持在预定压力下的真空容器101中。此时，将基板(α-Al2O3基板)107通过输送机器人(未示出)输送至基板保持件111的上部，并且保持在从基板保持件111突出的升降销(lift pin)(未示出)的上部。此后，将保持基板107的升降销降低，并且将基板107配置在基板保持件111上。
随后，作为第二步骤，控制施加至引入基板保持件111中的加热器电极104的电压，从而将基板107保持在预定温度下。此时，执行控制以使得通过使用引入基板保持件111中的热电偶(未示出)监控基板保持件111的温度，或者通过使用安装在真空容器101中的高温计(未示出)监控基板保持件111的温度，从而使温度变为预定温度。
随后，作为第三步骤，将N2气或者N2气与稀有气体的混合气体从气体导入机构109导入至真空容器101中，以及将真空容器101的压力通过质量流量控制器(未示出)和可变导阀(未示出)设定至预定压力。
最后，作为第四步骤，通过将高频偏置电力施加至引入基板保持件111中的偏置电极103，以及通过借助于用于溅射的高频电源106将高频电力施加至靶108，在靶108的前面上产生等离子体。结果，等离子体中的离子放出构成靶108的元素，以及通过放出的元素在基板107上形成第Ⅲ族氮化物半导体薄膜。
第一步中的预定压力优选小于5×10-4Pa，如果所述压力不小于5×10-4Pa，则许多杂质例如氧等进入第Ⅲ族氮化物半导体薄膜中，难以获得有利的外延膜。此外，第一步骤中的基板保持件111的温度不特别限制，但是从生产性的观点，优选设定在膜形成期间用于获得基板温度的温度。
从生产性的观点，优选将第二步骤中的预定温度设定为第四步骤中的膜形成温度，以及从生产性的观点，将第三步骤中的预定压力优选设定为第四步骤中的膜形成压力。第二步骤和第三步骤的操作时机可以交换或者第二步骤和第三步骤的操作时机可以同时进行。此外，从生产性的观点，优选至少保持第二步骤中设定的温度和第三步骤中设定的压力直至开始第四步。
在第四步骤中，施加至偏置电极103的高频偏置电力需要设定至可获得+c极性统一度高的第Ⅲ族氮化物半导体膜(具有+c极性的第Ⅲ族氮化物半导体薄膜)的预定电力。如果电力太小，则形成极性混合的第Ⅲ族氮化物半导体薄膜，而如果电力太大，则通过与高能量粒子碰撞而损坏第Ⅲ族氮化物半导体薄膜，不能获得良好品质的第Ⅲ族氮化物半导体薄膜。
在此说明书中，-c极性不存在或降低的第Ⅲ族氮化物半导体薄膜，即，+c极性与-c极性的混合降低且+c极性的统一度高的第Ⅲ族氮化物半导体薄膜称作“具有+c极性的第Ⅲ族氮化物半导体薄膜”。
此外，当进行第四步骤时的基板温度优选设定在100至1200℃范围内，或者更优选在400至1000℃范围内。如果所述基板温度低于100℃，则容易形成无定形结构混合的膜，而如果所述基板温度高于1200℃，则不形成膜本身，或者即使形成膜，也由于热应力导致容易获得具有许多缺陷的外延膜。此外，膜形成压力优选设定在0.1至100毫托(1.33×10-2Pa至1.33×101Pa)范围内，或者更优选设定在0.1至10毫托(1.33×10-1Pa至1.33Pa)范围内。
如果膜形成压力低于0.1毫托(1.33×10-2Pa)，则高能量粒子可容易地进入基板表面，因此难以获得良好品质的第Ⅲ族氮化物半导体薄膜，而如果膜形成压力高于100毫托(1.33×101Pa)，则膜形成速度变得极其低，这是不优选的。当开始第四步骤时，可以暂时将真空容器101的压力升高至膜形成压力以上，从而促进在靶侧上产生等离子体。在这种情况下，通过暂时导入大气体流量的至少一种工艺气体或者通过暂时降低可变导阀(未示出)的开度，可升高膜形成压力。
在第四步骤中，将高频偏置电力施加至偏置电极103的时机和将高频电力施加至靶电极102的时机可以相同，或者可以设定为首先施加其一，然后施加另一个。然而，如果首先将高频电力施加至靶电极102，则在α-Al2O3基板107的膜形成表面被由第Ⅲ族氮化物半导体制成的晶体层覆盖前，需要将高频偏置电力施加至偏置电极103。
容易使在高频偏置电力不施加至偏置电极103的状态下形成的第Ⅲ族氮化物半导体的晶体层处于极性混合的状态下或者-c极性的状态下。如果出现-c极性混合的状态，则即使此后将高频偏置电力施加至偏置电极103，也难以获得具有+c极性的第Ⅲ族氮化物半导体薄膜。因此，如果首先将高频电力施加至靶电极102，则优选将高频电力施加至靶电极102，以及在靶的前面上产生等离子体后即刻(即，开始溅射后)，将高频偏置电力施加至偏置电极103，以及在α-Al2O3基板107上形成由第Ⅲ族氮化物半导体制成的晶体层前，将高频偏置电力施加至偏置电极103。
如果首先将高频偏置电力施加至偏置电极103，则在直至将高频电力施加至靶电极102的期间在α-Al2O3基板107的表面侧上产生等离子体，以及需要避免由在等离子体内包含N原子的活性种引起的α-Al2O3基板107的表面氮化。这是因为，如果α-Al2O3基板107的表面氮化，则在基板表面上容易形成具有-c极性或者混合极性的AlN，并且即使此后将高频电力施加至靶电极102从而形成第Ⅲ族氮化物半导体薄膜，也变得难以获得具有+c极性的第Ⅲ族氮化物半导体薄膜。因此，如果首先将高频偏置电力施加至偏置电极103，则优选在将高频偏置电力施加至偏置电极103后即刻将高频电力施加至靶电极102，然后开始溅射。
此外，不必说在第一步骤前，可以设置在膜形成温度以上的温度下将基板107输送至用于基板107的热处理或等离子体加工的预处理室(未示出)的步骤。然而，如果进行等离子体加工，则重要的是选择具有混合极性的AlN层或者具有-c极性的AlN层不形成在α-Al2O3基板的表面上的条件。
以下将通过使用图5描述通过上述第一至第四步骤形成具有+c极性的第Ⅲ族氮化物半导体薄膜的机理。作为第一和第二步骤，将α-Al2O3基板107配置在基板保持件111上以使得基板处于预定温度下，作为第三步骤，将N2气或者N2气与稀有气体的混合气体导入至真空容器中。随后，作为第四步骤，将高频偏置电力施加至偏置电极，以及还在靶侧上产生等离子体从而形成第Ⅲ族氮化物半导体薄膜。
如果金属靶用作第四步骤中的靶，则认为通过包含N原子的活性种氮化靶表面，并且通过用正离子溅射表面，将图5所示的氮化物分子503从靶表面发射从而到达α-Al2O3基板107的表面。此外，即使使用氮化物靶，也认为通过用正离子溅射表面，将图5中所示的氮化物分子503从靶表面发射从而到达α-Al2O3基板107的表面。为了简化，在图5中示出2原子分子的氮化物分子503，但是所述分子不限于2原子分子，只要其为氮化物分子即可。
在图5中，将高频偏置电力施加至偏置电极103，以及在面对α-Al2O3基板107的表面侧的空间中，形成由附图标记G所示的等离子体区域和由附图标记S所示的鞘区域。鞘区域S形成在等离子体区域G与α-Al2O3基板107之间。
在等离子体区域G中，正电荷(正离子)和负电荷(电子)的密度基本上相等并且基本上处于电中和状态下。此外，等离子体区域G通常处于相对于接地电位为正性的基本上恒定的电位状态(称为等离子体电位)。另一方面，由于正离子和电子在相对于由施加高频偏置电力产生的高频电场变化的易于追随性是不同的，因此过量的电子供给至α-Al2O3基板107的表面，产生负的直流偏置电压。在鞘区域S中，通过如上产生的α-Al2O3基板107表面上的负电位与等离子体区域G的等离子体电位之间的电位差产生沿朝向α-Al2O3基板107表面的方向的由附图标记E所示的电场。该电场E的大小可通过高频偏置电力的幅度来调整。
作为施加至偏置电极103的电力模式，高频电力是优选的。在直流电力的情况下，由于α-Al2O3基板107是绝缘材料，因此变得难以在α-Al2O3基板107的表面上有效地产生负的直流偏置电压，这是不优选的。
氮化物分子503具有第Ⅲ族元素503a和N原子503b，第Ⅲ族元素503a具有偏置的正电荷和N原子503b具有偏置的负电荷。也就是说，氮化物分子503具有由附图标记P所示的极化。认为该氮化物分子503在等离子体区域G沿任意方向取向，但是当其到达鞘区域S时，电场E对于氮化物分子503的极化P起作用，并且认为第Ⅲ族元素503a沿α-Al2O3基板的方向取向并且N原子503b沿等离子体区域G的方向取向，也就是说，使极化P取向至α-Al2O3基板的方向。
在具有+c极性的第Ⅲ族氮化物半导体中，使氮化物分子503的极化P取向至α-Al2O3基板的方向。也就是说，认为通过借助于施加高频偏置电力产生的鞘区域S的电场E，使氮化物分子503的极化P取向至α-Al2O3基板的方向，并且借助于保持取向的同时吸附至α-Al2O3基板，获得具有+c极性的第Ⅲ族氮化物半导体薄膜。
即使将高频偏置电力施加至偏置电极103，如果高频偏置电力小，则也可能不会获得具有+c极性的第Ⅲ族氮化物半导体薄膜。对此可能的原因在于鞘区域S的电场E对于氮化物分子503的极化P没有充分地起作用并且没有控制其取向。
此外，如果高频偏置电力太大，则可能不会获得高品质第Ⅲ族氮化物半导体。认为其原因在于通过鞘区域S中的电场E加速等离子体中的正离子，并对具有大能量的α-Al2O3基板的表面碰撞，因此在第Ⅲ族氮化物半导体薄膜内部形成许多缺陷。
如上所述，为了获得具有+c极性的第Ⅲ族氮化物半导体薄膜，需要将施加至偏置电极103的高频偏置电力的幅度调整至适当值。主要取决于溅射设备的内部结构，该高频偏置电力的最优范围是不同的，因此需要获取对于各设备的最优条件。
此外，用作高频偏置电力的频率不特别限制，但是如果施加至靶的高频偏置电力的频率和高频电力的频率彼此匹配，则可容易发生由高频电力干涉引起的低频差拍(low-frequency beat)现象，还可能影响膜形成条件(下文中该低频差拍现象称作频率干涉)。如果在此实施方案中发生频率干涉，则等离子体变得不稳定以及在α-Al2O3基板的表面上产生的直流偏置电压不再变得稳定，因此优选使用不同频率下的高频电力。通过使用图7A作为实例，假定施加至靶电极102的高频电力的频率(用于溅射的高频电源106的频率)为13.56MHz，通过对于施加至偏置电极103的高频偏置电力的频率(用于偏置的高频电源130的频率)使用13.54MHz或13.58MHz，可防止或降低上述频率干涉。
此外，即使施加至偏置电极的高频偏置电力和施加至靶的高频电力具有相同的频率，也可通过借助于预定相位差使高频偏置电力和高频电力异相来抑制上述频率干涉。通过使用图7B作为实例，如果通过相位控制单元703将施加至偏置电极103的高频偏置电力与施加至靶电极102的高频电力之间的相位差调整至180°，也就是说，如果进行调整以使得将高频电力的正峰顶电压施加至靶电极102，同时将高频偏置电力的负峰顶电压施加至偏置电极103，则最有效地防止或降低频率干涉。此外，可细微调整相位差以使得进一步降低对于各高频电源(用于溅射的高频电源和用于偏置的高频电源)的反射波。也就是说，相位差未必恰好为180°，但是可以是覆盖约180°的细微调整程度的范围的约180°。
此外，即使在其它相位差的情况下，其也可使用而没有问题，除非引起频率干涉。如果出现如上的频率干涉，则等离子体变得不稳定，可能容易增加对于各高频电源(用于溅射的高频电源和用于偏置的高频电源)的反射波，因此优选进行调整至使频率干涉(优选为零)最小化的相位差。
即使不将高频偏置电力施加至偏置电极103，也在鞘区域S中产生电场E，但是此时产生的电场E通常小于当施加高频偏置电力时产生的电场。因此，认为如果高频偏置电力不施加至偏置电极103则不能获得具有+c极性的氮化物半导体薄膜的原因在于，鞘区域S的电场E没有充分地对于氮化物分子503的极化P起作用以及不能控制其取向。
当通过使用N2气与稀有气体的混合气体的等离子体使金属靶108进行溅射时，应该控制N2气与稀有气体的混合气体中的比率以使得金属组分(非氮化物组分)不被大量引入第Ⅲ族氮化物半导体薄膜中。如果引入大量金属组分，则金属原子或以金属簇(metalcluster)的状态从靶放出的第Ⅲ族元素的比率趋于变得大于氮化物分子503，因此可能的是即使将高频偏置电力施加至偏置电极103，也不能完全获得本发明的效果。
作为通过在此实施方案中形成的第Ⅲ族氮化物半导体薄膜的外延膜，可引用图6中所述的缓冲层602、第Ⅲ族氮化物半导体中间层603、n型第Ⅲ族氮化物半导体层604、第Ⅲ族氮化物半导体活性层605以及p型第Ⅲ族氮化物半导体层606。全部上述层可以通过使用根据本发明的溅射设备(外延膜形成方法)来制作，或者仅仅有限的层可以通过使用根据本发明的溅射设备(外延膜形成方法)来制作。
作为第一实例，例如，存在如下制作外延晶片的方法：通过借助于使用根据本发明的溅射设备制作图6中LED元件的缓冲层602(外延膜形成方法)，然后通过借助于使用MOCVD法依次层压第Ⅲ族氮化物半导体中间层603、n型第Ⅲ族氮化物半导体层604、第Ⅲ族氮化物半导体活性层605以及p型第Ⅲ族氮化物半导体层606。
作为第二实例，存在如下制作外延晶片的方法：通过借助于使用根据本发明的溅射设备制作缓冲层602和第Ⅲ族氮化物半导体中间层603(外延膜形成方法)，然后通过借助于使用MOCVD法依次层压n型第Ⅲ族氮化物半导体层604、第Ⅲ族氮化物半导体活性层605以及p型第Ⅲ族氮化物半导体层606。
作为第三实例，存在如下制作外延晶片的方法：通过借助于使用根据本发明的溅射设备制作缓冲层602、第Ⅲ族氮化物半导体中间层603和n型第Ⅲ族氮化物半导体层604(外延膜形成方法)，然后通过借助于使用MOCVD法依次层压第Ⅲ族氮化物半导体活性层605以及p型第Ⅲ族氮化物半导体层606。
作为第四实例，存在如下制作外延晶片的方法：通过借助于使用根据本发明的溅射设备制作缓冲层602、第Ⅲ族氮化物半导体中间层603、n型第Ⅲ族氮化物半导体层604和第Ⅲ族氮化物半导体活性层605(外延膜形成方法)，然后通过借助于使用MOCVD法制作p型第Ⅲ族氮化物半导体层606。
作为第五实例，存在如下制作外延晶片的方法：通过借助于使用根据本发明的溅射设备制作缓冲层602、第Ⅲ族氮化物半导体中间层603、n型第Ⅲ族氮化物半导体层604、第Ⅲ族氮化物半导体活性层605和p型第Ⅲ族氮化物半导体层606(外延膜形成方法)。
在如上获得的外延晶片上，通过借助于使用光刻技术和RIE(反应性离子蚀刻)技术形成图6中所示的透光性电极607、p型焊盘电极609、n型电极608和保护膜610，可获得LED结构。用于透光性电极607、p型焊盘电极609、n型电极608和保护膜610的材料不特别限制，但是可使用此技术领域中公知的材料而没有限制。
(实施例)
(第一实施例)
作为本发明的第一实施例，将描述如下实施例，其中通过使用根据本发明实施方案的第Ⅲ族氮化物半导体薄膜的膜形成方法，在α-Al2O3(0001)基板上形成作为缓冲层602的AlN膜(参见图6)。更具体地，将描述如下实施例，其中在将高频偏置电力施加至偏置电极103的状态下通过使用溅射法，在α-Al2O3(0001)基板上形成AlN膜。在第一实施例中，通过使用类似于图1中溅射设备的溅射设备，形成AlN膜。此外，施加至靶电极102的高频电力以及施加至偏置电极103的高频电力的频率分别设定为13.56MHz和13.54MHz。
在第一实施例中，首先，通过第一步骤将α-Al2O3(0001)基板输送至保持在5×10- 4Pa以下且配置在基板保持件111上的真空容器101，以及通过第二步骤将基板保持在作为膜形成温度的550℃下。此时，控制使流向加热器电极104的电流，以使得引入基板保持件111中的热电偶的监控值为750℃。
随后，通过第三步骤，导入N2气与Ar气的混合气体以使得实现N2/(N2+Ar)：25％，以及将真空容器101的压力设定为3.75毫托(0.5Pa)。在这种状态下，通过第四步骤将10W下的高频偏置电力施加至偏置电极103，以及将2000W下的高频电力从用于溅射的高频电源106施加至金属Al制的靶108。因此，通过溅射法在基板上形成膜厚度为50nm的AlN膜。通过X射线光电子能谱(XPS)确定，此时获得的AlN膜几乎不含金属Al组分。
关于第一实施例中的膜形成温度，通过使用埋入热电偶的α-Al2O3(0001)基板预先进行基板温度测量，然后基于所获得的α-Al2O3(0001)基板的温度与所获得的引入加热器中的热电偶的监控值(即，获得的加热器的温度)之间的关系设定膜形成温度。
在第一实施例中，通过以下测量来评价制作的AlN膜：在对称反射位置处以2θ/ω扫描模式的X射线衍射(XRD)测量，对于对称面以ω扫描模式的XRD测量，在面内配置中以φ扫描模式进行XRD测量，以及同轴型冲击碰撞离子散射光谱(CAICISS)测量。此处，在对称反射位置处以2θ/ω扫描模式进行的XRD测量用于检查晶体取向，以及对于对称面以ω扫描模式的XRD测量和在面内配置中以φ扫描模式的XRD测量分别用于评价倾斜的镶嵌扩展和扭曲的镶嵌扩展。此外，CAICISS测量用作确定极性的手段。
首先，对于第一实施例中制作的AlN膜使用2θ＝20至60°的测量范围进行在对称反射位置处以2θ/ω扫描模式进行的XRD测量，仅仅观察到AlN(0002)面和α-Al2O3(0006)面的衍射峰，未观察到表示AlN的其它晶格面的衍射峰。从该事实已知获得的AlN膜具有c轴取向。
随后，对于第一实施例中制作的AlN膜进行对于对称面(第一实施例中的AlN(0002)面)以ω扫描模式的XRD测量。对于获得的XRC分布的FWHM，如果检测器处于开口检测器状态下则为450弧秒以下，如果分析仪晶体插入检测器中则为100弧秒以下。因此，确定所制作的AlN膜中的倾斜的镶嵌扩展小。此外，取决于制作条件，还获得在分析仪晶体插入检测器的XRC测量中FWHM为20弧秒以下的那些。
应该通过处于开口检测器状态下的检测器进行XRC测量，但是在如第一实施例中膜厚度小的样品的情况下，由于膜厚度效果或晶格驰豫导致XRC分布的FWHM扩展，镶嵌扩展的准确评价变得困难。因此，近年来，分析仪晶体插入检测器的情况还作为如上广泛意义上的XRC测量来处理。除非另有说明，否则如下假定在XRC测量中使用开口检测器状态。
随后，对于第一实施例中制作的AlN膜进行在面内配置中以φ扫描模式的XRD测量。AlN{10-10}面用于测量。在获得的XRD分布中以60°的间隔出现六个衍射峰，确认AlN膜具有六次对称性，即AlN膜外延生长。此外，由具有最大幅度的衍射峰获取的FWHM为2.0°以下，并且已知制作的AlN膜的扭曲的镶嵌扩展相对小。当比较α-Al2O3(0001)基板和AlN膜的面内晶体取向时，确认AlN膜的a轴相对于α-Al2O3(0001)基板的a轴进行30°的面内旋转。这表明在α-Al2O3(0001)基板上外延生长AlN膜时形成具有一般的外延关系的AlN膜。
随后，对于第一实施例中制作的AlN膜进行CAICISS测量。在该测量中，从入射角变化的AlN[11-20]取向来检测Al信号，已知以单峰形式获得在入射角为70°附近处的峰。这表明获得的AlN膜具有+c极性。
如上所述，可确认第一实施例中制作的AlN膜为具有+c极性和倾斜的镶嵌扩展小的c轴取向外延膜。即，根据本发明，使得清楚的是，会获得具有+c极性同时降低倾斜的镶嵌扩展和扭曲的镶嵌扩展的第Ⅲ族氮化物半导体薄膜。如果类似于第一实施例的实验重复数次，则可确定再现性是良好的。
(第二实施例)
随后，作为本发明的第二实施例，将描述如下实施例，其中通过使用根据本发明第Ⅲ族氮化物半导体薄膜的膜形成方法制作的AlN膜用作缓冲层，以及通过使用MOCVD法在缓冲层上形成图6中作为第Ⅲ族氮化物半导体中间层603的未掺杂的GaN膜。
通过使用用与第一实施例中那些相同的设备和条件下的溅射法在α-Al2O3(0001)基板上形成AlN膜，然后，将晶片(基板)引入至MOCVD装置中从而形成膜厚度为5μm的未掺杂的GaN膜。
获得的未掺杂的GaN膜表面为镜面，在对称反射位置处以2θ/ω扫描模式的XRD测量的结果表明，未掺杂的GaN膜具有c轴取向。随后，进行使用GaN(0002)面作为对称面以ω扫描模式的XRD测量以及对于GaN{10-10}面在面内配置中以φ扫描模式的XRD测量，确认这些测量的FWHM分别为250弧秒以下和500弧秒以下。从该事实已知获得的未掺杂的GaN膜作为具有小的倾斜的镶嵌扩展和扭曲的镶嵌扩展的高品质晶体而获得。此外，从CAICISS测量确认，获得的未掺杂的GaN膜的极性为+c极性。这可认为结果是，如第一实施例中所述，可将用作缓冲层的AlN膜的极性控制为+c极性，因此形成于缓冲层上的未掺杂的GaN膜也相继为所述极性。
如上所述，通过使用借助于利用根据本发明的第Ⅲ族氮化物半导体薄膜的膜形成方法制作的且控制为+c极性的AlN膜作为缓冲层，可获得在缓冲层上通过使用MOCVD法生长的未掺杂的GaN膜作为控制为具有小的镶嵌扩展的+c极性的高品质外延膜。即，可在α-Al2O3基板上外延生长具有+c极性的第Ⅲ族氮化物半导体薄膜。
在第二实施例中，通过MOCVD法形成未掺杂的GaN膜，但是也可通过使用溅射法获得类似结果。此外，如果类似于第二实施例的实验重复数次，则可确定再现性是良好的。
(第三实施例)
作为本发明的第三实施例，将描述其中如下的实施例：通过使用根据本发明第Ⅲ族氮化物半导体薄膜的膜形成方法制作的AlN膜用作缓冲层；通过使用MOCVD法在缓冲层上依次外延生长由未掺杂的GaN制成的第Ⅲ族氮化物半导体中间层、由Si掺杂的GaN制成的n型第Ⅲ族氮化物半导体层、具有InGaN和GaN的MQW结构的第Ⅲ族氮化物半导体活性层以及由Mg掺杂的GaN制成的p型第Ⅲ族氮化物半导体层；然后形成n型电极层、透光性电极、p型电极层和保护膜；此后，通过划线分离晶片以制作LED元件。
通过使用溅射法，在与第一实施例条件相同的条件下在α-Al2O3(0001)基板上形成作为缓冲层602的AlN膜。此后，将晶片引入MOCVD装置中，形成膜厚度为5μm的由未掺杂的GaN制成的第Ⅲ族氮化物半导体中间层603以及膜厚度为2μm的由Si掺杂的GaN制成的n型第Ⅲ族氮化物半导体层604。此外，形成具有MQW结构的第Ⅲ族氮化物半导体活性层605(所述MQW结构为具有以GaN开始且以GaN结束而交替层压的膜厚度为3nm的5层InGaN和膜厚度为16nm的6层GaN的层压结构)，以及膜厚度为200nm的由Mg掺杂的GaN制成的p型第Ⅲ族氮化物半导体层606。
在获得的外延晶片上，通过使用如图6所述的光刻技术和RIE技术来形成透光性电极607、p型焊盘电极609、n型电极608和保护膜610。在第三实施例中，ITO(铟锡氧化物)用作透光性电极，层压钛(Ti)、Al和金(Au)的结构用作p型焊盘电极，层压镍(Ni)、Al、Ti和Au的结构用作n型电极，以及SiO2用作保护膜。
将其上形成如上获得的LED结构的晶片通过划分成350μm见方的LED芯片而分离，以及将该LED芯片配置在引线框上并且通过金丝连接至引线框从而具有LED元件。
当使得正向电流流动通过获得的LED元件的p型焊盘电极和n型电极时，在3.0V正向电压的20mA电流、470nm的发光波长和15mW的发光输出下LED元件显示良好的发光特性。在由制作的晶片的基本上整个表面制作的LED元件中获得该特性而不变化。
如上所述，可通过使用作为缓冲层602的AlN膜获得具有良好发光特性的LED元件，所述AlN膜通过使用根据本发明的第Ⅲ族氮化物半导体薄膜的膜形成方法制作并且由此控制为+c极性。在第三实施例中，通过MOCVD法形成由未掺杂的GaN制成的第Ⅲ族氮化物半导体中间层603、由Si掺杂的GaN制成的n型第Ⅲ族氮化物半导体层604、具有InGaN和GaN的MQW结构的第Ⅲ族氮化物半导体活性层605以及由Mg掺杂的GaN制成的p型第Ⅲ族氮化物半导体层606，但是可通过借助于使用溅射法制作这些层来获得相似结果。此外，如果类似于第三实施例的实验重复数次，则可确认再现性是良好的。
(第一比较例)
作为本发明的第一比较例，将描述如下比较例，其中通过使用溅射法而不将高频偏置电力施加至偏置电极(其为本发明的区别特征)，在α-Al2O3(0001)基板上形成作为缓冲层的AlN膜。在第一比较例中，除了不将高频偏置电力施加至偏置电极103以外，通过使用与第一实施例中的那些相同的溅射设备1、基板保持件111和膜形成条件，形成AlN膜。此外，将施加至靶电极102的高频电力的频率设定为13.56MHz。
在第一比较例中制作的AlN膜用以下测量来测量：在对称反射位置处以2θ/ω扫描模式的XRD测量，对于AlN(0002)面以ω扫描模式的XRD测量(当分析仪晶体插入检测器中并处于开口检测器状态下时)，以及对于AlN{10-10}面以φ扫描模式的XRD测量，并且测量结果显示，获得如第一实施例中获得的AlN膜那样的具有c轴取向的外延膜，并且倾斜的镶嵌扩展和扭曲的镶嵌扩展为相同的程度。另一方面，当对于第一比较例中制作的AlN膜进行CAICISS测量时，测量结果显示膜中+c极性和-c极性混合。
如上所述，如果不将高频偏置电力施加至偏置电极103而形成膜，则不能获得具有+c极性的第Ⅲ族氮化物半导体薄膜。即使类似于该比较例的实验重复数次，也难以获得具有+c极性的AlN膜。
(第二比较例)
随后，作为本发明的第二比较例，将描述如下比较例，其中通过使用溅射法而不将高频偏置电力施加至偏置电极103，在α-Al2O3(0001)基板上形成由AlN制成的缓冲层，以及通过使用MOCVD法在缓冲层上形成作为第Ⅲ族氮化物半导体中间层的未掺杂的GaN膜。在第二比较例中，通过使用与第一比较例中的那些相同的溅射设备1、基板保持件111和膜形成条件，形成由AlN制成的缓冲层，在与第二实施例的那些相同的条件下形成未掺杂的GaN膜。
通过使用利用与第一比较例的那些相同的溅射设备1、基板保持件111和膜形成条件的溅射法，在α-Al2O3(0001)基板上形成由AlN制成的缓冲层的膜，此后，将晶片引入MOCVD装置中，并且形成膜厚度为5μm的未掺杂的GaN膜。
获得的未掺杂的GaN膜表面白浊，在对称反射位置处以2θ/ω扫描模式的XRD测量显示未掺杂的GaN膜具有c轴取向。随后，进行使用GaN(0002)面作为对称面以ω扫描模式的XRC测量以及对于面内配置的GaN{10-10}面以φ扫描模式的XRC测量，确认这些测量的FWHM分别为约600弧秒和1000弧秒。从该事实已知，作为具有比第二实施例获得的未掺杂的GaN膜的那种更大的倾斜的镶嵌扩展和扭曲的镶嵌扩展的低品质晶体而获得通过第二比较例获得的未掺杂的GaN膜。
此外，通过CAICISS测量确认获得的未掺杂的GaN膜为+c极性和-c极性混合的膜。这可认为结果是，如第一比较例中解释的，由AlN制成的缓冲层为+c极性和-c极性混合的膜，因此形成于缓冲层上的未掺杂的GaN膜也相继为混合极性的缓冲层。
如上所述，如果通过使用溅射法而不将高频偏置电力施加至偏置电极在α-Al2O3(0001)基板上形成由AlN制成的缓冲层，则获得通过使用MOCVD法在缓冲层上生长的未掺杂的GaN膜作为低品质外延膜。尽管通过第二比较例中的MOCVD法形成未掺杂的GaN膜，但是可见甚至当使用溅射法时也获得相似结果。此外，即使类似于此比较例的实验重复数次，也难以获得具有镜面和良好结晶性的GaN膜。
(第三比较例)
作为本发明的第三比较例，将描述如下比较例，其中通过使用溅射法而不将高频偏置电力施加至偏置电极，在α-Al2O3(0001)基板上形成由AlN制成的缓冲层，以及通过使用MOCVD法在缓冲层上依次外延生长由未掺杂的GaN制成的第Ⅲ族氮化物半导体中间层、由Si掺杂的GaN制成的n型第Ⅲ族氮化物半导体层、具有InGaN和GaN的MQW结构的第Ⅲ族氮化物半导体活性层以及由Mg掺杂的GaN制成的p型第Ⅲ族氮化物半导体层；此外，在形成n型电极层、透光性电极、p型电极层和保护膜后，此后通过划线分离晶片以制作LED元件。
由AlN制成的缓冲层的膜形成方法与第一比较例中的所述方法相同，以及以下全部与第三实施例中的那些相同：通过使用MOCVD法形成膜的由未掺杂的GaN制成的第Ⅲ族氮化物半导体中间层、由Si掺杂的GaN制成的n型第Ⅲ族氮化物半导体层、具有InGaN和GaN的MQW结构的第Ⅲ族氮化物半导体活性层以及由Mg掺杂的GaN制成的p型第Ⅲ族氮化物半导体层，以及此后形成的n型电极层、透光性电极、p型电极层和保护膜的材料和膜形成方法，以及此后制造元件的步骤。
当使得正向电流流动通过获得的LED元件的p型焊盘电极和n型电极时，LED元件不显示良好的二极管特性，也没有实现可见光区域等中的充分的发光强度。难以获得良好的元件特性。在由制作的晶片的基本上整个表面制作的LED元件中获得该特性而不变化。
如上所述，如果通过使用溅射法而不将高频偏置电力施加至偏置电极在α-Al2O3(0001)基板上形成由AlN制成的缓冲层，则难以获得具有良好发光特性的LED元件。在该实施例中，通过使用MOCVD法形成由未掺杂的GaN制成的第Ⅲ族氮化物半导体中间层、由Si掺杂的GaN制成的n型第Ⅲ族氮化物半导体层、具有InGaN和GaN的MQW结构的第Ⅲ族氮化物半导体活性层以及由Mg掺杂的GaN制成的p型第Ⅲ族氮化物半导体层。然而，甚至通过使用溅射法，也获得相似结果。此外，即使类似于此比较例的实验重复数次，也难以获得具有良好发光特性的LED元件。
(第四实施例)
作为本发明的第四实施例，将描述如下实施例，其中除了将施加至靶电极102的高频电力和施加至偏置电极103的高频电力都设定为具有13.56MHz的频率但是相位相差180°以外，通过使用根据本发明的第Ⅲ族氮化物半导体薄膜的膜形成方法，并通过使用与第一实施例的那些相同的设备和条件，在α-Al2O3(0001)基板上形成AlN膜。
重复进行第四实施例的实验，确认可获得具有良好再现性的具有如第一实施例的+c极性的AlN膜。
(第四比较例)
作为本发明的第四比较例，将描述如下比较例，其中除了将施加至靶电极102的高频电力和施加至偏置电极103的高频电力都设定为具有13.56MHz的频率以外，通过使用根据本发明的第Ⅲ族氮化物半导体薄膜的膜形成方法，并通过使用与第一实施例的那些相同的设备和条件，在α-Al2O3(0001)基板上形成AlN膜。在第四比较例中，不控制施加至靶电极102的高频电力和施加至偏置电极103的高频电力的相位。
重复进行第四比较例的实验。如果不出现频率干涉，则获得具有+c极性的AlN膜。然而，如果出现频率干涉，则难以获得具有+c极性的AlN膜。
如以上关于本发明所述的，本发明的主要特征在于集中在通过溅射法形成第Ⅲ族氮化物半导体的外延膜时将高频偏置电力施加至偏置电极的思想。以下是没有前例的技术思想：借助于将高频偏置电力施加至偏置电极，在基板的膜形成表面侧上产生鞘区域S的电场，以使得产生的电场对于从靶放出的氮化物分子的极化起作用从而控制其取向，从而利用该取向以获得具有+c极性和纤锌矿型晶体结构的第Ⅲ族氮化物半导体薄膜。
此外，以下也是没有前例的技术思想：通过防止或降低由施加至靶电极的高频电力与施加至偏置电极的高频电力之间的干涉(即，频率干涉)引起的低频差拍，获得具有良好再现性的具有+c极性的第Ⅲ族氮化物半导体薄膜。
在本发明中，在本发明特有的技术思想下，在基板保持件上设置加热器电极和偏置电极。通过构造如上基板保持件，如上述第一至第四实施例和第一至第四比较例中所述，可通过溅射法形成倾斜的镶嵌扩展和扭曲的镶嵌扩展降低的且具有+c极性的第Ⅲ族氮化物半导体薄膜。
此外，本发明人发现，将前述技术思想应用至使用基板材料例如Si(111)基板的情况或者形成薄膜材料例如氧化锌(ZnO)系半导体膜的情况，对于获得高品质外延膜也是有效的。此后，将描述其中以下的实例：通过使用根据本发明的膜形成方法在Si(111)基板上形成第Ⅲ族氮化物半导体薄膜(第五实施例)；不使用根据本发明的膜形成方法在Si(111)基板上形成第Ⅲ族氮化物半导体薄膜(第五比较例)；通过使用根据本发明的膜形成方法在α-Al2O3(0001)基板上形成氧化锌(ZnO)系半导体薄膜(第六实施例)；不使用根据本发明的膜形成方法在α-Al2O3(0001)基板上形成氧化锌(ZnO)系半导体薄膜(第六比较例)。
(第五实施例)
在第五实施例中，除了使用通过用氢氟酸处理从其表面除去天然氧化物膜的Si(111)基板以外，通过使用与第一实施例中那些相同的方法和条件形成AlN膜。在第五实施例中，基于通过使用埋入热电偶的Si(111)基板预先进行基板温度测量的结果，设定膜形成温度(550℃)。
从CAICISS测量和XRD测量，可确定形成第五实施例中的在Si(111)基板上形成的AlN膜作为具有+c极性的外延膜。此外，通过使用MOCVD法在获得的AlN膜上形成膜厚度为2μm的未掺杂的GaN膜。获得的未掺杂的GaN膜具有镜面并且作为具有c轴取向的单晶膜而获得。
此外，通过使用获得的未掺杂的GaN膜制作LED元件和HEMT元件。然后，作为形成于Si(111)基板上的LED元件和HEMT元件的那些，获得的元件特性是较为良好的。
(第五比较例)
在第五比较例中，尽管应用本发明的区别特征，但是除了不将高频偏置电力施加至偏置电极以外，通过使用与第五实施例的那些相同的方法和条件，在Si(111)基板上形成AlN膜。随后获得的AlN膜是混合+c极性和-c极性的外延膜。此外，通过MOCVD法在获得的AlN膜上形成膜厚度为2μm的未掺杂的GaN膜。然后，获得的未掺杂的GaN膜的表面白浊。
此外，通过使用获得的未掺杂的GaN膜制作LED元件和HEMT元件。在这种情况下，两种元件都难以获得良好的元件特性。
如上所述，根据本发明的膜形成方法对于在Si(111)基板上形成具有+c极性的具有良好结晶性的第Ⅲ族氮化物半导体薄膜也是极其有效的手段。
(第六实施例)
在第六实施例中，除了靶材料、工艺气体、膜形成温度和膜厚度以外，在与第一实施例的那些相同的方法和条件下在α-Al2O3(0001)基板上形成ZnO膜。靶材料是金属Zn，工艺气体是O2与Ar的混合气体(O2/(O2+Ar)：25％)，膜形成温度是800℃以及膜厚度是100nm。
第六实施例中的ZnO膜形成为具有与第Ⅲ族氮化物半导体相同的晶体结构(纤锌矿型结构)并且具有与第Ⅲ族氮化物半导体相同的c轴取向的外延膜，其极性为+c极性(Zn极性)。此外，通过使用MBE法在获得的ZnO膜上形成n型ZnO膜和p型ZnO膜的层压膜，然后通过使用光刻技术和RIE技术等制作LED元件。作为对于使用ZnO膜的LED元件的那些获得的元件特性是良好的。
此外，通过使用MOCVD法在第六实施例的ZnO膜上形成膜厚度为2μm的未掺杂的GaN膜。获得的未掺杂的GaN膜具有镜面并且因此获得为具有c轴取向的单晶膜。因此，在使用第Ⅲ族氮化物半导体薄膜制造LED元件时，第六实施例的ZnO膜也不能用作缓冲层等。
此外，当通过使用由Mg-Zn合金制成的靶代替金属Zn的靶根据本发明的膜形成方法来形成Mg添加的ZnO膜(此后称作MgZnO膜)时，可如在ZnO膜的情况下获得具有+c极性的具有优异结晶性的MgZnO膜。关于MgZnO膜，可取决于Mg的添加量来控制带隙能量。因此，如果MgZnO膜用作发光层，则可以生产发光波长不同于仅仅通过使用ZnO膜形成的元件的LED元件。
(第六比较例)
在第六比较例中，尽管应用本发明的区别特征，但是除了不将高频偏置电力施加至偏置电极以外，使用与第六实施方案的那些相同的方法和条件，在α-Al2O3(0001)基板上形成ZnO膜。获得第六比较例中的ZnO膜作为如第六实施例的具有c轴取向的外延膜，但是其极性是+c极性(Zn极性)和-c极性(O极性)的混合。此外，即使通过使用如第六实施例获得的ZnO膜制作LED元件，也难以获得良好的元件特性。
此外，当通过使用MOCVD法在第六比较例中的ZnO膜上形成膜厚度为2μm的未掺杂的GaN膜时，获得的未掺杂的GaN膜的表面白浊，难以获得具有优异结晶性的GaN膜。然后，当通过使用由Mg-Zn合金制成的靶代替金属Zn的靶形成MgZnO膜时，获得的MgZnO膜具有+c极性和-c极性的混合，因此难以获得具有优异结晶性的MgZnO膜。
如上所述，即使当要形成的薄膜材料是ZnO系半导体薄膜例如ZnO膜或MgZnO膜时，根据本发明的膜形成方法也产生有益的效果，并且对于获得具有+c极性的具有优异结晶性的ZnO系半导体薄膜是极其有效的手段。
此处，如果通过使用Si(111)基板进行类似于第六实施例的实验，则也可在Si(111)基板上获得具有+c极性的ZnO系半导体薄膜。相比之下，如果通过使用Si(111)基板进行类似于第六比较例的实验，则获得的ZnO系半导体薄膜的极性是+c极性和-c极性的混合。
需要说明的是，可用于根据本发明的膜形成方法的基板不限于α-Al2O3-(0001)基板和Si(111)基板。
例如，α-Al2O3(0001)基板和Si(111)基板与第Ⅲ族氮化物半导体薄膜或ZnO系半导体薄膜具有外延关系，但是在其基板表面上不具有能够控制第Ⅲ族氮化物半导体薄膜或ZnO系半导体薄膜等的极性的晶体信息。在此说明书中，此类基板称作具有非极性表面的基板。
出于该原因，在不使用能够控制第Ⅲ族氮化物半导体薄膜或ZnO系半导体薄膜的极性的膜形成方法如根据本发明的膜形成方法的情况下，难以在具有非极性表面的基板上形成具有+c极性的第Ⅲ族氮化物半导体薄膜或ZnO系半导体薄膜。然而，使用根据本发明的膜形成方法使得具有+c极性的第Ⅲ族氮化物半导体薄膜或ZnO系半导体薄膜能够甚至形成于具有非极性表面的基板上。
作为此类具有非极性表面的基板，存在锗(Ge)(111)基板、具有其上形成(111)取向的SiGe外延膜的表面的Si(111)基板以及其中形成(111)取向的碳(C)掺杂的Si(111)外延膜的Si(111)基板等。
为了获得具有+c极性的第Ⅲ族氮化物半导体薄膜或ZnO系半导体薄膜，一般且经常使用具有称作Si表面的基板表面的4H-SiC(0001)基板或6H-SiC(0001)基板以及具有称作Ga表面的基板表面的GaN(0001)基板等。上述具有Si表面和Ga表面的基板各自与第Ⅲ族氮化物半导体薄膜和ZnO系半导体薄膜具有外延关系，以及还具有有能够控制第Ⅲ族氮化物半导体薄膜和ZnO系半导体薄膜至+c极性的结晶信息的基板表面。出于该原因，这些基板的特征在于，在不使用能够控制第Ⅲ族氮化物半导体薄膜和ZnO系半导体薄膜的极性的特定的膜形成技术的情况下，可容易获得具有+c极性的第Ⅲ族氮化物半导体薄膜和ZnO系半导体薄膜。在此说明书中，与第Ⅲ族氮化物半导体薄膜和ZnO系半导体薄膜具有外延关系，并且还具有能够控制第Ⅲ族氮化物半导体薄膜和ZnO系半导体薄膜至+c极性的结晶信息的此类基板称作具有极性表面的基板。
在具有极性表面的此类基板上，甚至在不使用根据本发明的膜形成方法的情况下也可获得以高比例存在+c极性的具有相对高品质的第Ⅲ族氮化物半导体薄膜或ZnO系半导体薄膜。然而，甚至在使用此类基板的情况下，使用根据本发明的膜形成方法也使得可以获得更加提高+c极性的统一度的具有高品质的第Ⅲ族氮化物半导体薄膜或ZnO系半导体薄膜。
通过使用以上具有极性表面的基板，趋于获得第Ⅲ族氮化物半导体薄膜或ZnO系半导体薄膜等作为几乎完全为+c极性的外延膜。然而，在一些情况下，在生长的初始阶段或其它阶段部分形成很少的具有-c极性的区域(下文中称作反转域区域(inverted domainregion))。反转域可形成可以蔓延至以上薄膜表面的缺陷例如极性反转边界(polarityinversion boundary)。换言之，使用根据本发明的膜形成方法进一步降低形成此类反转域的可能性，以及进一步抑制形成缺陷例如极性反转边界。因此，推断出甚至在使用具有极性表面的基板的情况下也可获得本发明的效果。
与第Ⅲ族氮化物半导体薄膜与ZnO系半导体薄膜具有外延关系以及具有非极性表面或极性表面的该基板统称为通过使用用于外延生长的基板的术语。
本发明的主要特征在于集中在以下思想上：通过使用具有纤锌矿型结构的靶或者用于通过沉积形成具有纤锌矿型结构的靶的溅射法，在用于外延生长的基板上形成具有纤锌矿型晶体结构的第Ⅲ族氮化物半导体薄膜和ZnO系半导体薄膜时，将高频偏置电力施加至偏置电极。以下是没有前例的技术思想：借助于将高频偏置电力施加至偏置电极，在基板的膜形成表面侧上产生鞘区域S的电场，以使得产生的电场对于从靶放出的氮化物分子的极化起作用从而控制其取向，从而利用该取向以获得具有+c极性和纤锌矿型晶体结构的第Ⅲ族氮化物半导体薄膜或ZnO系半导体薄膜。需要说明的是，具有纤锌矿型结构的靶是例如AlN、GaN或ZnO等的具有纤锌矿型结构的靶，然而用于通过沉积形成具有纤锌矿型结构的膜的靶是例如Al、Ga或Zn等的金属靶，其在O2气和N2气等反应性气体的存在下通过溅射在基板上形成具有纤锌矿型结构的膜。
此外，以下也是没有前例的技术思想：通过防止或降低由施加至靶电极的高频电力与施加至偏置电极的高频电力之间的干涉(即，频率干涉)引起的低频差拍，获得具有良好再现性的具有+c极性和纤锌矿型晶体结构的第Ⅲ族氮化物半导体薄膜或ZnO系半导体薄膜。
此外，本发明人发现，将前述技术思想应用至使用图8所述的基板间隔载置保持件111d的情况，对于获得具有+c极性的高品质外延膜也是有效的。图8说明基板间隔载置保持件111d的局部截面的示意图。基板间隔载置保持件111d能够以预定距离使基板804与基板保持件(例如，111c)的基板载置面M离开配置。在图8中，附图标记802表示由绝缘体制成的基板支承部，附图标记803表示与基板支承部802一体形成的载置部，附图标记P表示基板保持件111c的基板相对面，附图标记d1表示基板支承部802与基板相对面P之间的间隙，以及附图标记d2表示基板804与基板相对面P之间的间隙。此外，基板间隔载置保持件111d中的基板相对面P是与图4中的基板保持件111c的基板载置面M相同的表面，但是该表面称作基板相对面P，这是因为配置于基板间隔载置保持件111d中的基板804不与基板保持件111c直接接触。
如图8所述，通过基板支承部802将基板804保持在其外周部，并且保持有介于基板804与基板相对面P之间的空间和介于基板支承部802与基板相对面P之间的空间。间隙d1的距离优选为0.4mm以上，间隙d2优选为0.5mm以上。此外，间隙d1和间隙d2优选为5mm以下，更优选为2mm以下。这是因为，特别是如果间隙d2设定得太宽，则在基板804与基板相对面P之间的空间中产生等离子体。通过设置具有如上所述适当距离的间隙d1和间隙d2，以及通过使用抑制高频干涉的根据本发明的膜形成方法，可获得具有+c极性的高品质外延膜。
(实施例7)
作为第七实施例，将描述以下实施例，其中通过使用图8所述的基板间隔载置保持件111d在α-Al2O3(0001)基板上形成AlN膜，此后通过MOCVD法形成未掺杂的GaN膜。更具体地，将描述如下实施例，其中通过在基板间隔载置保持件111d中将高频偏置电力施加至共通电极(未示出)下使用溅射法在α-Al2O3(0001)基板上形成AlN膜，此后将基板引入至MOCVD装置中以形成膜厚度为5μm的未掺杂的GaN膜。需要说明的是，在第七实施例中，除了使用图8所述的基板间隔载置保持件111d以外，通过使用与第一实施例中的相同设备和条件形成AlN膜，以及通过与第二实施例的那些相同的膜形成方法和膜形成条件生长未掺杂的GaN膜。
通过CAICISS测量确定第七实施例中获得的AlN膜形成为具有+c极性的膜，还通过对称面和面内XRC测量确认形成为具有小的倾斜的镶嵌扩展和扭曲的镶嵌扩展的c轴取向外延膜。此外，当在以上AlN膜上生长未掺杂的GaN膜时，获得具有极其优异的结晶性的外延膜。第七实施例中获得的未掺杂的GaN膜具有比在通过使用溅射法而不将高频偏置电力施加至共通电极(未示出)在α-Al2O3(0001)基板上形成AlN膜后，通过MOCVD法生长的未掺杂的GaN膜更好的晶体品质。
此处，在如图8所述保持基板的外周部的情况下，优选使用用于基板支承部和载置部的材料的绝缘体。当使用导电性材料时，极性分布趋于在基板的外周部与基板的中心部之间变化。例如，可能引起在基板的中心部获得+c极性而基板的外周部具有混合极性的问题。此外，在靶配置于设备下侧而基板保持件配置于设备上侧的情况下，常用例如以下方法，其中通过基板支承部直接保持基板外周部，或者其中基板配置于具有开口部的托盘上并且通过开口部的外周部保持，以及膜形成于离开托盘开口部的基板的表面上。在这种情况下，还优选用于保持基板的基板支承部由绝缘体制成。
此外，为了通过溅射法在具有非极性表面的基板上形成具有+c极性的第Ⅲ族氮化物半导体薄膜或ZnO系半导体薄膜，必须将根据本发明的膜形成方法应用于在基板上形成的至少第一层的膜形成。这是因为，如果不将根据本发明的膜形成方法应用于第一层的膜形成，则第一层可能具有混合极性或具有-c极性。如果-c极性混合于第一层中，则在后续的膜形成时难以获得具有+c极性的第Ⅲ族氮化物半导体薄膜或ZnO系半导体薄膜。需要说明的是，第一层是直接形成于基板上的膜层且对应于图6中的缓冲层602。

Claims (16)

1.一种外延膜形成方法，所述方法通过使用溅射法在基板上形成外延膜，所述方法包括：
用由绝缘体制成的构件将所述基板保持在设置有具有纤锌矿型结构的靶和用于通过成膜形成具有纤锌矿型结构的膜的靶的至少之一的容器中，使得在所述基板与基板保持件的基板相对面之间形成间隙；
将高频电力施加至连接所述靶的靶电极，并且以抑制施加的高频电力与施加的高频偏置电力之间的频率干涉的方式将高频偏置电力施加至基板保持件；以及
通过用由所述高频电力产生的等离子体溅射所述靶，在所述基板上形成所述外延膜；
借助于将所述高频偏置电力施加至所述基板保持件的偏置电极，在基板的膜形成表面侧上产生鞘区域S的电场，以使得产生的电场对于从靶放出的氮化物分子的极化起作用从而控制其取向。
2.根据权利要求1所述的外延膜形成方法，其中所述间隙为0.5mm～5mm。
3.根据权利要求1所述的外延膜形成方法，其中所述基板具有极性表面。
4.根据权利要求1所述的外延膜形成方法，其中在将所述基板通过所述基板保持件加热至预定温度的同时形成膜。
5.根据权利要求1所述的外延膜形成方法，其中通过设定所述高频电力和所述高频偏置电力具有不同的频率而使所述频率干涉受到抑制来施加所述高频电力和所述高频偏置电力。
6.根据权利要求1所述的外延膜形成方法，其中
所述基板保持件包括具有待施加具有第一极性的直流电压的第一电极和待施加具有与所述第一极性不同的第二极性的直流电压的第二电极的偏置电极，并且
以通过将所述直流电压施加至所述第一电极和所述第二电极使所述基板保持件静电吸附所述基板，以及将所述高频偏置电力施加至所述第一电极和所述第二电极的状态，在所述基板上形成所述外延膜。
7.根据权利要求1所述的外延膜形成方法，其中在施加所述高频电力之后并且在用由具有纤锌矿型结构的半导体制成的晶体层覆盖所述基板的膜形成表面之前，施加所述高频偏置电力。
8.一种半导体发光元件的制造方法，所述方法包括以下步骤：
通过根据权利要求1所述的外延膜形成方法形成所述半导体发光元件的缓冲层。
9.一种半导体发光元件，其中在基板上至少依次层压缓冲层、第Ⅲ族氮化物半导体中间层、n型第Ⅲ族氮化物半导体层、第Ⅲ族氮化物半导体活性层、p型第Ⅲ族氮化物半导体层和透光性电极，其中
通过根据权利要求1所述的外延膜形成方法制作所述缓冲层、所述第Ⅲ族氮化物半导体中间层、所述n型第Ⅲ族氮化物半导体层、所述第Ⅲ族氮化物半导体活性层和所述p型第Ⅲ族氮化物半导体层中的至少一层。
10.一种照明装置，其包括根据权利要求9所述的半导体发光元件。
11.一种溅射设备，用于执行根据权利要求1所述的外延膜形成方法，所述溅射设备包括：
电源；
靶电极，其上能够配置靶；
基板保持件，其上能够配置基板以面对所述靶电极并且包括加热器电极和偏置电极；
基板支承部，其用于保持所述基板且由绝缘体制成；以及
频率干涉抑制手段，当通过根据权利要求1所述的外延膜形成方法形成具有纤锌矿型结构的膜时，所述频率干涉抑制手段用于抑制施加至所述靶电极的高频电力与施加至所述偏置电极的高频偏置电力之间的频率干涉。
12.根据权利要求11所述的溅射设备，其中所述频率干涉抑制手段构造为设定所述高频电力和所述高频偏置电力具有不同的频率。
13.根据权利要求11所述的溅射设备，其中所述频率干涉抑制手段构造为设定所述高频电力和所述高频偏置电力具有相同的频率并设定所述高频电力和所述高频偏置电力之间的相位差为约180°。
14.根据权利要求11所述的溅射设备，其中
所述偏置电极具有待施加具有第一极性的直流电压的第一电极以及待施加具有与所述第一极性不同的第二极性的直流电压的第二电极，
所述电源构造为，在通过根据权利要求1所述的外延膜形成方法形成所述具有纤锌矿型结构的膜时，将直流电压施加至所述第一电极和所述第二电极以使所述基板保持件静电吸附所述基板，以及将所述高频偏置电力施加至所述第一电极和所述第二电极。
15.根据权利要求11所述的溅射设备，其中所述电源构造为，在通过根据权利要求1所述的外延膜形成方法形成所述具有纤锌矿型结构的膜时，在施加所述高频电力之后以及在用由具有纤锌矿型结构的半导体制成的晶体层覆盖所述基板的膜形成表面之前，将所述高频偏置电力施加至所述偏置电极。
16.根据权利要求11所述的溅射设备，其中所述基板保持件相对于真空容器的重力配置在所述靶电极的下侧，以及当在通过所述加热器电极加热至预定温度的所述基板上生长具有纤锌矿型结构的膜时，在所述基板与所述基板保持件的基板相对面之间形成0.5mm～5mm的间隙。
CN201380043537.XA 2012-06-26 2013-06-24 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置 Active CN104603913B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012142819 2012-06-26
JP2012-142819 2012-06-26
PCT/JP2013/003933 WO2014002465A1 (ja) 2012-06-26 2013-06-24 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置

Publications (2)

Publication Number Publication Date
CN104603913A CN104603913A (zh) 2015-05-06
CN104603913B true CN104603913B (zh) 2018-01-05

Family

ID=49782658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380043537.XA Active CN104603913B (zh) 2012-06-26 2013-06-24 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置

Country Status (7)

Country Link
US (1) US9379279B2 (zh)
JP (1) JP5886426B2 (zh)
KR (1) KR101650353B1 (zh)
CN (1) CN104603913B (zh)
DE (1) DE112013003237B4 (zh)
TW (1) TWI517435B (zh)
WO (1) WO2014002465A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5444460B2 (ja) * 2010-04-30 2014-03-19 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
WO2012090422A1 (ja) * 2010-12-27 2012-07-05 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
KR101799330B1 (ko) 2013-03-14 2017-11-20 캐논 아네르바 가부시키가이샤 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치
WO2016017047A1 (ja) * 2014-07-28 2016-02-04 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
JP6375890B2 (ja) * 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
WO2017057271A1 (ja) * 2015-09-30 2017-04-06 日本碍子株式会社 エピタキシャル成長用配向アルミナ基板
JP6899705B2 (ja) * 2016-09-05 2021-07-07 株式会社ニューフレアテクノロジー 気相成長装置及び気相成長方法
EP3373343B1 (en) * 2017-03-09 2021-09-15 Technische Universität Berlin Semiconductor device having an internal-field-guarded active region
CN108962593A (zh) * 2018-07-18 2018-12-07 清华大学 一种基于磁控溅射的高介电电容器薄膜制备方法
CN108878177A (zh) * 2018-07-18 2018-11-23 清华大学 高能量密度及高充放电效率的高温电容器薄膜制备方法
CN108962592A (zh) * 2018-07-18 2018-12-07 清华大学 高温下高储能密度和高充放电效率的电容器薄膜制备方法
CN108987112A (zh) * 2018-07-18 2018-12-11 清华大学 基于磁控溅射的高温高电场下低损耗电容器薄膜制备方法
CN109742649B (zh) * 2018-12-10 2020-06-23 西安理工大学 一种基于碳保护膜的半导体激光器外延片的退火方法
CN114651084A (zh) * 2019-10-31 2022-06-21 东曹株式会社 层叠膜结构体和其制造方法
KR102243631B1 (ko) * 2019-11-18 2021-04-22 가천대학교 산학협력단 금속산화물 스퍼터링 타겟을 이용한 에피택셜 박막의 제조 방법, 및 스퍼터링 장치
CN112466925B (zh) * 2020-10-22 2022-06-10 西安电子科技大学 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214162B1 (en) * 1996-09-27 2001-04-10 Tokyo Electron Limited Plasma processing apparatus
CN101506946A (zh) * 2006-08-18 2009-08-12 昭和电工株式会社 Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6029956A (ja) * 1983-07-28 1985-02-15 Kyocera Corp 光磁気記録媒体の製造方法
JPH0747820B2 (ja) 1989-09-22 1995-05-24 株式会社日立製作所 成膜装置
JPH0714769A (ja) * 1993-06-22 1995-01-17 Hitachi Ltd 半導体製造装置
JP2711503B2 (ja) * 1993-07-07 1998-02-10 アネルバ株式会社 バイアススパッタによる薄膜形成方法
JP3337918B2 (ja) * 1996-08-08 2002-10-28 キヤノン株式会社 光起電力素子の製造方法
JP4038005B2 (ja) * 1999-08-31 2008-01-23 株式会社村田製作所 発光素子の設計方法
US6590336B1 (en) 1999-08-31 2003-07-08 Murata Manufacturing Co., Ltd. Light emitting device having a polar plane piezoelectric film and manufacture thereof
JP3944341B2 (ja) 2000-03-28 2007-07-11 株式会社東芝 酸化物エピタキシャル歪格子膜の製造法
JP5140935B2 (ja) 2006-03-28 2013-02-13 富士通セミコンダクター株式会社 マグネトロンスパッタ成膜装置、及び半導体装置の製造方法
JP2008047763A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
EP2056339B1 (en) 2006-08-18 2020-04-15 Toyoda Gosei Co., Ltd. Method for manufacturing group iii nitride compound semiconductor light-emitting device
JP2008109084A (ja) 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
WO2009096270A1 (ja) 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
US9136569B2 (en) 2008-05-21 2015-09-15 Applied Materials, Inc. Microwave rapid thermal processing of electrochemical devices
US8568571B2 (en) * 2008-05-21 2013-10-29 Applied Materials, Inc. Thin film batteries and methods for manufacturing same
EP2290678A1 (en) * 2008-06-20 2011-03-02 Canon Anelva Corporation Vacuum processing apparatus, vacuum processing method, and electronic device manufacturing method
KR20110045056A (ko) * 2008-09-16 2011-05-03 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
JP5648289B2 (ja) 2010-01-14 2015-01-07 豊田合成株式会社 スパッタリング装置および半導体発光素子の製造方法
JP5444460B2 (ja) 2010-04-30 2014-03-19 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
WO2012090422A1 (ja) 2010-12-27 2012-07-05 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
DE112012004463T5 (de) 2011-10-28 2014-07-24 Canon Anelva Corporation Schichtbildungsverfahren, vakuumverarbeitungsvorrichtung, herstellungsverfahren eines lichtemittierenden halbleiterelements, lichtemittierendes halbleiterelement und beleuchtungseinrichtung
JP2013165242A (ja) * 2012-02-13 2013-08-22 National Institute For Materials Science 表面極性を制御した酸化亜鉛膜の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214162B1 (en) * 1996-09-27 2001-04-10 Tokyo Electron Limited Plasma processing apparatus
CN101506946A (zh) * 2006-08-18 2009-08-12 昭和电工株式会社 Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯

Also Published As

Publication number Publication date
US9379279B2 (en) 2016-06-28
DE112013003237T5 (de) 2015-03-19
KR101650353B1 (ko) 2016-08-23
DE112013003237B4 (de) 2023-06-29
TWI517435B (zh) 2016-01-11
KR20150023788A (ko) 2015-03-05
US20150102371A1 (en) 2015-04-16
TW201417335A (zh) 2014-05-01
CN104603913A (zh) 2015-05-06
WO2014002465A1 (ja) 2014-01-03
JPWO2014002465A1 (ja) 2016-05-30
JP5886426B2 (ja) 2016-03-16

Similar Documents

Publication Publication Date Title
CN104603913B (zh) 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
US10844470B2 (en) Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
CN102959140B (zh) 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
KR101799330B1 (ko) 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치
US9309606B2 (en) Film forming method, vacuum processing apparatus, semiconductor light emitting element manufacturing method, semiconductor light emitting element, and illuminating device
US11035034B2 (en) Film formation method, vacuum processing apparatus, method of manufacturing semiconductor light emitting element, semiconductor light emitting element, method of manufacturing semiconductor electronic element, semiconductor electronic element, and illuminating apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant