JP3944341B2 - 酸化物エピタキシャル歪格子膜の製造法 - Google Patents

酸化物エピタキシャル歪格子膜の製造法 Download PDF

Info

Publication number
JP3944341B2
JP3944341B2 JP2000089191A JP2000089191A JP3944341B2 JP 3944341 B2 JP3944341 B2 JP 3944341B2 JP 2000089191 A JP2000089191 A JP 2000089191A JP 2000089191 A JP2000089191 A JP 2000089191A JP 3944341 B2 JP3944341 B2 JP 3944341B2
Authority
JP
Japan
Prior art keywords
substrate
film
strained lattice
lattice film
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000089191A
Other languages
English (en)
Other versions
JP2001270795A5 (ja
JP2001270795A (ja
Inventor
隆 川久保
本 恭 章 安
瀬 直 子 梁
部 和 秀 阿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000089191A priority Critical patent/JP3944341B2/ja
Priority to US09/795,479 priority patent/US6533906B2/en
Priority to KR10-2001-0014555A priority patent/KR100431908B1/ko
Publication of JP2001270795A publication Critical patent/JP2001270795A/ja
Publication of JP2001270795A5 publication Critical patent/JP2001270795A5/ja
Application granted granted Critical
Publication of JP3944341B2 publication Critical patent/JP3944341B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0068—Reactive sputtering characterised by means for confinement of gases or sputtered material, e.g. screens, baffles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/088—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/32—Titanates; Germanates; Molybdates; Tungstates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Description

【０００１】
[発明の目的]
【発明の属する技術分野】
本発明は、酸化物エピタキシャル歪格子膜の製造法に係り、特にペロブスカイト型結晶構造などを有する誘電性材料からなるエピタキシャル誘電体膜を用いた酸化物誘電体素子の製造法に関するものである。
【０００２】
【従来の技術】
最近、記憶媒体として強誘電体薄膜を用いた言引意装置(強誘電体メモリ)の開発が行われており、一部にはすでに実用化されてきている。強誘電体メモリは不揮発性であり、電源を落とした後も記憶内容が失われず、しかも膜厚が充分薄い場合には自発分極の反転が速く、DRAM並みに高速の書き込み、および読み出しが可能であるなどの特徴を持つ。また、１ビットのメモリセルを一つのトランジスタと一つの強誘電体キャパシタで作成することができるため、大容量化にも適している。
【０００３】
強誘電体メモリに適した強誘電体薄膜には、残留分極が大きいこと、残留分極の温度依存性が小さいこと、残留分極の長時間保持が可能であること(リテンション)、およびその他の特性が必要である。
【０００４】
現在強誘電体材料としては、主としてジルコン酸チタン酸鉛(PZT)が用いられているが、キュリー温度の高さ(300℃以上)や自発分極の大きさにもかかわらず、主成分であるPbの拡散および蒸発が比較的低い温度(例えば500℃)で起こりやすいなどのために、微細化には対応しにくいといわれている。
【０００５】
これに対して本発明者らは、基板としてチタン酸ストロンチウム(SrTiO3、以下STOということがある)単結晶を下部電極として例えばルテニウム酸ストロンチウム(SrRuO3、以下SROということがある)を、さらに誘電体としてSROよりやや大きな格子定数を持つもの、例えばチタン酸バリウムストロンチウム(BaxSr1-xTiO3、以下BSTということがある)を選択し、かつまたRFマグネトロン・スパッタ法という成膜過程でミスフイット転位が比較的入りにくい成膜方法を採用して全てエピタキシャル成長させることにより、膜厚200nm以上の比較的厚い膜厚をもつ薄膜においても、エピタキシャル効果によりBSTを歪格子とすることにより、BSTのｃ軸長を人工的に制御できることを見出した(特許公報第2878986号参照)。その結果、Baリッチ組成ののBSTを使用することによって、強誘電キュリー温度を高温側にシフトさせ、室温領域で大きな残留分極を示し、かつ85℃程度まで温度を上げても十分大きな残留分極を保持できる、強誘電体メモリ(以下、FRAMということがある)として非常に好ましい強誘電体薄膜が実現可能であることを確認している。このエピタキシャル成長させた強誘電体薄膜を使用した薄膜キャパシタ用いて、FRAMを構成することができ、実用化が期待される。
【０００６】
しかしながら、本発明者がエピタキシャル歪格子強誘電体膜の成膜方法について種々検討した結果、結晶性が良く、強誘電特性の良いエピタキシャル強誘電体膜を大面積に均一に作成するには非常な困難があることが判明した。
【０００７】
[従来例１]
図１は従来から良く知られている、平行平板型のRFスパッタ装置のレイアウト図である。101は基板ホルダー、102は基板、および103はカソードである。カソード103はターゲット105、バッキングプレート106、磁石107、およびヨーク108から形成されている。磁石107により磁力線109で示されるような磁場が発生している。このような装置を用いて、強誘電体用のターゲットとしてBaTiO3セラミックを、上または下電極用のターゲットとしてSrTiO3セラミックを使用し、基板102として単結晶SrTiO3基板を使用し、基板温度を600℃に保持し、ArとO2とを、その比率が4:1の割合となるように供給して全圧0.25Paとし、SrTiO3基板上にSrRuO3下部電極、BaTiO3強誘電体膜、SrRuO3上部電極の順でそれぞれ30nm、40nm、および30nmの厚さに成膜した。ターゲットに供給したRF電力はすべて300Wであった。その結果成膜されたBaTiO3強誘電体膜の格子定数を測定し、ｃ軸長と基板位置との関係を整理すると図２に示す通りであった。基板位置については、図１に示した、エロージョン領域104と呼ばれる、主としてスパッタされるターゲットの領域からの角度θを示した。図２に示したように、エロージョン領域に対向した基板位置、即ちθが０度に近い位置、においては、エピタキシャル成長が生じず、ｃ軸値が測定できなかった。一方、エロージョン領域に対向した位置から離れる、すなわちθが約15度以上になると、エピタキシャル成長するようになるとともに、ｃ軸値がバルクの本来のｃ軸値より増大する。すなわち、基板との間の格子不整合が結晶欠陥により緩和せずに保たれ、歪格子が形成されるようになる。図に示す様にエロージョン領域からの角度θが約20度の近傍でｃ軸が最大値を示すとともに、非常に強い強誘電性が観測された。
【０００８】
このように、通常の平行平板型のRFスパッタ装置を使用すると、エロージョン領域に対向した部分では結晶性が損なわれ、エロージョン領域に対向した位置からある程度離れた領域、すなわちオフセット領域、でのみ結晶性が向上して歪格子が作成される。従って良好な強誘電特性を持った強誘電体キャパシタを基板面内均一に作成することは、このような従来の装置だけでは不可能である。
【０００９】
このような現象は、酸化物のスパッタ時に生じる、酸素負イオンの損傷効果として知られている(例えば、D. J. Kester and R. Messier; J. Vac. Sci. Technol., A4-3(1986), 496 あるいは K. Tominaga, N. Ueshiba, Y.Shintani and O. Tada; Jap. J. Appl. Phys., 20-3(1981), 519参照)。その模式図は図３に示す通りである。ターゲット301にRF電力306を供給すると、ターゲットはプラズマ電位に対して負に帯電し、プラズマシース部に強い電界307が生じる。プラズマ303中のArの正イオン304はこのプラズマシース部の電界307により加速されてターゲット301表面に衝突し、ターゲットの構成原子をスパッタ現象によりたたき出すことによって、ターゲットに対向して置かれた基板302上に堆積させることができる。しかしながら、ターゲットがBaTiO3のような酸化物で構成されている場合、スパッタされた酸素が負イオン305になりやすく、この酸素イオンが負に帯電しているためにプラズマシース部の電界307によってターゲットとは逆方向の基板方向に加速され、逆に基板面をスパッタしたり、基板に堆積した結晶を損傷するといわれている。このような酸素負イオンはターゲットに対して垂直方向に加速されるため、エロージョン領域の対向部に強いダメージを与える。一方ターゲットからスパッタされた粒子は比較的広い範囲に散乱するため、エロージョン対向部から離れた領域では結晶性の良い強誘電体膜が堆積するものと考えられる。
【００１０】
このような酸化物のスパッタに伴う酸素負イオンによる損傷を防止する方法として、大別して２種類の方法がとられている。従来考えられているそれらの方法を説明すると以下の通りである。
【００１１】
[従来例２]
その第一の方法は、スパッタガス圧を増加させる方法である。この方法は、ガス圧を増加させることにより、電界により加速された酸素負イオンをガスと衝突および散乱させてその運動エネルギを成膜した結晶に損傷を与える閾値以下にしようとするものである。
【００１２】
発明者らは、上記の[従来例１]と全く同じ装置および材料を使用して、スパッタガス圧のみを増加させた実験を行なった。その結果成膜されたBaTiO3強誘電体膜の格子定数を測定し、各ガス圧についてｃ軸長と基板位置の関係を整理すると図４に示す通りであった。0.25Paからガス圧を増加していくと、徐々にエピタキシャル成長する領域が拡大するとともに、ｃ軸長のピークを取る位置がエロージョン領域に近づき、10Paではエロージョン領域の直上部で最大値を示す。さらにガス圧を増加させて25Paにすると、全域でエピタキシャル成長は生じるが、ｃ軸の伸びはほとんどみられなくなる。
【００１３】
このように、ガス圧を増加することによって、酸素負イオンの損傷効果を防止できるようになり、全域でエピタキシャル成長が可能になることで一定の効果が見られる。しかしながら、ガス圧を最適化したとしてもｃ軸長にかなりの分布が見られ、エロージョン領域に対向した位置から特定の距離の位置で最大値をとり、その位置から離れるに従いｃ軸値は減少するという特徴は失われない。また強誘電特性を測定すると、ｃ軸値の変化以上に特性が変化する。したがってある程度の効果はあるが、大面積の半導体基板の上に均一に強誘電体メモリを製造する場合などでは特性がばらつき、仕様が満たされないという問題点を生じる。
【００１４】
[従来例３]
酸素負イオンによる損傷を防止するための、従来とられていた第二の方法は、酸素負イオンが放射されるターゲット表面の垂直上方を避けて基板を配置するオフアクシススパッタ法である。この方法は、基板をターゲットの側方に配置し、ターゲットから斜め方向に放射されるスパッタ粒子のみを堆積させようというものである。
【００１５】
オフアクシススパッタ装置の一例は図５に示す通りである。２個のターゲット503が相対して設置してあり、２個のターゲットの中央にターゲット面から90度傾けて基板502が設置してある。基板502は基板ホルダー501に固定されており、またターゲット503は、バッキングプレート504および磁石505とともにカソードを形成している。この装置を使用した他は、上記の[従来例１]と同様の条件により実験を行なった。その結果成膜されたBaTiO3強誘電体膜の格子定数を測定し、ｃ軸長と基板位置との関係を整理すると図６に示す通りであった。この図より、図５に記載された装置を使用した場合、基板位置に依存せずに全てエピタキシャル成長を生じることがわかった。ただし、得られた膜のｃ軸の伸びはわずかであり、歪格子が形成されずに界面で歪が緩和した構造を生じていると考えられる。このように、ターゲットと基板をオフアクシスの位置に配置することによって、酸素負イオンの損傷効果を防止できるようになり、全域でエピタキシャル成長が可能になることで一定の効果が見られるが、十分なｃ軸長が得られず、すなわち歪格子が充分に形成されないという問題がある。
【００１６】
【発明が解決しようとする課題】
酸化物のエピタキシャル歪格子を作成するに際して、一般に行われている平行平板型RFスパッタ法では、ターゲットのエロージョン領域の対向部に酸素負イオンによる著しい損傷が生じるため、良好な歪格子が作成できない。また、酸素負イオンによる損傷を防止するため、平行平板型RFスパッタ装置に高ガス圧雰囲気を導入したり、オフアクシス型スパッタ装置を使用した場合は、基板全面でエピタキシャル成長させることができるが、歪格子という観点からみると、基板全面で均一に歪を導入することができず、界面で緩和した構造になることを避けることができない。
【００１７】
本発明は、上記の諸点を解決するためになされたものであり、酸化物の歪格子を基板全面で均一に作成し、特にBaTiO3などの強誘電体の歪格子を基板全面に均一に作成し、良好な強誘電体キャパシタとして半導体メモリなどへの利用を可能にするためになされたものである。
【００１８】
[発明の構成]
【課題を解決するための手段】
上記目的を達成するために、本発明者らは従来例を繰り返し検討し、従来なされてないいくつかの試みを行なった結果、以下の知見を初めて発見した。
【００１９】
すなわち、良好な酸化物の歪格子をスパッタ法で形成させるためには、単に酸素負イオンによる損傷を防止するだけでは充分でなく、同時に歪格子の形成には必要なエネルギを持ちながら、損傷粒子よりも小さなエネルギを持つ、粒子の照射が必須であることを見出した。
【００２０】
また、上述した[従来例２]に対して、ガス圧を増加していくことにより、損傷を生じる高いエネルギを持つ粒子が入射する基板領域がエロージョン領域の直上へと移動して行き、その外側では適度に散乱されて歪格子の成長に必要なエネルギを持つ粒子が多く入射する基板領域が存在する。このために、ｃ軸が良く伸びた酸化物歪格子が、ガス圧に応じて特定の基板領域に現れるということを見出した。
【００２１】
この新しく得られた知見に基づき、発明者らは以下に示すような、酸化物のエピタキシャル歪格子を大面積基板上に均一に形成させることができる方法を見出した。
【００２２】
すなわち、本発明の酸化物のエピタキシャル歪格子膜の製造法は、
スパッタ法によりターゲットから膜成分の少なくとも一部を基板に蒸着させて、基板上にエピタキシャル歪格子膜を製造する方法であって、
（１）酸素負イオンによる歪格子膜の損傷を防止し、かつ
（２）基板にRF電圧を印加して基板のDCバイアス電位を+5V以下-30V以上に保持しながらエピタキシャル歪格子膜を形成させる
ことを特徴とするものである。
【００２３】
また、本発明の第一の態様による酸化物のエピタキシャル歪格子膜の製造法は、
スパッタ法によりターゲットから膜成分の少なくとも一部を基板に蒸着させて、基板上にエピタキシャル歪格子膜を製造する方法であって、
（１）基板と対向して設置された複数のターゲットと、
ターゲット表面の垂直上方に配置され、ターゲットに対して相対的に位置が固定されている遮蔽板とを有し、
複数のターゲットおよび遮蔽板全体と、基板とを相対的に回転させる機構を有するスパッタ装置を使用し、
（２）基板にRF電圧を印加して基板ホルダーのDCバイアス電位を+5V以下-30V以上に保持しながらスパッタ法によりエピタキシャル歪格子膜を形成させる
こと、を特徴とするものである。
【００２４】
また、本発明の第二の態様による酸化物のエピタキシャル歪格子膜の製造法は、
スパッタ法によりターゲットから膜成分の少なくとも一部を基板に蒸着させて、基板上にエピタキシャル歪格子膜を製造する方法であって、
（１）ターゲット面を垂直上方に延長した領域に基板面が位置しないオフセットないしはオフアクシス・スパッタ装置を使用し、
（２）基板ホルダーにRF電圧を印加して基板ホルダーのDCバイアス電位を+5V以下-30V以上に保持しながら、スパッタ法によりエピタキシャル歪格子膜を形成させる
ことを特徴とするものである。
【００２５】
さらに、本発明の第三の態様による酸化物のエピタキシャル歪格子膜の製造法は、
スパッタ法によりターゲットから膜成分の少なくとも一部を基板に蒸着させて、基板上にエピタキシャル歪格子膜を製造する方法であって、
（１）基板とターゲットを対向させた平行平板型スパッタ装置を使用し、
成膜時のガス圧力がＰ(Pa)であり、基板とターゲットの距離がＬ(mm)であるときに、ＰとＬとの積が500以上となるように保持し、かつ
（２）基板ホルダーにRF電圧を印加して基板ホルダーのDCバイアス成分を+5V以下-30V以上に保持しながら、スパッタ法によりエピタキシャル歪格子膜を形成させる
ことを特徴とするものである。
【００２６】
本発明の酸化物のエピタキシャル歪格子膜の製造法は、(1)酸素負イオンによる損傷を防止する手段(あるいは酸素負イオン損傷が生じない成膜手段)、および(2)歪格子の形成に必要なエネルギを有する粒子を照射する手段、を同時に使用して酸化物のエピタキシャル歪格子を成膜する点に特長がある。
【００２７】
(1)の酸素負イオンによる損傷を防止する手段として、本発明の第一の方法においては、マルチターゲットを使用し、かつターゲット面の垂直上方に遮蔽板を設けることによって高速の酸素負イオンが基板面に衝突することを防止しながら、斜め方向にスパッタされた成分によって成膜を行なう。したがって、遮蔽板はターゲットのエロージョン領域と同一の平面形状を有するか、それよりも面積が大きいことが望ましい。例えばターゲット面（エロージョン領域）が円形平面である場合、ターゲット面の半径に等しいか、それよりも大きな半径を有する遮蔽板を、同心円となるように配置することが好ましい。また、ターゲット面は必ずしも平面である必要はなく、曲面であってもよい。この場合、ターゲット面のすべての点に対して、その接平面の垂直方向上方に遮蔽板が存在するように遮蔽板が決定されることが好ましい。
【００２８】
また、本発明の第二の方法においては、ターゲット面と基板面を傾けたオフアクシス配置、ないしはターゲット面と基板面が相対しているが平行にずらしたオフセット配置にすることにより、ターゲット面の垂直上方に基板が位置しないようにして酸素負イオンの照射を防止している。
【００２９】
また、本発明の第三の方法においては、平行平板型スパッタ装置を使用しながら、成膜雰囲気のガス圧Ｐ(Pa)、およびターゲットと基板との距離Ｌ(mm)の積を一定以上に保つことによって、エネルギの大きい、すなわち速度の速い酸素負イオンを散乱させて、酸素負イオンによる膜の損傷を防いでいる。ＰとＬとの距離は通常500以上であり、1000以上であることが好ましい。
【００３０】
(2)の歪格子の形成に必要な低速粒子を照射する手段として、本発明の方法はいずれも基板ホルダーにRF電力を印加し、DCバイアス成分を+5V以下-30V、好ましくは+5V以下-20V以上、に制御することによって、プラズマ電位(+10V〜+20V)と基板電位との差でプラズマ中のArなどの正イオンを基板に照射する。
【００３１】
なお、従来から基板にバイアスを印加することによって、一般的に膜質が向上することが知られているが、その効果として知られているものは、基板を逆スパッタすることによってコンタミの影響を低減する効果や、表面の原子のマイグレーションを促進して成膜温度を低下させたり、表面の平坦性を向上させる効果である。本発明で初めて見出された、歪格子を形成させる効果はこれまでに全く知られておらず、歪格子膜の製造法に適用した例も従来見あたらない。
【００３２】
さらに付言すれば、従来から歪格子ないし歪超格子と呼ばれて作成されている結晶は、SiとSi/Ge結晶の間の格子ミスマッチを利用したもの、あるいはGaAsと(Ga, A1)Asなどの化合物半導体の例が大部分で、いずれも分子線エピタキシャル生長(MBE)などの蒸着法や、金属・有機化学気相成長(MOCVD)などの方法で作成され、堆積粒子の運動エネルギはいずれも0.1eV以下のいわば静的な成膜法である。数eV以上の運動エネルギを持つ粒子はむしろ歪格子を壊す悪影響があると考えられている。
【００３３】
なお、本発明の方法のいずれにおいても、基板付近のプラズマの密度を増大させるために、基板付近に永久磁石ないし電磁石により磁場を印加することも可能である。
【００３４】
また、ターゲットに印加するRF周波数と、基板ホルダーに印加するRF周波数を変えることにより、相互干渉をなくして制御性を高めることができる。
【００３５】
また、基板ホルダーに直接RF電源を接続してRF電力を印加する代わりに、基板ホルダーにコイルとコンデンサからなるマッチング回路を接続し、他の電極に加えたRF電力、例えばターゲットに加えたRF電力、からの誘導により励起されたRF電力を使用して基板ターゲットのDCバイアス成分を制御する方法をとることも可能である。
【００３６】
なお、念の為に補足するが、基板ホルダーにRF電力を供給せずに、単にアースに落とすだけでは、絶縁物基板の表面を0Vに制御することはできない。導電体である基板ホルダー自身は0Vであるが、絶縁体である基板ないしは膜表面は基板ホルダーとは導通がなく、同じ電位にならないためである。RF電力を印加することによって、初めてプラズマ中の正または負の電荷を持つ粒子との相互作用を制御することが可能になる。すなわち、あるRF電力を印加したときに、基板表面(＝基板ホルダー表面)に入射する正電荷と負電荷が同じになる電位に基板表面は保持される。従って、RF電力やRF周波数を制御することにより、絶縁物である基板表面の電位を制御することが可能になる。
【００３７】
また、本発明の方法のいずれにおいても、基板を加熱または保温しながら成膜を行うことが好ましい。加熱して保持される温度は成膜条件などによって異なるが、好ましくは350℃以上、より好ましくは450℃以上、である。その加熱または保温手段として、基板の裏面にランプヒータなどを設置することが可能である。
【００３８】
なお、本発明の方法は、エピタキシャル歪格子膜のエピタキシャル成長後のｃ軸長Ceと、このCeと対応する、非歪格子構造を有する酸化物の正方晶ｃ軸長あるいは立方晶ａ軸長C0とが、
Ce/CO≧1.01
の関係を満足するような、大きく歪んだエピタキシャル歪格子膜の製造に特に適する。さらには、Ce/CO≧1.02の関係を満足する場合により好ましく適用される。
【００３９】
また、本発明の方法は、前記酸化物のエピタキシャル歪格子膜が、ペロブスカイト構造ないしは層状ペロブスカイト構造のエピタキシャル歪格子膜である場合に特に適する。
【００４０】
また、本発明の方法は、前記酸化物のエピタキシャル歪格子膜が、(Ba, Sr, Ca)TiO3を主成分とするペロブスカイト構造の強誘電体膜である場合に特に適する。
【００４１】
また、本発明の酸化物歪格子膜の製造法は強誘電体薄膜キャパシタの作成だけでなく、磁気抵抗素子などに用いられる酸化物薄膜の作成においてもきわめて有効である。導電性酸化物磁性体のうち、たとえばA2BB'O6(Aは希土類、アルカリ土類から選ばれた少なくとも一種、B、およびB'はそれぞれ独立に遷移金属から選ばれた少なくとも一種を示す)の組成を有するいわゆる複合ペロブスカイト導電性酸化物磁性体は、高いスピン偏極率を有し、かつ室温以上の磁気転移点を示すことから、高い感度を持つ次世代GMRやTMRなどの磁気抵抗素子材料として期待できる。発明者らはこの複合ペロブスカイト酸化物磁性体に基板との格子ミスマッチを利用した格子変形を与えることにより、これらの物質のBおよびB'の軌道間の混成を制御し、より高い磁気転移温度を得たり、また通常のバルクでは導電性やフェリ磁性を示さない物質でも導電性と高い磁気転移温度が得られることを見出した(特願平10-349839号明細書参照)。これらの導電性酸化物磁性体膜において適当な格子変形を得るためには、その成膜条件を適切に選択することが必要であるが、本発明の方法を用いれば、格子緩和がなく高い結晶性を有する膜を容易に得ることができ、膜厚によらず優れた磁気抵抗変化率を有する磁気抵抗素子を作成することが可能になる。
【００４２】
【実施例】
以下、本発明を実施例によって詳細に説明する。
実施例１および比較例１
本発明の第１の態様による方法に使用するスパッタ装置の構成図の例は図７に示す通りである。(a)は全体の鳥廠図、(b)は平面図、(c)は立面図である。
図７(a)および(b)に示すように、基板ホルダー705に取り付けられた200mm径のSi基板706に相対して、50mφのサイズの円盤状ターゲット703を取り付けたRFマグネトロンタイプのカソード702を、正三角形状に19個設置した。各ターゲット703の垂直上方には50mφのサイズの円形の遮蔽板704を取り付けた。これらの遮蔽板は、支持棒（図示せず）により相互に固定されている。19個のカソードはベースプレート701に直接、相互に連結された遮蔽板704は支柱（図示せず）を介してべースプレート701に取付けられており、ベースプレート701がカソード702および遮蔽板704と共に、基板706に対して回転する構造になっている。このときの回転の中心軸は、どのカソードの中心軸とも一致しない偏芯位置として均一な成膜が可能なように配慮した。また、遮蔽板を接続する支持棒により、ターゲットからみて、基板ホルダーに影となる部分ができるが、ベースプレートが相対的に回転するために成膜される膜の均一性は損なわれない。ここで、基板ホルダーにはRF電源707が接続された構造になっている。
【００４３】
上記の装置を使用して、強誘電体用のターゲットとしてBaTiO3セラミックを、上または下電極用のターゲットとしてSrRuO3セラミックを使用し、基板として単結晶SrTiO3基板を使用し、基板温度を600℃に保持し、ArとO2とを、その比率が4:1の割合いなるように供給して全圧0.25Paとし、SrTiO3基板上にSrRuO3下部電極、BaTiO3誘電体膜、SrRuO3上部電極の順でそれぞれ30nm、40nm、30nmの厚さに成膜した。各ターゲットに供給したRF電力はすべて13.56MHzで100Wであった。またBaTiO3誘電体膜の成膜時には、基板ホルダーに13.56MHzのRF電力を印加し、電力量を制御することによって基板ホルダーの電位を+5Vから-30Vの間に保持した。なお、比較例１として、基板ホルダーにRF電力を印加せずにフローティングの状態にしての成膜を行なった。このときの基板ホルダーのフローティングの電位は+15Vであった。
【００４４】
実施例１および比較例１において成膜されたBaTiO3強誘電体膜のＸ線回折による結晶性の解析を行なった結果、基板位置によらず均一な結晶性が得られた。また、測定されたｃ軸長をまとめると図８に示す通りであった。
【００４５】
まず比較例１として、基板ホルダーにRF電力を供給せずにフローティング状態で成膜を行なったものは、エピタキシャル成長が生じていたが、ｃ軸値は0.404nm程度であり、バルクのｃ軸値の0.4029mmとほとんど変らない、歪が緩和したエピタキシャル膜であることが判明した。またキャパシタ形状に加工して誘電特性を測定したところ、常誘電特性を示し、強誘電体に特有のヒステリシスが測定されなかった。
【００４６】
一方、基板ホルダーに+5Vから-30VのDCバイアス成分を加えて成膜した試料では、基板面に垂直なｃ軸のみが存在するエピタキシャル膜が形成されており、しかもｃ軸値は印加電圧に応じて0.412〜0.423nmを示し、バルクのｃ軸値の0.4029nmより2％以上伸びた歪格子が形成されていることが確認された。特に+5Vから-20Vの範囲のDCバイアス成分の印加が有効であった。またキャパシタ形状に加工して誘電特性を測定した所、全て強誘電性に基づくヒステリシスが観測され、−5V印加したものでは残留分極値 2Pr = 72μC/cm2、抗電圧0.7Vの非常に優れた強誘電特性が観測された。
【００４７】
なお、図７の装置において、パーティクルによる基板、またはカソードなどの汚染を防ぐために、装置を横向きに、すなわちベースプレートの回転軸を水平にすることが好ましい。
【００４８】
比較例２
上述した実施例１に対して、遮蔽板、支持棒および支柱を省略した構造のスパッタ装置を使用した他は、実施例１と全く同様の方法により成膜を行なった。その結果成膜されたBaTiO3強誘電体膜のＸ線回折による結晶性の解析を行なった結果、基板のどの位置においてもエピタキシャル成長が生じず、ｃ軸値の測定ができなかった。また、キャパシタ形状に加工して誘電特性を測定した所、リークが多く強誘電特性の測定もできなかった。
【００４９】
実施例２
本発明の第二の態様による第一の方法に使用するオフアクシス・スパッタ装置の例の構成図は図９に示す通りである。(a)は全体の平面図、(b)は立面図、(c)は１枚のカソードの内部構造を示す図である。
図９(a)および(b)に示すように、基板ホルダー705に取り付けられた150mm径のSi基板706に相対して、両側に２枚の200×50×5mmのサイズのターゲット703を取り付けたバッキングプレート901からなるカソードを、50mmピッチで５枚設置した。
【００５０】
図９(c)からわかるように、バッキングプレート901内部には、30×60×3mmのサイズのネオジウム−鉄−ボロン系永久磁石902がそれぞれ６枚内蔵されており、磁化の方向はターゲット面および基板面に平行で、隣り合う磁石の磁化の向きが逆となるように設定し、図中に示すように磁力線903がカソード近傍で閉じた磁場を形成するようにした。また、バッキングプレート内には、永久磁石全体をカソードの長手方向に往復運動させる磁石移動機構904が内蔵されている。
【００５１】
上記の装置を使用して、強誘電体用のターゲットとしてBaTiO3セラミックを、上または下電極用のターゲットとしてSrRuO3セラミックを使用し、基板として単結晶SrTiO3基板を使用し、基板温度を600℃に保持し、ArとO2とをその比率が4:1の割合となるように供給して全圧0.25Paとし、SrTiO3基板上にSrRuO3下部電極、BaTiO3誘電体膜、SrRuO3上部電極の順でそれぞれ30nm、40nm、30nmの厚さに成膜した。各ターゲットに供給したRF電力はすべて13.56MHzで100Wであった。またBaTiO3誘電体膜の成膜時には、基板ホルダーに13.56MHzのRF電力を印加し、電力量を制御することによって基板ホルダーの電位を-5Vに保持した。
【００５２】
成膜されたBaTiO3強誘電体膜のＸ線回折による結晶性の解析を行なった結果、基板面に垂直なｃ軸のみが存在するエピタキシャル膜が形成されており、ｃ軸値は基板のどの部分でもほぼ一定の0.422nmを示し、バルクのｃ軸値の0.4029nmより約５％伸びた歪格子が形成されていることが確認された。またキャパシタ形状に加工して誘電特性を測定した所、残留分極値 2Pr = 68mC/cm2、抗電圧0.6Vの非常に優れた強誘電ヒステリシス曲線が観測された。
【００５３】
実施例３
本発明の第二の態様による第二の方法に使用するオフアクシス・スパッタ装置の例の構成図は図１０に示す通りである。(a)は全体の見取り図、(b)は１本のカソードの内部構造を示す図である。ただし、冷却装置などは省略してある。この実施例は、円筒状のカソードの軸と基板の軸を平行に配置し、基板面とターゲット面が常に垂直になるオフアクシス型である。
【００５４】
図１０(a)に示すように、150mm径のSi基板706に相対して、外径26mm長さ100mmの寸法のターゲット703を備えたカソード702を、50mmピッチで正三角形状に19本設置した。
【００５５】
図１０(b)からわかるように、バッキングプレート内部には、外径15mm長さ18mmの寸法のネオジウム−鉄−ボロン系永久磁石902が５個内蔵されており、磁化の方向はカソード軸に平行で、隣り合う磁石の磁化の向きを逆になるように設定し、図中に示すように、磁力線903がカソード近傍で閉じた磁場を形成するようにした。また、バッキングプレート内には、永久磁石全体をカソードの長手方向に往復運動させる磁石移動機構904が内蔵されている。
【００５６】
上記の装置を使用して、強誘電体用のターゲットとしてBaTiO3セラミックを、上または下電極用のターゲットとしてSrRuO3セラミックを使用し、基板として単結晶SrTiO3基板を使用し、基板温度を600℃に保持し、ArとO2の比率を4:1の割合で供給して全圧0.25Paとし、SrTiO3基板上にSrRuO3下部電極、BaTiO3誘電体膜、SrRuO3上部電極の順でそれぞれ30nm、40nm、30nmの厚さに成膜した。各ターゲットに供給したRF電力はすべて13.56MHzで30Wである。またBaTiO3誘電体膜の成膜時には、基板ホルダーに13.56MHzのRF電力を印加し、電力量を制御することによって基板ホルダーの電位を-5Vに保持した。
【００５７】
成膜されたBaTiO3強誘電体膜のＸ線回折による結晶性の解析を行なった結果、基板面に垂直なｃ軸のみが存在するエピタキシャル膜が形成されており、ｃ軸値は基板のどの部分でもほぼ一定の0、420mを示し、バルクのｃ軸値の0.4029mmより約4.5％伸びた歪格子が形成されていることが確認された。またキャパシタ形状に加工して誘電特性を測定した所、残留分極値 2Pr = 69μC/cm2、抗電圧0.6Vの非常に優れた強誘電ヒステリシス曲線が観測された。
【００５８】
実施例４
本発明の第三の態様による実施例の成膜方法には、従来例１の項で述べた、図１に示すような一般的な平行平板型RFスパッタ装置を使用することができる。本例は成膜時のガス圧力を約２桁上昇させるとともに、適切な基板バイアスを加えて成膜した例を示すものである。
【００５９】
図１に示した装置を使用して、強誘電体用のターゲットとしてBaTiO3セラミックを、上または下電極用のターゲットとしてSrRuO3セラミックを使用し、基板として単結晶SrTiO3基板を使用し、基板温度を600℃に保持し、ArとO2とをその比率が4:1の割合になるように供給して、SrTiO3基板上にSrRuO3下部電極、BaTiO3誘電体膜、SrRuO3上部電極の順でそれぞれ30nm、40nm、30nmの厚さに成膜した。ただし、SrTiO3下部電極および上部電極の成膜時には全圧を１Pa、BaTiO3誘電体膜の成膜時には全圧を20Paとし、従来例の0.25Paより高く設定した。ターゲットと基板との距離Ｌを100mmとした結果、全圧ＰとＬとの積は2000となった。各ターゲットに供給したRF電力はすべて13.56MHzで100Wである。またBaTiO3誘電体膜の成膜時には、基板ホルダーに13.56MHzのRF電力を印加し、電力量を制御することによって基板ホルダーの電位を-5Vに保持した。その結果成膜されたBaTiO3強誘電体膜のＸ線回折による結晶性の解析を行なった結果、基板面に垂直なｃ軸のみが存在するエピタキシャル膜が形成されており、ｃ軸値は基板のどの部分でもほぼ一定の0.421mmを示し、バルクのｃ軸値の0.4029mmより約4.6％伸びた歪格子が形成されていることが確認された。またキャパシタ形状に加工して誘電特性を測定した所、残留分極値 2Pr = 83μC/cm2、抗電圧0.9Vの非常に優れた強誘電ヒステリシス曲線が観測された。
【００６０】
実施例５
本例は、本発明を半導体デバイスとしての強誘電体メモリ(FRAM)へ応用した場合の例である。
【００６１】
図１１は、強誘電体メモリセルの工程順模式断面図である。1101は第１導電型半導体基板、1102は素子間分離酸化膜、1103はゲート酸化膜、1104はワード線、1105は単結晶Siエピタキシャル成長層、1106は第２導電型不純物拡散層、1107、1109、1118は絶縁膜、1108はビット線、1112はバリア金属、1113は下部電極、1114は誘電体薄膜、1115は上部電極、1116はドライブ線、1117はヴィアプラグである。
【００６２】
図１１(a)は、メモリセルのトランジスタ部を既知の方法により形成した後、単結晶Si層1105の選択エピタキシャル成長を行い、化学的機械的研磨(CMP)法により平坦化したところである。このとき、ワード線1104の絶縁膜として酸化シリコン膜を用いた。また、Si基板上の電極にRIE工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングの後、そのまま真空中でCVD室に搬送し、１mTorrの圧力のSiH4ガスとドナーとして加えた0.1mTorrのAsH3ガスを使用して750℃で選択エピタキシャル成長を行った。
【００６３】
次に図１１(b)に示すように、単結晶Si層にCMP工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングの後、バリアメタル1112として既知の反応性スパッタ法により600℃で(Ti、A1)N膜を積層させ、引き続き下部電極1113として既知のスパッタ法により600℃でSrRuO3膜を積層し、既知のリソグラフィーおよびRIE法により、同一のマスクを用いて下部電極膜、バリアメタルおよび単結晶Si層のパターニングを行った。単結晶Si層のエッチングを行うときに、酸化膜をエッチング・ストッパとして用いた。
【００６４】
次に１１図(c)に示すように、パターニングした溝内にTEOSを原料ガスとして使用したプラズマCVD法により酸化シリコン絶縁膜1107を埋め込み、下部電極であるSrRuO3層をストッパーとして用いたCMP法により平坦化を行った。
【００６５】
その後、図１１(d)に示すように、まずSrRuO3電極の表面にCMPによって生じた損傷層を逆スパッタによって除去した後、図７に示すスパッタ装置を使用し、基板ホルダーに13.56MHzのRF電力を印加することによって基板ホルダーの電位を-5Vに保持し、600℃でBaTiO3薄膜1114を40nmの厚さに成長させた。その後、キャパシタ誘電体膜上には、上部電極1115としてSrRuO3膜を成膜温度600℃で既知のスパッタ法により形成し、さらにドライブ線1116としてAl電極を室温でスパッタ法により形成後、パターニングを行った。また、既知の方法でヴィアプラグ1117およびビット線1108を作製した。
【００６６】
Ｘ線回折装置により膜方位を測定したところ、(Ti、A1)Nバリア膜、SrRuO3電極膜、BaTiO3誘電体膜すべてが(001)方位にエピタキシャル成長していた。また、形成された強誘電体薄膜キャパシタの誘電特性を測定したところ、残留分極量として 2Pr = 65μC/cm2 と大きな値が得られ、強誘電体キャパシタとして機能し、不揮発性半導体メモリとして動作することが確かめられた。
【００６７】
実施例６および比較例３
本例は磁性体の成膜へ本発明を応用した場合の例である。
導電性酸化物磁性体である複合ペロブスカイトSr2MoFeO6を、図７に示すスパッタ装置を使用し、基板ホルダーに13.56MHzのRF電力を印加することによって基板ホルダーの電位を-5Vに保持し、600℃でSrTiO3基板上に作成し、膜厚20nmの膜を得た（実施例６）。Ｘ線回折によれば、この膜の面内格子定数a=3.91オングストローム、垂直方向格子定数c=4.01オングストロームであり、面内格子定数の緩和はほとんど見られなかった。この膜は高い導電性を示し、SQUID磁化率計による磁気転移点の測定ではキュリー温度170℃が得られた。
【００６８】
一方、同様に図７に示すスパッタ装置を使用し、基板ホルダーにRF電力を印加せずに作成した同様の薄膜(比較例３)では、面内格子定数a=3.95オングストローム、垂直方向格子定数c=3.99オングストロームが得られ、この膜は導電性は示すもののその磁気転移温度は110℃であった。これらの膜を用いてトンネル型磁気抵抗素子を作成し、その磁気抵抗変化率を室温で測定したところ実施例６においては変化率19％が得られたものの、比較例３においては６％にとどまった。
【００６９】
【発明の効果】
以上詳述したように本発明によれば、強誘電体などの酸化物のエピタキシャル歪格子を結晶性良く、大面積基板上に均一に作成することが可能である。
【図面の簡単な説明】
【図１】従来例１の項で説明される平行平板型スパッタ装置の配置図。
【図２】図１の装置で成膜した強誘電体膜のｃ軸値と、ターゲットのエロージョン部からの見込み角度との関係を示す図。
【図３】スパッタ時における酸素負イオンによる基板の損傷を説明するための概念図。
【図４】図１に示された平行平板型スパッタ装置を使用し、高ガス圧雰囲気を用いた従来例２の方法で成膜された強誘電体膜のｃ軸値と、ターゲットのエロージョン部からの見込み角度との関係を示す図。
【図５】従来例３の項で説明されるオフアクシス・スパッタ装置の配置図。
【図６】従来例３で成膜した強誘電体膜のｃ軸値と、装置中心部からの見込み角度との関係を示す図。
【図７】実施例１に使用されたマルチターゲット・スパッタ装置の配置図。
【図８】実施例１と比較例１との方法により成膜された強誘電体膜のｃ軸値を示す図。
【図９】実施例２に使用されたオフアクシス・スパッタ装置の配置図およびカソードの構造図。
【図１０】実施例３に使用されたオフアクシス・スパッタ装置の配置図とカソードの構造図。
【図１１】実施例５において作成された強誘電体メモリセルの模式図。

Claims (11)

  1. スパッタ法によりターゲットから膜成分の少なくとも一部を基板に蒸着させて、基板上に酸化物エピタキシャル歪格子膜を製造する方法であって、
    酸素負イオンによる歪格子膜の損傷を防止し、かつ
    基板にRF電圧を印加して基板のDCバイアス電位を+5V以下-30V以上に保持しながらエピタキシャル歪格子膜を形成させる
    ことを特徴とする、酸化物エピタキシャル歪格子膜の製造法。
  2. スパッタ法によりターゲットから膜成分の少なくとも一部を基板に蒸着させて、基板上に酸化物エピタキシャル歪格子膜を製造する方法であって、
    基板と対向して設置された複数のターゲットと、
    ターゲット表面の垂直上方に配置され、ターゲットに対して相対的に位置が固定されている遮蔽板とを有し、
    複数のターゲットおよび遮蔽板全体と、基板とを相対的に回転させる機構を有するスパッタ装置を使用し、
    基板にRF電圧を印加して基板ホルダーのDCバイアス電位を+5V以下-30V以上に保持しながらスパッタ法によりエピタキシャル歪格子膜を形成させる
    ことを特徴とする、酸化物エピタキシャル歪格子膜の製造法。
  3. スパッタ法によりターゲットから膜成分の少なくとも一部を基板に蒸着させて、基板上に酸化物エピタキシャル歪格子膜を製造する方法であって、
    ターゲット面を垂直上方に延長した領域に基板面が位置しないオフセットないしはオフアクシス・スパッタ装置を使用し、
    基板ホルダーにRF電圧を印加して基板ホルダーのDCバイアス電位を+5V以下-30V以上に保持しながら、スパッタ法によりエピタキシャル歪格子膜を形成させる
    ことを特徴とする、酸化物エピタキシャル歪格子膜の製造法。
  4. スパッタ法によりターゲットから膜成分の少なくとも一部を基板に蒸着させて、基板上に酸化物エピタキシャル歪格子膜を製造する方法であって、
    基板とターゲットを対向させた平行平板型スパッタ装置を使用し、
    成膜時のガス圧力がＰ(Pa)であり、基板とターゲットの距離がＬ(mm)であるときに、ＰとＬとの積が500以上となるように保持し、かつ
    基板ホルダーにRF電圧を印加して基板ホルダーのDCバイアス電位を+5V以下-30V以上に保持しながら、スパッタ法によりエピタキシャル歪格子膜を形成させる
    ことを特徴とする酸化物エピタキシャル歪格子膜の製造法。
  5. 基板の温度を350℃以上に保持しながらエピタキシャル歪格子膜を形成させることを特徴とする、請求項１〜４のいずれか１項に記載の酸化物エピタキシャル歪格子膜の製造法。
  6. エピタキシャル歪格子膜のエピタキシャル成長後のｃ軸長Ceと、このCeと対応する、非歪格子構造を有する酸化物の正方晶ｃ軸長あるいは立方晶a軸長Coとが、下記関係を満足することを特徴とする、請求項１〜５のいずれか１項に記載の酸化物エピタキシャル歪格子膜の製造法。
    Ce/CO≧1.01
  7. 酸化物エピタキシャル歪格子膜が、ペロブスカイト構造および層状ペロブスカイト構造からなる群から選択される構造を有するエピタキシャル歪格子膜であることを特徴とする、請求項６に記載の酸化物エピタキシャル歪格子膜の製造法。
  8. 酸化物エピタキシャル歪格子膜が、(Ba, Sr, Ca)TiO3を主成分とするペロブスカイト構造の強誘電体膜であることを特徴とする、請求項７に記載の酸化物エピタキシャル歪格子膜の製造法。
  9. RF電圧のDCバイアス電位が、+5V以下-20V以上に制御される、請求項１〜８のいずれか１項に記載の酸化物エピタキシャル歪格子膜の製造法。
  10. 基板の近傍に磁場を印加する、請求項１〜９のいずれか１項に記載の酸化物エピタキシャル歪格子膜の製造法。
  11. ターゲットと、基板とにそれぞれ異なった周波数を有するRF電圧を選択する、請求項１〜１０のいずれか１項に記載の酸化物エピタキシャル歪格子膜の製造法。
JP2000089191A 2000-03-28 2000-03-28 酸化物エピタキシャル歪格子膜の製造法 Expired - Fee Related JP3944341B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000089191A JP3944341B2 (ja) 2000-03-28 2000-03-28 酸化物エピタキシャル歪格子膜の製造法
US09/795,479 US6533906B2 (en) 2000-03-28 2001-03-01 Method of manufacturing an oxide epitaxially strained lattice film
KR10-2001-0014555A KR100431908B1 (ko) 2000-03-28 2001-03-21 산화물 에피택셜 스트레인 격자 막을 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000089191A JP3944341B2 (ja) 2000-03-28 2000-03-28 酸化物エピタキシャル歪格子膜の製造法

Publications (3)

Publication Number Publication Date
JP2001270795A JP2001270795A (ja) 2001-10-02
JP2001270795A5 JP2001270795A5 (ja) 2004-12-02
JP3944341B2 true JP3944341B2 (ja) 2007-07-11

Family

ID=18604974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000089191A Expired - Fee Related JP3944341B2 (ja) 2000-03-28 2000-03-28 酸化物エピタキシャル歪格子膜の製造法

Country Status (3)

Country Link
US (1) US6533906B2 (ja)
JP (1) JP3944341B2 (ja)
KR (1) KR100431908B1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3944372B2 (ja) * 2001-09-21 2007-07-11 株式会社東芝 圧電薄膜振動子及びこれを用いた周波数可変共振器
KR20040035108A (ko) * 2002-10-18 2004-04-29 학교법인 포항공과대학교 기능성 박막 형성 방법
US7309616B2 (en) * 2003-03-13 2007-12-18 Unity Semiconductor Corporation Laser annealing of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
US7063984B2 (en) * 2003-03-13 2006-06-20 Unity Semiconductor Corporation Low temperature deposition of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
JP4437290B2 (ja) * 2003-05-14 2010-03-24 シーワイジー技術研究所株式会社 スパッタ装置
US7449738B2 (en) * 2004-10-29 2008-11-11 Wisconsin Alumni Research Foundation Strain-engineered ferroelectric thin films
TW200715570A (en) * 2005-09-07 2007-04-16 Cree Inc Robust transistors with fluorine treatment
US8540852B2 (en) * 2005-09-13 2013-09-24 Canon Anelva Corporation Method and apparatus for manufacturing magnetoresistive devices
JP4142705B2 (ja) * 2006-09-28 2008-09-03 富士フイルム株式会社 成膜方法、圧電膜、圧電素子、及び液体吐出装置
JP2008252071A (ja) * 2007-03-06 2008-10-16 Fujifilm Corp 圧電素子とその製造方法、及び液体吐出装置
JP4858912B2 (ja) * 2007-03-26 2012-01-18 国立大学法人東京工業大学 ＳｒＲｕＯ３膜の製法と得られる膜
JP5380784B2 (ja) 2007-04-12 2014-01-08 ソニー株式会社 オートフォーカス装置、撮像装置及びオートフォーカス方法
JP4317888B2 (ja) * 2007-08-31 2009-08-19 富士フイルム株式会社 スパッタ方法およびスパッタ装置
JP5095315B2 (ja) * 2007-09-05 2012-12-12 富士フイルム株式会社 ペロブスカイト型酸化物、強誘電体膜とその製造方法、強誘電体素子、及び液体吐出装置
EP2244293A4 (en) * 2008-02-12 2011-08-10 Panasonic Corp NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP2010177029A (ja) * 2009-01-29 2010-08-12 Canon Inc 電子放出素子の製造方法及び硼化ランタン膜の製造方法
JP2010174331A (ja) * 2009-01-29 2010-08-12 Canon Inc 硼化物膜の製造方法及び電子放出素子の製造方法
US8540851B2 (en) * 2009-02-19 2013-09-24 Fujifilm Corporation Physical vapor deposition with impedance matching network
US8557088B2 (en) * 2009-02-19 2013-10-15 Fujifilm Corporation Physical vapor deposition with phase shift
EP2428994A1 (en) * 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
WO2012090422A1 (ja) * 2010-12-27 2012-07-05 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
WO2013094171A1 (ja) * 2011-12-22 2013-06-27 キヤノンアネルバ株式会社 ＳｒＲｕＯ３膜の成膜方法
WO2014002465A1 (ja) * 2012-06-26 2014-01-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
SG11201505097QA (en) * 2012-06-29 2015-08-28 Semiconductor Energy Lab Method for using sputtering target and method for manufacturing oxide film
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
JP2014241417A (ja) * 2014-07-15 2014-12-25 シャープ株式会社 アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法
KR102243631B1 (ko) * 2019-11-18 2021-04-22 가천대학교 산학협력단 금속산화물 스퍼터링 타겟을 이용한 에피택셜 박막의 제조 방법, 및 스퍼터링 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3887451A (en) * 1972-12-29 1975-06-03 Ibm Method for sputtering garnet compound layer
JPH0230384B2 (ja) * 1985-04-05 1990-07-05 Hitachi Ltd Supatsutahohooyobisochi
US5747427A (en) * 1991-11-15 1998-05-05 Hokkaido Electric Power Co., Inc. Process for forming a semiconductive thin film containing a junction
US5510011A (en) * 1992-11-09 1996-04-23 Canon Kabushiki Kaisha Method for forming a functional deposited film by bias sputtering process at a relatively low substrate temperature
US5760432A (en) 1994-05-20 1998-06-02 Kabushiki Kaisha Toshiba Thin film strained layer ferroelectric capacitors
US5739563A (en) 1995-03-15 1998-04-14 Kabushiki Kaisha Toshiba Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same
JPH11302839A (ja) 1998-04-17 1999-11-02 Toshiba Corp スパッタリング装置

Also Published As

Publication number Publication date
US20010027167A1 (en) 2001-10-04
JP2001270795A (ja) 2001-10-02
KR100431908B1 (ko) 2004-05-24
US6533906B2 (en) 2003-03-18
KR20010093671A (ko) 2001-10-29

Similar Documents

Publication Publication Date Title
JP3944341B2 (ja) 酸化物エピタキシャル歪格子膜の製造法
US8318510B2 (en) Method and apparatus for manufacturing magnetoresistive element
WO2021143187A1 (zh) 非对称的铁电功能层阵列、铁电隧道结多值存储单元的制备方法
US11527706B2 (en) Film structure body and method for manufacturing the same
JP2001270795A5 (ja)
US20120171784A1 (en) Magnetron-sputtering film-forming apparatus and manufacturing method for a semiconductor device
WO2021143186A1 (zh) 一种非对称铁电隧穿结多值存储单元的调制方法
US7888138B2 (en) Ferroelectric thin film device and method of manufacturing the same
JPH0927601A (ja) 記憶装置および強誘電体記憶装置の製造方法
Yin et al. Enhanced fatigue and retention properties of Pb (Ta 0.05 Zr 0.48 Ti 0.47) O 3 films using La 0.25 Sr 0.75 CoO 3 top and bottom electrodes
JP3401558B2 (ja) エピタキシャル複合構造体およびこのものを利用した素子
US6663989B2 (en) Non c-axis oriented bismuth-layered perovskite ferroelectric structure epitaxially grown on buffered silicon
JP4978988B2 (ja) 金属酸化物素子
KR20010046843A (ko) 휘발 성분이 포함된 다성분 산화물 강유전체 박막의 제조방법
US10038138B1 (en) High temperature volatilization of sidewall materials from patterned magnetic tunnel junctions
Lamichhane et al. Studies on energy storage properties of BFO/WO3 bilayer thin film capacitor
Sakai et al. Effect of La substitution on electrical properties of highly oriented Bi4Ti3O12 films prepared by metalorganic chemical vapor deposition
US20090152684A1 (en) Manufacture-friendly buffer layer for ferroelectric media
JP2000281494A (ja) 酸化物の結晶成長方法および酸化物積層構造
JP2007332397A (ja) 導電薄膜及びその製造方法
US7956401B2 (en) Bi-axial texturing of high-K dielectric films to reduce leakage currents
CN1251322C (zh) 使用于低驱动电压的铁电电容制造方法
Yan et al. Multiferroic properties of Bi (Fe0. 5Sc0. 5) O3–PbTiO3 thin films
US10910557B2 (en) Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device
JPH10269842A (ja) 導電性酸化物薄膜、薄膜キャパシタおよび磁気抵抗効果素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees