JP2008047763A - Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ - Google Patents
Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ Download PDFInfo
- Publication number
- JP2008047763A JP2008047763A JP2006223261A JP2006223261A JP2008047763A JP 2008047763 A JP2008047763 A JP 2008047763A JP 2006223261 A JP2006223261 A JP 2006223261A JP 2006223261 A JP2006223261 A JP 2006223261A JP 2008047763 A JP2008047763 A JP 2008047763A
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- iii nitride
- layer
- substrate
- nitride compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
【解決手段】基板11上に、III族元素としてGaを含むIII族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含む製造方法であり、半導体層をスパッタ法で成膜する際に、基板11に印加するバイアス値を0.1W/cm2以上とする。
【選択図】図1
Description
また、電子デバイスに用いた場合でも、III族窒化物半導体発光素子は、従来のIII−V族化合物半導体を用いた場合に比べ、優れた特性を有する電子デバイスが得られる。
一般に、上述のような大きな格子不整合が存在する場合、基板上に結晶を直接エピタキシャル成長させることが困難となり、また、成長させた場合であっても結晶性の良好な結晶が得られないという問題がある。
また、DCマグネトロンスパッタリング法を用いて、基板上にAlNを成膜する方法が提案されている(例えば、非特許文献4)。非特許文献4に記載の方法では、基板とターゲットとを対向させ、ArとN2の混合ガス雰囲気中でスパッタを行なっており、成膜条件として、圧力を0.2〜0.8Paの範囲、基板とターゲットとの距離を60〜180mmの間で変化させている。
また、特許文献4及び5に記載の方法では、基板材料として、サファイア、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガン、III族窒化物系化合物半導体単結晶等が用いられ、中でもサファイアのa面基板が好適とされている。
また、非特許文献1、2に記載の条件を用いて、スパッタ法でGaN層を成膜した場合であっても、バッファ層上に結晶性の良好なGaN層を形成するのが困難であるという問題があった。
即ち、本発明は以下に関する。
[2] 基板上に、III族元素としてGaを含むIII族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含むIII族窒化物化合物半導体発光素子の製造方法であって、前記半導体層をスパッタ法で成膜する際に、スパッタターゲットに印加するパワーを0.1W/cm2〜100W/cm2の範囲とすることを特徴とするIII族窒化物化合物半導体発光素子の製造方法。
[4] 前記窒化物原料として窒素を用いたことを特徴とする[3]に記載のIII族窒化物化合物半導体発光素子の製造方法。
[6] 前記バッファ層を、スパッタ法で形成することを特徴とする[5]に記載のIII族窒化物化合物半導体発光素子の製造方法。
[7] 前記バッファ層を、Alを含有するIII族窒化物化合物で形成することを特徴とする[6]に記載のIII族窒化物化合物半導体発光素子の製造方法。
[8] 前記バッファ層を、AlNで形成することを特徴とする[7]に記載のIII族窒化物化合物半導体発光素子の製造方法。
[9] 前記バッファ層を、前記基板の表面の少なくとも90%以上を覆うように形成することを特徴とする[5]〜[8]の何れかに記載のIII族窒化物化合物半導体発光素子の製造方法。
[10] 前記バッファ層を構成する柱状結晶の幅が0.1〜100nmの範囲であることを特徴とする[5]〜[9]の何れかに記載のIII族窒化物化合物半導体発光素子の製造方法。
[11] 前記バッファ層の膜厚が10〜500nmの範囲であることを特徴とする[5]〜[10]の何れかに記載のIII族窒化物化合物半導体発光素子の製造方法。
[12] 前記バッファ層をAlNで形成するとともに、III族窒化物化合物からなる前記半導体層をGaNで形成することを特徴とする[5]〜[11]の何れかに記載のIII族窒化物化合物半導体発光素子の製造方法。
[13] 前記基板にサファイアを用いることを特徴とする[1]〜[12]の何れかに記載のIII族窒化物化合物半導体発光素子の製造方法。
[15] 上記[14]に記載のIII族窒化物化合物半導体発光素子が用いられてなるランプ。
そして、本実施形態の積層半導体10は、図2及び図3に示す例のように、p型半導体層16上に透光性正極17が積層され、その上に正極ボンディングパッド18形成されるとともに、n型半導体層14のn型コンタクト層14bに形成された露出領域14dに負極19が積層されてなる発光素子1を構成することができる。
本発明に係る発光素子の製造方法は、上述したように、少なくともスパッタ法を用いて基板11上に半導体層20を構成する層を成膜する方法であり、本実施形態では、半導体層20の内、n型半導体層14を構成する下地層14a及びn型コンタクト層14bを、スパッタ法によって成膜する方法としている。
結晶性に優れたIII族窒化物化合物半導体を、スパッタ法を用いて基板上に成膜するためには、よりエネルギーの高い反応種を生成して基板上におけるマイグレーションを活発にする必要があることから、本実施形態では以下に詳述するような方法としている。
また、一般に、後述するリアクティブスパッタ法を用いた場合には、成膜レートを容易にコントロールできる点から、RFスパッタ法を用いることがより好ましい。
また、DCスパッタ法では、リアクティブスパッタ法を用いる場合、DCで電場を連続してかけた状態にするとスパッタターゲットがチャージアップしてしまい、成膜レートを高くすることが困難になるため、パルス的にバイアスを与えるパルス式DCスパッタ法とすることが好ましい。
特に、RFスパッタを用いた場合、チャージアップを回避する方法として、マグネットの位置をターゲット(スパッタターゲット)内で移動させつつ成膜することが好ましい。具体的なマグネットの運動方法は、スパッタ装置の種類によって適宜選択することができ、例えば、マグネットを揺動させたり、又は回転運動させたりすることができる。
基板11に印加するバイアス値を上記とすることにより、高バイアスの反応種を生成し、また、この反応種を高い運動エネルギーで基板11へ供給できるので、基板11上におけるマイグレーションが活発になり、転位をループ化させるのが容易になる。
金属ターゲット47に印加するパワーを上記範囲とすることにより、大きなパワーの反応種を生成し、また、この反応種を高い運動エネルギーで基板11へ供給できるので、基板11上におけるマイグレーションが活発になり、転位をループ化させるのが容易になる。
窒素(N2)とArの流量に対する窒素流量の比は、特に好ましくは、25%以上90%以下の範囲である。
アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置に使用する部材の材料を安定性の高いものにする必要がある。
また、窒素(N2)を原料として用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度は得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアよりは低いものの工業生産的に利用可能な程度の成膜速度を得ることができるため、装置コストとの兼ね合いを考えると、最も好適な窒素源である。
また、基板11は、反応器の中に導入した後、バッファ層12を形成する前に、スパッタ法等の方法を用いて前処理を行うことができる。具体的には、基板11をArやN2のプラズマ中に曝す事によって表面を整えることができる。例えば、ArガスやN2ガスなどのプラズマを基板11表面に作用させることで、基板11表面に付着した有機物や酸化物を除去することができる。この場合、基板11とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板11に作用する。
基板11の温度が上記下限未満だと、基板11上でのマイグレーションが抑制され、結晶性の良いIII族窒化物化合物半導体結晶を成膜することができない。基板11の温度が上記上限を超えると、III族窒化物化合物半導体結晶が分解する虞がある。
なお、本発明で説明する室温とは、工程の環境等にも影響される温度であるが、具体的な温度としては、0〜30℃の範囲である。
例えば、一定の組成の膜を成膜する場合には混合材料のターゲットを用い、組成の異なる何種類かの膜を成膜する場合には複数のターゲットをチャンバ内に設置すれば良い。
以下、上述のように、基板11上に、少なくともスパッタ法を用いて半導体層20を成膜する本実施形態の製造方法で得られる発光素子1の構成について詳述する。
本実施形態において、基板11に用いることができる材料としては、III族窒化物化合物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
また、一般的に、スパッタ法は基板の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板を用いた場合でも、基板11にダメージを与えることなく基板上への各層の成膜が可能である。
本実施形態の積層半導体10は、基板11上に、スパッタ法によってIII族窒化物化合物からなるバッファ層12が成膜されている。バッファ層12は、スパッタ法により、例えば、金属原料とV族元素を含んだガスとがプラズマで活性化されて反応することで成膜される。
上述のような柱状結晶からなるバッファ層12が基板11上に成膜された場合には、その上に成膜されるIII族窒化物化合物半導体からなる半導体層は、良好な結晶性を持つ結晶膜となる。
バッファ層12が基板11の表面11aを覆う領域が小さくなると、基板11が大きく露出した状態となり、バッファ層12上に成膜される下地層14aと基板11上に直接成膜される下地層14aとでは格子定数が異なるため、均一な結晶とならず、ヒロックやピットを生じてしまう。
また、本実施形態では、上述のように、断面TEM写真から基板11の露出した面積を測定しているが、バッファ層12のみを成膜した試料を用意し、AFM等の方法によって基板11の露出した面積を測定することも可能である。
III族窒化物化合物半導体の結晶は、六方晶系の結晶構造を有し、六角柱を基本とした集合組織を形成しやすい。特に、プラズマ化した金属材料を用いる成膜方法によって形成された膜は、柱状結晶となりやすい。
このような、柱状結晶からなるバッファ層12を基板11上に成膜した場合、バッファ層12のバッファ機能が有効に作用するため、その上に成膜されたIII族窒化物化合物半導体は良好な結晶性を持つ結晶膜となる。
III族窒化物化合物半導体の結晶層の結晶性を良好にするためには、柱状結晶の各々の結晶のグレインの幅を適正に制御する必要があり、具体的には、上記範囲とすることが好ましい。
各柱状結晶のグレインの幅は、断面TEM観察などにより容易に測定することが可能である。即ち、図6に示す模式図における各柱状結晶の境界の間隔が、各柱状結晶のグレインの幅である。また、図5に示すTEM写真でも判るように、各柱状結晶の幅は精密に規定できるものではなく、ある程度の幅の分布を有する。従って、各柱状結晶のグレインの幅が、上記範囲から外れる結晶が例えば数%程度あったとしても、本発明の効果に影響を及ぼすものではない。また、各柱状結晶のグレインの幅は、90%以上が上記範囲に入っていることが好ましい。
ここで、上述したグレインの幅とは、バッファ層12が柱状グレインの集合体である場合は、結晶の界面と界面の距離のことをいう。一方、グレインが島状に点在する場合には、グレインの幅とは、結晶グレインが基板面に接する面の最も大きい部分の大きさを言う。
バッファ層12の膜厚が10nm未満だと、上述したようなバッファ機能が充分でなくなる。また、500nmを超える膜厚でバッファ層12を形成し場合、コート層としての機能には変化が無いのにも関わらず、成膜処理時間が長くなり、生産性が低下する虞がある。
なお、バッファ層12の層厚についても、上述した断面TEM写真により、容易に測定することが可能である。
また、バッファ層12を構成する材料としては、一般式AlGaInNで表されるIII族窒化物化合物半導体であれば、どのような材料でも用いることができる。さらに、V族として、AsやPが含有される構成としても良い。
バッファ層12を、Alを含んだ組成とした場合、中でも、GaAlNとすることが好ましく、この際、Alの組成が50%以上とされていることが好ましい。
また、バッファ層12は、AlNからなる構成とすることにより、効率的に柱状結晶集合体とすることができるので、より好ましい。
図1に示すように、本実施形態の積層半導体10は、基板11上に、上述のようなバッファ層12を介して、窒化物系化合物半導体からなり、n型半導体層14、発光層15及びp型半導体層16を備える半導体層20が積層されている。
そして、n型半導体層14には、少なくともスパッタ法によって成膜され、III族窒化物化合物半導体からなる下地層14a及びn型コンタクト層14bが備えられており、バッファ層12上に下地層14aが積層されている。
以下に、積層半導体10について詳述する。
n型半導体層14は、通常、前記バッファ層12上に積層され、下地層14a、n型コンタクト層14b及びn型クラッド層14cから構成される。なお、n型コンタクト層は、下地層、及び/又は、n型クラッド層を兼ねることが可能であるが、下地層が、n型コンタクト層、及び/又は、n型クラッド層を兼ねることも可能である。
本実施形態の下地層14aはIII族窒化物化合物半導体からなり、スパッタ法によってバッファ層13上に積層して成膜される。
下地層14aの材料としては、必ずしも基板11上に成膜されたバッファ層12と同じである必要はなく、異なる材料を用いても構わないが、AlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。
前記バッファ層12をAlNからなる構成とした場合、下地層14aは、柱状結晶の集合体であるバッファ層12の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要がある。転位のループ化を生じやすい材料としては、Gaを含むGaN系化合物半導体が挙げられ、特に、AlGaN、又はGaNが好適である。
基板11が導電性である場合には、下地層14aにドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板11に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板11直上の層はドープしない結晶とした方が、結晶性が良好となる。
n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
また、基板11に絶縁性の基板を用いる場合には、発光素子のチップの同じ面に電極が形成されるチップ構造を採用することになるので、基板11上にバッファ層12を介して積層される下地層14aはドープしない結晶とした方が、結晶性が良好となる。
また、下地層14aをスパッタ法によって成膜する場合には、MOCVD法やMBE法等と比較して、装置を簡便な構成とすることが可能となる。
本実施形態のn型コンタクト層14bはIII族窒化物化合物半導体からなり、スパッタ法によって下地層14a上に積層して成膜される。
n型コンタクト層14bとしては、下地層14aと同様にAlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm3、好ましくは1×1018〜1×1019/cm3の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。成長温度は下地層と同様である。また、上述したように、n型コンタクト層14bは、下地層を兼ねた構成とすることもできる。
上述のn型コンタクト層14bと後述の発光層15との間には、n型クラッド層14cを設けることが好ましい。n型クラッド層14cを設けることにより、n型コンタクト層14bの最表面に生じた平坦性の悪化を埋めることできる。n型クラッド層14cは、従来公知のMOCVD法等を用いて、AlGaN、GaN、GaInN等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。GaInNとする場合には、発光層15のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
また、n型クラッド層14cのn型ドープ濃度は1×1017〜1×1020/cm3の範囲が好ましく、より好ましくは1×1018〜1×1019/cm3の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
p型半導体層16は、通常、p型クラッド層16a及びp型コンタクト層16bから構成され、従来公知のMOCVD法等を用いて成膜することができる。また、p型コンタクト層がp型クラッド層を兼ねる構成としてもよい。
p型クラッド層16aとしては、詳細を後述する発光層15のバンドギャップエネルギーより大きくなる組成であり、発光層15へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AldGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。p型クラッド層16aが、このようなAlGaNからなると、発光層15へのキャリアの閉じ込めの点で好ましい。p型クラッド層16aの膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。p型クラッド層16aのp型ドープ濃度は、1×1018〜1×1021/cm3が好ましく、より好ましくは1×1019〜1×1020/cm3である。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
p型コンタクト層16bとしては、少なくともAleGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化ガリウム系化合物半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極(後述の透光性電極17を参照)との良好なオーミック接触の点で好ましい。
また、p型ドーパントを1×1018〜1×1021/cm3の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは5×1019〜5×1020/cm3の範囲である。
p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。
p型コンタクト層16bの膜厚は、特に限定されないが、10〜500nmが好ましく、より好ましくは50〜200nmである。膜厚がこの範囲であると、発光出力の点で好ましい。
発光層15は、n型半導体層14上に積層されるとともにp型半導体層16がその上に積層される層であり、従来公知のMOCVD法等を用いて成膜することができる。また、発光層15は、図1に示すように、窒化ガリウム系化合物半導体からなる障壁層15aと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層15bとが交互に繰り返して積層され、且つ、n型半導体層14側及びp型半導体層16側に障壁層15aが配される順で積層して形成される。
また、図1に示す例では、発光層15は、6層の障壁層15aと5層の井戸層15bとが交互に繰り返して積層され、発光層15の最上層及び最下層に障壁層15aが配され、各障壁層15a間に井戸層15bが配される構成とされている。
また、井戸層15bには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ga1−sInsN(0<s<0.4)等の窒化ガリウムインジウムを用いることができる。
透光性正極17は、上述のようにして作製される積層半導体10のp型半導体層16上に形成される透光性の電極である。
透光性正極17の材質としては、特に限定されず、ITO(In2O3−SnO2)、AZnO(ZnO−Al2O3)、IZnO(In2O3−ZnO)、GZO(ZnO−GeO2)等の材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
正極ボンディングパッド18は、上述の透光性正極17上に形成される電極である。
正極ボンディングパッド18の材料としては、Au、Al、NiおよびCu等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド18の厚さは、100〜1000nmの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド18の厚さは300nm以上とすることがより好ましい。さらに、製造コストの観点から500nm以下とすることが好ましい。
このため、負極ボンディングパッド17を形成する際は、発光層15、p型半導体層16、及びn型半導体層14の一部を除去してn型コンタクト層14bの露出領域14dを形成し、この上に負極19を形成する。
負極19の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
また、本実施形態では、少なくともスパッタ法を用いて半導体層を成膜するので、成膜レートを高くすることができ、成膜(製造)時間を短縮することが可能となる。さらに、製造時間が短縮されることにより、スパッタ装置内のチャンバ内に不純物が入り込むのを最小限に抑制することができる。
従って、生産性に優れるとともに、優れた発光特性を備えたIII族窒化物化合物半導体発光素子が得られる。
以上説明したような、本発明に係るIII族窒化物化合物半導体発光素子と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
図1に、本実験例で作製したIII族窒化物化合物半導体発光素子の積層半導体の断面模式図を示す。
本例では、サファイアからなる基板11のc面上に、バッファ層12としてRFスパッタ法を用いてAlNからなる柱状結晶の集合体を形成し、その上に、下地層14aとして、RFスパッタ法を用いてGaNからなる層を形成した。
そして、スパッタ装置内で基板11を750℃まで加熱し、窒素ガスのみを15sccmの流量で導入した後、チャンバ内の圧力を0.08Paに保持し、基板11側に50Wの高周波バイアスを印加し、窒素プラズマに晒すことによって基板11表面を洗浄した。
ターゲット内のマグネットは、基板11の洗浄時、及び成膜時の何れにおいても回転させた。
そして、予め測定した成膜速度に従い、規定した時間の処理を行い、50nmのAlN(バッファ層12)を成膜後、プラズマ動作を停止し、基板11の温度を低下させた。
本例では、実施例1と同じ条件で成膜した6μmのアンドープGaN結晶(下地層14a)上に、同じスパッタ装置を用いて、Siをドーパントとしたn型コンタクト層14bを成膜した。
そして、試料をMOCVD炉に導入して、この上の各層を成膜し、最終的に、図1に示すようなIII族窒化物化合物半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハ(積層半導体10)を作製した。
このエピタキシャルウェーハは、c面を有するサファイアからなる基板11上に、実施例1と同様の成長方法により、柱状構造を有するAlNからなるバッファ層12を成膜した後、基板11側から順に、6μmのアンドープGaNからなる下地層14a、1×1019cm−3の電子濃度を持つ2μmのSiドープGaNからなるn型コンタクト層14b、1×1018cm−3の電子濃度を持つ20nmのIn0.1Ga0.9N型クラッド層(n型クラッド層14c)、GaN障壁層に始まりGaN障壁層に終わる積層構造であって、層厚を16nmとしたGaNからなる6層の障壁層15aと、層厚を3nmとしたノンドープのIn0.2Ga0.8Nからなる5層の井戸層15bとが交互に積層されてなる発光層(多重量子井戸構造)15、5nmのMgをドープしたAl0.1Ga0.9Nからなるp型クラッド層16a、及び膜厚200nmのMgドープAl0.02Ga0.98Nからなるp型コンタクト層16bとを具備したp型半導体層16を積層した構造を有する。
まず、作製したウェーハについて、公知のフォトリソグラフィーによってMgドープAl0.02Ga0.98Nからなるp型コンタクト層16bの表面上に、ITOからなる透光性正極17と、その上に正極表面側から順にTi、Al、Auを積層した構造を有する正極ボンディングパッド18を形成した。また、ウェーハの一部にドライエッチングを施し、n型コンタクト層14b上の露出領域14dを露出させ、この部分にNi、Al、Ti、及びAuの4層よりなる負極19を作製した。これらの工程により、ウェーハ上に、図2及び3に示すような形状を持つ各電極を作製した。
本例では、サファイアからなる基板のc面上に、バッファ層として、回転カソード式のRFスパッタ装置を用いてAlNの柱状結晶の集合体を形成し、その上に、下地層として、AlNからなるバッファ層を成膜したのと同じスパッタ装置でGaN層(n型コンタクト層14b)を形成した。そして、その上にMOCVD法により、実施例2と同様に発光素子半導体積層構造を形成した。
バッファ層をスパッタする際の基板の温度は700℃とし、下地層を成膜する際の基板の温度は900℃とした。その他の成膜条件は、全て実施例2と同一とした。
そして、反応装置からウェーハを取り出したところ、ウェーハの表面が鏡面であることが確認できた。
本例では、Si(111)基板上に、バッファ層として、回転カソード式のRFスパッタ装置を用いてAlGaNの柱状結晶の集合体を形成し、その上に、下地層として、実施例1同じ装置を用いてSiをドープしたAlGaNの層を形成し、さらにその上に、実施例2と同様の方法で発光素子半導体積層構造を形成した。ここで、バッファ層のAl組成は70%とし、下地層のAl組成は15%とした。また、スパッタ時の基板の温度は500℃とし、下地層の成膜温度は700℃とした。その他の成膜条件は、実施例1と同一である。
実施例4では、発光素子半導体積層構造を成長させた後、反応装置からウェーハを取り出したところ、ウェーハ表面が鏡面であることが確認できた。
本例では、ZnO(0001)基板上に、バッファ層として、RFマグネトロンスパッタ法を用いてGaNの柱状結晶の集合体を形成し、その上に、下地層として、実施例1と同じ装置を用いて、GeをドープしたAlGaNの層を形成し、さらにその上に、実施例2と同様の方法で発光素子半導体積層構造を形成した。ここで、下地層のAl組成は10%とした。また、バッファ層のスパッタ時の基板の温度は室温とし、下地層の成膜時の基板の温度は750℃とした。また、本例では、525nm付近の緑色LEDの作製を試みたため、発光層に含有されるInの原料流量を増量した。
実施例5では、発光素子半導体積層構造を成長させた後、反応装置からウェーハを取り出したところ、ウェーハ表面が鏡面であることが確認できた。
従って、優れた発光特性を有する発光ダイオード、レーザダイオード、或いは電子デバイス等の半導体素子を作製することが可能となる。
Claims (15)
- 基板上に、III族元素としてGaを含むIII族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含むIII族窒化物化合物半導体発光素子の製造方法であって、
前記半導体層をスパッタ法で成膜する際に、前記基板に印加するバイアス値を0.1W/cm2以上とすることを特徴とするIII族窒化物化合物半導体発光素子の製造方法。 - 基板上に、III族元素としてGaを含むIII族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含むIII族窒化物化合物半導体発光素子の製造方法であって、
前記半導体層をスパッタ法で成膜する際に、スパッタターゲットに印加するパワーを0.1W/cm2〜100W/cm2の範囲とすることを特徴とするIII族窒化物化合物半導体発光素子の製造方法。 - 窒化物原料をリアクタ内に流通させるリアクティブスパッタ法によって前記半導体層を成膜することを特徴とする請求項1又は2に記載のIII族窒化物化合物半導体発光素子の製造方法。
- 前記窒化物原料として窒素を用いたことを特徴とする請求項3に記載のIII族窒化物化合物半導体発光素子の製造方法。
- 前記基板と前記半導体層との間に、柱状結晶からなるバッファ層を形成することを特徴とする請求項1〜4の何れか1項に記載のIII族窒化物化合物半導体発光素子の製造方法。
- 前記バッファ層を、スパッタ法で形成することを特徴とする請求項5に記載のIII族窒化物化合物半導体発光素子の製造方法。
- 前記バッファ層を、Alを含有するIII族窒化物化合物で形成することを特徴とする請求項5又は6に記載のIII族窒化物化合物半導体発光素子の製造方法。
- 前記バッファ層を、AlNで形成することを特徴とする請求項7に記載のIII族窒化物化合物半導体発光素子の製造方法。
- 前記バッファ層を、前記基板の表面の少なくとも90%以上を覆うように形成することを特徴とする請求項5〜8の何れか1項に記載のIII族窒化物化合物半導体発光素子の製造方法。
- 前記バッファ層を構成する柱状結晶の幅が0.1〜100nmの範囲であることを特徴とする請求項5〜9の何れか1項に記載のIII族窒化物化合物半導体発光素子の製造方法。
- 前記バッファ層の膜厚が10〜500nmの範囲であることを特徴とする請求項5〜10の何れか1項に記載のIII族窒化物化合物半導体発光素子の製造方法。
- 前記バッファ層をAlNで形成するとともに、III族窒化物化合物からなる前記半導体層をGaNで形成することを特徴とする請求項5〜11の何れか1項に記載のIII族窒化物化合物半導体発光素子の製造方法。
- 前記基板にサファイアを用いることを特徴とする請求項1〜12の何れか1項に記載のIII族窒化物化合物半導体発光素子の製造方法。
- 請求項1〜13の何れか1項に記載の製造方法で得られるIII族窒化物化合物半導体発光素子。
- 請求項14に記載のIII族窒化物化合物半導体発光素子が用いられてなるランプ。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006223261A JP2008047763A (ja) | 2006-08-18 | 2006-08-18 | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ |
PCT/JP2007/065902 WO2008020599A1 (en) | 2006-08-18 | 2007-08-15 | Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp |
KR1020097002962A KR20090048590A (ko) | 2006-08-18 | 2007-08-15 | Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자와 램프 |
US12/373,655 US8227284B2 (en) | 2006-08-18 | 2007-08-15 | Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp |
TW096130186A TWI408733B (zh) | 2006-08-18 | 2007-08-15 | Iii族氮化物化合物半導體發光元件之製造方法、及iii族氮化物化合物半導體發光元件、以及燈 |
CN200780030345XA CN101506946B (zh) | 2006-08-18 | 2007-08-15 | Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯 |
EP07792537.8A EP2056339B1 (en) | 2006-08-18 | 2007-08-15 | Method for manufacturing group iii nitride compound semiconductor light-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006223261A JP2008047763A (ja) | 2006-08-18 | 2006-08-18 | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008047763A true JP2008047763A (ja) | 2008-02-28 |
Family
ID=39181190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006223261A Pending JP2008047763A (ja) | 2006-08-18 | 2006-08-18 | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008047763A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009113497A1 (ja) * | 2008-03-12 | 2009-09-17 | 昭和電工株式会社 | Iii族窒化物半導体層の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ |
JP2009224666A (ja) * | 2008-03-18 | 2009-10-01 | Showa Denko Kk | Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ |
JP2009231745A (ja) * | 2008-03-25 | 2009-10-08 | Showa Denko Kk | Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ |
KR101159995B1 (ko) * | 2008-03-13 | 2012-06-25 | 쇼와 덴코 가부시키가이샤 | Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프 |
WO2014002465A1 (ja) * | 2012-06-26 | 2014-01-03 | キヤノンアネルバ株式会社 | エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置 |
JP2017157694A (ja) * | 2016-03-02 | 2017-09-07 | 国立大学法人京都工芸繊維大学 | 結晶膜および非結晶薄膜の製造方法および製造装置 |
CN114286513A (zh) * | 2021-11-30 | 2022-04-05 | 通元科技(惠州)有限公司 | 一种非对称预应力消除型led背板及其制作方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1161404A (ja) * | 1997-08-21 | 1999-03-05 | Hitachi Ltd | 静電吸着装置及びその製造方法並びにそれを用いた加工装置 |
JP2001035805A (ja) * | 1999-07-19 | 2001-02-09 | Sony Corp | Iii族ナイトライド化合物半導体薄膜およびその形成方法、並びに半導体素子およびその製造方法 |
JP2001176804A (ja) * | 1999-12-14 | 2001-06-29 | Inst Of Physical & Chemical Res | 半導体層の形成方法 |
JP2001291291A (ja) * | 2000-02-01 | 2001-10-19 | Mitsubishi Chemicals Corp | 光記録媒体の製造方法 |
JP2001308010A (ja) * | 2000-04-21 | 2001-11-02 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体素子の製造方法 |
JP2002163932A (ja) * | 2000-11-27 | 2002-06-07 | Toyobo Co Ltd | 透明導電性フィルム、透明導電性シートおよびタッチパネル |
JP2005277374A (ja) * | 2004-02-26 | 2005-10-06 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子及びその製造方法 |
JP2006108656A (ja) * | 2004-09-13 | 2006-04-20 | Showa Denko Kk | Iii族窒化物半導体の製造方法 |
-
2006
- 2006-08-18 JP JP2006223261A patent/JP2008047763A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1161404A (ja) * | 1997-08-21 | 1999-03-05 | Hitachi Ltd | 静電吸着装置及びその製造方法並びにそれを用いた加工装置 |
JP2001035805A (ja) * | 1999-07-19 | 2001-02-09 | Sony Corp | Iii族ナイトライド化合物半導体薄膜およびその形成方法、並びに半導体素子およびその製造方法 |
JP2001176804A (ja) * | 1999-12-14 | 2001-06-29 | Inst Of Physical & Chemical Res | 半導体層の形成方法 |
JP2001291291A (ja) * | 2000-02-01 | 2001-10-19 | Mitsubishi Chemicals Corp | 光記録媒体の製造方法 |
JP2001308010A (ja) * | 2000-04-21 | 2001-11-02 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体素子の製造方法 |
JP2002163932A (ja) * | 2000-11-27 | 2002-06-07 | Toyobo Co Ltd | 透明導電性フィルム、透明導電性シートおよびタッチパネル |
JP2005277374A (ja) * | 2004-02-26 | 2005-10-06 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子及びその製造方法 |
JP2006108656A (ja) * | 2004-09-13 | 2006-04-20 | Showa Denko Kk | Iii族窒化物半導体の製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009215628A (ja) * | 2008-03-12 | 2009-09-24 | Showa Denko Kk | Iii族窒化物半導体層の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ |
WO2009113497A1 (ja) * | 2008-03-12 | 2009-09-17 | 昭和電工株式会社 | Iii族窒化物半導体層の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ |
US8080484B2 (en) | 2008-03-12 | 2011-12-20 | Showa Denko K.K. | Method for manufacturing group III nitride semiconductor layer, method for manufacturing group III nitride semiconductor light-emitting device, and group III nitride semiconductor light-emitting device, and lamp |
US8227359B2 (en) | 2008-03-12 | 2012-07-24 | Showa Denko K.K. | Method for manufacturing group III nitride semiconductor layer, method for manufacturing group III nitride semiconductor light-emitting device, and group III nitride semiconductor light-emitting device, and lamp |
US8569794B2 (en) | 2008-03-13 | 2013-10-29 | Toyoda Gosei Co., Ltd. | Group III nitride semiconductor device and method for manufacturing the same, group III nitride semiconductor light-emitting device and method for manufacturing the same, and lamp |
KR101159995B1 (ko) * | 2008-03-13 | 2012-06-25 | 쇼와 덴코 가부시키가이샤 | Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프 |
JP2009224666A (ja) * | 2008-03-18 | 2009-10-01 | Showa Denko Kk | Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ |
JP2009231745A (ja) * | 2008-03-25 | 2009-10-08 | Showa Denko Kk | Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ |
WO2014002465A1 (ja) * | 2012-06-26 | 2014-01-03 | キヤノンアネルバ株式会社 | エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置 |
JP5886426B2 (ja) * | 2012-06-26 | 2016-03-16 | キヤノンアネルバ株式会社 | エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置 |
US9379279B2 (en) | 2012-06-26 | 2016-06-28 | Canon Anelva Corporation | Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device |
JP2017157694A (ja) * | 2016-03-02 | 2017-09-07 | 国立大学法人京都工芸繊維大学 | 結晶膜および非結晶薄膜の製造方法および製造装置 |
CN114286513A (zh) * | 2021-11-30 | 2022-04-05 | 通元科技(惠州)有限公司 | 一种非对称预应力消除型led背板及其制作方法 |
CN114286513B (zh) * | 2021-11-30 | 2024-02-06 | 通元科技(惠州)有限公司 | 一种非对称预应力消除型led背板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4191227B2 (ja) | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ | |
JP5272390B2 (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
TWI408733B (zh) | Iii族氮化物化合物半導體發光元件之製造方法、及iii族氮化物化合物半導體發光元件、以及燈 | |
JP5262206B2 (ja) | Iii族窒化物半導体層の製造方法及びiii族窒化物半導体発光素子の製造方法 | |
JP2009081406A (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
JP2008047762A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP2008109084A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP2009016531A (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
JP2009295753A (ja) | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ | |
JP2008177525A (ja) | Iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
JP2008124060A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
WO2008075679A1 (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP2011082570A (ja) | Iii族窒化物半導体発光素子の製造方法 | |
JP5041883B2 (ja) | Iii族窒化物半導体層の製造方法、iii族窒化物半導体発光素子の製造方法 | |
JP2008047763A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP4912843B2 (ja) | Iii族窒化物化合物半導体発光素子の製造方法 | |
JP5304070B2 (ja) | Iii族窒化物半導体層の製造装置、iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子の製造方法 | |
JP2008115463A (ja) | Iii族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ | |
JP2008106316A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP2008135463A (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
JP2009161434A (ja) | Iii族窒化物半導体結晶の製造方法及びiii族窒化物半導体結晶 | |
JP2008294449A (ja) | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ | |
JP2008311421A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP5179055B2 (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
JP2008198705A (ja) | Iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120710 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |