JP2008198705A - Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ - Google Patents

Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ Download PDF

Info

Publication number
JP2008198705A
JP2008198705A JP2007030273A JP2007030273A JP2008198705A JP 2008198705 A JP2008198705 A JP 2008198705A JP 2007030273 A JP2007030273 A JP 2007030273A JP 2007030273 A JP2007030273 A JP 2007030273A JP 2008198705 A JP2008198705 A JP 2008198705A
Authority
JP
Japan
Prior art keywords
group iii
layer
iii nitride
substrate
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007030273A
Other languages
English (en)
Inventor
Taisuke Yokoyama
泰典 横山
Hisayuki Miki
久幸 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2007030273A priority Critical patent/JP2008198705A/ja
Publication of JP2008198705A publication Critical patent/JP2008198705A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Abstract

【課題】生産性に優れるとともに、優れた発光特性を備えた素子が得られる、ＩＩＩ族窒化物半導体発光素子の製造方法、及びＩＩＩ族窒化物半導体発光素子、並びにランプを提供する。
【解決手段】基板１１上に、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させるスパッタ法により、ＩＩＩ族窒化物化合物からなる中間層１２を成膜し、該中間層１２上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層１４、発光層１５、及びｐ型半導体層１６を順次積層する方法であり、中間層１２を成膜する際、基板１１とスパッタターゲットとを対向して配置するとともに、前記プラズマに曝される位置に基板１１を配してスパッタを行なう。
【選択図】図１

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、電子デバイス等に、好適に用いられるＩＩＩ族窒化物半導体発光素子の製造方法、及びＩＩＩ族窒化物半導体発光素子、並びにランプに関する。
ＩＩＩ族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、ＬＥＤやＬＤ等の発光素子として用いられている。また、電子デバイスに用いた場合でも、ＩＩＩ族窒化物半導体は、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べ、優れた特性を有する電子デバイスが得られる。
従来、ＩＩＩ族窒化物半導体の単結晶ウェーハとしては、異なる材料の単結晶ウェーハ上に結晶を成長させて得る方法が一般的である。このような、異種基板と、その上にエピタキシャル成長させるＩＩＩ族窒化物半導体結晶との間には、大きな格子不整合が存在する。例えば、サファイア（Ａｌ２Ｏ３）基板上に窒化ガリウム（ＧａＮ）を成長させた場合、両者の間には１６％の格子不整合が存在し、ＳｉＣ基板上に窒化ガリウムを成長させた場合には、両者の間に６％の格子不整合が存在する。
一般に、上述のような大きな格子不整合が存在する場合、基板上に結晶を直接エピタキシャル成長させることが困難となり、また、成長させた場合であっても結晶性の良好な結晶が得られないという問題がある。
そこで、有機金属化学気相成長（ＭＯＣＶＤ）法により、サファイア単結晶基板もしくはＳｉＣ単結晶基板の上に、ＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる際、基板上に、まず、窒化アルミニウム（ＡｌＮ）や窒化ガリウムアルミニウム（ＡｌＧａＮ）からなる低温バッファ層と呼ばれる層を積層し、その上に高温でＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる方法が提案されており、一般に行われている（例えば、特許文献１、２）。
また、上記バッファ層をＭＯＣＶＤ以外の方法で成膜する技術も提案されている。例えば、基板上に、スパッタ法によってバッファ層を成膜するとともに、基板材料として、サファイア、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガン、及びＩＩＩ族窒化物系化合物半導体単結晶等を用いる方法が提案されており、この中でもサファイアのａ面基板が最も適合することが記載されている（例えば、特許文献３、４）。
しかしながら、特許文献１〜４に記載の方法では、充分な結晶性のＩＩＩ族窒化物半導体を得ることができないという問題がある。
一方、高周波によるスパッタ法で成膜したバッファ層上に、ＭＯＣＶＤによって同じ組成の結晶を成長させる方法が提案されている（例えば、特許文献５）。
しかしながら、特許文献５に記載の方法では、基板上に良好な結晶性を有する半導体を安定して積層することができないため、製造される発光素子の低電流及び逆方向電圧下におけるリークが安定せず、また、静電耐圧が低い等、電気的特性の均一性が得られないという問題がある。発光素子の電気的特性は、半導体結晶中の転位と相関しているため、この転位密度が大きいと、上述のようなリークも大きくなってしまう。
また、基板上にスパッタ法によってバッファ層を形成する際、スパッタ装置の初期電圧をスパッタ電圧の１１０％以下とする方法が提案されている（例えば、特許文献６）。特許文献６に記載の方法では、ＭＯＣＶＤ法で用いられるような高価な材料を使用せず、スパッタ法によってバッファ層を形成するものである。
特許第３０２６０８７号公報 特開平４−２９７０２３号公報 特許第３４４０８７３号公報 特許第３７００４９２号公報 特公平５−８６６４６号公報 特開２００１−３０８０１０号公報
上記特許文献３に記載の方法は、バッファ層の成長後、アンモニアと水素からなる混合ガス中でアニールするものであり、また、特許文献４に記載の方法は、バッファ層を、４００℃以上の温度でＤＣスパッタにより成膜することが重要であるとされている。しかしながら、本発明者等が鋭意実験を行ったところ、特許文献３、４に記載の条件では、良好な結晶性のＩＩＩ族窒化物半導体を得ることができないことが明らかとなった。
ここで、特許文献１、２に記載のＭＯＣＶＤ法は、原料ガスを該原料ガスの分解温度以上の温度とすることで分解し、この際の分解物をテンプレート上に成長させる方法であり、成長速度は低いものの、結晶性の高い膜が得られる方法として知られている。
一方、スパッタ法は、ターゲットから原子を叩き出し、この叩き出された原子を基板上に強制的に成膜する方法であり、成長速度は高いものの、得られる膜は、ＭＯＣＶＤ法に比べると結晶性は高くないと考えられている。このため、従来は、主として、基板上にバッファ層をＭＯＣＶＤ法によって成膜した後、この上にアンドープのＧａＮ層を数μｍ成長させることにより、この上に成長させる発光層の結晶性を高める方法が用いられていた。
しかしながら、上述したようなＭＯＣＶＤ法でバッファ層を形成する方法では、充分な結晶性を得ることができず、結晶性が良好な膜を得られる方法が望まれていた。
本発明は上記課題に鑑みてなされたものであり、基板上に、均一性に優れたＩＩＩ族窒化物半導体を短時間で成長させることができ、生産性に優れるとともに、優れた発光特性を備えた素子が得られる、ＩＩＩ族窒化物半導体発光素子の製造方法、及びＩＩＩ族窒化物半導体発光素子、並びにランプを提供することを目的とする。
本発明者等は、上記問題を解決するために鋭意検討した結果、ＭＯＣＶＤ法に比べて成膜速度が非常に高く、また、プラズマによって原料を活性化し、基板上に強制的に成膜するスパッタ法を用いて中間層を成膜し、且つ、基板とスパッタターゲットとの距離を適正範囲とすることにより、前記中間層を特定の異方性を持った配向膜として基板上に成膜することができるとともに、成膜速度が向上して炉内付着物等の不純物が膜に混入するのを防止できることを見出し、本発明を完成した。
即ち、本発明は以下に関する。
［１］ 基板上に、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させるスパッタ法により、ＩＩＩ族窒化物化合物からなる中間層を成膜し、該中間層上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層、及びｐ型半導体層を順次積層するＩＩＩ族窒化物半導体発光素子の製造方法であって、前記中間層を成膜する際、前記基板とスパッタターゲットとを対向して配置するとともに、前記プラズマに曝される位置に前記基板を配してスパッタを行なうことを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
［２］ 前記基板上に前記中間層を成膜する際、前記基板とスパッタターゲットとを対向して配置するとともに、前記基板と前記スパッタターゲットとの間隔を３０〜１００ｍｍの範囲とすることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［３］ 前記中間層を、ＲＦスパッタ法によって成膜することを特徴とする［１］又は［２］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［４］ 前記中間層を、ＲＦスパッタ法を用いて、カソードのマグネットを移動させつつ成膜することを特徴とする［３］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［５］ 前記中間層を、Ｖ族元素を含むガスをリアクタ内に流通させるリアクティブスパッタ法によって成膜することを特徴とする［１］〜［４］の何れかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［６］ 前記Ｖ族元素として窒素を用いることを特徴とする［１］〜［５］の何れかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［７］ 前記金属材料がＡｌを含有する材料であることを特徴とする［１］〜［６］の何れかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［８］ 前記中間層を、ＡｌＮで成膜することを特徴とする［１］〜［７］の何れかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［９］ 前記基板の温度を室温〜１０００℃の範囲として、前記中間層を形成することを特徴とする［１］〜［８］の何れかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１０］ 前記基板の温度を２００〜８００℃の範囲として、前記中間層を形成することを特徴とする［１］〜［８］の何れかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１１］ 前記中間層上に、前記ｎ型半導体層に備えられる下地層を積層することを特徴とする［１］〜［１０］の何れかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１２］ 前記下地層を、ＧａＮ系化合物半導体で形成することを特徴とする［１１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１３］ 前記下地層を、ＧａＮで形成することを特徴とする［１２］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１４］ 前記下地層を、ＡｌＧａＮで形成することを特徴とする［１２］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１５］ 前記中間層と前記下地層を、それぞれ異なるＩＩＩ族窒化物化合物で形成することを特徴とする［１０］〜［１４］の何れかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１６］ 前記下地層を、ＭＯＣＶＤ法によって前記中間層上に成膜することを特徴とする［１０］〜［１５］の何れかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１７］ 前記下地層を成膜する際の前記基板の温度を８００℃以上とすることを特徴とする［１０］〜［１６］の何れかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１８］ 上記［１］〜［１７］の何れかに記載の製造方法で得られるＩＩＩ族窒化物半導体発光素子。
［１９］ 上記［１８］に記載のＩＩＩ族窒化物半導体発光素子が用いられてなるランプ。
本発明のＩＩＩ族窒化物半導体発光素子の製造方法によれば、上記構成のように、プラズマによって原料を活性化するスパッタ法で基板上に中間層を成膜し、且つ、基板とスパッタターゲットとの距離を適正範囲に規定することにより、均一性が良く、その上にＭＯＣＶＤによって良好な結晶性のＩＩＩ族窒化物半導体を成膜することが可能な中間層を成膜することができる。
従って、基板上に、結晶性の良好なＩＩＩ族窒化物化合物からなる中間層、及びＩＩＩ族窒化物半導体からなる半導体層を効率良く成長させることができ、生産性に優れ安価であるとともに、優れた発光特性を備えたＩＩＩ族窒化物半導体発光素子が得られる。
以下に、本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法、及びＩＩＩ族窒化物半導体発光素子、並びにランプの一実施形態について、図１〜８を適宜参照しながら説明する。
本実施形態のＩＩＩ族窒化物半導体発光素子（以下、発光素子と略称することがある）の製造方法は、基板１１上に、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させるスパッタ法により、ＩＩＩ族窒化物化合物からなる中間層１２を成膜し、該中間層１２上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層１４、発光層１５、及びｐ型半導体層１６を順次積層する製造方法であって、中間層１２を成膜する際、基板１１とスパッタターゲット（図７の符号４７参照）とを対向して配置するとともに、前記プラズマに曝される位置に基板１１を配してスパッタを行なう方法である。
また、本実施形態の発光素子の製造方法では、基板１１とスパッタターゲット４７との間隔を３０〜１００ｍｍの範囲とすることができる。
本実施形態の製造方法は、基板１１上にＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる際に、スパッタ法を用いて、プラズマで活性化して反応した原料を基板１１上に成膜して中間層１２を形成する方法であり、基板１１とスパッタターゲット４７との間隔を上記範囲として中間層１２を成膜することにより、良好な結晶性を有する中間層１２を、特定の異方性を持った配向膜として、短時間で基板１１上に成膜することができる。これにより、中間層１２上に、結晶性の良好なＩＩＩ族窒化物半導体を効率良く成長させることが可能となる。
［ＩＩＩ族窒化物半導体発光素子］
本実施形態の製造方法によって得られる発光素子の積層構造を、図１に例示する積層半導体１０を用いて説明する。この積層半導体１０は、基板１１上に、ＩＩＩ族窒化物化合物からなる中間層１２が積層され、該中間層１２上に半導体層２０が積層されている。この半導体層２０は、ｎ型半導体層１４、発光層１５、及びｐ型半導体層１６が順次積層されてなる。
そして、本実施形態の積層半導体１０は、図２及び図３に示す例のように、ｐ型半導体層１６上に透光性正極１７が積層され、その上に正極ボンディングパッド１８が形成されるとともに、ｎ型半導体層１４のｎ型コンタクト層１４ｂに形成された露出領域１４ｄに負極１９が積層されてなる発光素子１を構成することができる。
＜基板＞
本実施形態において、基板１１に用いることができる材料としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
なお、アンモニアを使用せずに中間層を成膜するとともに、アンモニアを使用する方法で後述のｎ型半導体層を構成する下地層を成膜することにより、上記基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いた場合には、本実施形態の中間層がコート層として作用するので、基板の化学的な変質を防ぐ点で効果的である。
また、一般的に、スパッタ法は基板の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板を用いた場合でも、基板１１にダメージを与えることなく基板上への各層の成膜が可能である。
＜中間層＞
本実施形態の積層半導体１０は、基板１１上に、金属原料とＶ族元素を含んだガスとがプラズマで活性化されて反応することにより、ＩＩＩ族窒化物化合物からなる中間層１２が成膜されている。本実施形態のような、プラズマ化した金属原料を用いた方法で成膜された膜は、配向が得られ易いという作用がある。
ＩＩＩ族窒化物半導体の結晶は、六方晶系の結晶構造を持ち、六角柱を基本とした集合組織を形成しやすい。特に、プラズマ化した金属材料を用いた成膜方法によって形成した膜は柱状結晶となりやすい。ここで、本発明で説明する柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
図５は、後述する実施例１におけるＩＩＩ族窒化物半導体積層構造体の断面の透過型電子顕微鏡（ＴＥＭ）写真であり、図６は、図５を模式化した図である。中間層１２は、図６中に実線で示したような境界によって区切られており、境界と境界の間にある個々の結晶塊は六角形の柱の形状をしている。本発明では、このような結晶形態を柱状結晶の集合体と呼ぶ。なお、図５及び図６から判るように、このような結晶形態は、境界で区切られた層ということもできるが、本発明では、このような層も含めて柱状結晶の集合体として説明する。
上述のような柱状結晶からなる中間層１２が基板１１上に成膜された場合には、その上に成膜されるＩＩＩ族窒化物半導体からなる半導体層は、良好な結晶性を持つ結晶膜となる。
中間層１２は、基板１１の表面１１ａの少なくとも６０％以上、好ましくは８０％以上を覆っている必要があり、９０％以上を覆うように形成されていることが、基板１１のコート層としての機能面から好ましい。更に、中間層１２は、表面１１ａの１００％、即ち、基板１１の表面１１ａ上を隙間無く覆うように形成されていることが最も好ましい。
中間層１２が基板１１の表面１１ａを覆う領域が小さくなると、基板１１が大きく露出するためにコート層として機能せず、ＩＩＩ族窒化物半導体結晶を成長させる半導体原料と基板との間で反応が生じ、中間層１２上に形成されるｎ型半導体層の平坦性を損なう虞がある。
なお、基板１１上に中間層を形成する際、基板１１の表面１１ａのみを覆うように形成しても良いが、基板１１の表面１１ａ及び側面を覆うように形成しても良い。また、基板１１の表面１１ａ、側面及び裏面を覆うようにして形成することが、コート層としての機能面から最も好ましい。
ＭＯＣＶＤ法によって後述の半導体層を成膜する場合、原料ガスが基板の側面、もしくは裏面にまで回りこむことがあるので、原料ガスと基板との反応を回避するためには、基板１１の側面、もしくは裏面をも保護できるように構成することが好ましい。
また、中間層１２が基板１１の表面１１ａを覆う割合は、図５に示すような断面ＴＥＭ写真から測定することができる。特に、中間層１２と下地層１４ａの材料が異なる場合には、エネルギー分散型Ｘ線分光（ＥＤＳ）などを用いて基板１１と該基板１１上の層との界面を、基板１１の表面と平行にスキャンすることにより、中間層１２が形成されていない領域の比を見積もることができる。
また、本実施形態では、上述のように、断面ＴＥＭ写真から基板１１の露出した面積を測定しているが、中間層１２のみを成膜した試料を用意し、原子間力顕微鏡（ＡＦＭ）等の方法によって基板１１の露出した面積を測定することも可能である。
中間層１２は、柱状結晶の集合体からなることが、バッファ機能の面から好ましい。
ＩＩＩ族窒化物半導体の結晶は、六方晶系の結晶構造を有し、六角柱を基本とした集合組織を形成しやすい。特に、プラズマ化した金属材料を用いる成膜方法によって形成された膜は、柱状結晶となりやすい。
このような、柱状結晶からなる中間層１２を基板１１上に成膜した場合、中間層１２のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な結晶性を持つ結晶膜となる。
また、中間層１２は、前記柱状結晶の各々のグレインの幅の平均値が１〜１００ｎｍの範囲とされていることが、バッファ層としての機能面から好ましく、２〜７０ｎｍの範囲とされていることがより好ましい。
ＩＩＩ族窒化物半導体の結晶層の結晶性を良好にするためには、柱状結晶の各々の結晶のグレインの幅を適正に制御する必要があり、具体的には、上記範囲とすることが好ましい。
各柱状結晶のグレインの幅は、断面ＴＥＭ観察などにより容易に測定することが可能である。即ち、図６に示す模式図における各柱状結晶の境界の間隔が、各柱状結晶のグレインの幅である。また、図５に示すＴＥＭ写真でも判るように、各柱状結晶の幅は精密に規定できるものではなく、ある程度の幅の分布を有する。従って、各柱状結晶のグレインの幅が、上記範囲から外れる結晶が例えば数％程度あったとしても、本発明の効果に影響を及ぼすものではない。また、各柱状結晶のグレインの幅は、９０％以上が上記範囲に入っていることが好ましい。
上述したように、結晶のグレインは、略柱状の形状をしていることが好ましく、中間層１２は、柱状のグレインが集合して層を成していることが望ましい。ここで、上述したグレインの幅とは、中間層１２が柱状グレインの集合体である場合は、結晶の界面と界面の距離のことをいう。一方、グレインが島状に点在する場合には、グレインの幅とは、結晶グレインが基板面に接する面の最も大きいさし渡しの長さを言う。
中間層１２の膜厚は、２０〜８０ｎｍの範囲とされていることが好ましい。中間層１２の膜厚をこの範囲とすることにより、良好な結晶性を有し、また、コート層としても有効に機能する中間層１２が得られる。
中間層１２の膜厚が２０ｎｍ未満だと、上述したようなコート層としての機能が充分でなくなる。
また、８０ｎｍを超える膜厚で中間層１２を形成した場合、コート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。
中間層１２を構成する材料としては、一般式ＡｌＧａＩｎＮで表されるＩＩＩ族窒化物半導体であれば、どのような材料でも用いることができる。さらに、Ｖ族として、ＡｓやＰが含有される構成としても良い。
中間層１２を、Ａｌを含んだ組成とした場合、中でも、ＧａＡｌＮとすることが好ましく、この際、Ａｌの組成が５０％以上とされていることが好ましい。
また、中間層１２は、ＡｌＮからなる構成とすることにより、効率的に柱状結晶集合体とすることができるので、より好ましい。
また、中間層１２を構成する材料としては、ＩＩＩ族窒化物半導体と同じ結晶構造を有するものであれば、どのような材料でも用いることができるが、格子の長さが後述の下地層を構成するＩＩＩ族窒化物半導体に近いものが好ましく、特に周期表のＩＩＩ族元素の窒化物が好適である。
＜半導体層＞
図１に示すように、本実施形態の積層半導体１０は、基板１１上に、上述のような中間層１２を介して、窒化物系化合物半導体からなり、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６からなる半導体層２０が積層されており、ｎ型半導体層１４に備えられた下地層１４ａが中間層１２上に積層されている。
本実施形態の半導体層２０を構成するｎ型半導体層１４、発光層１５及びｐ型半導体層１６の各層は、ＭＯＣＶＤ法によって成膜されてなる。
ＩＩＩ族窒化物半導体からなる下地層１４ａの上には、上述したように、図１に示す積層半導体１０のような機能性を持つ結晶積層構造を構成することができる。例えば、発光素子のための半導体積層構造を形成する場合、Ｓｉ、Ｇｅ、Ｓｎ等のｎ型ドーパントをドープしたｎ型導電性の層や、マグネシウム等のｐ型ドーパントをドープしたｐ型導電性の層等を積層することができる。また、材料としては、発光層等にはＩｎＧａＮを用いることができ、クラッド層等にはＡｌＧａＮを用いることができる。このように、下地層１４ａ上に、さらに機能を持たせたＩＩＩ族窒化物半導体結晶層を形成することにより、発光ダイオードやレーザダイオード、あるいは電子デバイス等の作製に用いられる、半導体積層構造を有するウェーハを作製することが出来る。
窒化物系化合物半導体としては、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が多数知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ、Ａｓ及びＢ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
「ｎ型半導体層」
ｎ型半導体層１４は、通常、前記中間層１２上に積層され、下地層１４ａ、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃから構成される。なお、ｎ型コンタクト層は、下地層、及び／又は、ｎ型クラッド層を兼ねることが可能であるが、下地層が、ｎ型コンタクト層、及び／又は、ｎ型クラッド層を兼ねることも可能である。
（下地層）
本実施形態の下地層１４ａはＩＩＩ族窒化物半導体からなり、従来公知のＭＯＣＶＤ法によって中間層１２上に積層して成膜される。
下地層１４ａの材料としては、必ずしも基板１１上に成膜された中間層１２と同じである必要はなく、異なる材料を用いても構わないが、ＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
本発明者等が実験したところ、下地層１４ａに用いる材料として、Ｇａを含むＩＩＩ族窒化物化合物、即ちＧａＮ系化合物半導体が好ましいことが明らかとなった。
前記中間層１２をＡｌＮからなる構成とした場合、下地層１４ａは、柱状結晶の集合体である中間層１２の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要がある。転位のループ化を生じやすい材料としては、Ｇａを含むＧａＮ系化合物半導体が挙げられ、特に、ＡｌＧａＮ、又はＧａＮが好適である。
下地層１４ａの膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすい。
下地層１４ａは、必要に応じて、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であれば、ドープされた構成としても良いが、アンドープ（＜１×１０１７／ｃｍ３）の構成とすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。
基板１１が導電性である場合には、下地層１４ａにドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板１１に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、下地層１４ａはドープしない結晶とした方が、結晶性が良好となるので好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
（ｎ型コンタクト層）
本実施形態のｎ型コンタクト層１４ｂはＩＩＩ族窒化物半導体からなり、従来公知のＭＯＣＶＤ法によって下地層１４ａ上に積層して成膜される。
ｎ型コンタクト層１４ｂとしては、下地層１４ａと同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。また、上述したように、ｎ型コンタクト層１４ｂは、下地層を兼ねた構成とすることもできる。
下地層１４ａ及びｎ型コンタクト層１４ｂを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．１〜２０μｍ、好ましくは０．５〜１５μｍ、さらに好ましくは１〜１２μｍの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
（ｎ型クラッド層）
上述のｎ型コンタクト層１４ｂと後述の発光層１５との間には、ｎ型クラッド層１４ｃを設けることが好ましい。ｎ型クラッド層１４ｃを設けることにより、ｎ型コンタクト層１４ｂの最表面に生じた平坦性の悪化を改善することができる。ｎ型クラッド層１４ｃは、従来公知のＭＯＣＶＤ法等を用いて、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎ型クラッド層１４ｃの膜厚は、特に限定されないが、好ましくは５〜５００ｎｍの範囲であり、より好ましくは５〜１００ｎｍの範囲である。
また、ｎ型クラッド層１４ｃのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３の範囲とされていることが好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
「ｐ型半導体層」
ｐ型半導体層１６は、通常、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成され、従来公知のＭＯＣＶＤ法等を用いて成膜される。また、ｐ型コンタクト層がｐ型クラッド層を兼ねる構成としてもよい。
（ｐ型クラッド層）
ｐ型クラッド層１６ａとしては、詳細を後述する発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層１６ａが、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。
ｐ型クラッド層１６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
ｐ型クラッド層１６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３の範囲とされていることが好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
（ｐ型コンタクト層）
ｐ型コンタクト層１６ｂとしては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極（後述の透光性電極１７を参照）との良好なオーミック接触の点で好ましい。
また、ｐ型ドーパントを１×１０１８〜１×１０２１／ｃｍ３の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０／ｃｍ３の範囲である。
ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。
ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０〜５００ｎｍが好ましく、より好ましくは５０〜２００ｎｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
「発光層」
発光層１５は、ｎ型半導体層１４上に積層されるとともにｐ型半導体層１６がその上に積層される層であり、従来公知のＭＯＣＶＤ法等を用いて成膜することができる。また、発光層１５は、図１に示すように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層され、且つ、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配される順で積層して形成されている。
また、図１に示す例では、発光層１５は、６層の障壁層１５ａと５層の井戸層１５ｂとが交互に繰り返して積層され、発光層１５の最上層及び最下層に障壁層１５ａが配され、各障壁層１５ａ間に井戸層１５ｂが配される構成とされている。
障壁層１５ａとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
また、発光層１５全体の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましい。例えば、発光層１５の膜厚は、１〜５００ｎｍの範囲であることが好ましく、１００ｎｍ前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。
＜透光性正極＞
透光性正極１７は、上述のようにして作製される積層半導体１０のｐ型半導体層１６上に形成される透光性の電極である。
透光性正極１７の材質としては、特に限定されず、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−ＧｅＯ２）等の材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
透光性正極１７は、Ｍｇドープｐ型半導体層１６上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。透光性正極１７を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
＜正極ボンディングパッド及び負極＞
正極ボンディングパッド１８は、上述の透光性正極１７上に形成される電極である。
正極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド１８の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１８の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。
負極１９は、基板１１上に、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層された半導体層において、ｎ型半導体層１４のｎ型コンタクト層１４ｂに接するように形成される。
このため、負極１９を設ける際は、ｐ型半導体層１６、発光層１５、及びｎ型半導体層１４の一部を除去することにより、ｎ型コンタクト層１４ｂの露出領域１４ｄを形成し、この上に負極１９を形成する。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
［発光素子の製造方法］
以下に、図２及び図３に示すような発光素子１の製造方法の一例について説明する。
本発明に係る発光素子の製造方法は、上述したように、基板１１上に、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させるスパッタ法により、ＩＩＩ族窒化物化合物からなる中間層１２を成膜し、該中間層１２上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層１４、発光層１５、及びｐ型半導体層１６を順次積層する製造方法であって、中間層１２を成膜する際、基板１１とスパッタターゲット（図７の符号４７）とを対向して配置するとともに、前記プラズマに曝される位置に基板１１を配してスパッタを行なう方法である。また、本実施形態の発光素子の製造方法では、基板１１とスパッタターゲット４７との間隔を３０〜１００ｍｍの範囲としている。
結晶性に優れたＩＩＩ族窒化物半導体を基板上に成膜するためには、良好な結晶性を有する中間層１２を、特定の異方性を持った配向膜として基板１１上に成膜する必要があり、本実施形態では以下に詳述するような方法としている。
＜積層半導体の製造方法＞
本実施形態の製造方法では、基板１１上にＩＩＩ族窒化物半導体結晶をエピタキシャル成長させ、図１に示すような積層半導体１０を形成する際、基板１１上に中間層１２を成膜し、その上に、半導体層２０を形成する。本実施形態では、中間層１２を、スパッタ法を用いて形成し、その上に、半導体層２０を構成するｎ型半導体層１４、発光層１５及びｐ型半導体層１６の各層を、ＭＯＣＶＤ法を用いて形成する。
「中間層の形成」
中間層１２を基板１１上に成膜する際、基板１１には湿式の前処理を行うことが望ましい。例えば、シリコンからなる基板１１に対しては、よく知られたＲＣＡ洗浄方法などを行い、表面を水素終端させておくことにより、成膜プロセスが安定する。
また、基板１１を反応器の中に導入した後、中間層１２を形成する前に、スパッタ法等の方法を用いて前処理を行うことができる。具体的には、基板１１をＡｒやＮ２のプラズマ中に曝す事によって表面を整えることができる。例えば、ＡｒガスやＮ２ガスなどのプラズマを基板１１表面に作用させることで、基板１１表面に付着した有機物や酸化物を除去することができる。この場合、基板１１とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１１に作用する。このような前処理を基板１１に施すことにより、基板１１の表面１１ａ全面に中間層１２を成膜することができ、その上に成膜される膜の結晶性を高めることが可能となる。
基板１１表面の前処理を行なった後、スパッタ装置内にアルゴン及び窒素ガスを導入し、基板１１の温度を５００℃程度まで低下させる。そして、基板１１側に高周波バイアスを印加するとともに、金属ＡｌからなるＡｌターゲット側にパワーを印加し、炉内の圧力を一定に保ちながら、基板１１上にＡｌＮからなる中間層１２を成膜する。
中間層１２を基板１１上に成膜する方法としては、スパッタ法の他、例えば、ＭＯＣＶＤ法、パルスレーザーデポジション（ＰＬＤ）法、パルス電子線堆積（ＰＥＤ）法等が挙げられ、適宜選択して用いることができるが、スパッタ法が最も簡便で量産にも適しているため、好適な方法である。なお、ＤＣスパッタを用いる場合、ターゲット表面のチャージアップを招き、成膜速度が安定しない可能性があるので、パルスＤＣスパッタ法とするか、ＲＦスパッタ法とすることが望ましい。
プラズマを発生させる方法としては、特定の真空度で高電圧をかけて放電するスパッタ法、高いエネルギー密度のレーザを照射してプラズマを発生させるＰＬＤ法、電子線を照射させることでプラズマを発生させるＰＥＤ法等、幾つかの方法があるが、この内、スパッタ法が最も簡便で量産にも適しているため、好適な方法である。なお、スパッタ法により、Ｖ族元素として窒素ガスを用いて成膜を行なう際、窒素がターゲット（金属材料）表面に吸着することが知られている（Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ． Ｖｏｌ．６８、３５７、１９８６を参照）。
また、一般に金属材料のターゲットを用いてスパッタする場合、ＤＣスパッタ法を用いると成膜効率の点で好ましいが、窒素がターゲットに付着することによってターゲット表面のチャージアップを招き、成膜速度が安定しない可能性があるので、パルスＤＣスパッタ法とするか、ＲＦスパッタ法とすることが望ましい。
スパッタ法では、磁場内にプラズマを閉じ込めることによって効率を向上させる技術が一般的に用いられており、ターゲットを偏り無く使用するための方法としては、カソードのマグネットの位置をターゲット内で移動させつつ成膜する、ＲＦスパッタ法を用いることが好ましい。具体的なマグネットの運動方法は、スパッタ装置によって適宜選択することができ、例えば、マグネットを揺動させたり、又は回転運動させたりすることができる。
図７に示す例のスパッタ装置（ＲＦスパッタ装置）４０では、金属のスパッタターゲット４７の下方（図７の下方）にマグネット４２が配され、該マグネット４２が図示略の駆動装置によってスパッタターゲット４７の下方で揺動する。チャンバ４１には窒素ガス、及びアルゴンガスが供給され、ヒータ４４に取り付けられた基板１１上に、中間層が成膜される。この際、上述のようにマグネット４２がスパッタターゲット４７の下方で揺動しているため、チャンバ４１内に閉じ込められたプラズマが移動し、基板１１の表面１１ａの他、側面に対しても、ムラ無く中間層を成膜することが可能となる。
本実施形態の製造方法では、中間層１２をスパッタ法で成膜する際、基板１１とスパッタ装置４０に備えられたスパッタターゲット４７とを対向して配置し、プラズマに曝される位置に基板１１を配してスパッタを行なう。また、本実施形態では、基板１１とスパッタターゲット４７との間隔を３０〜１００ｍｍの範囲とすることが好ましく、３０〜８０ｍｍの範囲とすることがより好ましい。
基板１１上に結晶性の良好な中間層１２を積層する場合、基板１１が出来る限り強度の高いプラズマに曝されることが好ましいので、基板１１とスパッタターゲット４７との間隔は、プラズマが発生可能な範囲であれば、出来る限り近い距離で配置することが好ましい。
本実施形態の製造方法では、基板１１とスパッタターゲット４７との間隔を上記範囲とすることにより、良好な結晶性を有する中間層１２を、特定の異方性を持った配向膜として基板１１上に成膜することができるので、結晶性に優れたＩＩＩ族窒化物半導体を中間層１２上に成膜することが可能となる。
基板１１とスパッタターゲット４７との間隔が１００ｍｍを超えると、上述のような中間層１２の結晶性向上効果が得られなくなる。図８のグラフに例示するように、基板−ターゲット間距離を１００ｍｍ以下として中間層を成膜すると、該中間層上に形成した下地層の結晶の転位密度の指標となる（１０−１０）面のＸＲＣスペクトル半値幅は３００ａｒｃｓｅｃ未満となるが、基板−ターゲット間距離が１００ｍｍを超えた場合には、ＸＲＣ半値幅は３００ａｒｃｓｅｃ以上となる。
また、基板１１とスパッタターゲット４７との間隔が３０ｍｍ未満だと、スパッタによるプラズマが発生せず、半導体層の積層が困難になる虞がある。
ここで、本発明で説明する強度の高いプラズマとは、プラズマ種の密度及びエネルギーの両方又は何れかが高いプラズマのことであり、本発明では、密度及びエネルギーの何れかが高いプラズマとされていることが好ましく、両方が高いことがより好ましい。
一般に、スパッタによる成膜処理においては、活性すぎる反応種を基板に当てないようにするため、基板とスパッタターゲットとの間隔を、出来るだけ距離を持たせた間隔としているが、本実施形態の製造方法では、この間隔を上記範囲とし、基板とスパッタターゲットとを近距離で配置している。本実施形態では、このような構成とすることにより、活性な窒素反応種を基板表面に供給して反応を即時的に生じさせ、マイグレーションを抑制することで反応種の自己組織化を抑え、中間層１２を、適正な柱状結晶構造として形成することできる。また、このような柱状結晶の結晶界面の密度を適正にコントロールすることにより、中間層１２上に積層して成膜する半導体層２０の結晶性を良好に制御することが可能となる。
なお、中間層１２をスパッタ法によって成膜する場合、窒素を含んだガスをリアクタ内に流通させるリアクティブスパッタ法によって成膜する方法とすることが、反応を制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができる点でより好ましい。
また、スパッタ法、特にリアクティブスパッタ法を用いて中間層１２を成膜する場合、基板１１の温度以外の重要なパラメータとしては、窒素分圧や炉内の圧力等が挙げられる。
窒素を含むガス中における窒素のガス分率、つまり、窒素（Ｎ２）とアルゴン（Ａｒ）の流量に対する窒素流量の比は、窒素が２０％超であることが好ましい。窒素が２０％以下だと、窒素の存在量が少なく基板１１上に金属が析出してしまい、中間層１２としてＩＩＩ族窒化物化合物に求められる結晶構造とならない。また、窒素が９９％を上回る流量比だと、Ａｒの量が少な過ぎ、スパッタレートが大幅に低下してしまうので好ましくない。また、窒素を含むガス中における窒素のガス分率は、４０％以上９５％以下の範囲とすることがより好ましく、６０％以上８０％以下の範囲とすることが最も好ましい。
本実施形態では、活性な窒素反応種を、高濃度で基板１１上に供給することにより、基板１１上におけるマイグレーションを抑制することができ、これにより、自己組織化を抑え、中間層１２を適正に柱状結晶構造とすることが可能となる。
また、中間層１２の、柱状結晶の結晶界面の密度を適正にコントロールすることにより、その上に積層されるＧａＮからなる半導体層の結晶性を良好に制御することができる。
また、スパッタ法を用いて中間層１２を成膜する際の炉内の圧力は、０．２Ｐａ以上であることが好ましい。この炉内の圧力が０．２Ｐａ未満だと、発生する反応種の持つ運動エネルギーが大きくなりすぎ、形成される中間層の膜質が不十分となる。また、この炉内の圧力の上限は特に限定されないが、０．８Ｐａ以上になると、膜の配向に寄与する二量体荷電粒子がプラズマ中の荷電粒子の相互作用を受けるようになるため、炉内の圧力は、０．２〜０．８Ｐａの範囲とすることが好ましい。
中間層１２を成膜する際の成膜レートは、０．０１ｎｍ／ｓ〜１０ｎｍ／ｓの範囲とすることが好ましい。成膜レートが０．０１ｎｍ／ｓ未満だと、膜が層とならずに島状に成長してしまい、基板１１の表面を覆うことができなくなる虞がある。成膜レートが１０ｎｍ／ｓを超えると、膜が結晶体とならずに非晶質となってしまう。
中間層１２を成膜する際の基板１１の温度は、室温〜１０００℃の範囲とすることが好ましく、２００〜８００℃の範囲とすることがより好ましい。基板１１の温度が上記下限未満だと、中間層１２が基板１１全面を覆うことができず、基板１１表面が露出する虞がある。基板１１の温度が上記上限を超えると、金属原料のマイグレーションが活発となり、柱状結晶ではなく単結晶の膜に近いものが成膜されるため、中間層としては不適である。
なお、本発明で説明する室温とは、工程の環境等にも影響される温度であるが、具体的な温度としては、０〜３０℃の範囲である。
なお、スパッタ法等、金属原料をプラズマ化する成膜法を用いて、中間層として混晶を成膜する際には、例えばＡｌ等を含む金属材料の混合物（必ずしも、合金を形成していなくても構わない）をターゲットとして用いる方法もあるし、異なる材料からなる２つのターゲットを用意して同時にスパッタする方法としても良い。例えば、一定の組成の膜を成膜する場合には混合材料のターゲットを用い、組成の異なる何種類かの膜を成膜する場合には複数のターゲットをチャンバ内に設置すれば良い。
本実施形態で用いる窒素（Ｖ族元素）を含むガスとしては、一般に知られている窒素化合物を何ら制限されることなく用いることができるが、アンモニアや窒素（Ｎ２）は取り扱いが簡単であるとともに、比較的安価で入手可能であることから好ましい。
アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置に使用する部材の材料を化学的に安定性の高いものにする必要がある。
また、窒素（Ｎ２）を原料として用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度は得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアよりは低いものの工業生産的に利用可能な程度の成膜速度を得ることができるため、装置コストとの兼ね合いを考えると、最も好適な窒素源である。
なお、上述したように、中間層１２は、基板１１の表面１１ａに加え、側面を覆うようにして形成しても良く、さらに、基板１１の裏面を覆うようにして形成しても良い。しかしながら、従来の成膜方法でバッファ層を成膜した場合、最大で６回から８回程度の成膜処理を行う必要があり、長時間の工程となってしまう。これ以外の成膜方法としては、基板を保持せずにチャンバ内に設置することにより、基板全面に成膜する方法も考えられるが、基板を加熱する必要がある場合には装置が複雑になる虞がある。
そこで、例えば、基板を揺動させたり又は回転運動させたりすることにより、基板の位置を、成膜材料のスパッタ方向に対して変更させつつ、成膜する方法が考えられる。このような方法とすることにより、基板の表面及び側面を一度の工程で成膜することが可能となり、次いで基板裏面への成膜工程を行うことにより、計２回の工程で基板全面を覆うことが可能となる。
また、成膜材料源（ターゲット）が、大きな面積の発生源から生じる構成とし、且つ、材料の発生位置を移動させることにより、基板を移動させずに基板全面に成膜する方法としても良い。このような方法としては、上述したように、マグネットを揺動させたり又は回転運動させたりすることにより、カソードのマグネットの位置をターゲット内で移動させつつ成膜する、ＲＦスパッタ法が挙げられる。また、このようなＲＦスパッタ法で成膜を行なう場合、基板側とカソード側の両方を移動させる方法としても良い。さらに、材料の発生源であるカソードを基板近傍に配することにより、発生するプラズマを基板に対してビーム状に供給するのではなく、基板を包み込むように供給するような構成とすれば、基板表面及び側面の同時成膜が可能となる。
本実施形態の製造方法では、上述のようなスパッタ法を用いて基板１１上に中間層１２を成膜している。
ＬＥＤやＬＤ等のＩＩＩ族窒化物半導体素子は、ある一定の決められた方向に電流が流れる必要があるため、基板上に成膜されるＩＩＩ族窒化物半導体には良好な結晶性とともに配向が求められる。また、ＩＩＩ族窒化物半導体は中間層１２上にエピタキシャル成長させるので、中間層１２も同様に良好な結晶性及び配向が必要となる。
上述したようなＭＯＣＶＤ法は、有機金属分子を分解して金属元素を積層してゆく方法のため、膜を配向させるためにはテンプレートとなる下地が必要となる。このため、中間層１２が、低温バッファ層の場合には基板が下地となるので、使用できる基板が限定されることになる。
一方、本実施形態で説明するようなスパッタ法、特にリアクティブスパッタ法を用いた場合には、プラズマ中に叩き出された荷電粒子が必ずしも原子状態で存在するのではなく、二量体等の結合を持つ荷電粒子としても存在し、このような荷電粒子が、膜を形成する際の原料となる。また、このような荷電粒子はモーメントを有するので、スパッタによる電場の影響を受け、特定の異方性を持って基板１１上に堆積する。この異方性により、膜が配向構造を呈するので、どのような基板を用いた場合でも、スパッタ法によって配向膜を成膜することができるという大きな効果がある。
「半導体層の形成」
中間層１２上には、ｎ型半導体層１４、発光層１５、ｐ型半導体層１６をこの順で積層することにより、半導体層２０を形成する。本実施形態の製造方法では、上述したように、半導体層２０を構成する上記各層を、ＭＯＣＶＤ法を用いて成膜する。
本実施形態において、半導体層２０を形成する際の窒化ガリウム系化合物半導体の成長方法は特に限定されず、上述したスパッタ法の他、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等、窒化物半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からＭＯＣＶＤ法である。ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては、例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いる。
上述の窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ、及びＡｓ等の元素を含有することができる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
（ｎ型半導体層の形成）
本実施形態の半導体層２０を形成する際、まず、ｎ型半導体層１４の下地層１４ａを、従来公知のＭＯＣＶＤ法により、中間層１２上に積層して成膜する。次いで、下地層１４ａ上に、ｎ型コンタクト層１４ｂを成膜した後、さらに、ｎ型コンタクト層１４ｂ上にｎ型クラッド層１４ｃを、それぞれＭＯＣＶＤ法によって成膜する。この際、下地層１４ａ、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃの各層は、同じＭＯＣＶＤ炉を用いて成膜することができる。
（発光層の形成）
ｎ型クラッド層１４ｃ上には、発光層１５を、従来公知のＭＯＣＶＤ法によって形成する。
本実施形態で形成する、図１に例示するような発光層１５は、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる積層構造を有しており、ＧａＮからなる６層の障壁層１５ａと、ノンドープのＩｎ０．２Ｇａ０．８Ｎからなる５層の井戸層１５ｂとを交互に積層して形成する。
また、本実施形態の製造方法では、ｎ型クラッド層１４ｃの成膜に用いるＭＯＣＶＤ炉と同じものを使用することにより、従来公知のＭＯＣＶＤ法で発光層１５を成膜することができる。
（ｐ型クラッド層及びｐ型コンタクト層の形成）
発光層１５上、つまり、発光層１５の最上層となる障壁層１５ａ上には、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂからなるｐ型半導体層１６を、従来公知のＭＯＣＶＤ法によって形成する。
本実施形態では、まず、ＭｇをドープしたＡｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層１６ａを発光層１５（最上層の障壁層１５ａ）上に形成し、さらにその上に、ＭｇをドープしたＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂを形成する。
本実施形態の製造方法では、ｎ型クラッド層１４ｃ及び発光層１５の成膜に用いるＭＯＣＶＤ炉と同じものを使用することにより、従来公知のＭＯＣＶＤ法でｐ型半導体層１６を成膜することができる。
＜透光性正極の形成＞
上述のような方法により、基板１１上に、中間層１２及び半導体層が積層された積層半導体１０のｐ型コンタクト層１６ｂ上に、ＩＴＯからなる透光性正極１７を形成する。
透光性正極１７の形成方法としては、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、本実施形態の透光性正極１７は、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）を用いて形成しているが、これには限定されず、例えば、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−ＧｅＯ２）等の材料を用いて形成することができる。
また、透光性正極１７を形成した後、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
＜正極及び負極の形成＞
積層半導体１０上に形成された透光性正極１７上に、さらに、正極ボンディングパッド１８を形成する。
この正極ボンディングパッド１８は、例えば、透光性正極１７の表面側から順に、Ｔｉ、Ａｌ、Ａｕの各材料を、従来公知の方法で積層することによって形成することができる。
また、負極１９を形成する際は、まず、基板１１上に形成されたｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部をドライエッチング等の方法によって除去することにより、ｎ型コンタクト層１４ｂの露出領域１４ｄを形成する（図２及び図３参照）。そして、この露出領域１４ｄ上に、例えば、露出領域１４ｄ表面側から順に、Ｎｉ、Ａｌ、Ｔｉ、及びＡｕの各材料を、従来公知の方法で積層することにより、４層構造の負極１９を形成することができる。
そして、上述のようにして、積層半導体１０上に、透光性正極１７、正極ボンディングパッド１８及び負極１９を設けたウェーハを、基板１１の裏面を研削及び研磨してミラー状の面とした後、例えば、３５０μｍ角の正方形に切断することにより、発光素子チップ（発光素子１）とすることができる。
以上説明したような、本実施形態のＩＩＩ族窒化物半導体発光素子の製造方法によれば、上記構成のように、プラズマによって原料を活性化するスパッタ法で基板１１上に中間層１２を成膜し、且つ、基板１１とスパッタターゲット４７との距離を上記範囲に規定することにより、均一性が良く、その上にＭＯＣＶＤによって良好な結晶性のＩＩＩ族窒化物半導体を成膜することが可能な中間層１２を成膜することができる。また、中間層１２がバッファ層として有効に作用するので、その上に成膜されるＩＩＩ族窒化物半導体からなる半導体層２０は、良好な結晶性を持つ結晶膜となる。
従って、基板１１上に、結晶性の良好なＩＩＩ族窒化物化合物からなる中間層１２、及びＩＩＩ族窒化物半導体からなる半導体層２０を効率良く成長させることができ、生産性に優れ安価であるとともに、優れた発光特性を備えたＩＩＩ族窒化物半導体発光素子が得られる。
［ランプ］
以上説明したような、本発明に係るＩＩＩ族窒化物半導体発光素子と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
例えば、図４に示す例のように、同一面電極型のＩＩＩ族窒化物半導体発光素子１を砲弾型に実装する場合には、２本のフレームの内の一方（図４ではフレーム３１）に発光素子１を接着し、また、発光素子１の負極（図３に示す符号１９参照）をワイヤー３４でフレーム３２に接合し、発光素子１の正極ボンディングパッド（図３に示す符号１８参照）をワイヤー３３でフレーム３１に接合する。そして、透明な樹脂からなるモールド３５で発光素子１の周辺をモールドすることにより、図４に示すような砲弾型のランプ３を作成することができる。
また、本発明に係るＩＩＩ族窒化物化合物積層半導体は、上述の発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、ＨＢＴやＨＥＭＴ等の電子デバイスなどに用いることができる。これらの半導体素子は各種構造のものが知られており、本実施形態の発光素子１の下地層１４ａ上に積層される半導体素子構造は、これら周知の素子構造を含めて何ら制限されない。
次に、本発明のＩＩＩ族窒化物半導体発光素子を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
［実施例１〜２］
図１に、本実験例で作製したＩＩＩ族窒化物半導体発光素子の積層半導体の断面模式図を示す。
本例では、サファイアからなる基板１１のｃ面上に、中間層１２としてＲＦスパッタ法を用いてＡｌＮからなる柱状結晶の集合体を形成し、その上に、下地層１４ａとして、ＭＯＣＶＤ法を用いてＧａＮからなる層を形成した。この、ＧａＮからなる、下地層１４ａの上に、同様にＭＯＣＶＤ法を用いて各半導体層を積層した。
まず、片面のみをエピタキシャル成長に使用できる程度に鏡面研磨したサファイアからなる基板１１を、特に湿式等の前処理を行わずにスパッタ装置の中へ導入した。ここで、スパッタ装置としては、高周波式の電源を有し、また、ターゲット内でマグネットの位置を動かすことができる機構を有する装置を使用した。
そして、スパッタ装置内で基板１１を７５０℃まで加熱し、窒素ガスを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を０．０８Ｐａに保持し、基板１１側に５０Ｗの高周波バイアスを印加し、窒素プラズマに晒すことによって基板１１表面を洗浄した。
次いで、基板１１の温度はそのままに、スパッタ装置内にアルゴン及び窒素ガスを導入した。そして、２０００Ｗの高周波を金属Ａｌターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、Ａｒガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させた条件下（ガス全体における窒素の比は７５％）で、サファイアからなる基板１１上にＡｌＮからなる中間層１２を成膜した。この際、基板１１と金属Ａｌターゲットとを対向して配置するとともに、これらの間の距離（ＴＳ）を、８５ｍｍ（実施例１）、１００ｍｍ（実施例２）とした２水準の各条件で中間層１２を成膜した。また、この際の成長レートは０．０６７ｎｍ／ｓであった。ターゲット内のマグネットは、基板１１の洗浄時、及び成膜時の何れにおいても揺動させた。
そして、上記成膜レートに従い、規定した時間の処理により、４０ｎｍのＡｌＮ（中間層）を成膜後、プラズマ動作を停止し、基板１１の温度を低下させた。
次いで、中間層１２が成膜された基板１１をＭＯＣＶＤ炉に導入し、ＧａＮ層（ＩＩＩ族窒化物半導体）が成膜された試料を、ＭＯＣＶＤ法を用いて以下の手順で作製した。
まず、基板１１を反応炉中に導入した。基板１１は、窒素ガス置換されたグローブボックスの中で、加熱用のカーボン製のサセプタ上に載置した。そして、窒素ガスを炉内に流通させた後、ヒータによって基板１１の温度を１１５０℃に昇温させた。基板１１が１１５０℃の温度で安定したことを確認した後、アンモニア配管のバルブを開き、アンモニアの炉内への流通を開始した。次いで、トリメチルガリウム（ＴＭＧ）の蒸気を含む水素を炉内へ供給し、基板１１上に成膜された中間層１２の上に、下地層１４ａを構成するＧａＮ半導体を付着させる処理を行った。アンモニアの量は、Ｖ／ＩＩＩ比が６０００となるように調節した。約１時間に渡って上記ＧａＮ半導体の成長を行った後、ＴＭＧの配管のバルブを切り替え、原料の反応炉内への供給を停止して成長を停止させた。そして、ＧａＮ半導体の成長を終了させた後、ヒータへの通電を停止して、基板１１の温度を室温まで降温した。
以上の工程により、サファイアからなる基板１１上にＡｌＮからなる中間層１２を形成し、さらにその上に、アンドープで２μｍの膜厚のＧａＮ半導体からなる下地層１４ａを形成した試料を作製した。
そして、上記方法で成長させた、アンドープのＧａＮ層（下地層）のＸ線ロッキングカーブ（ＸＲＣ）を、Ｘ線測定器（パナリティカル社製；四結晶Ｘ線測定装置、型番：Ｘ‘ｐｅｒｔ）を用いて測定するとともに、アンドープのＧａＮ層の表面を目視確認した。Ｘ線ロッキングカーブの測定には、Ｃｕβ線Ｘ線発生源を光源として用い、配向面である（０００２）面と、垂直面である（１０−１０）面の各面で行なった。
一般的に、ＩＩＩ族窒化物半導体の場合、（０００２）面のＸＲＣスペクトル半値幅は結晶の平坦性（モザイシティ）の指標となり、（１０−１０）面のＸＲＣスペクトル半値幅は結晶の転位密度（ツイスト）の指標となる。
そして、試料をＭＯＣＶＤ炉に導入して、この上の各層を成膜し、最終的に、図１に示すようなＩＩＩ族窒化物半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハ（積層半導体１０）を作製した。
このエピタキシャルウェーハは、ｃ面を有するサファイアからなる基板１１上に、上述のようにして柱状構造を有するＡｌＮからなるバッファ層１２、この上に２μｍのアンドープＧａＮからなる下地層１４ａが積層され、さらに、基板１１側から順に、１×１０１９ｃｍ−３の電子濃度を持つ２μｍのＳｉドープＧａＮからなるｎ型コンタクト層１４ｂ、１×１０１８ｃｍ−３の電子濃度を持つ２０ｎｍのＩｎ０．１Ｇａ０．９Ｎ型クラッド層（ｎ型クラッド層１４ｃ）、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる積層構造であって、層厚を１６ｎｍとしたＧａＮからなる６層の障壁層１５ａと、層厚を３ｎｍとしたノンドープのＩｎ０．２Ｇａ０．８Ｎからなる５層の井戸層１５ｂとが交互に積層されてなる発光層（多重量子井戸構造）１５、５ｎｍのＭｇをドープしたＡｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層１６ａ、及び膜厚２００ｎｍのＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂとを具備したｐ型半導体層１６を積層した構造を有する。
次いで、上述のようなサファイアからなる基板１１上にエピタキシャル層構造が積層されたエピタキシャルウェーハ（図１の積層半導体１０参照）を用いて、半導体発光素子の一種である発光ダイオードを作製した（図２及び３の発光素子１を参照）。
まず、作製したウェーハについて、公知のフォトリソグラフィーによってＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂの表面上に、ＩＴＯからなる透光性正極１７と、その上に正極表面側から順にＴｉ、Ａｌ、Ａｕを積層した構造を有する正極ボンディングパッド１８を形成した。また、ウェーハの一部にドライエッチングを施し、ｎ型コンタクト層１４ｂ上の露出領域１４ｄを露出させ、この部分にＮｉ、Ａｌ、Ｔｉ、及びＡｕの４層よりなる負極１９を作製した。これらの工程により、ウェーハ上に、図２及び３に示すような形状を持つ各電極を作製した。
上述のようにしてｐ型半導体層及びｎ型半導体層の両方に電極を形成したウェーハについて、基板１１の裏側を研削及び研磨してミラー状の面として３５０μｍ角の正方形のチップに切断し、各電極が上になるようにリードフレーム上に載置し、金線でリードフレームに結線することにより、半導体発光素子とした。
そして、この半導体発光素子（発光ダイオード）の正極ボンディングパッド１８及び負極１９の電極間に２０ｍＡの順方向電流を流した際の順方向電圧を測定するとともに、ｐ側の透光性正極１７を通して発光波長及び発光出力を観察、測定した。このような発光ダイオードの発光特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
下記表１に、各実施例の評価結果の一覧を示す。
［比較例１〜３］
スパッタ時間を固定して、基板１１と金属Ａｌターゲットとの距離を、１３０ｍｍ（比較例１）、１６７ｍｍ（比較例２）、及び２８ｍｍ（比較例３）とした２水準の各条件で、サファイアからなる基板１１上にＡｌＮからなる中間層を成膜した点を除き、上記実施例１〜２と同様の操作によって半導体発光素子を作製し、同様に評価した。
下記表１に、上記実施例１〜２及び比較例１〜２の条件で、基板上に中間層を成長させ、その上にアンドープＧａＮ層（下地層）を成膜した試料の、アンドープＧａＮ層の（０００２）面及び（１０−１０）面のＸ線ロッキングカーブ（ＸＲＣ）半値幅を示すとともに、発光素子特性の一覧を示す。また、図８に、上記アンドープＧａＮ層の（０００２）面及び（１０−１０）面のＸ線ロッキングカーブ（ＸＲＣ）半値幅のグラフを示す。なお、図８において、横軸は、基板１１と金属Ａｌターゲットとの距離（ＴＳ）であり、縦軸は、Ｘ線ロッキングカーブ（ＸＲＣ）の半値幅となっている。
Figure 2008198705
［評価結果］
表１及び図８に示すように、スパッタ法を用いて、基板１１と金属Ａｌターゲット（スパッタターゲット）との間隔を本発明で規定する距離として基板１１上に中間層１２を成膜し、その上にアンドープＧａＮ層（下地層１４ａ）を成膜した実施例１〜２では、中間層１２上に成膜したアンドープＧａＮ層（下地層１４ａ）の（０００２）面のＸＲＣスペクトル半値幅は、それぞれ３９．６ａｒｃｓｅｃ（実施例１）、４１．８ａｒｃｓｅｃ（実施例２）であった。また、この際の（１０−１０）面のＸＲＣスペクトル半値幅は、それぞれ２６９．５ａｒｃｓｅｃ（実施例１）、２６２．４ａｒｃｓｅｃ（実施例２）と、何れも３００．０ａｒｃｓｅｃ以下であった。実施例１〜２のサンプルは、何れも中間層１２並びにアンドープＧａＮ層（下地層１４ａ）の結晶性が良好であり、表面がミラー状を呈していることが確認できた。
また、上記試料上に、さらに各層を成膜して作製した実施例１〜２の発光素子の特性は、何れも２０ｍＷの順方向電流を流した際の順方向電圧が３．１Ｖ以下であり、また、発光波長が４６０ｎｍの範囲、発光出力が１４ｍＷ以上であり、優れた発光特性を示した。また、実施例１〜２に示す発光素子は、ＨＢＭ（ヒューマン・ボディ・モデル）に基づくＥＳＤ（静電気放電）評価において、４０００Ｖ以上でも破壊されなかった素子の比率が９０％以上となった。
これに対し、基板と金属Ａｌターゲットとの間隔を、本発明で規定する範囲を超える１３０ｍｍとして中間層を成膜した比較例１の試料は、中間層上に成膜したアンドープＧａＮ層の（０００２）面のＸＲＣスペクトル半値幅が４２．８ａｒｃｓｅｃであり、また、（１０−１０）面のＸＲＣスペクトル半値幅が３１１．３ａｒｃｓｅｃであり、実施例１〜２に比べて劣る特性となった。
また、上記試料上に、さらに各層を成膜して作製した比較例１の発光素子の特性は、２０ｍＷの順方向電流を流した際の順方向電圧が３．１Ｖであり、また、発光波長が４６０ｎｍ、発光出力が１３．５ｍＷであった。
また、基板と金属Ａｌターゲットとの間隔を、本発明で規定する範囲を超える１６７ｍｍとして中間層を成膜した比較例２の試料は、中間層上に成膜したアンドープＧａＮ層の（０００２）面のＸＲＣスペクトル半値幅が４１．９ａｒｃｓｅｃであり、また、（１０−１０）面のＸＲＣスペクトル半値幅が２９５．３ａｒｃｓｅｃであり、実施例１〜２に比べて劣る特性となった。
また、上記試料上に、さらに各層を成膜して作製した比較例２の発光素子の特性は、２０ｍＷの順方向電流を流した際の順方向電圧が３．１Ｖであり、また、発光波長が４６０ｎｍ、発光出力が１３．５ｍＷであった。また、比較例２に示す発光素子は、ＨＢＭ（ヒューマン・ボディ・モデル）に基づくＥＳＤ（静電気放電）評価において、４０００Ｖ以上でも破壊されなかった素子の比率が５０％以下であった。
なお、基板と金属Ａｌターゲットとの間隔を、本発明で規定する下限（３０ｍｍ）を下回る２８ｍｍとして、中間層成膜のための工程処理を施した比較例３では、他の成膜条件を如何なる条件とした場合もチャンバ内でプラズマが発生せず、基板上に中間層を成膜することができなかった。
上記各実施例及び比較例の結果より、基板と金属Ａｌターゲット（スパッタターゲット）との間隔が、プラズマが発生する範囲において短いほど、スパッタ法によって成膜される中間層の（０００２）面及び（１０−１０）面のＸＲＣスペクトル半値幅が良好な特性を示し、また、その上に成膜されるアンドープＧａＮ層の（０００２）面及び（１０−１０）面のＸＲＣスペクトル半値幅も良好な特性となることがわかる。
以上の結果により、本発明に係るＩＩＩ族窒化物半導体発光素子が、生産性に優れ、また、優れた発光特性を備えていることが明らかである。
本発明に係るＩＩＩ族窒化物半導体は、良好な結晶性を有するＩＩＩ族窒化物半導体結晶からなる表面層を有している。従って、この上に、さらに機能を持たせたＩＩＩ族窒化物半導体結晶層を形成することにより、優れた発光特性を有する発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、あるいは電子デバイス等の半導体発光素子を作製することが可能となる。
本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、積層半導体の断面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、平面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、断面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子を用いて構成したランプを模式的に説明する概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、断面構造を示す透過型電子顕微鏡（ＴＥＭ）写真である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、図５に示すＴＥＭ写真を模式化して示す図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、スパッタ装置の構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の実施例を説明する図であり、下地層の（０００２）面及び（１０−１０）面におけるＸＲＣスペクトル半値幅を示すグラフである。
符号の説明
１…ＩＩＩ族窒化物半導体発光素子、１０…積層半導体、１１…基板、１１ａ…表面、１２…中間層、１３…下地層、１４…ｎ型半導体層、１４ａ…下地層、１５…発光層、１６…ｐ型半導体層、１７…透光性正極、３…ランプ、４０…スパッタ装置、４１…チャンバ、４２…マグネット、４７…スパッタターゲット

Claims (19)

  1. 基板上に、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させるスパッタ法により、ＩＩＩ族窒化物化合物からなる中間層を成膜し、該中間層上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層、及びｐ型半導体層を順次積層するＩＩＩ族窒化物半導体発光素子の製造方法であって、
    前記中間層を成膜する際、前記基板とスパッタターゲットとを対向して配置するとともに、前記プラズマに曝される位置に前記基板を配してスパッタを行なうことを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
  2. 前記基板上に前記中間層を成膜する際、前記基板とスパッタターゲットとを対向して配置するとともに、前記基板と前記スパッタターゲットとの間隔を３０〜１００ｍｍの範囲とすることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  3. 前記中間層を、ＲＦスパッタ法によって成膜することを特徴とする請求項１又は２に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  4. 前記中間層を、ＲＦスパッタ法を用いて、カソードのマグネットを移動させつつ成膜することを特徴とする請求項３に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  5. 前記中間層を、Ｖ族元素を含むガスをリアクタ内に流通させるリアクティブスパッタ法によって成膜することを特徴とする請求項１〜４の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  6. 前記Ｖ族元素として窒素を用いることを特徴とする請求項１〜５の何れか1項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  7. 前記金属材料がＡｌを含有する材料であることを特徴とする請求項１〜６の何れか1項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  8. 前記中間層を、ＡｌＮで成膜することを特徴とする請求項１〜７の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  9. 前記基板の温度を室温〜１０００℃の範囲として、前記中間層を形成することを特徴とする請求項１〜８の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  10. 前記基板の温度を２００〜８００℃の範囲として、前記中間層を形成することを特徴とする請求項１〜８の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  11. 前記中間層上に、前記ｎ型半導体層に備えられる下地層を積層することを特徴とする請求項１〜１０の何れか1項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  12. 前記下地層を、ＧａＮ系化合物半導体で形成することを特徴とする請求項１１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  13. 前記下地層を、ＧａＮで形成することを特徴とする請求項１２に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  14. 前記下地層を、ＡｌＧａＮで形成することを特徴とする請求項１２に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  15. 前記中間層と前記下地層を、それぞれ異なるＩＩＩ族窒化物化合物で形成することを特徴とする請求項１０〜１４の何れか1項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  16. 前記下地層を、ＭＯＣＶＤ法によって前記中間層上に成膜することを特徴とする請求項１０〜１５の何れか1項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  17. 前記下地層を成膜する際の前記基板の温度を８００℃以上とすることを特徴とする請求項１０〜１６の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  18. 請求項１〜１７の何れか１項に記載の製造方法で得られるＩＩＩ族窒化物半導体発光素子。
  19. 請求項１８に記載のＩＩＩ族窒化物半導体発光素子が用いられてなるランプ。
JP2007030273A 2007-02-09 2007-02-09 Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ Pending JP2008198705A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007030273A JP2008198705A (ja) 2007-02-09 2007-02-09 Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007030273A JP2008198705A (ja) 2007-02-09 2007-02-09 Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Publications (1)

Publication Number Publication Date
JP2008198705A true JP2008198705A (ja) 2008-08-28

Family

ID=39757403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007030273A Pending JP2008198705A (ja) 2007-02-09 2007-02-09 Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Country Status (1)

Country Link
JP (1) JP2008198705A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222812A (ja) * 2010-04-12 2011-11-04 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
WO2022130913A1 (ja) * 2020-12-18 2022-06-23 日新電機株式会社 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039819A (ja) * 1983-08-12 1985-03-01 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の作製方法
JPH0585868A (ja) * 1991-05-20 1993-04-06 Hitachi Metals Ltd スパツタ膜を有する部材及びその製造方法
JPH06116710A (ja) * 1992-10-08 1994-04-26 Kobe Steel Ltd ＡｌＮ被覆金属部材およびその製造方法
JPH08181073A (ja) * 1994-12-21 1996-07-12 Canon Inc 半導体ウエハ及び結晶成長方法
JP2000332029A (ja) * 1999-05-25 2000-11-30 Fujitsu Quantum Devices Ltd 半導体装置の製造方法
JP2001308010A (ja) * 2000-04-21 2001-11-02 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2002176196A (ja) * 2000-05-22 2002-06-21 Ngk Insulators Ltd フォトニックデバイスおよびその製造方法
JP2003096561A (ja) * 2001-09-25 2003-04-03 Sharp Corp スパッタ装置
JP2003218396A (ja) * 2001-11-15 2003-07-31 Mitsubishi Cable Ind Ltd 紫外線発光素子
JP2004137142A (ja) * 2002-03-14 2004-05-13 Rikogaku Shinkokai 単結晶窒化アルミニウム膜およびその形成方法、ｉｉｉ族窒化物膜用下地基板、発光素子、並びに表面弾性波デバイス
JP2004218089A (ja) * 2003-01-15 2004-08-05 Samsung Electronics Co Ltd マグネトロンカソードおよびこれを採用するマグネトロンスパッタリング装置
JP2005272894A (ja) * 2004-03-23 2005-10-06 Neomax Co Ltd 化合物膜の製造方法および化合物半導体素子の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039819A (ja) * 1983-08-12 1985-03-01 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の作製方法
JPH0585868A (ja) * 1991-05-20 1993-04-06 Hitachi Metals Ltd スパツタ膜を有する部材及びその製造方法
JPH06116710A (ja) * 1992-10-08 1994-04-26 Kobe Steel Ltd ＡｌＮ被覆金属部材およびその製造方法
JPH08181073A (ja) * 1994-12-21 1996-07-12 Canon Inc 半導体ウエハ及び結晶成長方法
JP2000332029A (ja) * 1999-05-25 2000-11-30 Fujitsu Quantum Devices Ltd 半導体装置の製造方法
JP2001308010A (ja) * 2000-04-21 2001-11-02 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2002176196A (ja) * 2000-05-22 2002-06-21 Ngk Insulators Ltd フォトニックデバイスおよびその製造方法
JP2003096561A (ja) * 2001-09-25 2003-04-03 Sharp Corp スパッタ装置
JP2003218396A (ja) * 2001-11-15 2003-07-31 Mitsubishi Cable Ind Ltd 紫外線発光素子
JP2004137142A (ja) * 2002-03-14 2004-05-13 Rikogaku Shinkokai 単結晶窒化アルミニウム膜およびその形成方法、ｉｉｉ族窒化物膜用下地基板、発光素子、並びに表面弾性波デバイス
JP2004218089A (ja) * 2003-01-15 2004-08-05 Samsung Electronics Co Ltd マグネトロンカソードおよびこれを採用するマグネトロンスパッタリング装置
JP2005272894A (ja) * 2004-03-23 2005-10-06 Neomax Co Ltd 化合物膜の製造方法および化合物半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222812A (ja) * 2010-04-12 2011-11-04 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
WO2022130913A1 (ja) * 2020-12-18 2022-06-23 日新電機株式会社 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法

Similar Documents

Publication Publication Date Title
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
TWI491064B (zh) Iii族氮化物半導體發光元件及該製造方法、以及燈
US8227284B2 (en) Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
EP2019437A1 (en) Iii nitride compound semiconductor laminated structure
TWI418057B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法，及ｉｉｉ族氮化物化合物半導體發光元件及燈
JP2009081406A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177525A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
WO2009148075A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、およびランプ
JPWO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ、ｉｉｉ族窒化物半導体発光素子ウエーハの発光波長分布のばらつき低減方法
JPWO2008136504A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2010003768A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2008047762A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008047763A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009155672A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5179055B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731