TWI418057B - Ｉｉｉ族氮化物化合物半導體發光元件之製造方法，及ｉｉｉ族氮化物化合物半導體發光元件及燈 - Google Patents

Ｉｉｉ族氮化物化合物半導體發光元件之製造方法，及ｉｉｉ族氮化物化合物半導體發光元件及燈 Download PDF

Info

Publication number
TWI418057B
TWI418057B TW096141912A TW96141912A TWI418057B TW I418057 B TWI418057 B TW I418057B TW 096141912 A TW096141912 A TW 096141912A TW 96141912 A TW96141912 A TW 96141912A TW I418057 B TWI418057 B TW I418057B
Authority
TW
Taiwan
Prior art keywords
group iii
compound semiconductor
iii nitride
nitride compound
emitting device
Prior art date
Application number
TW096141912A
Other languages
English (en)
Other versions
TW200834990A (en
Inventor
Yasunori Yokoyama
Hisayuki Miki
Original Assignee
Toyoda Gosei Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Kk filed Critical Toyoda Gosei Kk
Publication of TW200834990A publication Critical patent/TW200834990A/zh
Application granted granted Critical
Publication of TWI418057B publication Critical patent/TWI418057B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0232—Lead-frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H01S5/3063—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping using Mg
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)

Description

III族氮化物化合物半導體發光元件之製造方法，及III族氮化物化合物半導體發光元件及燈
本發明係有關適合使用於發光二極體(LED)，雷射二極體(LD)及電子裝置等之III族氮化物化合物半導體發光元件之製造方法，及III族氮化物化合物半導體發光元件及燈。
本申請專利係於2006年11月8日，依據在日本所提出申請知日本特願2006－302814號，主張優先權，將其內容引用於此。
III族氮化物化合物半導體係因從可視光具有相當於紫外光範圍之能量的直接遷移型的帶隙而對於發光效率優越之情況，故作為LED或LD等之發光元件。
另外，使用於電子裝置之情況，III族氮化物化合物半導體發光元件係比較於使用以往之III－V族化合物半導體之情，可得到具有優越特性之電子裝置。
以往，作為III族氮化物化合物半導體的單結晶係使結晶成長於不同材料之單結晶基板上而得到的方法則為一般性，而對於如此之異種基板，與外延成長於其上方之III族氮化物化合物半導體結晶之間，係存在有大的晶格不匹配。
例如，對於藍寶石(Al2 O3 )基板上使氮化鎵(GaN)成長之情況，兩者之間係存在有16%之晶格不匹配，而對 於SiC基板上使氮化鎵成長之情況，係存在有6%之晶格不匹配。
而一般，對於存在如此大之晶格不匹配的情況，係直接使結晶外延成長於基板上之情況則為困難，並另外，即使做為成長之情況，亦有無法得到結晶性良好之結晶問題。
因此，提案有經由有機金屬化學氣相成長法(MOCVD法)，外延成長III族氮化物化合物半導體結晶於藍寶石單結晶基板或SiC單結晶基板之上方時，於基板上，首先，層機稱為由氮化鋁(AlN)或氮化鋁鎵(AlGaN)而成之低溫緩衝層的層，並於其上方，以高溫外延成長III族氮化物化合物半導體結晶之方法，一般所進行(例如，專利文獻1，2)。
另外，亦提案有以MOCVD以外之方法，將上述緩衝層進行成膜之技術，例如，於基板上，經由濺鍍法，將緩衝層進行成膜之同時，作為基板材料，提案有使用藍寶石，矽，碳化矽，氧化鋅，磷化鎵，砷化鎵，氧化鎂，氧化錳，及III族氮化物化合物半導體結晶等之方法，其中，最佳為藍寶石之a面基板(例如，專利文獻3，4)。
但，在專利文獻1~4記載之方法中，係有無法得到充分結晶性之III族氮化物化合物半導體之問題。
另一方面，提案有於以經由高頻率之濺鍍法進行成膜之緩衝層上，經由MOCVD法，使相同組成之結晶成長之方法(例如，專利文獻5)，但，在專利文獻5記載之方 法中，係有於基板上，無法做為安定層積良好之結晶的問題。
另外，提案有在於基板上，經由濺鍍法而形成緩衝層時，將濺鍍裝置之初期電壓，作為濺鍍電壓的110%以下之方法(例如，專利文獻6)，在專利文獻3~6記載之方法中，係為未使用如以MOCVD法所使用之高價的材料，而經由濺鍍法而形成緩衝層之構成。
〔專利文獻1〕專利第3026087號公報 〔專利文獻2〕日本特開平4－297023號公報 〔專利文獻3〕專利第3440873號公報 〔專利文獻4〕專利第3700492號公報 〔專利文獻5〕日本特公平5－86646號公報 〔專利文獻6〕日本特開2001－308010號公報
記載於上述專利文獻3之方法係為在緩衝層之成長後，在從氨與氫而成之混合氣體中，進行退火之構成，另外，記載於專利文獻4之方法係將緩衝層，以400℃以上的溫度，經由DC濺鍍進行成膜之情況，則作為重要，但，在本發明者進行銳意實驗情況，在記載於專利文獻3，4之條件，係了解到無法得到良好結晶性之III族氮化物化合物半導體者。
在此，記載於專利文獻1、2之MOCVD法係為將原 料氣體，以作為該原料氣體脂分解溫度以上的溫度情況進行分解，並將經由其之分解物，成長於基板上之方法，成長速度雖為低，但做為得到結晶性高的膜之方法所了解到。
另一方面，濺鍍法係為從中間電極引出原子，並將所引出的原子，強制性地成模於基板上之方法，雖成長速度為高，但認為所得到的膜係當比較於MOCVD法時，結晶性並不高，因此，以往係主要，使用經由MOCVD法，將低溫緩衝層成膜於基板上之後，經由使未摻雜之GaN層，進行數μm成長之情況，提升成長於其上方之發光曾之結晶性的方法。
但，在以如上述之MOCVD法而形成低溫緩衝層之方法中，期望無法得到充分之結晶性而得到結晶性良好的膜之方法。
本發明係有鑑於上述課題所做為之構成，其目的為提供於基板上，可以短時間使III族氮化物化合物半導體成長，並對於生產性優越之同時，得到具備優越之發光特性的元件，III族氮化物化合物半導體發光元件之製造方法，及III族氮化物化合物半導體發光元件及燈。
本發明者等係為了解決上述問題而作銳意檢討之結果，發現使用比較於MOCVD法，成膜速度非常地高，另外，強制性地成膜於基板上之濺鍍法等，經由電漿而將原料 進行活性化的方法，將中間層(緩衝層)進行成膜，另外，經由將中間層之膜厚作為適當範圍之情況，可將中間層，作為具有特定向異性之配向膜而成膜於基板上之同時，成膜速度提升，可防止爐內附著物等之不純物混入於膜之情況，完成本發明。
即，本發明係關於以下。
(1)一種III族氮化物化合物半導體發光元件之製造方法，屬於於基板上，經由以電漿活性化含有V族元素之氣體與金屬材料而使其反應之情況，將由III族氮化物化合物而成之中間層，進行成膜，於該中間層上，序層積由III族氮化物化合物半導體而成之n型半導體層，發光層，及p型半導體層之III族氮化物化合物半導體發光元件之製造方法，其特徵乃將前述V族元素作為氮素，將前述中間層，以20~80nm的範圍膜厚，進行成膜者。
(2)如(1)記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述中間層，經由濺鍍法進行成膜者。
(3)如(2)記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述中間層，經由RF濺鍍法進行成膜者。
(4)如(3)記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述中間層，使用RF濺鍍法，移動陰極之磁鐵的同時進行成膜者。
(5)如(2)~(4)任一記載之III族氮化物化合物 半導體發光元件之製造方法，其中，將前述中間層，經由使含有氮素之氣體流通於反應器內之反應濺鍍法進行成膜者。
(6)如(1)~(5)任一記載之III族氮化物化合物半導體發光元件之製造方法，其中，前述金屬材料乃為含有Al之材料者。
(7)如(1)~(7)任一記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述中間層，以AlN進行成膜者。
(8)如(1)~(7)任一記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述基板的溫度，作為室溫~1000℃之範圍，形成前述中間層者。
(9)如(1)~(7)任一記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述基板的溫度，作為200~800℃之範圍，形成前述中間層者。
(10)如(1)~(9)任一記載之III族氮化物化合物半導體發光元件之製造方法，其中，於前述中間層上，層積具備於前述n型半導體層之基底層者。
(11)如(1)記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述基底層，由GaN系化合物半導體而形成者。
(12)如(11)記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述基底層，由GaN而形成者。
(13)如(11)記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述基底層，由AlGaN而形成者。
(14)如(10)~(13)任一記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述中間層與前述基底層，以各自不同之III族氮化物化合物而行程者。
(15)如(10)~(14)任一記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述基底層，經由MOCVD法而成膜於前述中間層上者。
(16)如(10)~(15)記載之III族氮化物化合物半導體發光元件之製造方法，其中，將成膜前述基底層時之前述基板的溫度，作為800℃以上者。
(17)一種III族氮化物化合物半導體發光元件，其特徵乃由(1)~(16)任一記載之製造方法所得到。
(18)一種III族氮化物化合物半導體發光元件，屬於於基板上，經由以電漿活性化含有V族元素之氣體與金屬材料而反應之情況，將由III族氮化物化合物而成之中間層，進行成膜，於該中間層上，序層積由III族氮化物化合物半導體而成之n型半導體層，發光層，及p型半導體層之III族氮化物化合物半導體發光元件，其特徵乃前述中間層，係將前述V族元素作為氮素，以20~80nm的範圍膜厚，進行成膜者。
(19)如(18)記載之III族氮化物化合物半導體發光元件，其中，將前述中間層乃作為含有Al之組成者。
(20)如(19)記載之III族氮化物化合物半導體發光元件，其中，前述中間層乃由AlN而成者。
(21)如(18)~(20)任一記載之III族氮化物化合物半導體發光元件，其中，前述中間層乃呈被覆前述基板表面之至少90%以上地加以形成者。
(22)如(18)~(21)任一記載之III族氮化物化合物半導體發光元件，其中，前述中間層乃呈至少被覆前述基板的側面地加以形成者。
(23)如(18)~(22)任一記載之III族氮化物化合物半導體發光元件，其中，前述中間層乃呈被覆前述基板的側面及背面地加以形成者。
(24)如(18)~(23)任一記載之III族氮化物化合物半導體發光元件，其中，前述中間層乃由柱狀結晶之集合體而成者。
(25)如(24)記載之III族氮化物化合物半導體發光元件，其中，將前述中間層係前述柱狀結晶之各晶粒的寬度平均值作為1~100nm之範圍者。
(26)如(24)記載之III族氮化物化合物半導體發光元件，其中，將前述中間層係前述柱狀結晶之各晶粒的寬度平均值作為2~70nm之範圍者。
(27)如(18)~(26)任一記載之III族氮化物化合物半導體發光元件，其中，前述中間層係做為六方最密填充構造所形成者。
(28)如(18)~(27)記載之III族氮化物化合物半 導體發光元件，其中，於前述中間層上，層積具備於前述n型半導體層之基底層者。
(29)如(28)記載之III族氮化物化合物半導體發光元件，其中，前述基底層，由GaN系化合物半導體而成者。
(30)如(29)記載之III族氮化物化合物半導體發光元件，其中，前述基底層，由GaN而成者。
(31)如(29)記載之III族氮化物化合物半導體發光元件，其中，前述基底層，由AlGaN而成者。
(32)一種燈，其特徵乃採用由上述(17)~(31)任一記載之III族氮化物化合物半導體發光元件而成。
如根據本發明之III族氮化物化合物半導體發光元件之製造方法，經由上述構成，以濺鍍法等，經由電漿漿原料活性化之方法，將中間層成膜於基板上，另外，經由將中間層的膜厚作為適當範圍之情況，可將經由MOCVD成膜良好結晶性之III族氮化物化合物半導體於其上方情況之中間層，進行成膜。
隨之，於基板上，可效率佳地使由結晶性之良好的III族氮化物化合物而成之中間層，及由III族氮化物半導體而成之半導體層成長，並對於生產性為優越之廉價之同時，得到具備優越發光特性之III族氮化物化合物半導體發光元件。
 〔為了實施發明之最佳型態〕
以下，關於有關本發明之III族氮化物化合物半導體發光元件之製造方法，及III族氮化物化合物半導體發光元件及燈之一實施形態，參照圖1~7之同時，進行說明。
本實施形態之III族氮化物化合物半導體發光元件(以下，有略稱為發光元件之情況)之製造方法係屬於於基板上，經由以電漿活性化含有V族元素之氣體與金屬材料而使其反應之情況，將由III族氮化物化合物而成之中間層12，進行成膜，於該中間層上12，序層積由III族氮化物化合物半導體而成之n型半導體層14，發光層15，及p型半導體層16之製造方法，將前述V族元素作為氮素，將中間層，以20~80nm的範圍膜厚，進行成膜之方法。
本實施形態之製造方法係為在於基板11上，使III族氮化物化合物半導體結晶外延成長時，例如，使用濺鍍法等，將以電將進行活性化而反應之原料，成膜於基板11上，行程中間層12之方法，經由將膜厚作為上述範圍之情況，可將具有良好之結晶性的中間層12，作為具有特定向異性之配向膜，以短時間成膜於基板11上，由此，於中間層12上，可效率佳地使結晶性良好之III族氮化物化合物半導體成長。
將以本實施形態之製造方法所得到之發光元件的層積構造，使用圖1所示之層積半導體10而進行說明，其層 積半導體10係於基板11上，將由III族氮化物化合物而成之中間層12進行成膜，並於該中間層12上，層積半導體層20而成。
中間層12係至少經由以電漿而活性化金屬材料與含有V族元素之氣體而反應之情況，成膜於基板上。
半導體層20係由依序層積n型半導體層14，發光層15，及p型半導體層16而成，而具備於n型半導體層14之基底層14a則層積於中間層12上。
另外，具備於本實施形態之層積半導體10之中間層12係膜厚則作為20~80nm之範圍。
另外，圖1所示之層積半導體10係於基板11上，依序層積由中間層12，基底層14a，n型接觸層14b及n型包覆層14c而成之n型半導體層14，由交互層積阻障層15a及井層15b而成之發光層15，由p型包覆層16a及p型接觸層16b而成之p型半導體層16。
並且，本實施形態之層積半導體10係如圖2及圖3所示的例，於p型半導體層16上，層積透光性正極17，並於其上方，形成有正極接合墊片18之同時，可構成由層積負極19於形成在n型半導體層14之n型接觸層14b的露出範圍14d而成之發光元件1。
以下，關於本實施形態之發光元件的製造方法，及發光元件，進行詳述。
〔基板〕
針對在本實施形態，做為將III族氮化物化合物半導體結晶外延成長於表面上之基板11，係無特別限定，可選擇各種材料而使用例如為藍寶石，SiC，矽，氧化鋅，氧化鎂，氧化錳，氧化鋯，氧化錳鋅鐵，氧化鎂鋁，氟化鋯，氧化鎵，氧化銦，氧化鋰鎵，氧化鋰鎵鋁，氧化釹鎵，氧化鑭鍶鋁鉭，氧化鍶鈦，氧化鈦，鉿，鎢，鉬等。
然而，未使用氨而將中間層進行成膜的同時，以使用氨的方法，將後述之基底層進行成膜，更加地，對於上述基板材料內，使用由以高溫接觸於氨之情況而引起化學性之變性情況所了解之氧化物基板或金屬基板等之情況，係因本實施形態之中間層，作為被覆層而作用，故在防止基板之化學性的變質的點，為有效果。
〔中間層〕
本實施形態之層積半導體10係於基板上，經由以電漿活性化金屬材料與含有氮素之氣體而使其反應之情況，將由III族氮化物化合物而成，具有六方最密填充構造之中間層12，進行成膜，而以使用如本實施形態之電漿化之金屬原料的方法所成膜的膜係有容易得到配向之作用。
LED或LD等之III族氮化物化合物半導體發光元件係有必要流動電流於所決定之一定的方向，因此，對於III族氮化物化合物半導體發光元件係在有良好之結晶性的同時要求配向，而III族氮化物化合物半導體發光元件係因外延成長於中間層12上，故中間層12亦同樣地，需 要良好之結晶性及配向。
MOCVD法係因為為分解有機金屬分子層積金屬元素之方法，故對於為了使膜配向，係有必要成為模板之基底，因此，中間層12則對於為成長於基板11上之低溫緩衝層之情況，係因基板成為基底，故成為限定可使用之基板。
另一方面，反應濺鍍法之情況係引出於電漿中之荷電粒子則未必在原子狀態存在，而作為具有二量體等之結合的荷電粒子而亦存在，如此之荷電粒子則成為形成膜時之原料，另外，如此之荷電粒子係因具有力距，故受到經由濺鍍之電場的影響而具有特定之向異性，堆積於基板11上，經由其向異性，因膜呈現配向構成，故在使用任何基板之情況，亦可經由濺鍍法而將配向膜進行成膜。
中間層12係需要被覆基板11表面11a之至少60%以上，理想為需要被覆80%以上，而呈被覆90%地所形成之情況，則從做為基板11之包覆層的機能面，為理想，另外，中間層12係最理想為表面11a之100%，即，呈無間隙被覆基板11表面11a上地所形成之情況。
當中間層12被覆基板11表面11a之範圍變小時，因基板11大大露出，而無法做為包覆層而發揮機能，在使III族氮化物半導體結晶成長之半導體原料與基板之間，產生反應，有損及形成在中間層12上之n型半導體層之平坦性之虞。
然而，在於基板11上形成中間層時，亦可呈只被覆 基板11表面11a地形成，而亦可呈被覆基板11表面11a及側面地形成，另外，呈被覆基板11表面11a及背面地形成情況，從做為包覆層之機能面，最為理想。
在MOCVD法之中，係因原料氣體有轉入至基板的側面，或背面，故對於迴避原料氣體與基板之反應，係亦可呈保護基板11的側面，或背面地構成情況則為理想。
另外，中間層12係由六方最密填充構造而成之柱狀結晶的各晶粒之寬度的平均值，則作為1~100nm之範圍者，但，從做為緩衝層之機能面，為理想，而作為2~70nm之範圍情況則更為理想。
為了將III族氮化物化合物半導體之結晶層的結晶作為良好，係有必要適當地控制柱狀結晶之各結晶的晶粒寬度，具體而言，作為上述之範圍情況則為理想。
結晶之晶粒的寬度係可經由剖面TEM觀察等而容易地測定。
結晶之晶粒係期望為作為如上述之略柱狀之形狀者，而中間層12係期望為集合柱狀之晶粒而構成層之情況。
在此，上述之晶粒的寬度係指中間層12為柱狀晶粒之集合體情況，結晶的界面與界面的距離之情況，另一方面，對於晶粒點在為島狀之情況，晶粒的寬度係指結晶晶粒接觸於基板面之最大的直徑長度。
中間層12的膜厚係理想如上述，作為20~80nm之範圍者，經由將中間層12的膜厚，作為此範圍之情況，可將具有良好之結晶性的中間層12，作為具有特定之向異性 的配向膜，以短時間成膜於基板11上，另外，成為可於其上方，將具有良好之結晶性的半導體層20進行成膜者。
當中間層12之膜厚未達20nm時，有著無法得到具有良好之結晶性的膜之虞同時，因作為如上述之包覆層之機能變為不充分，故有著成膜於中間層上之半導體層之結晶性下降之虞。
另外，對於以超過80nm之膜厚而形成中間層之情況，係無法得到具有良好之結晶性的膜而有著成膜於中間層上之半導體層之結晶性下降之虞，另外，對於作為包覆層之機能，係無關於無變化而成膜處理時間變長，有著生產性降低之虞。
經由將中間層12的膜厚，作為上述範圍之情況，得到結晶性良好的膜，另外，作為具有特定向異性之配向膜所得到之機構係為不明，但，經由本發明者等銳意檢討時，將中間層，作為由六方最密填充構造而成之柱狀結晶的集合結晶組織時，對於將中間層的膜厚作為較80nm為厚成膜之情況，個結晶塊之特性顯著，失去了作為緩衝層之機能，另外，對於將中間層的膜厚作為較20nm為薄成膜之情況，了解到對於基板而言之被覆率下降，於中間層產生凹陷而發生結晶性之下降情況。
另一方面，對於將中間層12之膜厚，作為20~80nm之範圍情況，係得到對於基板11而言之充分的被覆率同時，可將結晶性良好的膜，作為具有特定向異性之配向膜 而得到，並了解到成膜於中間層12上之半導體層20之結晶性亦成為良好之構成者(參照實施例的欄)。
中間層12係理想為作為含有Al之組成者，而特別理想為作為由AlN而成之構成者。
作為構成中間層12之材料係如為以一般式AlGaInN所表示之III族氮化物化合物半導體，均可使用任何材料，更加地，作為V族，亦可做為含有As或P之構成。
將中間層12，作為含有Al之組成的情況，其中，作為GaAlN之情況則為理想，此時，Al之組成做為50%以上之情況則為理想。
另外，中間層12係經由作為由AlN而成之構成情況，因可有效率地作為柱狀結晶集合體，故更為理想。
另外，作為構成中間層12之材料，係如為具有與III族氮化物化合物半導體同樣結晶構造之構成，均可使用任何材料，但，晶格長度接近於構成後述之基底層之III族氮化物化合物半導體之構成則為理想，而特別適合為周期表之III族元素之氮化物。
以下，關於中間層12之成膜方法，進行說明。
做為經由以電漿活性化III族金屬原料與含有V族元素之氣體而使其反應之情況，將由III族氮化物化合物而成之中間層12進行成膜的方法，係可舉出濺鍍法，受脈衝作用雷射沉澱(PLD)法，受脈衝作用電子束沉澱(PED)法等。
作為使電將產生的方法，係有以特定之真空度加上高 電壓而放電之濺鍍法，照射高能量密度之雷射而使電將產生之PLD法，由照射電子線而使電將產生之PED法等幾個方法，其中，濺鍍法則因最簡便而適合於量產，故為最佳的方法，然而，經由濺鍍法，在做為V族元素使用氮氣而進行成膜時，了解到氮素吸著於中間電極(金屬材料)表面之情況(參照Mat.Res，Soc.Symp.Proc.Vol.68，357，1986)。
另外，一般使用金屬材料之中間電極而進行濺渡之情況，當使用DC濺鍍法時，以成膜效率的點為理想，但，經由附著氮素於中間電極之情況而招致中間電極表面之充電，有著成膜速度不安定之可能性，故期望為作為DC濺鍍法，或RF濺鍍法者。
在濺鍍法中，係一般使用經由封閉電漿於磁場內知情況而使效率提升之技術，作為為了不偏移中間電極而使用之方法，係理想為使用在中間電極內使陰極之磁鐵位置移動的同時進行成膜之RF濺鍍法者，而具體之磁鐵的運動方法係可經由濺鍍裝置作適當選擇，例如，可使磁鐵搖動或旋轉運動者。
在圖5所示的例之RF濺鍍裝置40中，於金屬中間電極47之下方(圖5之下方)，配置有磁鐵42，該磁鐵42則經由略圖示之驅動裝置，在金屬中間電極47之下方搖動，對於腔室41，係供給氮氣，及氬氣，並於安裝於發熱器44之基板11上，將中間層成膜，此時，如上述，因磁鐵42在金屬中間電極47之下方搖動，故封閉於腔室41 內之電漿則移動，對於基板11表面11a之其他，側面而言，亦可無不勻地將中間層成膜。
然而，經由濺鍍法將中間層12成膜之情況，作為經由使含有氮素之氣體流通於反應器內之反應濺鍍法進行成膜之方法，由控制反應情況可良好地保持結晶性，並可安定地再現其良好之結晶性之情況，則更為理想。
另外，使用濺鍍法，特別是反應濺鍍法而將中間層12成膜之情況，作為基板11之溫度以外的重要的參數，係可舉出氮素分壓或爐內之壓力等。
針對在含有氮素之氣體中的氮素之氣體分率，也就是對於氮素(N2 )與Ar之流量的氮素流量的比係理想為氮素超出20%者，當氮素為20%以下時，氮素的存在量則減少，於基板上，金屬則析出，而不會成為作為中間層12，III族氮化物化合物所要求之結晶構造，另外，當氮素超過90%之流量比時，Ar的量則過少，因濺鍍比例大幅下降，故不理想，而針對在含有氮素之氣體中的氮素之氣體分率係特別理想為40~90%之範圍。
在本實施形態中，係經由將活性之氮素反應種，以高濃度供給至基板11上之情況，可控制在基板11上之遷移，由此，抑制本身組織化，可適當地將中間層12作為柱狀結晶構造。
另外，經由適當地控制中間層12之柱狀結晶的結晶界面之密度，可良好地控制由層積於其上方之GaN而成之半導體層的結晶性。
另外，使用濺鍍法而將中間層12成膜時之爐內壓力係理想為0.2Pa以上者，當其爐內的壓力未達0.2Pa時，具有所產生之反應種的運動能量則變過大，而所形成之中間層的膜質則成為不充分，另外，其爐內的壓力上線並無特別限定，但當成為0.8Pa時，因貢獻於膜的配向之二量體荷電粒子成為呈受到電漿中之荷電粒子的相互作用，故爐內壓力係理想為作為0.2~0.8Pa之範圍者。
對於基板11係理想為施以濕式之前處理者，例如，對於由矽而成之基板而言，係進行以往公知之RCA洗淨方法等，經由將基板表面作為氫終端之情況，針對在詳述後述之濺鍍工程，將中間層成膜於基板上時之處理則為安定。
另外，在導入基板11於反應器之中後，形成中間層12之前，可使用逆濺鍍法等之方法而進行前處理，具體而言，可經由將基板11暴露於Ar或N2 之電漿中情況而整理表面。
例如，由使Ar氣體或N2 氣體等之電漿作用於基板11表面之情況，可去除附著於基板11表面之有機物或氧化物，此情況，如施加電壓於基板11與腔室之間，電漿粒子則可有效率地作用於基板11。
經由施以如此之前處理於基板11之情況，可於基板11之表面11a全面，將中間層12成膜之情況，並可提升成模於其上方的膜之結晶性。
另外，中間層12成膜時之成膜比例係理想為作為 0.01nm/s~10nm/s之範圍，當成膜比例未達0.01nm/s時，膜則不成為層而成長成島狀，有著無法被覆基板11表面之虞，當成膜比例超過10nm/s時，膜則不會成為結晶體而成為非晶質。
將中間層12成膜時之基板11的溫度係理想為作為室溫~1000℃之範圍者，更為理想為200~800℃之範圍者，當基板11之溫度未達上述下限時，中間層12則無法被覆基板11全面，而有基板11露出之虞，當基板11的溫度超出上述上限時，因金屬原料的遷移則變為活潑，而成為並非柱狀結晶而接近於單結晶的膜之構成，故作為中間層12係為不適。
然而，在本發明所說明之室溫係指對於工程之環境等所影響之溫度，但做為具體之溫度係為0~30℃之範圍。
對於使用將金屬原料作為電漿化之成膜法，作為中間層而將混晶進行成膜時，亦有作為中間電極預先準備金屬材料之混合物(即使未必形成合金也無所謂)之方法，亦可作為準備由不同材料而成之2個中間電極而同時進行濺鍍的方法，例如，對於將一定組成的膜進行成膜之情況，係使用混合材料之中間電極，而對於將組成不童之任何種類的膜進行成膜之情況，係如將複數之中間電極設置於腔室內即可。
作為含有在本實施形態所使用之氮素(V族元素)的氣體，係可使用不任何限制一般所知道之氮化合物，但氨或氮素(N2 )係處理簡單的同時，可以比較便宜的價格得 到，故為理想。
氨係為分解效率良好，並可以高成長速度進行成膜，但因反應性或毒性高，故在除害設備或檢測器則成為必要，另外，有必要將使用於反應裝置之構件的材料，作為化學安定性高之構成。
另外，對於將氮素(N2 )作為原料而使用之情況，系作為裝置係可使用簡便的構成，但無法得到高反應速度，但，如作為將氮素經由電場或熱等進行分解之後導入於裝置之方法，因可得到對於較氨為低之構成的工業生產可利用之程度的成膜速度，故當考慮與裝置成本之均衡時，為最佳之氮素源。
另外，如上述，中間層12係理想為呈被覆基板11之側面地加以形成者，更加地，中間層12係最為理想為呈被覆基板11之側面及背面地加以形成者，但，以以往之成膜方法而將中間層成膜之情況，有必要以最大進行6次至8次程度之成膜處理，而成為長時間的工程，作為除此之外之成膜方法係亦考慮有經由未保持基板而設置於腔室內之情況，成膜於基板全面之方法，但對於有必要加熱基板之情況，係有裝置變為複雜之虞。
因此，考慮例如，經由使基板搖動或進行旋轉運動之情況，將基板位置，對於成膜材料之濺鍍方向而言，進行變更的同時，進行成膜之方法，經由作為如此之方法，可以一次的工程，將基板表面及側面進行成膜，接著，經由進行對於基板背面之成膜工程之情況，可以合計2次之工 程，被覆基板全面者。
另外，亦可做為成膜材料源則經由作為從大面積的發生源產生之構成，且，使材料之產生位置移動之情況，為使基板移動而成膜於基板全面之方法，作為如此之方法，係可舉出如上述，經由使磁鐵搖動或進行旋轉運動之情況，將陰極之磁鐵的位置，在中間電極內移動之同時進行成膜之RF濺鍍法，另外，以如此之RF濺鍍法進行成膜之情況，亦可作為使基板側與陰極側的雙方移動之方法，更加地，如作為經由將為材料之發生源之陰極，配置於基板近旁之情況，將發生之電漿，對於基板而言，並非供給成束狀而呈包住基板地進行供給之構成，可同時將基板表面及側面進行成膜。
〔層積半導體〕
如圖1所示，本實施形態之層積半導體10係於基板11上，藉由如上述之中間層12，層積由氮化物系化合物半導體而成之n型半導體層14，發光層15，及由p型半導體層16而成半導體層20。
並且，n型半導體層14係具有至少由III族氮化物化合物半導體而成之基底層14a，並於中間層12上，層積基底層14a。
對於由III族氮化物化合物半導體而成之基底層14a之上方，係如上述，可做為層積具有如圖1所示之層積半導體10之機能的結晶層積構造的構成，例如，行程為了 作為發光元件之半導體層積構造之情況，可層積摻雜Si，Ga，Sn等之n型摻雜劑之n型導電性的層，或摻雜鎂等之p型摻雜劑之p型導電性的層而形成，對於包覆層等，係可使用AlGaN，如此，於基底層14a上，經由形成更加具有機能之III族氮化物半導體結晶層之情況，使用於發光二極體或雷射二極體，或者電子裝置等之製作，可製作具有半導體層積構造之晶圓。
以下，關於層積半導體10進行詳述。
作為氮化物化合物半導體，係多數知道例如以一般式AlX GaY InZ N1－A MA (0≦X≦1，0≦Y≦1，0≦Z≦1，且X＝Y＝Z＝1，記號M係表示與氮素(N2 )不同之第V族元素，為0≦A<1)所表示之氮化鎵化合物半導體，針對在本發明，亦可無任何限制使用包含此等周知之氮化鎵化合物半導體，以一般式AlX GaY InZ N1－A MA (0≦X≦1，0≦Y≦1，0≦Z≦1，且X＝Y＝Z＝1，記號M係表示與氮素(N)不同之第V族元素，為0≦A<1)所表示之氮化鎵化合物半導體。
氮化鎵化合物半導體係除Al，Ga及In以外，可含有其他III族元素，因應需要，亦可含有Ge，Si，Mg，Ca，Zn，Be，P，As及B等之元素，更加地，不限於意圖性添加之元素，而亦有包含依存於成膜條件等而必然含有之不純物，以及原料，含於反應管材質之微量不純物之情況。
此等氮化鎵化合物半導體之成長方法並無特別限定，而可適用MOCVD(有機金屬化學氣相成長法)，HVPE( 鹵化物氣相成長法)，MBE(分子線外延法)等，知道使淡化物半導體成長之情況所有的方法，而作為理想之成長方法，係從膜厚控制性，量產性之觀點，為MOCVD法，而在MOCVD法中，作為載氣，使用氫(H2 )或氮素(N2 )，作為為III族原料之Ga源，使用三甲基鎵(TMG)或三乙基鎵(TEG)，作為Al源，使用三甲基鋁(TMA)或三乙基鋁(TEA)，作為In源，使用三甲基銦(TMI)或三乙基銦(TEI)，作為為V族原料之N源，使用氨(NH3 )，聯氨(N2 H4 )。
另外，作為摻雜劑，係對於n型係做為Si原料，可利用甲矽烷(SiH4 )或乙矽烷(Si2 H6 )，作為Ge原料，可利用鍺烷(GeH4 )，或四甲基鍺((CH3 )4 Ge)或四乙基鍺((C2 H5 )4 Ge)等之有機鍺化合物，在MBE法中，元素狀的鍺亦可作為摻雜質源而利用，對於p型係做為Mg原料係例如使用環戊烷乙二基鎂(Cp2 Mg)或雙二甲基環戊二烯基鎂(EtCp2 Mg)。
<n型半導體層> n型半導體層14係通常，層積於前述中間層12上，並從n型接觸層14b及n型包覆層14c所構成，然而，n型接觸層係可兼具基底層，及/或n型包覆層，但基底層則亦可兼具n型接觸層，及/或n型包覆層者。
「基底層」 基底層14a係由III族氮化物化合物半導體而成，層積於中間層12上所成膜。
作為基底層14a之材料係亦可使用與成膜於基板11上之中間層12不同之材料，但理想為由Alx Ga1－x N層(0≦X≦1，理想為0≦X≦0.5，更理想為0≦X≦0.1)所構成者。
本發明者等在實驗時，作為使用於基底層14a之材料，了解到理想為含有Ga之III族氮化物化合物，即GaN系化合物半導體者。
對於作為呈不直接承接六方最密填充構造之中間層12的結晶性，係有經由遷移而使錯位環化之必要，作為容易產生錯位之環化的材料，係可舉出GaN系化合物半導體，特別是AlGaN或GaN為最佳。
基底層之膜厚係理想為0.1μm，更理想為0.5μm以上，最為理想為1μm以上，而作為其膜厚以上之情況，則容易得到結晶性良好之Alx Ga1－x N層。
對於基底層14a，係亦可作為因應必要而摻雜摻雜劑之構成者，而亦可作為未摻雜之構成者。
對於使用導電性基板於基板11之情況，係如上述，經由摻雜基底層14a，將基底層14a之層構造，作為流動電流於縱方向之情況，可作為設置電極於發光元件之晶片兩面之構造。
另外，對於使用絕緣性基板於基板11之情況，係因成為採用形成電極於發光元件之晶片相同的面之晶片構造 ，故藉由中間層12上而層積於基板11上之基底層14a係無摻雜之必要性，而其結晶性成為良好。
以下，關於基底層14a之成膜方法，進行說明。
在本實施形態之中，以上述之方法，將中間層12成膜於基板11之後，於其上方，可將由III族氮化物化合物半導體而成之基底層14a進行成膜，但在將該基底層14a進行成膜之前，進行退火處理之情況係無特別需要，但，一般，以MOCVD，MBE，VPE等之氣相化學成膜方法，進行III族氮化物化合物半導體之成膜情況，歷經不伴隨成膜之升溫過程及溫度之安定化過程所處理，針對在此等過程，因使V族之原料氣體流通於腔室內之情況為多，作為結果有產生退火效果情況。
另外，作為此時使其流通之載氣，係可無任何限制使用一般的構成，亦可使用以MOCVD等之氣相化學成膜方法所廣泛使用之氫或氮素，但，作為載氣而使用化學性比較活性之氫的情況，因有損及結晶性或結晶表面的平坦興之虞，故縮短處理時間之情況則為理想。
作為層積基底層14a之方法並無特別限定，而如上述之各方法，如為可使錯位知環化產生之結晶成長方法，可無任何限制而使用，特別是MOCVD法或MBE法，VPE法係因可產生如上述之遷移，故從可將良好之結晶性的膜進行成膜之情況，則為適合，其中，MOCVD法係為最可得到結晶性之良好的膜之情況，最適合使用。
另外，亦可使用濺鍍法而將由III族氮化物化合物半 導體而成之基底層14a進行成膜者，對於使用濺鍍法之情況，係與MOCVD法或MBE法等作比較，可將裝置作為簡便之構成者。
然而，對於經由濺鍍法，將基底層14a進行成膜之情況，係做為經由使V族原料流通於反應器內之反應濺鍍法而成膜之方法情況，可由控制反應之情況而良好地保持結晶性，並為可安定地再現其良好之結晶性的點，更為理想。
將基底層14a進行成膜時之基板11的溫度，也就是基底層14a之成長溫度係理想為作為800℃以上者，此係因經由提升將基底層14a進行成膜時之基板11之溫度情況，原子之遷移則容易產生，錯位之環化容易進行，更理想為900℃以上，而1000℃則最為理想。
另外，將基底層14a進行成膜時之基板11的溫度係因有必要較作為結晶之分解的溫度為低溫，故理想為作為未達1200℃情況，而將基底層14a進行成膜時之基板11的溫度如為上述溫度範圍內，可得到結晶性良好之基底層14a。
「n型接觸層」 作為n型接觸層14b，係與基底層14a同樣地，由Alx Ga1－x N層(0≦X≦1，理想為0≦X≦0.5，更理想為0≦X≦0.1)所構成者，另外，理想為摻雜n型不純物者，而當以1×1017 ~1×1019 /cm3 ，理想為1×1018 ~1×1019 /cm3 之 濃度而含有n型不純物時，以與負極之良好電組接觸之維持，斷裂產生之抑制，良好之結晶性的維持點而為理想，作為n型不純物係並無特別限定，但，例如可舉出Si，Ge及Sn等，而理想係為Si及Ge，成長溫度細與基底層相同，另外，如上述，n型接觸層14b係亦可做為兼具基底層之構成者。
構成基底層14a及n型接觸層14b之氮化鎵系化合物半導體係理想為同一組成，而將此等合計的膜厚，設定為0.1~20μm，理想為0.5~15μm，更理想為1~12μm之範圍者為理想，而當膜厚為其範圍時，則良好地維持半導體之結晶性。
「n型包覆層」 對於n型接觸層14b與後述之發光層15之間，係理想為設置n型包覆層14c者，經由設置n型包覆層14c之情況，可埋設產生於n型接觸層14b最表面之平坦性的惡化，而n型包覆層14c係可經由AlGaN，GaN，GaInN等而形成，另外，亦可作為對於此等構造之異質接合或複數次層積之超晶格構造，對於作為GaInN之情況，係當然期望作為較發光層15之GaInN之帶隙為大者。
n型包覆層14c之膜厚並無特別限定，但理想為5~500nm之範圍，更理想為5~100nm之範圍。
另外，n型包覆層14c之n型摻雜濃度係理想為1×1017 ~1×1020 /cm3 之範圍，而更理想為1×1018 ~1×1019 /cm3 之範圍。
當摻雜濃度為其範圍時，以良好之結晶性之維持及發光元件的動作電壓減低的點，則為理想。
<p型半導體層> p型半導體層16係通常由p型包覆層16a及p型接觸層16b所構成，但，p型接觸層則亦可兼具p型包覆層。
「p型包覆層」 作為p型包覆層16a係為較發光層15之帶隙為大的組成，如為可封閉載體於發光層15之構成，並無特別限定，但理想為可舉出Ald Ga1－d N(0≦d≦4，理想為0≦d≦0.3)之構成者，而p型包覆層16a當由如AlGaN而成時，以封閉載體於發光層15的點，則為理想，而p型包覆層16a之膜厚並無特別限定，但理想為1~400nm之範圍，更理想為5~100nm之範圍，而p型包覆層16a之p型摻雜濃度係理想為1×1018 ~1×1021 /cm3 之範圍，而更理想為1×1019 ~1×1020 /cm3 之範圍，當p型摻雜濃度為其範圍時，不會使結晶性下降而可得到以良好之p型結晶。
「p型接觸層」 作為p型接觸層16b，係為至少含有Ale Ga1－e N(0≦e<0，理想為0≦e≦0.2，更理想為0≦e≦0.1)而成之氮化鎵系化合物半導體層，Al組成如為上述範圍時，以良好 之結晶性的維持及與p電阻電極(參照後述之透光性電極17)之良好的電組接觸的點，為理想。
另外，以1×1018 ~1×1021 /cm3 之範圍的濃度，含有p型摻雜劑時，以良好的電組接觸，斷裂產生之防止，良好之結晶性的維持的點，為理想，而更為理想為5×1019 ~5×1020 /cm3 之範圍。
作為p型不純物並無特別限定，但，例如理想係可舉出Mg。
p型接觸層16b並無特別限定，但理想為10~500nm，更理想為50~200nm，當膜厚為此範圍時，以發光輸出的點而為理想。
<發光層> 發光層15係為層積於n型半導體層14上之同時，p型半導體層16則層積於其上方的層，如圖1所示，交互層積由氮化鎵系化合物半導體而成之阻障層15a，和由含有銦之氮化鎵系化合物半導體而成之井層15b，且以配置阻障層15a於n型半導體層14側及p型半導體層16側的順序層積而成。
另外，在圖1所示的例中，發光層15係做為交互重複層積6層的阻障層15a與5層的井層15b，於發光層15之最上層及最下層配置阻障層15a，並於各阻障層15a間，配置井層15b之構成。
作為阻障層15a，係例如可適合使用較由含有銦之氮 化鎵系化合物半導體而成之井層15b帶隙為大之Alc Ga1－c N(0≦c<3)等之氮化鎵系化合物半導體者。
另外，對於井層15b，係做為含有銦之氮化鎵系化合物半導體，例如可使用Ga1－s Ins N(0<s<0.4)等之氮化鎵銦者。
另外，發光層15全體之膜厚並無特別限定，但理想為得到量子效果程度之膜厚，即臨界膜厚，例如，發光層15之膜厚係理想為1~500nm之範圍，如為100nm前後之膜厚則更為理想，當膜厚為上述範圍時，則貢獻於發光輸出之提升。
〔透光性正極〕
透光性正極17係為形成於如上述作為所製作之層積半導體10之p型半導體層16上之透光性的電極。
作為透光性正極17之材質並無特別限定，而可以在其技術領域所知道之慣用手段來設置ITO(In2 O3 －SnO2 )，AZO(ZnO－Al2 O3 )，IZO(In2 O3 －ZnO)，GZO(ZnO－Ga2 O3 )等之材料，另外，可無任何限制使用其構成，或包含以往公知之構成任何之構造者。
透光性正極17係亦可呈被覆Mg摻雜p型半導體層16上之略全面地加以形成，而亦可拉開間隙而形成為格子狀或樹形狀，於形成透光性正極17之後，有施以將合金化或透明化作為目的之熱退火情況，但亦可不予實施。
〔正極接合墊片及負極〕
正極接合墊片18之材料係使用Au，Al，Ni及Cu等之各種構造則為周知，並可無任何限制使用此等周知之材料，構造之構成者。
正極接合墊片18之厚度係理想為100~1000nm之範圍內者，另外，接合墊片之特性上，厚度為大之情況，因接合特性變高，故正極接合墊片18之厚度系作為300nm以上之情況則更為理想，更加地，從製造成本的觀點，理想為作為500nm以下者。
負極19係針對在於基板11上，依序層積n型半導體層14，發光層15及p型半導體層16之半導體層，呈接合於n型半導體層14之n型接觸層14b地加以形成。
因此，在形成負極接合墊片17時係去除p型半導體層16，發光層15及n型半導體層14之一部分而形成n型接觸層14b之露出範圍14d，並於其上方，形成負極19。
作為負極19之材料，係各種組成及構造的負極則為周知，並可無任何限制使用此等周知的負極，可以在其技術領域所知道之慣用手段來設置。
如根據以上說明之本實施形態的III族氮化物化合物半導體發光元件之製造方法，以濺鍍法等，經由電漿，將原料進行活性化之方法，於基板11上，將中間層12成膜，另外，將中間層12的膜厚規定為上述範圍，由此，可以短時間將由均一性良好之結晶膜而成之進行成膜之同時，對於任何基板而言，亦可將中間層12，作為具有特定向 異性之配向膜而進行成膜者。
另外，因中間層12之成膜速度提升，故可防止爐內附著物等之不純物混入於膜之情況，另外，因將中間層12，作為六方最密填充構造而進行成膜，故為了將中間層12作為緩衝層而有效作用，由成膜於其上方之III族氮化物化合物半導體而成之半導體層20係成為具有良好結晶性之結晶膜。
隨之，可於基板11上，使由結晶性良好之III族氮化物化合物而成之中間層12，及由III族氮化物半導體而成之半導體層效率加地成長，對於生產性優越，廉價之同時，可得到具備優越發光特性之III族氮化物化合物半導體發光元件。
〔燈〕
經由組合如以上說明之有關本發明之III族氮化物化合物半導體發光元件與螢光體之情況，可根據當業者周知的手段而構成燈，從以往，知道經由組合發光元件與螢光體之情況而改變發色光的技術，並可無任何限制採用如此之技術。
例如，經由適當地選定螢光體之情況，亦可得到較發光元件長波長之發光者，另外，經由混合發光元件本身之發光波長與經由螢光體所變換之波長情況，亦可做為呈現白色發光的燈者。
另外，作為燈係亦可使用於一般用途之砲彈型，攜帶 之背照光用途之側像型，使用於顯示器之前像型等任一之用途者。
例如，如圖4所示的例，對於安裝同一面電極型之III族氮化物化合物半導體發光元件1於砲彈型之情況，係於2條之圖框內之一方(在圖4係圖框31)，接著發光元件1，另外，以導線34，接合發光元件1之負極(參照圖3所示之符號19)於圖框32，以導線33接核發光元件1之正極接合墊片(參照圖3所示之符號18)於圖框31，並且，經由以由透明之樹脂而成之模子35，將發光元件1的周邊做為模子之情況，可做成如圖4所示之砲彈型的燈3。
另外，有關本發明之III族氮化物化合物半導體係除了上述之發光元件之其他，可使用於雷射元件或受光元件等之光電變換元件，或HBT或HEMT等之電子裝置等，此等半導體元件係知道有各種構造之構成，層積於本實施形態之發光元件1之基底層14a上的半導體元件構造係包含此等周知之元件構造，無任何限制。
〔實施例〕
接著，經由實施例，更加地詳細說明本發明之III族氮化物化合物半導體發光元件，但，本發明並不只侷限於此等實施例之構成。
〔樣品的製作〕
於圖1，表示以本實施例製作之III族氮化物化合物半導體發光元件之層積半導體的剖面模式圖。
在本例中，於由藍寶石而成之基板11之c面上，作為中間層12，使用RF濺鍍法，形成由AlN而成之柱狀結晶的集合體，並於其上方，作為基底層14a，使用MOCVD法而形成由GaN而成的層，於其由GaN而成之基底層14a的上方，同樣地使用MOCVD法而層積各半導體層。
首先，將只將單面鏡面研磨為可使用於外延成長程度之藍寶石而成之基板11，特別未進行濕式等之前處理而導入至濺鍍裝置之中，在此，作為濺鍍裝置係具有高頻率式之電源，另外，使用具有在中間電極內可移動磁鐵的位置之機構的裝置。
並且，在濺鍍裝置內，將基板11加熱至750℃，並將氮氣，以15sccm之流量進行導入後，將腔室內的壓力，保持為0.08Pa，於基板11側施加50W之高頻率偏壓，再經由曝露於氮電漿之情況而洗淨基板表面。
接著，基板11的溫度係直接導入氬及氮氣於濺鍍裝置內，並且，將2000W之功率的高頻率施加至金屬Al中間電極側，將爐內的壓力保持為0.5Pa，使Al氣體以5sccm，使氮氣以5sccm流通之條件下(針對在氣體全體之氮素的比係75%)，於由藍寶石而成之基板11上，將AlN而成之中間層12，進行成膜，而成長比例係為0.067nm/s，而中間電極內之磁鐵係針對在基板11之洗淨 時，及成膜時之任一，亦使其搖動。
並且，依照預定測定之成膜速度，進行規定之時間的處理，將40nm之AlN(中間層12)，進行成膜後，停止電漿動作，使基板溫度下降。
並且，從濺鍍裝置取出將中間層12進行成膜之基板11，導入至MOCVD爐，並且，將GaN層(III族氮化物半導體)進行成膜之樣品，使用MOCVD法，以以下的順序而製作。
首先，將基板11導入至反應爐中，基板11係在做為氮氣置換之球形箱之中，載置於加熱用之碳製的感應器上，並且，使氮氣流通於爐內之後，經由加熱器，將基板11的溫度升溫至1150℃，確認基板11在1150℃之溫度安定之情況後，開啟氨配管的閥，開始對於氨之爐內的流通，接著，將含有三甲基鎵(TMG)之蒸氣的氫，供給至爐內，於成膜於基板11上之中間層12的上方，進行使構成基底層14a之GaN系半導體附著之處理，而氨的量係V/III比，呈6000地進行調節，經過約1小時進行上述GaN系半導體的成長之後，切換TMG之配管的閥，停止對於原料之反應爐內的供給，使成長停止，並且，使GaN系半導體的成長結束之後，停止對於加熱器之通電，將基板11的溫度降溫至室溫。
經由以上之工程，於由藍寶石而成之基板11上，具有六方細密填充構造，形成由AlN而成之中間層12，並於其上方，以未摻雜製作形成由2μm之膜厚的GaN系半 導體而成之基底層14a的樣品。
另外，經由上述同樣的操作，使用濺鍍裝置，於由藍寶石而成之基板11上，依照預定測定之成膜速度，進行規定時間之處理，而膜厚則呈4nm，20nm，80nm，100nm之各尺寸地，各製作將由AlN而成之中間層進行成膜之樣品。
並且，將中間層成模之基板導入至MOCVD爐，經由上述同樣之操作，於中間層上，將GaN層(III族氮化物半導體)進行成膜。
經由如此之工程，於由藍寶石而成之基板11上，具有六方細密填充構造，形成由GaN而成之中間層，並於其上方，以未摻雜製作形成由2μm之膜厚的GaN系半導體而成之基底層的樣品。
〔樣品之評價〕
進行以上述之方法進行成長之各樣品之未摻雜GaN層(基底層14a)之X線搖盪曲線(XRC)測定，對於其測定，係做為光源而使用Cu β線X線發生源，在配向面之(0002)面與垂直面之(10－10)面而進行之，一般，在III族氮化物化合物半導體之情況，(0002)面之XRC光譜半值寬度係成為結晶之平坦性的指標，並(10－10)面之XRC光譜半值寬度係成為結晶之轉位密度之指標，之中特別是(10－10)面之結晶性係成為評價發光元件之特性之後的主要指標。
於圖6的圖表，表示以上述各條件成長之樣品的未摻雜GaN層之(0002)面之X線搖盪曲線(XRC)半值寬度與中間層之膜厚的關係。
另外，於圖7的圖表，表示以上述各條件成長之樣品的未摻雜GaN層之(10－10)面之X線搖盪曲線(XRC)半值寬度與中間層之膜厚的關係。
如圖6及圖7所示，使用濺鍍法，於基板11上，以20~80nm的膜厚，將由AlN而成之中間層12，進行成膜，並於其上方，將未摻雜GaN層進行成膜之樣品係將中間層12成膜時之基板11的溫度，作為750℃之情況，未摻雜GaN層之(0002)面之XRC光譜半值寬度係為150arcsec以下，(10－10)面之XRC光譜半值寬度係為350arcsec以下，結晶性均為良好，並可確認到表面呈反射狀之情況。
對此，當成膜於基板上之中間層的膜厚作為4nm時，作為低於在本發明規定之下限值的膜厚，於其上方，將未摻雜GaN層進行成膜之樣品係在將中間層成膜時之基板溫度，作為750℃之情況與作為500℃之情況之間，於未摻雜GaN層之XRC光譜有空隙，而不均為大。
例如，對於將中間層成膜時之基板溫度，作為750℃之情況之未摻雜GaN層之(0002)面之XRC光譜半值寬度為180arcsec以下，對於將基板溫度，作為500℃之情況係成為300arcsec非常的大，另外，對於將中間層成膜時之基板溫度，作為750℃之情況之未摻雜GaN層之( 10－10)面之XRC光譜半值寬度為270arcsec以下，對於將基板溫度，作為500℃之情況係成為480arcsec非常的大。
此係認為在薄化成膜於基板上之中間層的膜厚情況，因當溫度低時，成為無法充分被覆基板表面者。
另外，對於將中間層作為100nm之情況，針對在未摻雜GaN層之(0002)面之XRC光譜半值寬度則成為615arcsec(在圖6係省略)，另外，針對在(10－10)面之XRC光譜半值寬度則成為817arcsec(在圖7係省略)，於結晶膜產生斷裂，此係因認為在構成中間層之AlN，和其上方之未摻雜GaN層(基底層14a)之間，產生晶格不匹配，GaN層之結晶性下降。
由以上的結果，了解到有關本發明之III族氮化物化合物半導體發光元件，對於生產性優越，另外，具備優越之發光特性者。
〔產業上之利用可能性〕
經由本發明所得到之III族氮化物化合物半導體發光元件係具有由持有良好結晶性之III族氮化物化合物半導體結晶而成之表面層，隨之，經由於其上方，形成更具有機能之III族氮化物化合物半導體結晶層之情況，可製作具有優越發光特性之發光二極體(LED)，雷射二極體(LD)，或電子裝置等之半導體發光元件者。
1‧‧‧III族氮化物化合物半導體發光元件
3‧‧‧燈
10‧‧‧層積半導體
11‧‧‧基板
11a‧‧‧表面
12‧‧‧中間層
14‧‧‧n型半導體層
14a‧‧‧基底層
14b‧‧‧n型接觸層
14c‧‧‧n型包覆層
14d‧‧‧露出範圍
15‧‧‧發光層
16‧‧‧p型半導體層
16a‧‧‧p型包覆層
16b‧‧‧p型接觸層
17‧‧‧透光性正極
18‧‧‧正極接合墊片
19‧‧‧負極
20‧‧‧半導體層
31，32‧‧‧圖框
33，34‧‧‧導線
40‧‧‧RF濺鍍裝置
41‧‧‧腔室
42‧‧‧磁鐵
44‧‧‧加熱器
47‧‧‧金屬中間電極
〔圖1〕係為模式性地說明有關本發明之III族氮化物化合物半導體發光元件之一例的圖，並表示層積半導體之剖面構造概略圖。
〔圖2〕係為模式性地說明有關本發明之III族氮化物化合物半導體發光元件之一例的圖，並表示平面構造概略圖。
〔圖3〕係為模式性地說明有關本發明之III族氮化物化合物半導體發光元件之一例的圖，並表示剖面構造概略圖。
〔圖4〕係為模式性地說明使用有關本發明之III族氮化物化合物半導體發光元件而構成之燈的概略圖。
〔圖5〕係為模式性地說明有關本發明之III族氮化物化合物半導體發光元件之製造方法一例的圖，並表示濺鍍裝置之構造概略圖。
〔圖6〕係為說明有關本發明之III族氮化物化合物半導體發光元件之製造方法之實施例的圖，並為表示由未摻雜GaN而成之基底層之(0002)面之XRC光譜半值寬度，與中間層之膜厚的關係圖表。
〔圖7〕係為說明有關本發明之III族氮化物化合物半導體發光元件之製造方法之實施例的圖，並為表示由未摻雜GaN而成之基底層之(10－10)面之XRC光譜半值寬度，與中間層之膜厚的關係圖表。
10‧‧‧層積半導體
11‧‧‧基板
11a‧‧‧表面
12‧‧‧中間層
14‧‧‧n型半導體層
14a‧‧‧基底層
14b‧‧‧n型接觸層
14c‧‧‧n型包覆層
15‧‧‧發光層
15a‧‧‧阻障層
15b‧‧‧井層
16‧‧‧p型半導體層
16a‧‧‧p型包覆層
16b‧‧‧p型接觸層
20‧‧‧半導體層

Claims (33)

  1. 一種III族氮化物化合物半導體發光元件，包含：基板；由III族氮化物化合物所組成之中間層，覆蓋該基板之全部上表面，具有實質均勻之厚度，且藉由活性化並與電漿中之金屬材料反應之含有V族元素之氣體而形成在該基板上，以及n型半導體層、發光層、及p型半導體層，其該等由III族氮化物化合物半導體所組成，並依序形成於該中間層上，其中使用氮作為該V族元素，該中間層之厚度在20至80mm的範圍，且該中間層具有高結晶性，其中未摻雜GaN層之(0002)面之XRC光譜半值寬度係少於150arcsec，且(10-10)面之XRC光譜半值寬度係少於350arcsec，未摻雜之GaN係中間層上之基材層。
  2. 如申請專利範圍第1項記載之III族氮化物化合物半導體發光元件，其中，將前述中間層乃作為含有Al之組成者。
  3. 如申請專利範圍第1項記載之III族氮化物化合物半導體發光元件，其中，前述中間層乃由AlN而成者。
  4. 如申請專利範圍第1項記載之III族氮化物化合物半導體發光元件，其中，前述中間層乃呈被覆前述基板表面之至少90%以上地加以形成者。
  5. 如申請專利範圍第1項記載之III族氮化物化合物半導體發光元件，其中，前述中間層乃由柱狀結晶之集合體而成者。
  6. 如申請專利範圍第1項記載之III族氮化物化合物半導體發光元件，其中，前述中間層係前述柱狀結晶之各晶粒的寬度平均值作為1~100nm之範圍者。
  7. 如申請專利範圍第1項記載之III族氮化物化合物半導體發光元件，其中，前述中間層係前述柱狀結晶之各晶粒的寬度平均值作為2~70nm之範圍者。
  8. 如申請專利範圍第1項記載之III族氮化物化合物半導體發光元件，其中，前述中間層係做為六方最密填充構造所形成者。
  9. 如申請專利範圍第1項記載之III族氮化物化合物半導體發光元件，其中，於前述中間層上，層積具備於前述n型半導體層之基底層者。
  10. 如申請專利範圍第1項記載之III族氮化物化合物半導體發光元件，其中，前述基底層，由GaN系化合物半導體而成者。
  11. 如申請專利範圍第1項記載之III族氮化物化合物半導體發光元件，其中，前述基底層，由GaN而成者。
  12. 如申請專利範圍第1項記載之III族氮化物化合物半導體發光元件，其中，前述基底層，由AlGaN而成者。
  13. 一種III族氮化物化合物半導體發光元件之製造 方法，屬於於基板上，經由以電漿活性化含有V族元素之氣體與金屬材料而使其反應之情況，將由III族氮化物化合物而成之中間層，進行成膜，於該中間層上，依序層積由III族氮化物化合物半導體而成之n型半導體層，發光層，及p型半導體層之III族氮化物化合物半導體發光元件之製造方法，其特徵乃將前述V族元素作為氮素，將前述中間層，以20~80nm的範圍膜厚，進行成膜者。
  14. 如申請專利範圍第13項記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述中間層，經由濺鍍法進行成膜者。
  15. 如申請專利範圍第14項記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述中間層，經由RF濺鍍法進行成膜者。
  16. 如申請專利範圍第15項記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述中間層，使用RF濺鍍法，移動陰極之磁鐵的同時進行成膜者。
  17. 如申請專利範圍第14項至第16項任一記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述中間層，經由使含有氮素之氣體流通於反應器內之反應濺鍍法進行成膜者。
  18. 如申請專利範圍第13項至第16項任一記載之III族氮化物化合物半導體發光元件之製造方法，其中， 前述金屬材料乃為含有Al之材料者。
  19. 如申請專利範圍第13項至第16項任一記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述中間層，以AlN進行成膜者。
  20. 如申請專利範圍第13項至第16項任一記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述基板的溫度，作為室溫~1000℃之範圍，形成前述中間層者。
  21. 如申請專利範圍第13項至第16項任一記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述基板的溫度，作為200~800℃之範圍，形成前述中間層者。
  22. 如申請專利範圍第13項至第16項任一記載之III族氮化物化合物半導體發光元件之製造方法，其中，於前述中間層上，層積具備於前述n型半導體層之基底層者。
  23. 如申請專利範圍第22項記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述基底層，由GaN系化合物半導體而形成者。
  24. 如申請專利範圍第22項記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述基底層，由GaN而形成者。
  25. 如申請專利範圍第23項記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述基底層，由 AlGaN而形成者。
  26. 如申請專利範圍第22項記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述中間層與前述基底層，以各自不同之III族氮化物化合物而形成者。
  27. 如申請專利範圍第22項記載之III族氮化物化合物半導體發光元件之製造方法，其中，將前述基底層，經由MOCVD法而成膜於前述中間層上者。
  28. 如申請專利範圍第22項記載之III族氮化物化合物半導體發光元件之製造方法，其中，將成膜前述基底層時之前述基板的溫度，作為800℃以上者。
  29. 一種III族氮化物化合物半導體發光元件，其特徵乃由如申請專利範圍第13項至第28項任一記載之製造方法所得到。
  30. 一種III族氮化物化合物半導體發光元件，屬於於基板上，經由以電漿活性化含有V族元素之氣體與金屬材料而反應之情況，將由III族氮化物化合物而成之中間層，進行成膜，於該中間層上，依序層積由III族氮化物化合物半導體而成之n型半導體層，發光層，及p型半導體層之III族氮化物化合物半導體發光元件，其特徵乃前述中間層，係將前述V族元素作為氮素，以20~80nm的範圍膜厚，進行成膜者。
  31. 如申請專利範圍第2、3、4、30項任一記載之III族氮化物化合物半導體發光元件，其中，前述中間層乃呈至少被覆前述基板的側面地加以形成者。
  32. 如申請專利範圍第2、3、4、30項任一記載之III族氮化物化合物半導體發光元件，其中，前述中間層乃呈被覆前述基板的側面及背面地加以形成者。
  33. 一種燈，其特徵乃由採用如申請專利範圍第1~12項，第29~32項任一記載之III族氮化物化合物半導體發光元件而成。
TW096141912A 2006-11-08 2007-11-06 Ｉｉｉ族氮化物化合物半導體發光元件之製造方法，及ｉｉｉ族氮化物化合物半導體發光元件及燈 TWI418057B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006302814A JP2008124060A (ja) 2006-11-08 2006-11-08 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Publications (2)

Publication Number Publication Date
TW200834990A TW200834990A (en) 2008-08-16
TWI418057B true TWI418057B (zh) 2013-12-01

Family

ID=39364453

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096141912A TWI418057B (zh) 2006-11-08 2007-11-06 Ｉｉｉ族氮化物化合物半導體發光元件之製造方法，及ｉｉｉ族氮化物化合物半導體發光元件及燈

Country Status (4)

Country Link
US (2) US8106419B2 (zh)
JP (1) JP2008124060A (zh)
TW (1) TWI418057B (zh)
WO (1) WO2008056637A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009295753A (ja) * 2008-06-04 2009-12-17 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
TWI415295B (zh) * 2008-06-24 2013-11-11 Advanced Optoelectronic Tech 半導體元件的製造方法及其結構
WO2010029720A1 (ja) * 2008-09-09 2010-03-18 パナソニック株式会社 窒化物系半導体発光素子およびその製造方法
US20100086703A1 (en) 2008-10-03 2010-04-08 Veeco Compound Semiconductor, Inc. Vapor Phase Epitaxy System
JP5121746B2 (ja) 2009-01-29 2013-01-16 昭和電工株式会社 基板切断方法および電子素子の製造方法
JP5378829B2 (ja) * 2009-02-19 2013-12-25 住友電気工業株式会社 エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
CN102326267B (zh) * 2009-12-08 2014-05-14 松下电器产业株式会社 氮化物系半导体发光元件及其制造方法
JP5310604B2 (ja) * 2010-03-05 2013-10-09 豊田合成株式会社 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5361925B2 (ja) * 2011-03-08 2013-12-04 株式会社東芝 半導体発光素子およびその製造方法
KR101855063B1 (ko) * 2011-06-24 2018-05-04 엘지이노텍 주식회사 발광 소자
US11038320B2 (en) * 2018-08-22 2021-06-15 Lumentum Operations Llc Semiconductor layer structure with a thick buffer layer
CN109244199B (zh) * 2018-09-19 2020-04-07 华灿光电(苏州）有限公司 一种发光二极管的外延片的制备方法及外延片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490866B (en) * 2000-04-21 2002-06-11 Toyoda Gosei Kk Method of manufacturing group-III nitride compound semiconductor device
TW200300300A (en) * 2001-11-15 2003-05-16 Mitsubishi Cable Ind Ltd Ultraviolet ray emitting element

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173829A (ja) * 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP3778609B2 (ja) * 1996-04-26 2006-05-24 三洋電機株式会社 半導体素子の製造方法
KR100304881B1 (ko) * 1998-10-15 2001-10-12 구자홍 Gan계화합물반도체및그의결정성장방법
JP3758390B2 (ja) * 1998-12-14 2006-03-22 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US6713789B1 (en) 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP2003096561A (ja) * 2001-09-25 2003-04-03 Sharp Corp スパッタ装置
JP4092927B2 (ja) * 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
JP2004179457A (ja) * 2002-11-28 2004-06-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US7071494B2 (en) * 2002-12-11 2006-07-04 Lumileds Lighting U.S. Llc Light emitting device with enhanced optical scattering
US8115212B2 (en) * 2004-07-29 2012-02-14 Showa Denko K.K. Positive electrode for semiconductor light-emitting device
JP4450202B2 (ja) * 2004-10-21 2010-04-14 豊田合成株式会社 半導体の製造方法
JP5086646B2 (ja) 2006-03-23 2012-11-28 株式会社リコー 像担持体用保護剤及びその製造方法、並びに保護層形成装置、画像形成方法、画像形成装置、及びプロセスカートリッジ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490866B (en) * 2000-04-21 2002-06-11 Toyoda Gosei Kk Method of manufacturing group-III nitride compound semiconductor device
TW200300300A (en) * 2001-11-15 2003-05-16 Mitsubishi Cable Ind Ltd Ultraviolet ray emitting element

Also Published As

Publication number Publication date
US9040319B2 (en) 2015-05-26
US20100244040A1 (en) 2010-09-30
WO2008056637A1 (fr) 2008-05-15
TW200834990A (en) 2008-08-16
US8106419B2 (en) 2012-01-31
US20120086027A1 (en) 2012-04-12
JP2008124060A (ja) 2008-05-29

Similar Documents

Publication Publication Date Title
TWI418057B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法，及ｉｉｉ族氮化物化合物半導體發光元件及燈
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
TWI491064B (zh) Iii族氮化物半導體發光元件及該製造方法、以及燈
US8198179B2 (en) Method for producing group III nitride semiconductor light-emitting device
KR101159995B1 (ko) Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
US8148712B2 (en) Group III nitride compound semiconductor stacked structure
TWI408733B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
WO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ
KR20100049123A (ko) Ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
KR20090074092A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP2009123718A (ja) Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008115463A (ja) Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2009155672A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008034510A (ja) Ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ