JP5310604B2 - 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 - Google Patents

半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 Download PDF

Info

Publication number
JP5310604B2
JP5310604B2 JP2010049628A JP2010049628A JP5310604B2 JP 5310604 B2 JP5310604 B2 JP 5310604B2 JP 2010049628 A JP2010049628 A JP 2010049628A JP 2010049628 A JP2010049628 A JP 2010049628A JP 5310604 B2 JP5310604 B2 JP 5310604B2
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
semiconductor layer
light emitting
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010049628A
Other languages
English (en)
Other versions
JP2011187572A (ja
Inventor
浩光 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2010049628A priority Critical patent/JP5310604B2/ja
Priority to PCT/JP2011/054483 priority patent/WO2011108484A1/ja
Priority to US13/582,573 priority patent/US8859313B2/en
Priority to TW100106795A priority patent/TWI467801B/zh
Publication of JP2011187572A publication Critical patent/JP2011187572A/ja
Application granted granted Critical
Publication of JP5310604B2 publication Critical patent/JP5310604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置に関し、特に、大電流が印加される場合に好適に用いられ、大電流が印加されることにより高い発光出力が得られる半導体発光素子の製造方法およびこの製造方法を用いて製造された半導体発光素子を備えるランプ、電子機器、機械装置に関する。
従来から、発光ダイオードなどに用いられる半導体発光素子として、基板上に、ｎ型半導体層と発光層とｐ型半導体層とを順次積層してなるものがある。このような半導体発光素子を製造する方法として、サファイア単結晶などからなる基板上に、有機金属化学気相成長法（ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法）によってｎ型半導体層と発光層とｐ型半導体層とを連続して順次積層する方法がある。
しかしながら、基板上に、ｎ型半導体層と発光層とｐ型半導体層とを連続して順次積層する場合、これらの層が同一の成長室内で形成されるので、ｎ型半導体層を形成する際に用いたドーパントがｐ型半導体層の形成に支障を来たして、抵抗率の十分に低いｐ型半導体層が得られない場合があった。
このような問題を解決する技術として、例えば、特許文献１には、所定の基板上に、少なくとも第一導電形の半導体層と第二導電形の半導体層とを順次成膜して化合物半導体装置を製造するに際し、前記それぞれの導電形の半導体層を、導電形に対応した異なる複数の独立した成長室で成膜するようにして成る化合物半導体装置の製造方法が提案されている。
また、最近、半導体発光素子の発光出力を向上させるために、半導体発光素子に大電流が印加される場合が多くなってきており、このような条件にも耐え得る発光特性の優れた半導体発光素子が求められていた。
特開平7-45538号公報
しかしながら、ｎ型半導体層を形成する成長室とｐ型半導体層を形成する成長室とを別々にすると、得られた半導体発光素子の出力が不十分となる場合があった。
また、サファイア単結晶などからなる基板上にバッファ層を介して、ＧａＮ下地層およびｎ型ＧａＮコンタクト層（第一ｎ型半導体層）を第一の成長室で形成し、その上に第二の成長室でｎ型ＧａＮコンタクト層（第一ｎ型半導体層の再成長層、または単に再成長層）を形成すると、再成長層表面の平坦性が悪化する場合が多かった。
また、ｎクラッド層を形成する際にはドーパントとしてＳｉをドープする必要があるが、その際には低温（７００℃〜８００℃）で成膜しなければならない。そのため、ｎクラッド層の結晶性が十分なものにならないという問題があった。
また、Ｓｉをドーパントとしてドープする際、ドーパント濃度を低くすると結晶性が高くなる一方で、抵抗が高くなるという問題が生じてしまう。また、ｎクラッド層のドーパント濃度を高めると抵抗が低くなる一方で、結晶性が低くなるという問題が生じていた。
このようにｎクラッド層の結晶性が低下すると、その後の工程において第二の成長室でｎクラッド層表面上に発光層（ＭＱＷ層）やｐ型半導体層を成長させる際、これらの結晶性が低下してしまう。そのため、ＬＥＤチップの製品歩留まりが低下するという問題が生じやすかった。
本発明は上記課題に鑑みてなされたものであり、ｎクラッド層表面に起因する発光層およびｐ型半導体層の不良が生じにくく、かつ、高い出力の得られる半導体発光素子の製造方法を提供することを課題とする。
上記の目的を達成するために、本発明は以下の手段を提供する。
〔１〕 第一有機金属化学気相成長装置において、基板上に第一ｎ型半導体層を積層する第一工程と、第二有機金属化学気相成長装置において、前記第一ｎ型半導体層上に前記第一ｎ型半導体層の再成長層と第二ｎ型半導体層と発光層とｐクラッド層およびｐコンタクト層からなるｐ型半導体層とを順次積層する第二工程とを具備し、前記第二ｎ型半導体層を積層する工程において、前記再成長層形成時よりも少量の前記Ｓｉをドーパントとして供給することにより第二ｎ型半導体層第一層を形成する工程（１）と、前記Ｓｉを前記工程（１）よりも多く供給することにより第二ｎ型半導体層第二層を形成する工程（２）と、をこの順で行うことを特徴とする半導体発光素子の製造方法。
〔２〕 前記第二ｎ型半導体層第二層を、少なくとも前記発光層側の界面から０ｎｍ〜６０ｎｍの領域内に形成することを特徴とする〔１〕に記載の半導体発光素子の製造方法。
〔３〕 前記第二ｎ型半導体層第一層に前記Ｓｉを１×１０１６／ｃｍ３〜５×１０１７／ｃｍ３の濃度で含有させ、前記第二ｎ型半導体層第二層に前記Ｓｉを１×１０１８／ｃｍ３〜２×１０１９／ｃｍ３の濃度で含有させることを特徴とする〔１〕または〔２〕に記載の半導体発光素子の製造方法。
〔４〕 前記第二ｎ型半導体層第二層の前記発光層側界面に前記Ｓｉを、１×１０１８／ｃｍ３〜２×１０１９／ｃｍ３の濃度で含有させることを特徴とする〔１〕乃至〔３〕に記載の半導体発光素子の製造方法。
〔５〕 前記工程（１）において前記第二ｎ型半導体層第一層を１０ｎｍ〜１００ｎｍの膜厚で形成し、前記工程（２）において前記第二ｎ型半導体層第二層を４ｎｍ〜６０ｎｍの膜厚で形成することを特徴とする〔１〕乃至〔４〕に記載の半導体発光素子の製造方法。
〔６〕 前記工程（１）および前記工程（２）において、前記第二ｎ型半導体層の原料ガスとともに前記Ｓｉを含有するドーパントガスを供給することにより、前記第二ｎ型半導体層を形成することを特徴とする〔１〕乃至〔５〕に記載の半導体発光素子の製造方法。
〔７〕 前記ｐコンタクト層を、ｐコンタクト下層と、ｐコンタクト上層とを積層することにより形成し、前記ｐコンタクト下層にＭｇを１×１０１９／ｃｍ３〜２×１０２０／ｃｍ３程度の濃度で含有させ、前記ｐコンタクト上層に前記Ｍｇを２×１０２０／ｃｍ３〜５×１０２０／ｃｍ３程度の濃度で含有させることを特徴とする〔１〕乃至〔６〕に記載の半導体発光素子の製造方法。
〔８〕 基板上に第一ｎ型半導体層と前記第一ｎ型半導体層の再成長層と第二ｎ型半導体層と発光層とｐクラッド層およびｐコンタクト層からなるｐ型半導体層とが積層された半導体発光素子であって、前記第二ｎ型半導体層が、前記再成長層よりもＳｉ含有量が少ない第二ｎ型半導体層第一層と、前記第二ｎ型半導体層第一層よりも前記Ｓｉ含有量の多い第二ｎ型半導体層第二層とがこの順で積層された構成であることを特徴とする半導体発光素子。
〔９〕 前記第二ｎ型半導体層第二層が、少なくとも発光層側の界面から０ｎｍ〜６０ｎｍの領域内に形成されていることを特徴とする〔８〕に記載の半導体発光素子。
〔１０〕 前記第二ｎ型半導体層のうち、前記第二ｎ型半導体層第一層に前記Ｓｉが１×１０１６／ｃｍ３〜５×１０１７／ｃｍ３の濃度で含有され、前記第二ｎ型半導体層第二層に前記Ｓｉが１×１０１８／ｃｍ３〜２×１０１９／ｃｍ３の濃度で含有されることを特徴とする〔８〕または〔９〕に記載の半導体発光素子。
〔１１〕 前記第二ｎ型半導体層第二層の前記発光層側界面に前記Ｓｉが、１×１０１８／ｃｍ３〜２×１０１９／ｃｍ３の濃度で含有されることを特徴とする請求項〔８〕乃至〔１０〕に記載の半導体発光素子。
〔１２〕 前記第二ｎ型半導体層第一層が１０ｎｍ〜１００ｎｍ、前記第二ｎ型半導体層第二層が４ｎｍ〜６０ｎｍの膜厚でそれぞれ形成されていることを特徴とする請求項〔８〕乃至〔１１〕に記載の半導体発光素子。
〔１３〕 前記ｐコンタクト層は、ｐコンタクト下層と、ｐコンタクト上層とが積層してなり、前記ｐコンタクト下層にＭｇが１×１０１９／ｃｍ３〜１×１０２０／ｃｍ３の濃度で含有され、前記ｐコンタクト上層に前記Ｍｇが２×１０２０／ｃｍ３〜５×１０２０／ｃｍ３の濃度で含有されることを特徴とする〔８〕乃至〔１２〕に記載の半導体発光素子。
〔１４〕 〔１〕乃至〔７〕のいずれかに記載の半導体発光素子の製造方法を用いて製造された半導体発光素子を備えることを特徴とするランプ。
〔１５〕 〔１４〕に記載のランプが組み込まれていることを特徴とする電子機器。
〔１６〕 〔１５〕に記載の電子機器が組み込まれていることを特徴とする機械装置。
本発明の半導体発光素子の製造方法によれば、第二の成長室（第二有機金属化学気相成長装置）内で第二ｎ型半導体層を積層する工程において、再成長層形成時よりも少量のＳｉをドーパントとして供給することにより第二ｎ型半導体層第一層を形成する工程（１）と、前記工程（１）よりも多くＳｉをドーパントとして供給することにより第二ｎ型半導体層第二層を形成する工程（２）と、をこの順で行うことにより、第二ｎ型半導体層内のＳｉ含有量を変えることができる。
これにより、結晶性の高い第二ｎ型半導体層第一層上に、低抵抗の第二ｎ型半導体層第二層が積層した構成の第二ｎ型半導体層を形成することができる。そのため、第二ｎ型半導体層の抵抗を低くすると共に、結晶性が向上し、その表面の平坦性が改善される。これにより、その後の工程において結晶性の良好な発光層（ＭＱＷ層）やｐ型半導体層を成長させることができる。この結果、ＬＥＤチップの製品歩留まりを改善することができ、収率面で大幅な生産性向上を図ることが可能となる。また、第二ｎ型半導体層内に、抵抗の低い第二ｎ型半導体層第二層を形成することにより、駆動電流を拡散させることができる。そのため、高電流ＬＥＤであっても、発光箇所の集中を効果的に防ぐことが可能となる。
図１は、本発明の半導体発光素子の製造方法を用いて製造された半導体発光素子の一例を示した断面模式図である。 図２は、図１に示す半導体発光素子を製造する工程を説明するための断面模式図である。 図３は、図１に示した半導体発光素子を備えるランプの一例を示した断面模式図である。 図４は、実施例１〜実施例５、比較例１の半導体発光素子の印加電流と電力効率との関係を示したグラフである。 図５は、実施例１〜実施例５、比較例１の半導体発光素子の印加電流と発光出力との関係を示したグラフである。
以下、本発明の半導体発光素子１について、図１を用いて詳細に説明する。なお、以下の説明において参照する図面は、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
図１は、本発明の半導体発光素子１の一例を示した断面模式図である。
図１に示す本実施形態の半導体発光素子１は、基板１１と、基板１１上に積層された積層半導体層２０と、積層半導体層２０の上面に積層された透光性電極１５と、透光性電極１５上に積層されたｐ型ボンディングパッド電極１６と、積層半導体層２０の露出面２０ａ上に積層されたｎ型電極１７と、から概略構成されている。
積層半導体層２０は、基板１１側から、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４がこの順に積層されて構成されている。図１に示すように、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４は、その一部がエッチング等の手段によって除去されており、除去された部分からｎ型半導体層１２の一部が露出されている。そして、ｎ型半導体層１２の露出面２０ａには、ｎ型電極１７が積層されている。
また、ｐ型半導体層１４の上面には、透光性電極１５およびｐ型ボンディングパッド電極１６が積層されている。これら、透光性電極１５およびｐ型ボンディングパッド電極１６によって、ｐ型電極１８が構成されている。
ｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する半導体としては、ＩＩＩ族窒化物半導体を用いることが好ましく、窒化ガリウム系化合物半導体を用いることがより好ましい。本発明におけるｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する窒化ガリウム系化合物半導体としては、一般式ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる各種組成の半導体を何ら制限なく用いることができる。
本実施形態の半導体発光素子１は、ｐ型電極１８とｎ型電極１７との間に電流を通じることで、積層半導体層２０を構成する発光層１３から発光を発せられるようになっており、発光層１３からの光を、ｐ型ボンディングパッド電極１６の形成された側から取り出すフェイスアップマウント型の発光素子である。なお、本発明の半導体発光素子は、フリップチップ型の発光素子であってもよい。
以下、それぞれの構成について詳細に説明する。
＜基板１１＞
基板１１としては、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましい。
（バッファ層２１）
バッファ層２１は、設けられていなくてもよいが、基板１１と下地層２２との格子定数の違いを緩和して、基板１１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にするために、設けられていることが好ましい。バッファ層２１の上に単結晶の下地層２２を積層すると、より一層結晶性の良い下地層２２が積層できる。
バッファ層２１は、単結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものが特に好ましいが、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものであってもかまわない。
バッファ層２１は、例えば、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１μｍ〜０．５μｍのものとすることができる。バッファ層２１の膜厚が０．０１μｍ未満であると、バッファ層２１により基板１１と下地層２２との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層２１の膜厚が０．５μｍを超えると、バッファ層２１としての機能には変化が無いのにも関わらず、バッファ層２１の成膜処理時間が長くなり、生産性が低下する問題がある。
バッファ層２１は、多結晶構造又は単結晶構造を有するものとすることができる。このような多結晶構造又は単結晶構造を有するバッファ層２１を基板１１上にＭＯＣＶＤ法またはスパッタ法にて成膜した場合、バッファ層２１のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
（下地層２２）
下地層２２の材料としては、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を用いると結晶性の良い下地層２２を形成できるため特に好ましいが、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いてもかまわない。
下地層２２の膜厚は０．１μｍ以上であることが好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１−ｘＮ層が得られやすい。また、下地層２２の膜厚は１０μｍ以下が好ましい。
下地層２２の結晶性を良くするために、下地層２２には不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合には、下地層２２にアクセプター不純物あるいはドナー不純物を添加することができる。
＜積層半導体層２０＞
（ｎ型半導体層１２）
ｎ型半導体層１２はさらに、ｎコンタクト層１２ａ（第一ｎ型半導体層１２ｃおよび再成長層１２ｄ）と、ｎクラッド層１２ｂ（第二ｎ型半導体層）とから構成されている。
（ｎコンタクト層１２ａ）
ｎコンタクト層１２ａは、ｎ型電極１７を設けるための層であり、後述する第一工程において形成された第一ｎ型半導体層１２ｃと、後述する第二工程において形成された再成長層１２ｄとからなる。第一ｎ型半導体層１２ｃと再成長層１２ｄとは、好ましくは同一の材料からなるものがよく、第一ｎ型半導体層１２ｃの膜厚が、再成長層１２ｄの膜厚よりも厚くなっている。
また、本実施形態においては、図１に示すように、第一ｎ型半導体層１２ｃにｎ型電極１７を設けるための露出面２０ａが形成されている。なお、ｎ型電極１７を設けるための露出面２０ａは、再成長層１２ｄに形成されていてもよい。
ｎコンタクト層１２ａは、ＡｌｘＧａ１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましく、ｎ型不純物（ドーパント）がドープされている。ｎコンタクト層１２ａにｎ型不純物が１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有されている場合、ｎ型電極１７との良好なオーミック接触の維持の点で好ましい。ｎコンタクト層１２ａに用いられるｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ、Ｓｎ等が挙げられ、ＳｉおよびＧｅが好ましく、Ｓｉが最も好ましい。なお、本実施形態ではＳｉが含有されている。
ｎコンタクト層１２ａを構成する第一ｎ型半導体層１２ｃの膜厚は、０．５〜５μｍであることが好ましく、２μｍ〜４μｍの範囲であることがより好ましい。第一ｎ型半導体層１２ｃの膜厚が上記範囲内であると、半導体の結晶性が良好に維持される。また、第一ｎ型半導体層１２ｃには、ｎ型不純物（ドーパント）として５×１０１８／ｃｍ３程度のＳｉが含有されている。
また、再成長層１２ｄの膜厚は、０．０５〜２μｍであることが好ましく、０．２μｍ〜１μｍであることがより好ましい。
再成長層１２ｄの膜厚が０．０５μｍ以上であると、ｎコンタクト層１２ａの成長を中断し成長室内から取り出して、その後別の装置の成長室内でｎコンタクト層１２ａの成長を再開したことによるｎコンタクト層１２ａの結晶性への影響を少なくすることができ、半導体発光素子の出力を向上させる効果がより顕著となる。
また、再成長層１２ｄの膜厚が２μｍを超えると、ｐ型半導体層１４を形成する際に用いられる第２有機金属化学気相成長装置の成長室内に、ｎ型半導体層１２を形成した後に残されるドーパントや堆積物の量が多くなり、ｎ型半導体層１２を形成する際に用いたドーパントや堆積物に起因するｐ型半導体層１４の不良が生じやすくなる。さらに再成長層１２ｄの成膜処理時間が長くなり、生産性が低下する。
また、再成長層１２ｄには、第一ｎ型半導体層１２ｃと同じく、ｎ型不純物（ドーパント）としてＳｉが、例えば５×１０１８／ｃｍ３程度で含有されている。
ｎクラッド層１２ｂ（第二ｎ型半導体層）は、ｎコンタクト層１２ａと発光層１３との間に設けられている。ｎクラッド層１２ｂは、発光層１３へのキャリアの注入とキャリアの閉じ込めを行なう層であり、再成長層１２ｄと発光層１３との結晶格子の不整合を緩和する発光層１３のバッファ層としても機能する。また、ｎクラッド層１２ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。なお、明細書中各元素の組成比を省略してＡｌＧａＮ、ＧａＩｎＮと記述する場合がある。ｎクラッド層１２ｂをＧａＩｎＮで形成する場合には、発光層１３のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎクラッド層１２ｂは、単層または超格子構造のどちらの構造であっても構わない。ｎクラッド層１２ｂが単層からなるものである場合、ｎクラッド層１２ｂの膜厚は、５ｎｍ〜５００ｎｍであることが好ましく、より好ましくは５ｎｍ〜１００ｎｍである。
また、本実施形態のｎクラッド層１２ｂはＳｉ含有量が再成長層１２ｄよりも少ない第二ｎ型半導体層第一層と、Ｓｉ含有量が第二ｎ型半導体層第一層よりも多い第二ｎ型半導体層第二層が、この順で積層した構成となっている。
第二ｎ型半導体層第一層は、１０ｎｍ〜１００ｎｍの膜厚で形成されていることが好ましい。第二ｎ型半導体層第一層の膜厚が１０ｎｍ未満であると、ｎクラッド層１２ｂ（第二ｎ型半導体層）の表面が十分な平坦性で形成されないため好ましくない。また、第二ｎ型半導体層第一層の膜厚が１００ｎｍを超えると、ｎクラッド層１２ｂ（第二ｎ型半導体層）の抵抗が高くなるので、発光素子の駆動電圧Ｖｆが高くなり、半導体発光素子１の発光出力が低下する。
また、第二ｎ型半導体層第一層に含有されるＳｉの濃度は、１×１０１６／ｃｍ３〜５×１０１７／ｃｍ３の範囲内であることが好ましい。また、Ｓｉ濃度が５×１０１７／ｃｍ３を超えると、第二ｎ型半導体層第一層の結晶性が低下するため、半導体発光素子１の発光出力が低下する。
第二ｎ型半導体層第二層は、前記第二ｎ型半導体層第一層上に積層した構成であり、後述する発光層１３側の界面から少なくとも０ｎｍ〜６０ｎｍの範囲内に形成されていることが好ましい。すなわち、低Ｓｉ濃度層の一部に高Ｓｉ濃度層が形成された構成であることが好ましい。
また、第二ｎ型半導体層第二層は、４ｎｍ〜６０ｎｍの膜厚で形成されていることが好ましい。第二ｎ型半導体層第二層が４ｎｍ未満であると、第二ｎ型半導体層に電流を流した際の駆動電圧Ｖｆが十分低くならず、半導体発光素子１の発光出力が低下する。また、第二ｎ型半導体層第二層の膜厚が６０ｎｍを超えると、第二ｎ型半導体層第二層表面は十分な平坦性で形成されない。そのため、第二ｎ型半導体層第二層上に結晶性の良好な発光層（ＭＱＷ層）やＰ型半導体層を形成することができず、半導体発光素子１の発光出力が低下する。
また、第二ｎ型半導体層第二層に含有されるＳｉ濃度は、１×１０１８／ｃｍ３〜２×１０１９／ｃｍ３であることが好ましい。第二ｎ型半導体層第二層に含有されるＳｉ濃度が１×１０１８／ｃｍ３未満であると、第二ｎ型半導体層に電流を流した際の駆動電圧Ｖｆが十分低くならない。また、Ｓｉ濃度が２×１０１９／ｃｍ３を超えると、結晶性が悪化し、その表面の平坦性が悪化するため好ましくない。
また、第二ｎ型半導体層第二層の発光層側の界面には、Ｓｉが１×１０１８／ｃｍ３〜２×１０１９／ｃｍ３の範囲で、なおかつ第二ｎ型半導体層第二層と同じかそれ以上の濃度で含有されていることが特に好ましい。第二ｎ型半導体層第二層以上のＳｉが含有されている層の厚さは、４ｎｍ〜４０ｎｍの範囲であることが好ましい。第二ｎ型半導体層第二層の発光層側の界面のＳｉ濃度を高くすることにより、発光層へのキャリアの注入効率を高めることができる。
このように、本実施形態において第二ｎ型半導体層第一層は、Ｓｉ含有量を再成長層よりも少量とし、好ましくは１×１０１６／ｃｍ３〜５×１０１７／ｃｍ３の範囲内とすることにより、その結晶性は良好となる。そのため、第二ｎ型半導体層第一層の表面は平坦に形成される。また、第二ｎ型半導体層第二層には第二ｎ型半導体層第一層よりもＳｉが多く含有されているため、第二ｎ型半導体層第一層と比べて低抵抗となる。
第二ｎ型半導体層第二層は、第二ｎ型半導体層第一層よりもＳｉが多く含有されているが、４ｎｍ〜６０ｎｍの範囲の薄い層である為に、第二ｎ型半導体層第二層表面の平坦性への影響は少ない。よって、第二ｎ型半導体層（第二ｎ型半導体層第二層）表面の平坦性を十分なものとすることができる。
このように、本実施形態のｎクラッド層１２ｂ（第二ｎ型半導体層）は、高結晶の第二ｎ型半導体層第一層上に、低抵抗の第二ｎ型半導体層第二層が積層した構成である。また、ｎクラッド層１２ｂ（第二ｎ型半導体層）のうち、一部にＳｉ濃度が高い層を形成することができる。そのため、高電流ＬＥＤであっても、駆動電流を均一に拡散させて発光箇所の集中を効果的に防ぐと共に、発光出力を向上させることが可能となる。これは、発光箇所が集中しやすい高電流ＬＥＤにおいては特に顕著な効果となる。
本実施形態においては、ｎクラッド層１２ｂは、単層であってもよいが、組成の異なる２つの薄膜層を繰り返し成長させて１０ペア数（２０層）〜４０ペア数（８０層）からなる超格子構造であることが好ましい。ｎクラッド層１２ｂが超格子構造からなるものである場合、薄膜層の積層数が２０層以上であると、再成長層１２ｄと発光層１３との結晶格子の不整合をより効果的に緩和することができ、半導体発光素子１の出力を向上させる効果がより顕著となる。しかし、薄膜層の積層数が８０層を超えると、超格子構造が乱れやすくなる場合もあり、発光層１３に悪影響を来たす恐れが生じる。さらに、ｎクラッド層１２ｂの成膜処理時間が長くなり、生産性が低下する問題がある。
また、ｎクラッド層１２ｂが超格子構造からなる場合は、ＩＩＩ族窒化物半導体からなるｎ側第一層と、該ｎ側第一層と組成が異なるＩＩＩ族窒化物半導体からなるｎ側第二層とが積層された構成であることが好ましく、ｎ側第一層とｎ側第二層とが交互に繰返し複数積層された構造を含むものであることがより好ましい。
この場合、ｎクラッド層１２ｂの超格子構造を構成するｎ側第一層およびｎ側第二層は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指す）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造とすることができ、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造であることが好ましい。
また、ｎ側第一層およびｎ側第二層の膜厚は、それぞれ１００オングストローム以下であることが好ましく、６０オングストローム以下であることがより好ましく、４０オングストローム以下であることがさらに好ましく、それぞれ１０オングストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｎ側第一層および/またはｎ側第二層の膜厚が１００オングストローム超であると、結晶欠陥が入りやすくなるため好ましくない。
＜発光層１３＞
発光層１３は、障壁層１３ａと井戸層１３ｂとが交互に複数積層された多重量子井戸構造からなる。多重量子井戸構造における積層数は３層から１０層であることが好ましく、４層から７層であることがさらに好ましい。
（井戸層１３ｂ）
井戸層１３ｂの膜厚は、１５オングストローム以上５０オングストローム以下の範囲であることが好ましい。井戸層１３ｂの膜厚が上記範囲内であることにより、より高い発光出力を得ることができる。
また、井戸層１３ｂは、Ｉｎを含む窒化ガリウム系化合物半導体であることが好ましい。Ｉｎを含む窒化ガリウム系化合物半導体は、青色の波長領域の強い光を発光するものであるため、好ましい。また、井戸層１３ｂには、不純物をドープすることができる。また、本実施形態におけるドーパントとしてはＳｉを用いることが好ましい。ドープ量は１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３程度が好適である。
（障壁層１３ａ）
障壁層１３ａの膜厚は、２０オングストローム以上１００オングストローム未満の範囲であることが好ましい。障壁層１３ａの膜厚が薄すぎると、障壁層１３ａ上面の平坦化を阻害し、発光効率の低下やエージング特性の低下を引き起こす。また、障壁層１３ａの膜厚が厚すぎると、駆動電圧の上昇や発光の低下を引き起こす。このため、障壁層１３ａの膜厚は７０オングストローム以下であることがより好ましい。
また、障壁層１３ａは、ＧａＮやＡｌＧａＮのほか、井戸層を構成するＩｎＧａＮよりもＩｎ比率の小さいＩｎＧａＮで形成することができる。中でも、ＧａＮが好適である。また、障壁層１３ａには、不純物をドープすることができる。本実施形態におけるドーパントとしてはＳｉを用いることが好ましい。ドープ量は１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３程度が好適である。
＜ｐ型半導体層１４＞
ｐ型半導体層１４は、通常、ｐクラッド層１４ａおよびｐコンタクト層１４ｂから構成される。また、ｐコンタクト層１４ｂがｐクラッド層１４ａを兼ねることも可能である。
（ｐクラッド層１４ａ）
ｐクラッド層１４ａは、発光層１３へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐクラッド層１４ａとしては、発光層１３のバンドギャップエネルギーより大きくなる組成であり、発光層１３へのキャリアの閉じ込めができるものであれば特に限定されないが、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）からなるものであることが好ましい。ｐクラッド層１４ａが、このようなＡｌＧａＮからなるものである場合、発光層１３へのキャリアの閉じ込めの点で好ましい。
ｐクラッド層１４ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層１４ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３であることが好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。また、ｐクラッド層１４ａは、薄膜を複数回積層してなる超格子構造であってもよい。
ｐクラッド層１４ａが超格子構造を含むものである場合には、ＩＩＩ族窒化物半導体からなるｐ側第一層と、該ｐ側第一層と組成が異なるＩＩＩ族窒化物半導体からなるｐ側第二層とが積層されたものとすることができる。ｐクラッド層１４ａが超格子構造を含むものである場合、ｐ側第一層とｐ側第二層とが交互に繰返し積層された構造を含んだものであっても良い。
ｐクラッド層１４ａの超格子構造を構成するｐ側第一層およびｐ側第二層は、それぞれ異なる組成、例えば、ＡｌＧａＮ、ＧａＩｎＮ又はＧａＮのうちの何れの組成であっても良く、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。本発明においては、ｐ側第一層およびｐ側第二層は、ＡｌＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。
ｐ側第一層およびｐ側第二層の膜厚は、それぞれ１００オングストローム以下であることが好ましく、６０オングストローム以下であることがより好ましく、４０オングストローム以下であることがさらに好ましく、それぞれ１０オングストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｐ側第一層とｐ側第二層の膜厚が１００オングストローム超であると、結晶欠陥が入りやすくなるため好ましくない。
ｐ側第一層およびｐ側第二層は、それぞれドープした構造であっても良く、また、ドープ構造／未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐクラッド層として、ＡｌＧａＮ／ＧａＮの交互構造又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造を有する超格子構造を用いた場合には、不純物としてＭｇが好適である。また、超格子構造を構成するｐ側第一層およびｐ側第二は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであって、ドープ構造／未ドープ構造を組み合わせたものであってもよい。
（ｐコンタクト層１４ｂ）
ｐコンタクト層１４ｂは、正極を設けるための層である。ｐコンタクト層１４ｂは、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）からなるものであることが、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。また、ｐコンタクト層１４ｂがｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３を５×１０１９〜５×１０２０／ｃｍ３の濃度で含有しているものである場合、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えばＭｇを用いることが好ましい。
また、ｐコンタクト層１４ｂはｐコンタクト下層と、ｐコンタクト上層とが積層してなり、ｐコンタクト下層にＭｇが１×１０１９／ｃｍ３〜１×１０２０／ｃｍ３程度の濃度で含有され、ｐコンタクト上層にＭｇが２×１０２０／ｃｍ３〜５×１０２０／ｃｍ３程度の濃度で含有されることが特に好ましい。これにより、透光性電極１５と接する部分（ｐコンタクト上層）は高濃度でＭｇが含有され、かつ、その表面は平坦に形成される。そのため、半導体発光素子１の発光出力をより向上させることが可能となる。
また、ｐコンタクト層１４ｂの膜厚は、特に限定されないが、１０〜５００ｎｍであることが好ましく、より好ましくは５０〜２００ｎｍである。ｐコンタクト層１４ｂの膜厚がこの範囲であると、発光出力の点で好ましい。
＜ｎ型電極１７＞
ｎ型電極１７は、ボンディングパットを兼ねており、積層半導体層２０のｎ型半導体層１２に接するように形成されている。このため、ｎ型電極１７を形成する際には、少なくともｐ半導体層１４および発光層１３の一部を除去してｎ型半導体層１２を露出させ、ｎ型半導体層１２の露出面２０ａ上にボンディングパッドを兼ねるｎ型電極１７を形成する。ｎ型電極１７としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
（透光性電極１５）
透光性電極１５は、ｐ型半導体層１４の上に積層されるものであり、ｐ型半導体層１４との接触抵抗が小さいものであることが好ましい。また、透光性電極１５は、発光層１３からの光を効率良く半導体発光素子１の外部に取り出すために、光透過性に優れたものであることが好ましい。また、透光性電極１５は、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
透光性電極１５の構成材料としては、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料が挙げられる。導電性の酸化物としては、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＡＺＯ（酸化アルミニウム亜鉛（ＺｎＯ−Ａｌ２Ｏ３））、ＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ−Ｇａ２Ｏ３））、フッ素ドープ酸化錫、酸化チタン等があげられる。
また、透光性電極１５の構造は、従来公知の構造を含めて如何なる構造であってもよい。透光性電極１５は、ｐ型半導体層１４のほぼ全面を覆うように形成してもよく、また、隙間を開けて格子状や樹形状に形成してもよい。
（ｐ型ボンディングパッド電極１６）
ｐ型ボンディングパッド電極１６はボンディングパットを兼ねており、透光性電極１５の上に積層されている。ｐ型ボンディングパッド電極１６としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
ｐ型ボンディングパッド電極１６は、透光性電極１５上であれば、どこへでも形成することができる。例えばｎ型電極１７から最も遠い位置に形成してもよいし、半導体発光素子１の中心などに形成してもよい。しかし、あまりにもｎ型電極１７に近接した位置に形成すると、ボンディングした際にワイヤ間、ボール間のショートを生じてしまうため好ましくない。
また、ｐ型ボンディングパッド電極１６の電極面積としては、できるだけ大きいほうがボンディング作業はしやすいが、発光の取り出しの妨げになる。例えば、チップ面の面積の半分を超える広い面積を覆った場合、発光の取り出しの妨げとなり、出力が著しく低下する。逆に、ｐ型ボンディングパッド電極１６の電極面積が小さすぎると、ボンディング作業がしにくくなり、製品の収率を低下させる。具体的には、ボンディングボールの直径よりもわずかに大きい程度が好ましく、直径１００μｍの円形程度であることが一般的である。
（保護膜層）
図示しない保護膜層は、必要に応じて透光性電極１５の上面および側面と、ｎ型半導体層１２の露出面２０ａ、発光層１３およびｐ型半導体層１４の側面、ｎ型電極１７およびｐ型ボンディングパッド電極１６の側面や周辺部を覆うよう形成される。保護膜層を形成することにより、半導体発光素子１の内部への水分等の浸入を防止でき、半導体発光素子１の劣化を抑制することができる。
保護膜層としては、絶縁性を有し、３００〜５５０ｎｍの範囲の波長において８０％以上の透過率を有する材料を用いることが好ましく、例えば、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化タンタル（Ｔａ２Ｏ５）、窒化シリコン（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）等を用いることができる。このうちＳｉＯ２、Ａｌ２Ｏ３は、ＣＶＤ成膜で緻密な膜が容易に作製でき、より好ましい。
以下、半導体発光素子１の製造方法について、図面を適宜参照しながら詳細に説明する。
なお、以下の説明において参照する図面は、本発明を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子１の寸法関係とは異なっている。
本発明の、図１に示す半導体発光素子１の製造方法は、まず、図２に示す積層半導体層２０を製造する。積層半導体層２０の製造方法は、基板１１上に第一ｎ型半導体層１２ｃを積層する第一工程と、第一ｎ型半導体層１２ｃ上に第一ｎ型半導体層１２ｃの再成長層１２ｄとｎクラッド層１２ｂ（第二ｎ型半導体層）と発光層１３とｐ型半導体層１４とを順次積層する第二工程と、から概略構成されている。以下、図２を用いて各工程について詳細に説明する。
＜第一工程＞
はじめに、サファイア等からなる基板１１を用意する。
次に、基板１１を第一ＭＯＣＶＤ装置（第一有機金属化学気相成長装置）の成長室内に設置し、ＭＯＣＶＤ法によって、基板１１上に、バッファ層２１と、下地層２２を順次積層する。なお、本発明では、サファイア等からなる基板１１上に、ＲＦスパッタリング法を用いてＡｌＮからなるバッファ層２１を形成し、さらに第一ＭＯＣＶＤ装置の成長室内で当該基板上に下地層２２を順次積層してもよい。
（第一ｎ型半導体層１２ｃ（第一ｎ型半導体層）積層工程）
次いで前記下地層２２を有する基板上に、ｎコンタクト層１２ａの一部を構成する第一ｎ型半導体層１２ｃを積層する。
また、第一工程成長層１２ｃを成長させる際には、水素雰囲気で、基板１１の温度を１０００℃〜１１００℃の範囲とすることが好ましい。
また、第一ｎ型半導体層１２ｃを成長させる原料としては、トリメチルガリウム（ＴＭＧ）などのＩＩＩ族金属の有機金属原料とアンモニア（ＮＨ３）などの窒素原料とを用い、熱分解によりバッファ層上にＩＩＩ族窒化物半導体層を堆積させる。ＭＯＣＶＤ装置の成長室内の圧力は１５〜８０ｋＰａとすることが好ましい。
その後、第一ＭＯＣＶＤ装置の成長室内からｎコンタクト層１２ａの第一ｎ型半導体層１２ｃまでの各層の形成された基板１１を取り出す。
なお、本実施形態における半導体発光素子の製造方法では、第一ＭＯＣＶＤ装置において用いられる基板は、第一ｎ型半導体層がＭＯＣＶＤ法によって積層できる基板であればよく、例えば基板１１上に、バッファ層２１と、下地層２２を順次積層した基板が用いられる。
＜第二工程＞
第二工程はさらに、第一ｎ型半導体層１２ｃ上に第一ｎ型半導体層１２ｃの再成長層１２ｄを形成する工程と、ｎクラッド層１２ｂ（第二ｎ型半導体層）を形成する工程と、発光層１３を形成する工程と、ｐ型半導体層１４を形成する工程と、から構成されている。以下それぞれについて詳細を説明する。
（再成長層１２ｄ形成工程）
まず、第一ｎ型半導体層１２ｃまでの各層の形成された基板１１を第二ＭＯＣＶＤ装置（第二有機金属化学気相成長装置）の成長室内に設置する。次いで、ＭＯＣＶＤ法によって第一ｎ型半導体層１２ｃ上に、ｎコンタクト層１２ａの再成長層１２ｄを形成する。
本実施形態においては、再成長層１２ｄ形成の際に原料ガスとともに、たとえばＳｉＨ４などＳｉを含有するドーパントガスを供給することにより、Ｓｉを再成長層１２ｄにドープさせる。ここでは、Ｓｉをたとえば５×１０１８／ｃｍ３程度でドープさせる。
また、本実施形態においては、再成長層１２ｄを形成する前に、第一ｎ型半導体層１２ｃまでの各層の形成された基板１１を、窒素とアンモニアを含む雰囲気で熱処理温度５００℃〜１２００℃、好ましくは８００℃〜１１００℃、さらに好ましくは９００℃〜１０００℃の熱処理（サーマルクリーニング）を行うことが好ましい。熱処理の雰囲気は、窒素とアンモニアを含む雰囲気に代えて、例えば、窒素のみの雰囲気としてもよい。なお、水素のみの雰囲気では第一ｎ型半導体層１２ｃが分解され、結晶性の悪化を招くため好ましくない。また、このときのＭＯＣＶＤ装置の成長室内の圧力は１５〜１００ｋＰａとすることが好ましく、６０〜９５ｋＰａとすることがより好ましい。
このような熱処理を行った場合、第一工程終了後に、ｎコンタクト層１２ａの第一ｎ型半導体層１２ｃまでの各層の形成された基板１１が第一ＭＯＣＶＤ装置の成長室内から取り出されることによって、第一ｎ型半導体層１２ｃの表面が汚染されたとしても、再成長層１２ｄを形成する前に汚染物質を除去することができる。その結果、再成長層１２ｄの結晶性が向上して、再成長層１２ｄ上に形成されるｎクラッド層１２ｂや発光層１３の結晶性がより一層良好なものとなる。
なお、第一ｎ型半導体層１２ｃの表面が汚染されたままである場合、逆方向電流（ＩＲ）が十分に低くならず、また、静電気放電（ＥＳＤ）耐圧が不足する恐れがある。そのため、半導体発光素子１の信頼性が低下してしまう。
また、本実施形態においては、第一ｎ型半導体層１２ｃ積層工程における第一ｎ型半導体層１２ｃの成長条件と、本工程における再成長層１２ｄの成長条件とを同一とすることが好ましい。この場合、第一ＭＯＣＶＤ装置と第二ＭＯＣＶＤ装置の２つの装置を用い、第一ＭＯＣＶＤ装置においてｎコンタクト層１２ａを形成している途中の段階でｎコンタクト層１２ａの成長を中断し、成長室内から取り出して第二ＭＯＣＶＤ装置の成長室に移動し、その後ｎコンタクト層１２ａの成長を再開したことによるｎコンタクト層１２ａの結晶性への影響を少なくすることができるので、第一ｎ型半導体層１２ｃと再成長層１２ｄとからなるｎコンタクト層１２ａの結晶性が良好なものとなる。
また、再成長層１２ｄを成長させる際には、基板１１の温度を１０００℃〜１１００℃の範囲とすることが好ましい。再成長層１２ｄを成長させるときの基板１１の温度を上記範囲とすることで、第一ｎ型半導体層１２ｃまでの各層の形成された基板１１が、第一ＭＯＣＶＤ装置の成長室内から取り出されることにより、ｎコンタクト層１２ａの第一ｎ型半導体層１２ｃの表面が汚染されていたとしても、再成長層１２ｄを形成する際に汚染物質を除去することができる。
その結果、後述する工程において再成長層１２ｄ上に形成されるｎクラッド層１２ｂや発光層１３の結晶性を、よりいっそう良好なものとすることができる。これに対し、再成長層１２ｄを成長させるときの基板１１の温度が１０００℃未満であると、逆方向電流（ＩＲ）が十分に低くならなかったり、静電気放電（ＥＳＤ）耐圧が不足したりする恐れがある。また、再成長層１２ｄを成長させるときの基板１１の温度が１１００℃を超えると、半導体発光素子１の出力が不十分となる恐れがある。
（ｎクラッド層１２ｂ（第二ｎ型半導体層）形成工程）
次いで、再成長層１２ｄ上にｎクラッド層１２ｂを形成する。
本実施形態のｎクラッド層１２ｂ形成工程においては、第二ＭＯＣＶＤ装置内に、ｎクラッド層１２ｂ（第二ｎ型半導体層）の原料ガスとともに、たとえばＳｉＨ４などのＳｉを含有するドーパントガスを供給する。これにより、ｎクラッド層１２ｂにＳｉがドーパントとしてドープされる。
また、本実施形態のｎクラッド層１２ｂ形成工程はさらに、工程（１）および工程（２）からなり、それぞれにおいて、異なる量のＳｉをドーパントとして供給する。これにより、Ｓｉ含有量が再成長層１２ｄよりも少ない第二ｎ型半導体層第一層と、Ｓｉ含有量が第二ｎ型半導体層第一層よりも多い第二ｎ型半導体層第二層とがこの順で積層した構成のｎクラッド層１２ｂ（第二ｎ型半導体層）が形成される。
また、第二ｎ型半導体層第二層のうち、発光層側の界面に、Ｓｉを１×１０１８／ｃｍ３〜２×１０１９／ｃｍ３の濃度で含有させることが特に好ましい。
また、本実施形態のｎクラッド層１２ｂは超格子構造とすることができる。超格子層を形成するには、膜厚１００オングストローム以下の組成の異なる２種類の層を、交互に１０ペア（２０層）〜４０ペア（８０層）積層する。
（発光層１３形成工程）
次いで、多重量子井戸構造の発光層１３を形成する。まず、井戸層１３ｂと障壁層１３ａとを交互に繰返し積層する。このとき、ｎ型半導体層１２側及びｐ型半導体層１４側に障壁層１３ａが配されるように積層することが好ましい。
井戸層１３ｂおよび障壁層１３ａの組成や膜厚は、所定の発光波長になるように適宜設定することができる。また、発光層１３の成長温度は６００〜９００℃とすることができ、キャリアガスとしては窒素ガスを用いることができる。
（ｐ型半導体層１４形成工程）
ｐ型半導体層１４の形成は、ｐクラッド層１４ａと、ｐコンタクト層１４ｂとを順次積層すればよい。なお、ｐクラッド層１４ａを、超格子構造を含む層とする場合には、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｐ側第一層と、ｐ側第一層と組成が異なる膜厚１００オングストローム以下ＩＩＩ族窒化物半導体からなるｐ側第二層とを交互に繰返し積層すればよい。
また、ｐコンタクト層１４ｂは、Ｍｇを１×１０１９／ｃｍ３〜１×１０２０／ｃｍ３程度の濃度で含有させたｐコンタクト下層と、Ｍｇを２×１０２０／ｃｍ３〜５×１０２０／ｃｍ３程度の濃度で含有させたｐコンタクト上層とを積層することにより形成することが特に好ましい。
以上のようにして、図２に示す積層半導体層２０が製造される。
その後、積層半導体層２０のｐ型半導体層１４上に透光性電極１５を積層し、例えば一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透光性電極１５を除去する。
続いて、例えばフォトリソグラフィーの手法によりパターニングして、所定の領域の積層半導体層２０の一部をエッチングしてｎコンタクト層１２ａの第一ｎ型半導体層１２ｃの一部を露出させ、ｎコンタクト層１２ａの露出面２０ａにｎ型電極１７を形成する。
その後、透光性電極１５の上にｐ型ボンディングパッド電極１６を形成する。
以上のようにして、図１に示す半導体発光素子１が製造される。
＜ランプ３＞
本実施形態のランプ３は、本発明の半導体発光素子１を備えるものであり、上記の半導体発光素子１と蛍光体とを組み合わせてなるものである。本実施形態のランプ３は、当業者周知の手段によって当業者周知の構成とすることができる。例えば、本実施形態のランプ３においては、半導体発光素子１と蛍光体と組み合わせることによって発光色を変える技術を何ら制限されることなく採用できる。
図３は、図１に示した半導体発光素子１を備えるランプの一例を示した断面模式図である。図３に示すランプ３は、砲弾型のものであり、図１に示す半導体発光素子１が用いられている。図３に示すように、半導体発光素子１のｐ型ボンディングパッド電極１６がワイヤー３３で２本のフレーム３１、３２の内の一方（図３ではフレーム３１）に接続され、半導体発光素子１のｎ型電極１７（ボンディングパッド）がワイヤー３４で他方のフレーム３２に接続されることにより、半導体発光素子１が実装されている。また、半導体発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本実施形態のランプ３は、上記の半導体発光素子１が用いられてなるものであるので、高い発光出力が得られるものとなる。
また、本実施形態のランプ３を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、高い発光出力が得られる半導体発光素子１を備えたものとなる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などのバッテリ駆動させる電子機器においては、高い発光出力が得られる半導体発光素子１を具備した優れた製品を提供することができるため、好ましい。
以下に、本発明の半導体発光素子の製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
以下に示す方法により、図１に示す半導体発光素子１を製造した。
実施例１の半導体発光素子１では、第一ＭＯＣＶＤ炉の成長室内において、サファイアからなる基板１１上に、ＡｌＮからなるバッファ層２１、厚さ６μｍのアンドープＧａＮからなる下地層２２、厚さ２μｍのＳｉドープｎ型ＧａＮからなる第一ｎ型半導体層１２ｃを形成した。
次に、この基板を第一ＭＯＣＶＤ炉から一旦取り出して、第二ＭＯＣＶＤ炉の成長室内に移した。次に、窒素とアンモニアを含む雰囲気下で９５０℃の熱処理（サーマルクリーニング）を行った。それから、前記第一ｎ型半導体層１２ｃの上に、厚さ０.２μｍのＳｉドープｎ型ＧａＮからなる再成長層１２ｄを形成して、厚さ２．２μｍのｎコンタクト層１２ａを形成した。第一ｎ型半導体層１２ｃと再成長層１２ｄからなるｎコンタクト層１２ａにおけるＳｉドーパント量として、５×１０１８／ｃｍ３程度の濃度とした。
なお、再成長層１２ｄは、水素をキャリアガスとしてＴＭＧとＮＨ３を成長室内に導入して成長させた。ｎ型ドーピングのガスとしてはモノシラン（ＳｉＨ４）を用いた。このとき、基板温度を１０８０℃、成長室内の圧力を４０ｋＰａとした。
次に、膜厚２０ｎｍの第二ｎ型半導体層第一層と膜厚６０ｎｍの第二ｎ型半導体層第二層とが積層した構成の、厚さ８０ｎｍの超格子構造からなるｎクラッド層１２ｂ（第二ｎ型半導体層）を後述の方法で前記ｎコンタクト層１２ａ上に形成した。さらに、ｎコンタクト層１２ａ上に厚さ５ｎｍ、Ｓｉ濃度１×１０１７／ｃｍ３のＧａＮ障壁層および厚さ３．５ｎｍのアンドープＩｎ0.１５Ｇａ0.8５Ｎ井戸層を５回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１３を形成した。
続いて、発光層１３上に厚さ２０ｎｍのＭｇドープ単層Ａｌ0.07Ｇａ0.93Ｎからなるｐクラッド層１４ａ、厚さ１７０ｎｍのＭｇドープｐ型ＧａＮからなるｐコンタクト層１４ｂとを順に積層した。ｐコンタクト層１４ｂはｐコンタクト下層と、ｐコンタクト上層とが積層してなり、ｐコンタクト下層を厚さ１５０ｎｍ、Ｍｇ濃度５×１０１９／ｃｍ３とし、ｐコンタクト上層を厚さ２０ｎｍ、Ｍｇ濃度３×１０２０／ｃｍ３とした。
膜厚２０ｎｍの第二ｎ型半導体層第一層と膜厚６０ｎｍの第二ｎ型半導体層第二層からなるｎクラッド層１２ｂ（第二ｎ型半導体層）は、以下に示す成長条件で形成させた。
「ｎクラッド層１２ｂ（第二ｎ型半導体層）の成長条件」
膜厚２０ｎｍの第二ｎ型半導体層第一層は、Ｇａ０．９９Ｉｎ０．０１Ｎからなる厚さ２ｎｍのｎ側第１層と、ＧａＮからなる厚さ２ｎｍのｎ側第２層とからなる薄膜層とを交互に５ペア繰り返し成長させて形成した。キャリア濃度は１×１０１７／ｃｍ３とした。続いて、膜厚６０ｎｍの第二ｎ型半導体層第二層は、Ｇａ０．９９Ｉｎ０．０１Ｎからなる厚さ２ｎｍのｎ側第１層と、ＧａＮからなる厚さ２ｎｍのｎ側第２層とからなる薄膜層とが交互に１５ペア繰り返し成長させてなる形成した。但し、第二ｎ型半導体層第一層の上には第二ｎ型半導体層第二層の一部を構成するｎ側第１層と接する構造とした。また、キャリア濃度は７×１０１８／ｃｍ３とした。
このような方法により、厚さ８０ｎｍの超格子構造のｎクラッド層１２ｂを成長させた。また、ｎ側第１層の成膜には、ＩＩＩ族原料としてＧａ源であるトリエチルガリウム（ＴＥＧ）およびＩｎ源であるトリメチルインジウム（ＴＭＩ）を用い、ｎ側第２層の成膜にはトリエチルガリウム（ＴＥＧ）を用いた。
また、ｎクラッド層１２ｂ（第二ｎ型半導体層）形成においては、原料ガスとともにＳｉＨ４ガスをｎ型ドーピングとして供給した。
その後、ｐコンタクト層１４ｂ上に、厚さ２００ｎｍのＩＴＯからなる透光性電極１５を一般に知られたフォトリソグラフィの手法により形成した。
次に、フォトリソグラフィの手法を用いてエッチングを施し、所望の領域にｎコンタクト層１２ａの露出面２０ａを形成し、その上にＴｉ／Ａｕの二層構造のｎ型電極１７を形成した。
また、透光性電極１５の上に、２００ｎｍのＡｌからなる金属反射層と８０ｎｍのＴｉからなるバリア層と１１００ｎｍのＡｕからなるボンディング層とからなる３層構造のｐ型ボンディングパッド構造１６を、フォトリソグラフィの手法を用いて形成した。
以上のようにして、図１に示す実施例１の半導体発光素子１を得た。
このようにして得られた実施例１の半導体発光素子１において、第二ｎ型半導体層第一層と第二ｎ型半導体層第二層とが積層した構成のｎクラッド層１２ｂ（第二ｎ型半導体層）が形成された。このうち、第二ｎ型半導体層第一層は膜厚２０ｎｍ、Ｓｉ含有量１×１０１７／ｃｍ３であり、また、第二ｎ型半導体層第二層は膜厚６０ｎｍ、Ｓｉ含有量７×１０１８／ｃｍ３であった。これにより、第二ｎ型半導体層第二層は、発光層１３側の界面から０ｎｍ〜６０ｎｍの領域内に形成された。また、第二ｎ型半導体層第二層の発光層１３側の界面には、Ｓｉが７×１０１８／ｃｍ３の濃度で含有された。
また、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２４ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
（実施例２）
実施例１の第二ｎ型半導体層第二層のＳｉ含有濃度を１×１０１９／ｃｍ３とし、第二ｎ型半導体層第二層の発光層１３側の界面のＳｉ含有濃度を１×１０１９／ｃｍ３に変えた以外は、実施例１と同様な操作を行い、半導体発光素子１としての特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２４ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．２μＡであった。
（実施例３）
実施例１の第二ｎ型半導体層第一層の膜厚を４０ｎｍ、Ｓｉ含有濃度を３×１０１７／ｃｍ３とし、第二ｎ型半導体層第二層の膜厚を４０ｎｍ、Ｓｉ含有濃度を７×１０１８／ｃｍ３とし、第二ｎ型半導体層第二層の発光層１３側の界面のＳｉ含有濃度を７×１０１８／ｃｍ３に変えた以外は、実施例１と同様な操作を行い、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
（実施例４）
実施例１の第二ｎ型半導体層第二層の膜厚を２０ｎｍに変えた以外は、実施例１と同様な操作を行い、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．１Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
（実施例５）
実施例１の第二ｎ型半導体層第一層及び第二ｎ型半導体層第二層の超格子構造をそれぞれ単層構造に変え、また、第二ｎ型半導体層第二層の発光層１３側の界面のＳｉ含有濃度を１×１０１９／ｃｍ３に変えた以外は、実施例１と同様な操作を行い、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．２μＡであった。
（比較例１）
実施例１の第二ｎ型半導体層第一層の膜厚を８０ｎｍ、Ｓｉ含有濃度を５×１０１８／ｃｍ３に変え、第二ｎ型半導体層第二層の膜厚を０ｎｍとした以外は、実施例１と同様な操作を行い、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Ｐｏ＝２０ｍＷ、逆方向電流IR（＠２０Ｖ）＝１．０μＡであった。但し、第二ｎ型半導体層第一層は、超格子構造から単層構造に変えた。
実施例１〜実施例５、比較例１の半導体発光素子の順方向電圧、発光出力（Ｐｏ）、逆方向電流（ＩＲ）の結果を表１に示す。
なお、実施例及び比較例の半導体発光素子１についての順方向電圧Ｖｆは、プローブ針による通電で電流印加値２０ｍＡにおける電圧を測定したものである。同じく、実施例及び比較例の半導体発光素子１についての発光出力（Ｐｏ）は、それぞれＴＯ−１８缶パッケージに実装し、テスターによって印加電流２０ｍＡにおける発光出力を測定したものである。また、逆方向電流（ＩＲ）は、発光素子に対して端子を逆方向に２０Ｖ印加した時の漏れ電流を測定した時の値である。
Figure 0005310604
表１に示すように、実施例１〜実施例５の半導体発光素子１はいずれも、逆方向電流（ＩＲ）が十分に低く、順方向電圧が比較的低く、発光出力（Ｐｏ）が２０ｍＷ以上となり、高輝度で低消費電力であった。
一方、ｎクラッド層１２ｂ（第二ｎ型半導体層）の膜厚を８０ｎｍ、Ｓｉ含有濃度を５×１０１８／ｃｍ３とした比較例１では、実施例１〜実施例５と比較して発光出力（Ｐｏ）が低く、順方向電圧が比較的高く、漏れ電流（逆方向電流（IR）が大きかった。
また、実施例１〜実施例５、比較例の半導体発光素子１について、印加電流２０〜１００ｍＡの範囲における電力効率（％）｛発光出力（ｍＷ）／（順方向電圧（Ｖ）×印加電流（ｍＡ））｝を算出した。その結果を表２、図４に示す。
Figure 0005310604
これらが示すように、実施例１〜実施例５では、印加電流２０〜１００ｍＡの範囲における電力効率が、比較例１と比較して優れていることが明らかである。
また、実施例１〜実施例５、比較例の半導体発光素子１について、印加電流２０〜１００ｍＡの範囲における発光出力（Ｐｏ；ｍＷ）を測定した。その結果を図５に示す。図５が示すように、実施例１〜実施例５では、印加電流２０〜１００ｍＡの範囲における発光出力（Ｐｏ）が、比較例１と比較して優れていることが明らかである。
また、比較例１では、印加電流を大きくすることによる発光出力の向上効果が、印加電流を大きくするのに伴って小さくなっており、印加電流が大きいほど実施例１〜実施例５と比較例１との発光出力（Ｐｏ）の差が大きくなっている。
以上により、実施例１〜実施例５の半導体発光素子１は、効果的に発光出力を向上させることができ、比較例１の半導体発光素子１と比較して、漏れ電流が小さく高い発光出力が得られることが確認できた。また、大電流を印加することによって効果的に発光出力を向上させることができ、比較例１の半導体発光素子と比較して、大電流が印加されることにより高い発光出力が得られることが確認できた。
１…半導体発光素子、３…ランプ、１２…ｎ型半導体層、１２ａ…ｎコンタクト層、１２ｂ…ｎクラッド層（第二ｎ型半導体層）、１２ｃ…第一ｎ型半導体層、１２ｄ…再成長層、１３…発光層、１４…ｐ型半導体層

Claims (16)

  1. 第一有機金属化学気相成長装置において、基板上に第一ｎ型半導体層を積層する第一工程と、
    第二有機金属化学気相成長装置において、前記第一ｎ型半導体層上に前記第一ｎ型半導体層の再成長層と第二ｎ型半導体層と発光層とｐクラッド層およびｐコンタクト層からなるｐ型半導体層とを順次積層する第二工程とを具備し、
    前記第二ｎ型半導体層を積層する工程において、前記再成長層形成時よりも少量の前記Ｓｉをドーパントとして供給することにより第二ｎ型半導体層第一層を形成する工程（１）と、前記Ｓｉを前記工程（１）よりも多く供給することにより第二ｎ型半導体層第二層を形成する工程（２）と、をこの順で行うことを特徴とする半導体発光素子の製造方法。
  2. 前記第二ｎ型半導体層第二層を、少なくとも前記発光層側の界面から０ｎｍ〜６０ｎｍの領域内に形成することを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 前記第二ｎ型半導体層第一層に前記Ｓｉを１×１０１６／ｃｍ３〜５×１０１７／ｃｍ３の濃度で含有させ、前記第二ｎ型半導体層第二層に前記Ｓｉを１×１０１８／ｃｍ３〜２×１０１９／ｃｍ３の濃度で含有させることを特徴とする請求項１または請求項２に記載の半導体発光素子の製造方法。
  4. 前記第二ｎ型半導体層第二層の前記発光層側界面に前記Ｓｉを、１×１０１８／ｃｍ３〜２×１０１９／ｃｍ３の濃度で含有させることを特徴とする請求項１乃至３に記載の半導体発光素子の製造方法。
  5. 前記工程（１）において前記第二ｎ型半導体層第一層を１０ｎｍ〜１００ｎｍの膜厚で形成し、前記工程（２）において前記第二ｎ型半導体層第二層を４ｎｍ〜６０ｎｍの膜厚で形成することを特徴とする請求項１乃至４に記載の半導体発光素子の製造方法。
  6. 前記工程（１）および前記工程（２）において、前記第二ｎ型半導体層の原料ガスとともに前記Ｓｉを含有するドーパントガスを供給することにより、前記第二ｎ型半導体層を形成することを特徴とする請求項１乃至５に記載の半導体発光素子の製造方法。
  7. 前記ｐコンタクト層を、ｐコンタクト下層と、ｐコンタクト上層とを積層することにより形成し、前記ｐコンタクト下層にＭｇを１×１０１９／ｃｍ３〜１×１０２０／ｃｍ３程度の濃度で含有させ、前記ｐコンタクト上層に前記Ｍｇを２×１０２０／ｃｍ３〜５×１０２０／ｃｍ３程度の濃度で含有させることを特徴とする請求項１乃至６に記載の半導体発光素子の製造方法。
  8. 基板上に第一ｎ型半導体層と前記第一ｎ型半導体層の再成長層と第二ｎ型半導体層と発光層とｐクラッド層およびｐコンタクト層からなるｐ型半導体層とが積層された半導体発光素子であって、
    前記第二ｎ型半導体層が、前記再成長層よりもＳｉ含有量の少ない第二ｎ型半導体層第一層と、前記第二ｎ型半導体層第一層よりも前記Ｓｉ含有量の多い第二ｎ型半導体層第二層とがこの順で積層された構成であることを特徴とする半導体発光素子。
  9. 前記第二ｎ型半導体層第二層が、少なくとも発光層側の界面から０ｎｍ〜６０ｎｍの領域内に形成されていることを特徴とする請求項８に記載の半導体発光素子。
  10. 前記第二ｎ型半導体層のうち、前記第二ｎ型半導体層第一層に前記Ｓｉが１×１０１６／ｃｍ３〜５×１０１７／ｃｍ３の濃度で含有され、前記第二ｎ型半導体層第二層に前記Ｓｉが１×１０１８／ｃｍ３〜２×１０１９／ｃｍ３の濃度で含有されることを特徴とする請求項８または９に記載の半導体発光素子。
  11. 前記第二ｎ型半導体層第二層の前記発光層側界面に前記Ｓｉが、１×１０１８／ｃｍ３〜２×１０１９／ｃｍ３の濃度で含有されることを特徴とする請求項８乃至１０に記載の半導体発光素子。
  12. 前記第二ｎ型半導体層第一層が１０ｎｍ〜１００ｎｍ、前記第二ｎ型半導体層第二層が４ｎｍ〜６０ｎｍの膜厚でそれぞれ形成されていることを特徴とする請求項８乃至１１に記載の半導体発光素子。
  13. 前記ｐコンタクト層は、ｐコンタクト下層と、ｐコンタクト上層とが積層してなり、前記ｐコンタクト下層にＭｇが１×１０１９／ｃｍ３〜１×１０２０／ｃｍ３の濃度で含有され、前記ｐコンタクト上層に前記Ｍｇが２×１０２０／ｃｍ３〜５×１０２０／ｃｍ３の濃度で含有されることを特徴とする請求項８乃至１２に記載の半導体発光素子。
  14. 請求項１乃至７のいずれかに記載の半導体発光素子の製造方法を用いて製造された半導体発光素子を備えることを特徴とするランプ。
  15. 請求項１４に記載のランプが組み込まれていることを特徴とする電子機器。
  16. 請求項１５に記載の電子機器が組み込まれていることを特徴とする機械装置。
JP2010049628A 2010-03-05 2010-03-05 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 Active JP5310604B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010049628A JP5310604B2 (ja) 2010-03-05 2010-03-05 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
PCT/JP2011/054483 WO2011108484A1 (ja) 2010-03-05 2011-02-28 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
US13/582,573 US8859313B2 (en) 2010-03-05 2011-02-28 Method for manufacturing semiconductor light emitting element, semiconductor light emitting element, lamp, electronic device and mechanical apparatus
TW100106795A TWI467801B (zh) 2010-03-05 2011-03-02 半導體發光元件之製造方法及半導體發光元件、燈、電子設備、機械裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010049628A JP5310604B2 (ja) 2010-03-05 2010-03-05 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置

Publications (2)

Publication Number Publication Date
JP2011187572A JP2011187572A (ja) 2011-09-22
JP5310604B2 true JP5310604B2 (ja) 2013-10-09

Family

ID=44542136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010049628A Active JP5310604B2 (ja) 2010-03-05 2010-03-05 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置

Country Status (4)

Country Link
US (1) US8859313B2 (ja)
JP (1) JP5310604B2 (ja)
TW (1) TWI467801B (ja)
WO (1) WO2011108484A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102844404A (zh) 2010-03-31 2012-12-26 奥斯兰姆施尔凡尼亚公司 磷光体和含有它的leds
US20140203322A1 (en) * 2013-01-23 2014-07-24 Epistar Corporation Transparent Conductive Structure, Device comprising the same, and the Manufacturing Method thereof
TWI584493B (zh) * 2013-02-04 2017-05-21 晶元光電股份有限公司 發光二極體及其製作方法
CN103985802B (zh) * 2013-02-08 2018-05-15 晶元光电股份有限公司 发光二极管及其制作方法
JP5983554B2 (ja) 2013-07-25 2016-08-31 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP6124740B2 (ja) * 2013-08-30 2017-05-10 シャープ株式会社 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
EP2988339B1 (en) * 2014-08-20 2019-03-27 LG Innotek Co., Ltd. Light emitting device
KR102329719B1 (ko) 2015-02-23 2021-11-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 구비한 라이트 유닛
JP6785221B2 (ja) * 2015-03-30 2020-11-18 パナソニック株式会社 半導体発光素子
CN106548972B (zh) * 2015-09-18 2019-02-26 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
JP6803411B2 (ja) * 2017-02-17 2020-12-23 Ｄｏｗａエレクトロニクス株式会社 深紫外発光素子およびその製造方法
TWI626766B (zh) * 2017-06-01 2018-06-11 錼創科技股份有限公司 發光元件
JP7033498B2 (ja) * 2018-05-18 2022-03-10 株式会社東芝 半導体素子及びその製造方法
TW202020940A (zh) * 2018-08-17 2020-06-01 日商三菱化學股份有限公司 n型GaN結晶、GaN晶圓、及GaN結晶、GaN晶圓和氮化物半導體裝置的製造方法
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745538A (ja) 1993-07-29 1995-02-14 Hitachi Ltd 化合物半導体装置の製造方法及びその製造装置
US7968362B2 (en) 2001-03-27 2011-06-28 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
WO2008020599A1 (en) 2006-08-18 2008-02-21 Showa Denko K.K. Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp
JP4984119B2 (ja) * 2006-08-28 2012-07-25 スタンレー電気株式会社 窒化物半導体結晶ないしそれを用いた発光素子及びその製造方法
JP2008124060A (ja) 2006-11-08 2008-05-29 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2009123718A (ja) 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP4191227B2 (ja) 2007-02-21 2008-12-03 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2008235758A (ja) * 2007-03-23 2008-10-02 Sumitomo Chemical Co Ltd 化合物半導体エピタキシャル基板の製造方法
KR101159995B1 (ko) * 2008-03-13 2012-06-25 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
JP5246079B2 (ja) * 2009-07-10 2013-07-24 豊田合成株式会社 半導体素子の製造方法
JP5246081B2 (ja) * 2009-07-14 2013-07-24 豊田合成株式会社 半導体発光素子の製造方法

Also Published As

Publication number Publication date
TW201145572A (en) 2011-12-16
US20120326169A1 (en) 2012-12-27
TWI467801B (zh) 2015-01-01
JP2011187572A (ja) 2011-09-22
US8859313B2 (en) 2014-10-14
WO2011108484A1 (ja) 2011-09-09

Similar Documents

Publication Publication Date Title
JP5310604B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
WO2011004890A1 (ja) 半導体発光素子の製造方法およびランプ、電子機器、及び機械装置
JP5504618B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP5648510B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2011162332A1 (ja) 半導体発光素子の製造方法、半導体発光素子、電子機器及び機械装置
JP5353802B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5353821B2 (ja) 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置
JP5601281B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP5246081B2 (ja) 半導体発光素子の製造方法
JP5429196B2 (ja) 半導体発光素子用テンプレート基板、半導体発光素子及びその製造方法、並びにランプ、電子機器、機械装置
JP5246079B2 (ja) 半導体素子の製造方法
JP5633154B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5636693B2 (ja) 半導体素子の製造方法
JP5304605B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5353827B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2012028495A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5648446B2 (ja) 半導体発光素子の製造方法
JP2012138465A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子、ランプ、電子機器、機械装置
JP5549546B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2011138893A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2011060900A (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2013197512A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121019

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5310604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150