JP5549546B2 - 半導体発光素子の製造方法およびランプ、電子機器、機械装置 - Google Patents
半導体発光素子の製造方法およびランプ、電子機器、機械装置 Download PDFInfo
- Publication number
- JP5549546B2 JP5549546B2 JP2010246659A JP2010246659A JP5549546B2 JP 5549546 B2 JP5549546 B2 JP 5549546B2 JP 2010246659 A JP2010246659 A JP 2010246659A JP 2010246659 A JP2010246659 A JP 2010246659A JP 5549546 B2 JP5549546 B2 JP 5549546B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growth
- light emitting
- temperature
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Led Devices (AREA)
Description
本発明は、半導体発光素子の製造方法およびランプ、電子機器、機械装置に関する。
従来から、発光ダイオードなどに用いられる半導体発光素子として、基板上に、ｎ型半導体層と発光層とｐ型半導体層とを順次積層してなるものがある。このような半導体発光素子を製造する方法としては、サファイア単結晶などからなる基板上に、有機金属化学気相成長法（ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法）によってｎ型半導体層と発光層とｐ型半導体層とを連続して順次積層する方法が知られている。
しかしながら、基板上にｎ型半導体層と発光層とｐ型半導体層とを連続して順次積層する場合、これらの層が同一の成長室内で形成されるため、ｎ型半導体層を形成する際に用いたドーパントがｐ型半導体層の形成に支障を来たして、抵抗率の十分に低いｐ型半導体層が得られない場合があった。
このような問題を解決する技術として、例えば、所定の基板上に、少なくとも第一導電形の半導体層と第二導電形の半導体層とを順次成膜して化合物半導体装置を製造するに際し、前記それぞれの導電形の半導体層を、導電形に対応した異なる複数の独立した成長室で成膜するようにして成る化合物半導体装置の製造方法が提案されている（特許文献１）。
また、このような方法の具体的な例としては、例えばII-ＶI族化合物半導体レ−ザを製造するに際して、ＭＢＥ装置では、ｐ型伝導層を形成する第１の成長室と、ｎ型伝導層を形成する第２の成長室と、活性層を形成する第３の成長室とを備え、これら各室が高真空に保持される共にゲートバルブを介して搬送室で接続され、互いに独立した異なる成長室を構成し、各室をＧａＡｓ基板が順次移動することによって基板上に必要な化合物半導体薄膜を積層する方法が知られている。
また、このような方法の具体的な例としては、例えばII-ＶI族化合物半導体レ−ザを製造するに際して、ＭＢＥ装置では、ｐ型伝導層を形成する第１の成長室と、ｎ型伝導層を形成する第２の成長室と、活性層を形成する第３の成長室とを備え、これら各室が高真空に保持される共にゲートバルブを介して搬送室で接続され、互いに独立した異なる成長室を構成し、各室をＧａＡｓ基板が順次移動することによって基板上に必要な化合物半導体薄膜を積層する方法が知られている。
しかしながら、ｎ型半導体層を形成する成長室とｐ型半導体層を形成する成長室とを別々にすると、得られた半導体発光素子の出力が不十分となる場合があった。また、成膜温度条件により、炉内に残存する堆積物からの不純物元素の混入があり、得られた半導体発光素子の出力が不十分となる場合があった。
本発明は上記課題に鑑みてなされたものであり、第一ｎ型半導体層の再成長層の結晶性に起因する発光層の不良が生じにくく、かつ、高い出力の得られる半導体素子の製造方法、およびこの製造方法を用いて製造された半導体発光素子を備えるランプ、電子機器、機械装置を提供することを課題とする。
上記の目的を達成するために、本発明は以下の手段を提供する。
〔１〕 第一有機金属化学気相成長装置において、基板上に第一ｎ型半導体層を積層する第一工程と、第二有機金属化学気相成長装置において、前記第一ｎ型半導体層上に前記第一ｎ型半導体層の再成長層と第二ｎ型半導体層と発光層とｐ型半導体層とを順次積層する第二工程とを具備し、前記第二工程において、前記再成長層を第一の成長温度Ｔ１で成長させた後に、前記第一の成長温度Ｔ１よりも高温の第二の成長温度Ｔ２に昇温して前記再成長層の成長を続けることを特徴とする半導体発光素子の製造方法。
〔２〕 前記再成長層を形成する工程において、前記第一の成長温度Ｔ１での成長条件を、基板温度９５０℃〜１１５０℃、成長時間１分〜３０分の範囲とし、前記第二の成長温度Ｔ２での成長条件を、基板温度１０００℃〜１１５０℃、成長時間１分〜２９分の範囲とすること特徴とする〔１〕に記載の半導体発光素子の製造方法。
〔３〕 前記第二の成長温度Ｔ２での前記再成長層の成長の後に、前記第二の成長温度Ｔ２よりも高温の第三の成長温度Ｔ３に昇温して前記再成長層の成長を続けることを特徴とする〔１〕に記載の半導体発光素子の製造方法。
〔４〕 前前記第三の成長温度Ｔ３での成長条件を、基板温度１０５０℃〜１１５０℃、成長時間１分〜２８分の範囲とすること特徴とする〔３〕に記載の半導体発光素子の製造方法。
〔５〕 前記再成長層の膜厚を０．１μｍ〜１μｍとすることを特徴とする〔１〕乃至〔４〕に記載の半導体発光素子の製造方法。
〔６〕 〔１〕乃至〔５〕のいずれかに記載の半導体発光素子の製造方法を用いて製造された半導体発光素子を備えることを特徴とするランプ。
〔７〕 〔６〕に記載のランプが組み込まれていることを特徴とする電子機器。
〔８〕 〔７〕に記載の電子機器が組み込まれていることを特徴とする機械装置。
〔１〕 第一有機金属化学気相成長装置において、基板上に第一ｎ型半導体層を積層する第一工程と、第二有機金属化学気相成長装置において、前記第一ｎ型半導体層上に前記第一ｎ型半導体層の再成長層と第二ｎ型半導体層と発光層とｐ型半導体層とを順次積層する第二工程とを具備し、前記第二工程において、前記再成長層を第一の成長温度Ｔ１で成長させた後に、前記第一の成長温度Ｔ１よりも高温の第二の成長温度Ｔ２に昇温して前記再成長層の成長を続けることを特徴とする半導体発光素子の製造方法。
〔２〕 前記再成長層を形成する工程において、前記第一の成長温度Ｔ１での成長条件を、基板温度９５０℃〜１１５０℃、成長時間１分〜３０分の範囲とし、前記第二の成長温度Ｔ２での成長条件を、基板温度１０００℃〜１１５０℃、成長時間１分〜２９分の範囲とすること特徴とする〔１〕に記載の半導体発光素子の製造方法。
〔３〕 前記第二の成長温度Ｔ２での前記再成長層の成長の後に、前記第二の成長温度Ｔ２よりも高温の第三の成長温度Ｔ３に昇温して前記再成長層の成長を続けることを特徴とする〔１〕に記載の半導体発光素子の製造方法。
〔４〕 前前記第三の成長温度Ｔ３での成長条件を、基板温度１０５０℃〜１１５０℃、成長時間１分〜２８分の範囲とすること特徴とする〔３〕に記載の半導体発光素子の製造方法。
〔５〕 前記再成長層の膜厚を０．１μｍ〜１μｍとすることを特徴とする〔１〕乃至〔４〕に記載の半導体発光素子の製造方法。
〔６〕 〔１〕乃至〔５〕のいずれかに記載の半導体発光素子の製造方法を用いて製造された半導体発光素子を備えることを特徴とするランプ。
〔７〕 〔６〕に記載のランプが組み込まれていることを特徴とする電子機器。
〔８〕 〔７〕に記載の電子機器が組み込まれていることを特徴とする機械装置。
本発明の半導体素子の製造方法によれば、はじめに再成長層を第一の成長温度Ｔ１で成長させることにより、炉内の堆積物からのＭｇやＳｉなどの昇華混入が抑制される。そのため、第一ｎ型半導体層と再成長層との間への不純物混入が抑えられ、再成長層を第一の成長温度Ｔ１で成長させた後に、第一の成長温度Ｔ１よりも高温の第二の成長温度Ｔ２に昇温して前記再成長層の成長を続ける際に、第二ｎ型半導体層側に結晶性の高い再成長層が形成される。そして、その後の工程においてさらに結晶性の良好な第二ｎ型半導体層、発光層およびＰ型半導体層が形成される。このため、発光出力やＩＲ（逆電流）の小さい半導体発光素子を提供することが可能となる。
以下、半導体発光素子１の製造方法について、図面を適宜参照しながら詳細に説明する。
なお、以下の説明において参照する図面は、本発明を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子１の寸法関係とは異なっている。
なお、以下の説明において参照する図面は、本発明を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子１の寸法関係とは異なっている。
本発明の、図３に示す半導体発光素子１の製造方法は、まず、図１に示す積層半導体層２０を製造する。積層半導体層２０の製造方法は、基板１１上に第一ｎ型半導体層１２ｃを積層する第一工程と、第一ｎ型半導体層１２ｃ上に第一ｎ型半導体層１２ｃの再成長層１２ｄとｎクラッド層１２ｂ（第二ｎ型半導体層）と発光層１３とｐ型半導体層１４とを順次積層する第二工程と、から概略構成されている。以下、図１を用いて各工程について詳細に説明する。
＜第一工程＞
はじめに、サファイア等からなる基板１１を用意する。
次に、基板１１を第一ＭＯＣＶＤ装置（第一有機金属化学気相成長装置）の成長室内に設置し、ＭＯＣＶＤ法によって、基板１１上に、バッファ層２１と、下地層２２を順次積層する。なお、バッファ層２１は、スパッタ装置の成長室で、スパッタ法によって基板１１上に積層してもよい。そして、次に、バッファ層２１が積層された基板１１を第一ＭＯＣＶＤ装置の成長室内に移し、ＭＯＣＶＤ法によって、バッファ層２１上に下地層２２を積層してもよい。
はじめに、サファイア等からなる基板１１を用意する。
次に、基板１１を第一ＭＯＣＶＤ装置（第一有機金属化学気相成長装置）の成長室内に設置し、ＭＯＣＶＤ法によって、基板１１上に、バッファ層２１と、下地層２２を順次積層する。なお、バッファ層２１は、スパッタ装置の成長室で、スパッタ法によって基板１１上に積層してもよい。そして、次に、バッファ層２１が積層された基板１１を第一ＭＯＣＶＤ装置の成長室内に移し、ＭＯＣＶＤ法によって、バッファ層２１上に下地層２２を積層してもよい。
（第一ｎ型半導体層１２ｃ積層工程）
次いで下地層２２上に、ｎコンタクト層１２ａの一部を構成する第一ｎ型半導体層１２ｃを積層する。このとき、第一ｎ型半導体層１２ｃの膜厚は０．５〜５μｍ厚で形成することが好ましく、２μｍ〜４μｍ厚で形成することが特に好ましい。上記範囲内で形成することにより、半導体の結晶性を良好に維持できるためである。
次いで下地層２２上に、ｎコンタクト層１２ａの一部を構成する第一ｎ型半導体層１２ｃを積層する。このとき、第一ｎ型半導体層１２ｃの膜厚は０．５〜５μｍ厚で形成することが好ましく、２μｍ〜４μｍ厚で形成することが特に好ましい。上記範囲内で形成することにより、半導体の結晶性を良好に維持できるためである。
また、第一ｎ型半導体層１２ｃを成長させる際には、基板１１の温度を１０００℃〜１２００℃の範囲とすることが好ましい。
また、第一ｎ型半導体層１２ｃを成長させる原料としては、トリメチルガリウム（ＴＭＧ）などのＩＩＩ族金属の有機金属原料とアンモニア（ＮＨ３）などを用い、熱分解によりバッファ層上にＩＩＩ族窒化物半導体層を堆積させる。ＭＯＣＶＤ装置の成長室内の圧力は１５〜８０ｋＰａとすることが好ましく、１５〜６０ｋＰａとすることがより好ましい。キャリアガスは水素ガスのみであってもよいし、水素ガスと窒素ガスとの混合ガスであってもよい。
また、第一ｎ型半導体層１２ｃを成長させる原料としては、トリメチルガリウム（ＴＭＧ）などのＩＩＩ族金属の有機金属原料とアンモニア（ＮＨ３）などを用い、熱分解によりバッファ層上にＩＩＩ族窒化物半導体層を堆積させる。ＭＯＣＶＤ装置の成長室内の圧力は１５〜８０ｋＰａとすることが好ましく、１５〜６０ｋＰａとすることがより好ましい。キャリアガスは水素ガスのみであってもよいし、水素ガスと窒素ガスとの混合ガスであってもよい。
その後、第一有機金属化学気相成長装置（第一ＭＯＣＶＤ装置）の成長室内からｎコンタクト層１２ａの第一ｎ型半導体層１２ｃまでの各層の形成された基板１１を取り出す。
第一工程で積層された後は、当該半導体基板を洗浄装置で表面洗浄してもよい。
第一工程で積層された後は、当該半導体基板を洗浄装置で表面洗浄してもよい。
＜第二工程＞
第二工程はさらに、第一ｎ型半導体層１２ｃ上にｎコンタクト層１２ａの再成長層１２ｄを形成する工程と、ｎクラッド層１２ｂ（第二ｎ型半導体層）を形成する工程と、発光層１３を形成する工程と、ｐ型半導体層１４を形成する工程と、から構成されている。以下それぞれについて詳細を説明する。
第二工程はさらに、第一ｎ型半導体層１２ｃ上にｎコンタクト層１２ａの再成長層１２ｄを形成する工程と、ｎクラッド層１２ｂ（第二ｎ型半導体層）を形成する工程と、発光層１３を形成する工程と、ｐ型半導体層１４を形成する工程と、から構成されている。以下それぞれについて詳細を説明する。
（再成長層１２ｄ形成工程）
まず、第一ｎ型半導体層１２ｃまでの各層が積層された基板１１を第二ＭＯＣＶＤ装置（第二有機金属化学気相成長装置）の成長室内に設置する。次いで、ＭＯＣＶＤ法によって第一ｎ型半導体層１２ｃ上に、ｎコンタクト層１２ａの再成長層１２ｄを形成する。
まず、第一ｎ型半導体層１２ｃまでの各層が積層された基板１１を第二ＭＯＣＶＤ装置（第二有機金属化学気相成長装置）の成長室内に設置する。次いで、ＭＯＣＶＤ法によって第一ｎ型半導体層１２ｃ上に、ｎコンタクト層１２ａの再成長層１２ｄを形成する。
本実施形態においては図２に示すように、再成長層１２ｄを形成する前に、窒素とアンモニアを含む雰囲気中で５００℃〜１０００℃、好ましくは８００℃〜１０００℃の基板温度で、基板１１に加熱処理（サーマルクリーニング）を行うことが好ましい。ここではたとえば９７０℃、１０分の条件で加熱処理（サーマルクリーニング）を行う。このとき、加熱処理中の雰囲気は、窒素とアンモニアを含む雰囲気に代えて、例えば、窒素のみの雰囲気としてもよい。なお、水素のみの雰囲気では第一ｎ型半導体層１２ｃが昇華し、結晶性の悪化を招くため好ましくない。また、このときのＭＯＣＶＤ装置の成長室内の圧力は１５〜１００ｋＰａとすることが好ましく、６０〜９５ｋＰａとすることがより好ましい。
このような加熱処理を行った場合、第一工程終了後に基板１１が第一有機金属化学気相成長装置の成長室内から取り出されることによって第一ｎ型半導体層１２ｃの表面が汚染されたとしても、その汚染物質を、再成長層１２ｄを形成する前に除去することができる。その結果、再成長層１２ｄの結晶性が向上するため、再成長層１２ｄ上に形成されるｎクラッド層１２ｂや発光層１３の結晶性がより一層良好なものとなる。
なお、第一ｎ型半導体層１２ｃの表面が汚染されたままである場合、逆方向電流（ＩＲ）が十分に低くならなかったり、静電気放電（ＥＳＤ）耐圧が不足したりする恐れがあるため、半導体発光素子１の信頼性が低下してしまう。
なお、第一ｎ型半導体層１２ｃの表面が汚染されたままである場合、逆方向電流（ＩＲ）が十分に低くならなかったり、静電気放電（ＥＳＤ）耐圧が不足したりする恐れがあるため、半導体発光素子１の信頼性が低下してしまう。
図２に比較例とする再成長層１２ｄと本実施形態の再成長層１２ｄの、形成温度および形成時間の条件の一例を示す。本実施形態においては図２に示すように、再成長層１２ｄを第一の成長温度Ｔ１で成長させた後に、第一の成長温度Ｔ１よりも高温の第二の成長温度Ｔ２に昇温して再成長層１２ｄの成長を続ける。この昇温段階は少なくとも二段階あればよく、低温の段階から順に再成長層１２ｄの成長を行えばよい。
このとき、第一の成長温度Ｔ１での成長条件は、基板温度（第一の成長温度Ｔ１）を９５０℃〜１１５０℃の範囲とすることが好ましい。第一の成長温度Ｔ１をこの範囲とすることにより、第一ｎ型半導体層１２ｃと再成長層１２ｄとの間に不純物が含有されるのを防ぐとともに、再成長層１２ｄを高い作業効率で形成することができる。
これに対し、第一の成長温度Ｔ１が９５０℃未満であると再成長層１２ｄの形成速度が低くなり、作業効率が低下し好ましくない。また、基板温度が１１５０℃を超えると、第一ｎ型半導体層１２ｃと再成長層１２ｄとの間に炉内の堆積物（ＳｉやＭｇを含む堆積物）からの昇華物が不純物として混入するため、再成長層１２ｄの結晶性が低下し、本発明の効果が得られない。
本実施形態においては、第一の成長温度Ｔ１において、再成長層１２ｄを成長させることにより、前のランで炉内に堆積した堆積物表面にも再成長層１２ｄが積層され、第二の成長温度Ｔ２の工程で堆積物表面からの昇華物の発生を抑制することができる。このため、半導体基板上に積層される再成長層１２ｄには、昇華物不純物が混入されにくい成長環境を作ることができる。
本実施形態においては、第一の成長温度Ｔ１において、再成長層１２ｄを成長させることにより、前のランで炉内に堆積した堆積物表面にも再成長層１２ｄが積層され、第二の成長温度Ｔ２の工程で堆積物表面からの昇華物の発生を抑制することができる。このため、半導体基板上に積層される再成長層１２ｄには、昇華物不純物が混入されにくい成長環境を作ることができる。
また、第一の成長温度Ｔ１での第一の成長時間Ｍ１は１分〜３０分の範囲とすることが好ましい。第一の成長時間Ｍ１をこの範囲とすることにより、再成長層１２ｄの不純物含有量の低い部分を十分な厚さで形成することができる。
これに対し、Ｍ１が１分未満であると、再成長層１２ｄの不純物含有量の低い部分が十分な厚さで形成されない。また、Ｍ１が３０分を超えると、作業効率の面から好ましくない。
これに対し、Ｍ１が１分未満であると、再成長層１２ｄの不純物含有量の低い部分が十分な厚さで形成されない。また、Ｍ１が３０分を超えると、作業効率の面から好ましくない。
また、第二の成長温度Ｔ２は、１０００℃〜１１５０℃の範囲とすることが好ましい。第二の成長温度Ｔ２をこの範囲とすることにより、結晶性の高い再成長層１２ｄを形成することができる。
これに対し、基板温度が１０００℃未満であると再成長層１２ｄの結晶性が十分に高くならない。そのため、半導体発光素子の逆方向電流（ＩＲ）が十分に低くならなかったり、静電気放電（ＥＳＤ）耐圧が不足したりする恐れがある。また、基板温度が１１５０℃を超えると、再成長層１２ｄ表面の結晶性が悪化し、半導体発光素子１の出力が不十分となるため好ましくない。
これに対し、基板温度が１０００℃未満であると再成長層１２ｄの結晶性が十分に高くならない。そのため、半導体発光素子の逆方向電流（ＩＲ）が十分に低くならなかったり、静電気放電（ＥＳＤ）耐圧が不足したりする恐れがある。また、基板温度が１１５０℃を超えると、再成長層１２ｄ表面の結晶性が悪化し、半導体発光素子１の出力が不十分となるため好ましくない。
また、第二の成長温度Ｔ２での第二の成長時間Ｍ２は１分〜２９分とすることが好ましい。第二の成長時間Ｍ２をこの範囲とすることにより、再成長層１２ｄの結晶性の高い部分を十分な厚さで形成することができる。
それに対し、Ｍ２が１分未満であると、再成長層１２ｄの結晶性の高い部分が十分な厚さで形成されない。また、Ｍ２が２９分を超えると、作業効率の面から好ましくない。
それに対し、Ｍ２が１分未満であると、再成長層１２ｄの結晶性の高い部分が十分な厚さで形成されない。また、Ｍ２が２９分を超えると、作業効率の面から好ましくない。
ここではたとえば、サーマルクリーニング後の成長室内の温度を３分かけてＴ１＝１０６０℃にまで昇温して、その温度をＭ１＝１分間維持する。そののちに１分かけてＴ２＝１１００℃にまで昇温し、その温度をＭ２＝４分間維持することにより、再成長層１２ｄを形成する。
第一の成長温度Ｔ１から第二の成長温度Ｔ２へ昇温する時間は、３０秒〜２分の範囲であることが好ましい。３０秒未満の場合は昇温後の温度が安定しない場合がある。また、２分を超える場合は昇温中に再成長層１２ｄ表面が昇華するので好ましくない。
第一の成長温度Ｔ１から第二の成長温度Ｔ２へ昇温する時間は、３０秒〜２分の範囲であることが好ましい。３０秒未満の場合は昇温後の温度が安定しない場合がある。また、２分を超える場合は昇温中に再成長層１２ｄ表面が昇華するので好ましくない。
また、この後に第二の成長温度Ｔ２よりも高温の第三の成長温度Ｔ３に昇温して再成長層１２ｄの成長を続けても構わない。
この場合、基板温度（第三の成長温度Ｔ３）は、１０５０℃〜１１５０℃の範囲とし、成長時間Ｍ３は１分〜２８分の範囲とすることが好ましい。これにより、第二ｎ型半導体層１２ｂ側に、結晶性の高い再成長層１２ｄを十分な厚さで形成することができる。
この場合、基板温度（第三の成長温度Ｔ３）は、１０５０℃〜１１５０℃の範囲とし、成長時間Ｍ３は１分〜２８分の範囲とすることが好ましい。これにより、第二ｎ型半導体層１２ｂ側に、結晶性の高い再成長層１２ｄを十分な厚さで形成することができる。
また、この昇温段階は二段階、三段階に限られず、これ以上の段階を設けても良い。この場合も同様に、低温の段階から順に昇温して再成長層１２ｄの成長を行う。
また、再成長層１２ｄは０．１μｍ〜３μｍの範囲の膜厚で形成することが好ましい。再成長層１２ｄの膜厚が０．１μｍ未満であると、再成長層１２ｄの表面が十分に平坦とならず、好ましくない。また、再成長層１２ｄの膜厚が３μｍを超えると、第二有機金属化学気相成長装置の成長室内にドーパントや堆積物が多く残される。そのため、ｐ型半導体層１４を形成する際に第二有機金属化学気相成長装置を用いると、それらドーパントや堆積物に起因するｐ型半導体層１４の不良が生じやすくなる。また、再成長層１２ｄの成長時間が長くなり、生産性が低下する問題がある。
以上により、第一ｎ型半導体層１２ｃと再成長層１２ｄ間への不純物混入が防がれるとともに、再成長層１２ｄの発光層１３側の部分は高い結晶性で形成される。そのため、再成長層１２ｄの発光層１３側の表面は従来の製造方法と比較して平坦に形成される。
（ｎクラッド層１２ｂ（第二ｎ型半導体層）形成工程）
次いで、再成長層１２ｄ上に超格子構造のｎクラッド層１２ｂを形成する。
まず始めに、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなる図示しないｎ側第一層と、ｎ側第一層と組成が異なる膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｎ側第二層とを交互に１０ペア数（２０層）〜４０ペア数（８０層）繰返し積層する。
次いで、再成長層１２ｄ上に超格子構造のｎクラッド層１２ｂを形成する。
まず始めに、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなる図示しないｎ側第一層と、ｎ側第一層と組成が異なる膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｎ側第二層とを交互に１０ペア数（２０層）〜４０ペア数（８０層）繰返し積層する。
（発光層１３形成工程）
次いで、多重量子井戸構造の発光層１３を形成する。まず、井戸層１３ｂと障壁層１３ａとを交互に繰返し積層する。このとき、ｎ型半導体層１２側及びｐ型半導体層１４側に障壁層１３ａが配されるように積層することが好ましい。
井戸層１３ｂおよび障壁層１３ａの組成や膜厚は、所定の発光波長になるように適宜設定することができる。また、発光層１３の成長温度は６００〜９００℃とすることができ、キャリアガスとしては窒素ガスを用いることができる。
次いで、多重量子井戸構造の発光層１３を形成する。まず、井戸層１３ｂと障壁層１３ａとを交互に繰返し積層する。このとき、ｎ型半導体層１２側及びｐ型半導体層１４側に障壁層１３ａが配されるように積層することが好ましい。
井戸層１３ｂおよび障壁層１３ａの組成や膜厚は、所定の発光波長になるように適宜設定することができる。また、発光層１３の成長温度は６００〜９００℃とすることができ、キャリアガスとしては窒素ガスを用いることができる。
（ｐ型半導体層１４形成工程）
ｐ型半導体層１４の形成は、ｐクラッド層１４ａと、ｐコンタクト層１４ｂとを順次積層すればよい。なお、ｐクラッド層１４ａを、超格子構造を含む層とする場合には、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｐ側第一層と、ｐ側第一層と組成が異なる膜厚１００オングストローム以下ＩＩＩ族窒化物半導体からなるｐ側第二層とを交互に繰返し積層すればよい。
以上のようにして、図１に示す積層半導体層２０が製造される。
ｐ型半導体層１４の形成は、ｐクラッド層１４ａと、ｐコンタクト層１４ｂとを順次積層すればよい。なお、ｐクラッド層１４ａを、超格子構造を含む層とする場合には、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｐ側第一層と、ｐ側第一層と組成が異なる膜厚１００オングストローム以下ＩＩＩ族窒化物半導体からなるｐ側第二層とを交互に繰返し積層すればよい。
以上のようにして、図１に示す積層半導体層２０が製造される。
その後、積層半導体層２０のｐ型半導体層１４上に透光性電極１５を積層し、例えば一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透光性電極１５を除去する。
続いて、例えばフォトリソグラフィーの手法によりパターニングして、所定の領域の積層半導体層２０の一部をエッチングしてｎコンタクト層１２ａの第一ｎ型半導体層１２ｃの一部を露出させ、ｎコンタクト層１２ａの露出面２０ａにｎ型電極１７を形成する。
その後、透光性電極１５の上にｐ型ボンディングパッド電極１６を形成する。
以上のようにして、図３に示す半導体発光素子１が製造される。
続いて、例えばフォトリソグラフィーの手法によりパターニングして、所定の領域の積層半導体層２０の一部をエッチングしてｎコンタクト層１２ａの第一ｎ型半導体層１２ｃの一部を露出させ、ｎコンタクト層１２ａの露出面２０ａにｎ型電極１７を形成する。
その後、透光性電極１５の上にｐ型ボンディングパッド電極１６を形成する。
以上のようにして、図３に示す半導体発光素子１が製造される。
本実施形態の半導体発光素子１の製造方法によれば、第一ｎ型半導体層１２ｃと再成長層１２ｄ間に不純物が混入されることが防ぐとともに、再成長層１２ｄの発光層１３側の部分を高い結晶性で形成することができる。
この結果、再成長層１２ｄ上に結晶性の良好なｎクラッド層１２ｂを形成できるとともに、ｎクラッド層１２ｂ上に結晶性の良好な発光層１３およびｐ型半導体層１４を形成することが可能となる。
これらにより、結晶性が高い半導体発光素子１を得ることができる。さらに、また、半導体基板ウエーハの外周付近は、前のランで炉内に堆積した堆積物からの影響を受けやすいが、本実施形態の半導体発光素子１の製造方法を実施することにより、半導体基板ウエーハの外周付近に形成された半導体発光素子において、第一ｎ型半導体層と再成長層間との間の接触抵抗が低い半導体発光素子１を得ることができる。それにより、半導体発光素子１の逆方向電流（ＩＲ）を低くするとともに、かつ、発光出力（Ｐｏ）を高めることができる。このため、半導体発光素子１の不良を防ぐことができ、規格内のＬＥＤチップ収得率を向上することが可能となる。それにより、収率面で大幅な生産性向上を図ることが可能となる。
これらにより、結晶性が高い半導体発光素子１を得ることができる。さらに、また、半導体基板ウエーハの外周付近は、前のランで炉内に堆積した堆積物からの影響を受けやすいが、本実施形態の半導体発光素子１の製造方法を実施することにより、半導体基板ウエーハの外周付近に形成された半導体発光素子において、第一ｎ型半導体層と再成長層間との間の接触抵抗が低い半導体発光素子１を得ることができる。それにより、半導体発光素子１の逆方向電流（ＩＲ）を低くするとともに、かつ、発光出力（Ｐｏ）を高めることができる。このため、半導体発光素子１の不良を防ぐことができ、規格内のＬＥＤチップ収得率を向上することが可能となる。それにより、収率面で大幅な生産性向上を図ることが可能となる。
以下、本発明の製造方法により形成される半導体発光素子１について、図３を用いて詳細に説明する。なお、以下の説明において参照する図面は、本発明を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子やランプ等の寸法関係とは異なっている。
『半導体発光素子』
図３は、本発明の半導体発光素子１の一例を示した断面模式図である。
図３に示す本実施形態の半導体発光素子１は、基板１１と、基板１１上に積層された積層半導体層２０と、積層半導体層２０の上面に積層された透光性電極１５と、透光性電極１５上に積層されたｐ型ボンディングパッド電極１６と、積層半導体層２０の露出面２０ａ上に積層されたｎ型電極１７と、から概略構成されている。
図３は、本発明の半導体発光素子１の一例を示した断面模式図である。
図３に示す本実施形態の半導体発光素子１は、基板１１と、基板１１上に積層された積層半導体層２０と、積層半導体層２０の上面に積層された透光性電極１５と、透光性電極１５上に積層されたｐ型ボンディングパッド電極１６と、積層半導体層２０の露出面２０ａ上に積層されたｎ型電極１７と、から概略構成されている。
積層半導体層２０は、基板１１側から、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４がこの順に積層されて構成されている。図３に示すように、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４は、その一部がエッチング等の手段によって除去されており、除去された部分からｎ型半導体層１２の一部が露出している。また、ｎ型半導体層１２の露出面２０ａには、ｎ型電極１７が積層されている。
また、ｐ型半導体層１４の上面には、透光性電極１５およびｐ型ボンディングパッド電極１６が積層されている。これら、透光性電極１５およびｐ型ボンディングパッド電極１６によって、ｐ型電極１８が構成されている。
また、ｐ型半導体層１４の上面には、透光性電極１５およびｐ型ボンディングパッド電極１６が積層されている。これら、透光性電極１５およびｐ型ボンディングパッド電極１６によって、ｐ型電極１８が構成されている。
ｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する半導体としては、ＩＩＩ族窒化物半導体を用いることが好ましく、窒化ガリウム系化合物半導体を用いることがより好ましい。本発明におけるｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する窒化ガリウム系化合物半導体としては、一般式ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる各種組成の半導体を何ら制限なく用いることができる。
本実施形態の半導体発光素子１は、ｐ型電極１８とｎ型電極１７との間に電流を通じることにより、積層半導体層２０を構成する発光層１３から発光させられるようになっている。つまり、発光層１３からの発光を、ｐ型ボンディングパッド電極１６の形成された側から取り出すフェイスアップマウント型の発光素子である。なお、本発明の半導体発光素子は、フリップチップ型の発光素子であってもよい。
以下、それぞれの構成について詳細に説明する。
以下、それぞれの構成について詳細に説明する。
＜基板１１＞
基板１１としては、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましい。基板１１の大きさは、通常、２インチ〜８インチのものが用いられる。
基板１１としては、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましい。基板１１の大きさは、通常、２インチ〜８インチのものが用いられる。
なお、上記基板として、積層半導体を形成する基板主面に凹凸形状を設けた加工基板を用いてもよい。一例として、特開２００９―１２３７１７号公報に記載の加工基板を挙げることができる。
（バッファ層２１）
バッファ層２１は、設けられていなくてもよいが、基板１１と下地層２２との格子定数の違いを緩和して、基板１１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にするために、設けられていることが好ましい。また、バッファ層２１の上に単結晶の下地層２２を積層すると、より一層結晶性の良い下地層２２が積層できる。
バッファ層２１は、設けられていなくてもよいが、基板１１と下地層２２との格子定数の違いを緩和して、基板１１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にするために、設けられていることが好ましい。また、バッファ層２１の上に単結晶の下地層２２を積層すると、より一層結晶性の良い下地層２２が積層できる。
バッファ層２１は、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものがより好ましい。
バッファ層２１は、例えば、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのものとすることができる。バッファ層２１の厚みが０．０１μｍ未満であると、バッファ層２１により基板１１と下地層２２との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層２１の厚みが０．５μｍを超えると、バッファ層２１としての機能には変化が無いのにも関わらず、バッファ層２１の成膜処理時間が長くなり、生産性が低下する問題がある。
バッファ層２１は、例えば、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのものとすることができる。バッファ層２１の厚みが０．０１μｍ未満であると、バッファ層２１により基板１１と下地層２２との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層２１の厚みが０．５μｍを超えると、バッファ層２１としての機能には変化が無いのにも関わらず、バッファ層２１の成膜処理時間が長くなり、生産性が低下する問題がある。
バッファ層２１は、多結晶構造又は単結晶構造を有するものとすることができる。このような多結晶構造又は単結晶構造を有するバッファ層２１を基板１１上にＭＯＣＶＤ法またはスパッタ法にて成膜した場合、バッファ層２１のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
（下地層２２）
下地層２２としては、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）が挙げられるが、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を用いると結晶性の良い下地層２２を形成できるため好ましい。
下地層２２の膜厚は０．１μｍ以上であることが好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１−ｘＮ層が得られやすい。また、下地層２２の膜厚は１０μｍ以下が好ましい。
下地層２２の結晶性を良くするために、下地層２２には不純物をドーピングしない方が望ましい。
下地層２２としては、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）が挙げられるが、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を用いると結晶性の良い下地層２２を形成できるため好ましい。
下地層２２の膜厚は０．１μｍ以上であることが好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１−ｘＮ層が得られやすい。また、下地層２２の膜厚は１０μｍ以下が好ましい。
下地層２２の結晶性を良くするために、下地層２２には不純物をドーピングしない方が望ましい。
＜積層半導体層２０＞
（ｎ型半導体層１２）
ｎ型半導体層１２はさらに、ｎコンタクト層１２ａ（第一ｎ型半導体層１２ｃおよび再成長層１２ｄ）と、ｎクラッド層１２ｂ（第二ｎ型半導体層）とから構成されている。
（ｎ型半導体層１２）
ｎ型半導体層１２はさらに、ｎコンタクト層１２ａ（第一ｎ型半導体層１２ｃおよび再成長層１２ｄ）と、ｎクラッド層１２ｂ（第二ｎ型半導体層）とから構成されている。
（ｎコンタクト層１２ａ）
ｎコンタクト層１２ａは、ｎ型電極１７を設けるための層であり、後述する第一工程において形成された第一ｎ型半導体層１２ｃ（第一工程成長層とも言う）と、後述する第二工程において形成された再成長層１２ｄとからなる。第一ｎ型半導体層１２ｃと再成長層１２ｄとは、好ましくは同一の材料からなるものがよく、第一ｎ型半導体層１２ｃの厚みが、再成長層１２ｄの厚みよりも厚くなっている。
また、本実施形態においては、図３に示すように、第一ｎ型半導体層１２ｃにｎ型電極１７を設けるための露出面２０ａが形成されている。なお、ｎ型電極１７を設けるための露出面２０ａは、再成長層１２ｄに形成されていてもよい。
ｎコンタクト層１２ａは、ｎ型電極１７を設けるための層であり、後述する第一工程において形成された第一ｎ型半導体層１２ｃ（第一工程成長層とも言う）と、後述する第二工程において形成された再成長層１２ｄとからなる。第一ｎ型半導体層１２ｃと再成長層１２ｄとは、好ましくは同一の材料からなるものがよく、第一ｎ型半導体層１２ｃの厚みが、再成長層１２ｄの厚みよりも厚くなっている。
また、本実施形態においては、図３に示すように、第一ｎ型半導体層１２ｃにｎ型電極１７を設けるための露出面２０ａが形成されている。なお、ｎ型電極１７を設けるための露出面２０ａは、再成長層１２ｄに形成されていてもよい。
ｎコンタクト層１２ａは、ＡｌｘＧａ１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましく、ｎ型不純物（ドーパント）がドープされている。ｎコンタクト層１２ａにｎ型不純物が１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有されている場合、ｎ型電極１７との良好なオーミック接触の維持の点で好ましい。ｎコンタクト層１２ａに用いられるｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ、Ｓｎ等が挙げられ、ＳｉおよびＧｅが好ましく、Ｓｉが最も好ましい。
ｎコンタクト層１２ａを構成する第一ｎ型半導体層１２ｃの膜厚は、０．５〜５μｍであることが好ましく、２μｍ〜４μｍの範囲であることがより好ましい。第一ｎ型半導体層１２ｃの膜厚が上記範囲内であると、半導体の結晶性が良好に維持される。
また、再成長層１２ｄは、０．１μｍ〜３μｍの膜厚で形成されていることが好ましい。再成長層１２ｄの膜厚が０．１μｍ未満であると、再成長層１２ｄの表面が十分に平坦とならず、好ましくない。また、再成長層１２ｄの膜厚が３μｍを超えると、第二有機金属化学気相成長装置の成長室内にドーパントや堆積物が多く残される。そのため、ｐ型半導体層１４を形成する際に第二有機金属化学気相成長装置を用いると、それらドーパントや堆積物に起因するｐ型半導体層１４の不良が生じやすくなる。また、再成長層１２ｄの成長時間が長くなり、生産性が低下する問題がある。
なお、本実施形態の再成長層１２ｄの結晶性は基板１１寄りの部分よりも、発光層１３側の方が高く形成されている。
なお、本実施形態の再成長層１２ｄの結晶性は基板１１寄りの部分よりも、発光層１３側の方が高く形成されている。
（ｎクラッド層１２ｂ）
ｎクラッド層１２ｂは、ｎコンタクト層１２ａと発光層１３との間に設けられている。ｎクラッド層１２ｂは、発光層１３へのキャリアの注入とキャリアの閉じ込めを行なう層であり、再成長層１２ｄと発光層１３との結晶格子の不整合を緩和し、発光層１３のバッファ層としても機能する。ｎクラッド層１２ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。なお、明細書中各元素の組成比を省略してＡｌＧａＮ、ＧａＮ、ＧａＩｎＮと記述する場合がある。ｎクラッド層１２ｂをＧａＩｎＮで形成する場合には、発光層１３のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎクラッド層１２ｂは、ｎコンタクト層１２ａと発光層１３との間に設けられている。ｎクラッド層１２ｂは、発光層１３へのキャリアの注入とキャリアの閉じ込めを行なう層であり、再成長層１２ｄと発光層１３との結晶格子の不整合を緩和し、発光層１３のバッファ層としても機能する。ｎクラッド層１２ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。なお、明細書中各元素の組成比を省略してＡｌＧａＮ、ＧａＮ、ＧａＩｎＮと記述する場合がある。ｎクラッド層１２ｂをＧａＩｎＮで形成する場合には、発光層１３のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎクラッド層１２ｂが単層からなるものである場合、ｎクラッド層１２ｂの膜厚は、５〜５００ｎｍであることが好ましく、より好ましくは５〜１００ｎｍである。また、ｎクラッド層１２ｂのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３であることが好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドープ濃度がこの範囲である場合、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
本実施形態においては、ｎクラッド層１２ｂは、単層であってもよいが、組成の異なる２つの薄膜層を繰り返し成長させて１０ペア数（２０層）〜４０ペア数（８０層）からなる超格子構造であることが好ましい。ｎクラッド層１２ｂが超格子構造からなるものである場合、薄膜層の積層数が２０層以上であると、再成長層１２ｄと発光層１３との結晶格子の不整合をより効果的に緩和することができ、半導体発光素子の出力を向上させる効果がより顕著となる。しかし、薄膜層の積層数が８０層を超えると、超格子構造が乱れやすくなる場合もあり、発光層１３に悪影響を来たす恐れが生じる。さらに、ｎクラッド層１２ｂの成膜処理時間が長くなり、生産性が低下する問題がある。
また、ｎクラッド層１２ｂを構成する超格子構造は、ＩＩＩ族窒化物半導体からなるｎ側第一層と、該ｎ側第一層と組成が異なるＩＩＩ族窒化物半導体からなるｎ側第二層とが積層されたものであることが好ましく、ｎ側第一層とｎ側第二層とが交互に繰返し積層された構造を含むものであることがより好ましい。
ｎクラッド層１２ｂの超格子構造を構成するｎ側第一層およびｎ側第二層は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指す）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造とすることができ、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造であることが好ましい。
ｎ側第一層およびｎ側第二層の厚みは、それぞれ１００オングストローム以下であることが好ましく、６０オングストローム以下であることがより好ましく、４０オングストローム以下であることがさらに好ましく、それぞれ１０オングストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｎ側第一層および/またはｎ側第二層の膜厚が１００オングストローム超であると、結晶欠陥が入りやすくなるため好ましくない。
上記ｎ側第一層およびｎ側第二層は、それぞれドープした構造であってもよく、また、ドープ構造／未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎクラッド層１２ｂとして、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造を有する超格子構造を用いた場合には、不純物としてＳｉが好適である。また、超格子構造を構成するｎ側第一層およびｎ側第二層は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであって、ドープ構造／未ドープ構造を組み合わせたものであってもよい。
（発光層１３）
発光層１３は、障壁層１３ａと井戸層１３ｂとが交互に複数積層された多重量子井戸構造から構成されている。多重量子井戸構造における積層数は３層から１０層であることが好ましく、４層から７層であることがさらに好ましい。
発光層１３は、障壁層１３ａと井戸層１３ｂとが交互に複数積層された多重量子井戸構造から構成されている。多重量子井戸構造における積層数は３層から１０層であることが好ましく、４層から７層であることがさらに好ましい。
障壁層１３ａの膜厚は、２０オングストローム以上１００オングストローム未満の範囲であることが好ましい。障壁層１３ａの膜厚が薄すぎると、障壁層１３ａ上面の平坦化を阻害し、発光効率の低下やエージング特性の低下を引き起こす。また、障壁層１３ａの膜厚が厚すぎると、駆動電圧の上昇や発光効率の低下を引き起こす。このため、障壁層１３ａの膜厚は７０オングストローム以下であることがより好ましい。
また、障壁層１３ａは、ＧａＮやＡｌＧａＮのほか、井戸層を構成するＩｎＧａＮよりもＩｎ比率の小さいＩｎＧａＮで形成することができる。中でも、ＧａＮが好適である。
また、障壁層１３ａには、不純物をドープすることができる。ドーパントとしては、発光強度を増進するものであるＳｉ、Ｇｅを用いることが好ましい。ドープ量は１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３程度が好適である。ドープ量が上記範囲である場合、発光素子の順方向電圧を低くすることができる。
また、障壁層１３ａは、ＧａＮやＡｌＧａＮのほか、井戸層を構成するＩｎＧａＮよりもＩｎ比率の小さいＩｎＧａＮで形成することができる。中でも、ＧａＮが好適である。
また、障壁層１３ａには、不純物をドープすることができる。ドーパントとしては、発光強度を増進するものであるＳｉ、Ｇｅを用いることが好ましい。ドープ量は１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３程度が好適である。ドープ量が上記範囲である場合、発光素子の順方向電圧を低くすることができる。
井戸層１３ｂの厚みは、１５オングストローム以上５０オングストローム以下の範囲であることが好ましい。井戸層１３ｂの厚みが上記範囲内であることにより、より高い発光出力を得ることができる。
また、井戸層１３ｂは、Ｉｎを含む窒化ガリウム系化合物半導体であることが好ましい。Ｉｎを含む窒化ガリウム系化合物半導体は、青色の波長領域の強い光を発光するものであるため、好ましい。
また、井戸層１３ｂは、Ｉｎを含む窒化ガリウム系化合物半導体であることが好ましい。Ｉｎを含む窒化ガリウム系化合物半導体は、青色の波長領域の強い光を発光するものであるため、好ましい。
（ｐ型半導体層１４）
ｐ型半導体層１４は、通常、ｐクラッド層１４ａおよびｐコンタクト層１４ｂから構成される。また、ｐコンタクト層１４ｂがｐクラッド層１４ａを兼ねることも可能である。
ｐ型半導体層１４は、通常、ｐクラッド層１４ａおよびｐコンタクト層１４ｂから構成される。また、ｐコンタクト層１４ｂがｐクラッド層１４ａを兼ねることも可能である。
ｐクラッド層１４ａは、発光層１３へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐクラッド層１４ａとしては、発光層１３のバンドギャップエネルギーより大きくなる組成であり、発光層１３へのキャリアの閉じ込めができるものであれば特に限定されないが、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．４）からなるものであることが好ましい。ｐクラッド層１４ａが、このようなＡｌＧａＮからなるものである場合、発光層１３へのキャリアの閉じ込めの点で好ましい。
ｐクラッド層１４ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層１４ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３であることが好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。また、ｐクラッド層１４ａは、薄膜を複数回積層してなる超格子構造であってもよい。
ｐクラッド層１４ａが超格子構造を含むものである場合には、ＩＩＩ族窒化物半導体からなるｐ側第一層と、該ｐ側第一層と組成が異なるＩＩＩ族窒化物半導体からなるｐ側第二層とが積層されたものとすることができる。ｐクラッド層１４ａが超格子構造を含むものである場合、ｐ側第一層とｐ側第二層とが交互に繰返し積層された構造を含んだものであっても良い。
ｐクラッド層１４ａの超格子構造を構成するｐ側第一層およびｐ側第二層は、それぞれ異なる組成、例えば、ＡｌＧａＮ、ＧａＩｎＮ又はＧａＮのうちの何れの組成であっても良く、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。本発明においては、ｐ側第一層およびｐ側第二層は、ＡｌＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。
ｐ側第一層およびｐ側第二層の厚みは、それぞれ１００オングストローム以下であることが好ましく、６０オングストローム以下であることがより好ましく、４０オングストローム以下であることがさらに好ましく、それぞれ１０オングストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｐ側第一層とｐ側第二層の膜厚が１００オングストローム超であると、結晶欠陥が入りやすくなるため好ましくない。
ｐ側第一層およびｐ側第二層は、それぞれドープした構造であっても良く、また、ドープ構造／未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐクラッド層として、ＡｌＧａＮ／ＧａＮの交互構造又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造を有する超格子構造を用いた場合には、不純物としてＭｇが好適である。また、超格子構造を構成するｐ側第一層およびｐ側第二は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであって、ドープ構造／未ドープ構造を組み合わせたものであってもよい。
ｐコンタクト層１４ｂは、正極を設けるための層である。ｐコンタクト層１４ｂは、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）からなるものであることが、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。また、ｐコンタクト層１４ｂがｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３を５×１０１９〜５×１０２０／ｃｍ３の濃度で含有しているものである場合、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えばＭｇを用いることが好ましい。ｐコンタクト層１４ｂの膜厚は、特に限定されないが、０．０１〜０．５μｍであることが好ましく、より好ましくは０．０５〜０．２μｍである。ｐコンタクト層１４ｂの膜厚がこの範囲であると、発光出力の点で好ましい。
＜ｎ型電極１７＞
ｎ型電極１７は、ボンディングパットを兼ねており、積層半導体層２０のｎ型半導体層１２に接するように形成されている。このため、ｎ型電極１７を形成する際には、少なくとも発光層１３およびｐ半導体層１４の一部を除去してｎ型半導体層１２を露出させ、ｎ型半導体層１２の露出面２０ａ上にボンディングパッドを兼ねるｎ型電極１７を形成する。ｎ型電極１７としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
ｎ型電極１７は、ボンディングパットを兼ねており、積層半導体層２０のｎ型半導体層１２に接するように形成されている。このため、ｎ型電極１７を形成する際には、少なくとも発光層１３およびｐ半導体層１４の一部を除去してｎ型半導体層１２を露出させ、ｎ型半導体層１２の露出面２０ａ上にボンディングパッドを兼ねるｎ型電極１７を形成する。ｎ型電極１７としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
＜透光性電極１５＞
透光性電極１５は、ｐ型半導体層１４の上に積層されるものであり、ｐ型半導体層１４との接触抵抗が小さいものであることが好ましい。また、透光性電極１５は、発光層１３からの光を効率良く半導体発光素子１の外部に取り出すために、光透過性に優れたものであることが好ましい。また、透光性電極１５は、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
透光性電極１５は、ｐ型半導体層１４の上に積層されるものであり、ｐ型半導体層１４との接触抵抗が小さいものであることが好ましい。また、透光性電極１５は、発光層１３からの光を効率良く半導体発光素子１の外部に取り出すために、光透過性に優れたものであることが好ましい。また、透光性電極１５は、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
透光性電極１５の構成材料としては、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料が挙げられる。導電性の酸化物としては、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＡＺＯ（酸化アルミニウム亜鉛（ＺｎＯ−Ａｌ２Ｏ３））、ＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ−Ｇａ２Ｏ３））、フッ素ドープ酸化錫、酸化チタン等があげられる。
また、透光性電極１５の構造は、従来公知の構造を含めて如何なる構造であってもよい。透光性電極１５は、ｐ型半導体層１４のほぼ全面を覆うように形成してもよく、また、隙間を開けて格子状や樹形状に形成してもよい。
＜ｐ型ボンディングパッド電極１６＞
ｐ型ボンディングパッド電極１６はボンディングパットを兼ねており、透光性電極１５の上に積層されている。ｐ型ボンディングパッド電極１６としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
ｐ型ボンディングパッド電極１６は、透光性電極１５上であれば、どこへでも形成することができる。例えばｎ型電極１７から最も遠い位置に形成してもよいし、半導体発光素子１の中心などに形成してもよい。しかし、あまりにもｎ型電極１７に近接した位置に形成すると、ボンディングした際にワイヤ間、ボール間のショートを生じてしまうため好ましくない。
ｐ型ボンディングパッド電極１６はボンディングパットを兼ねており、透光性電極１５の上に積層されている。ｐ型ボンディングパッド電極１６としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
ｐ型ボンディングパッド電極１６は、透光性電極１５上であれば、どこへでも形成することができる。例えばｎ型電極１７から最も遠い位置に形成してもよいし、半導体発光素子１の中心などに形成してもよい。しかし、あまりにもｎ型電極１７に近接した位置に形成すると、ボンディングした際にワイヤ間、ボール間のショートを生じてしまうため好ましくない。
また、ｐ型ボンディングパッド電極１６の電極面積としては、できるだけ大きいほうがボンディング作業はしやすいが、発光の取り出しの妨げになる。具体的には、ボンディングボールの直径よりもわずかに大きい程度が好ましく、直径１００μｍの円形程度であることが一般的である。
（保護膜層）
図示しない保護膜層は、必要に応じて透光性電極１５の上面および側面と、ｎ型半導体層１２の露出面２０ａ、発光層１３およびｐ型半導体層１４の側面、ｎ型電極１７およびｐ型ボンディングパッド電極１６の側面や周辺部を覆うよう形成される。保護膜層を形成することにより、半導体発光素子１の内部への水分等の浸入を防止でき、半導体発光素子１の劣化を抑制することができる。
保護膜層としては、絶縁性を有し、３００〜５５０ｎｍの範囲の波長において８０％以上の透過率を有する材料を用いることが好ましく、例えば、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化タンタル（Ｔａ２Ｏ５）、窒化シリコン（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）等を用いることができる。このうちＳｉＯ２、Ａｌ２Ｏ３は、ＣＶＤ成膜で緻密な膜が容易に作製でき、より好ましい。
図示しない保護膜層は、必要に応じて透光性電極１５の上面および側面と、ｎ型半導体層１２の露出面２０ａ、発光層１３およびｐ型半導体層１４の側面、ｎ型電極１７およびｐ型ボンディングパッド電極１６の側面や周辺部を覆うよう形成される。保護膜層を形成することにより、半導体発光素子１の内部への水分等の浸入を防止でき、半導体発光素子１の劣化を抑制することができる。
保護膜層としては、絶縁性を有し、３００〜５５０ｎｍの範囲の波長において８０％以上の透過率を有する材料を用いることが好ましく、例えば、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化タンタル（Ｔａ２Ｏ５）、窒化シリコン（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）等を用いることができる。このうちＳｉＯ２、Ａｌ２Ｏ３は、ＣＶＤ成膜で緻密な膜が容易に作製でき、より好ましい。
『ランプ』
本実施形態のランプは、本発明の半導体発光素子１を備えるものであり、上記の半導体発光素子１と蛍光体とを組み合わせてなるものである。本実施形態のランプは、当業者周知の手段によって当業者周知の構成とすることができる。例えば、本実施形態のランプにおいては、半導体発光素子１と蛍光体と組み合わせることによって発光色を変える技術を何ら制限されることなく採用できる。
本実施形態のランプは、本発明の半導体発光素子１を備えるものであり、上記の半導体発光素子１と蛍光体とを組み合わせてなるものである。本実施形態のランプは、当業者周知の手段によって当業者周知の構成とすることができる。例えば、本実施形態のランプにおいては、半導体発光素子１と蛍光体と組み合わせることによって発光色を変える技術を何ら制限されることなく採用できる。
図４は、図３に示した半導体発光素子１を備えるランプの一例を示した断面模式図である。図４に示すランプ３は、砲弾型のものであり、図３に示す半導体発光素子１が用いられている。図４に示すように、半導体発光素子１のｐ型ボンディングパッド電極１６がワイヤー３３で２本のフレーム３１、３２の内の一方（図４ではフレーム３１）に接着され、半導体発光素子１のｎ型電極１７（ボンディングパッド）がワイヤー３４で他方のフレーム３２に接合されることにより、半導体発光素子１が実装されている。また、半導体発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本実施形態のランプ３は、上記の半導体発光素子１が用いられてなるものであるので、高い発光出力が得られるものとなる。
また、本実施形態のランプ３を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、高い発光出力が得られる半導体発光素子１を備えたものとなる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などのバッテリ駆動させる電子機器においては、高い発光出力が得られる半導体発光素子１を具備した優れた製品を提供することができるため、好ましい。
以下に、本発明の半導体発光素子の製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
以下に示す方法により、図３に示す半導体発光素子１を製造した。
実施例１の半導体発光素子１では、サファイアからなる基板１１上に、ＡｌＮからなるバッファ層２１、厚さ５μｍのアンドープＧａＮからなる下地層２２、厚さ３μｍのＳｉドープｎ型ＧａＮからなる第一ｎ型半導体層１２ｃと厚さ０.２μｍのＳｉドープｎ型ＧａＮからなる再成長層１２ｄとからなる厚さ３．２μｍのｎコンタクト層１２ａ、ＧａＩｎＮからなる厚さ２ｎｍのｎ側第一層と、ＧａＮからなる厚さ２ｎｍのｎ側第二層とからなる薄膜層を２０層（ペア数）繰り返し成長させてなる厚さ８０ｎｍの超格子構造のｎクラッド層１２ｂ、厚さ５ｎｍのＳｉドープＧａＮ障壁層および厚さ３．５ｎｍのＩｎ0.15Ｇａ0.85Ｎ井戸層を６回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１３、厚さ０．０１μｍのＭｇドープ単層Ａｌ0.07Ｇａ0.93Ｎからなるｐクラッド層１４ａ、厚さ０．１５μｍのＭｇドープｐ型ＧａＮからなるｐコンタクト層１４ｂと、を順に積層した。
（実施例１）
以下に示す方法により、図３に示す半導体発光素子１を製造した。
実施例１の半導体発光素子１では、サファイアからなる基板１１上に、ＡｌＮからなるバッファ層２１、厚さ５μｍのアンドープＧａＮからなる下地層２２、厚さ３μｍのＳｉドープｎ型ＧａＮからなる第一ｎ型半導体層１２ｃと厚さ０.２μｍのＳｉドープｎ型ＧａＮからなる再成長層１２ｄとからなる厚さ３．２μｍのｎコンタクト層１２ａ、ＧａＩｎＮからなる厚さ２ｎｍのｎ側第一層と、ＧａＮからなる厚さ２ｎｍのｎ側第二層とからなる薄膜層を２０層（ペア数）繰り返し成長させてなる厚さ８０ｎｍの超格子構造のｎクラッド層１２ｂ、厚さ５ｎｍのＳｉドープＧａＮ障壁層および厚さ３．５ｎｍのＩｎ0.15Ｇａ0.85Ｎ井戸層を６回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１３、厚さ０．０１μｍのＭｇドープ単層Ａｌ0.07Ｇａ0.93Ｎからなるｐクラッド層１４ａ、厚さ０．１５μｍのＭｇドープｐ型ＧａＮからなるｐコンタクト層１４ｂと、を順に積層した。
なお、実施例１の半導体発光素子１では、バッファ層２１、下地層２２、第一ｎ型半導体層１２ｃは、第一有機金属化学気相成長装置（第一ＭＯＣＶＤ装置）を用いて積層（第一工程）し、再成長層１２ｄ、ｎクラッド層１２ｂ、発光層１３、ｐクラッド層１４ａ、ｐコンタクト層１４ｂは、第二有機金属化学気相成長装置（第二ＭＯＣＶＤ装置）を用いて積層（第二工程）した。また、再成長層１２ｄは、以下に示す成長条件で形成させた。
なお、再成長層１２ｄを積層する前に、９７０℃でサーマルクリーニングを行なった。
なお、再成長層１２ｄを積層する前に、９７０℃でサーマルクリーニングを行なった。
「再成長層１２ｄの成長条件」
再成長層１２ｄはトリメチルガリウム（ＴＭＧ）のIII族金属元素を含む有機金属原料とアンモニア（ＮＨ３）などのＶ族元素を含む原料を用いて第一ｎ型半導体層１２ｃ上に堆積させる。ｎ型ドーピングにはモノシラン（ＳｉＨ４）を用いた。
再成長層１２ｄはトリメチルガリウム（ＴＭＧ）のIII族金属元素を含む有機金属原料とアンモニア（ＮＨ３）などのＶ族元素を含む原料を用いて第一ｎ型半導体層１２ｃ上に堆積させる。ｎ型ドーピングにはモノシラン（ＳｉＨ４）を用いた。
また、再成長層１２ｄを成長させる際、予め加熱処理温度９７０℃で１３分間の熱処理（サーマルクリーニング）を行った。次いで第一の成長温度Ｔ１を１０６０℃まで昇温し、その後基板温度を１０６０℃のまま１分間（第一の成長時間Ｍ１）保持した。次いで１分間かけて第二の成長温度Ｔ２を１１００℃まで昇温し、その後基板温度を１１００℃のまま４分間（第二の成長時間Ｍ２）保持した。これにより、厚さ０．２μｍの再成長層１２ｄが形成された。また、第一の成長温度Ｔ１から第二の成長温度Ｔ２に昇温する過程では、原料ガスの供給を停止して再成長層１２ｄを形成しなかった。
このとき、ＭＯＣＶＤ成長炉内の圧力は４０ｋＰａ、キャリアガスは水素とした。
このとき、ＭＯＣＶＤ成長炉内の圧力は４０ｋＰａ、キャリアガスは水素とした。
その後、ｐコンタクト層１４ｂ上に、厚さ２００ｎｍのＩＴＯからなる透光性電極１５を一般に知られたフォトリソグラフィの手法により形成した。
次に、フォトリソグラフィの手法を用いてエッチングを施し、所望の領域にｎコンタクト層１２ａの露出面２０ａを形成し、その上にＴｉ／Ａｕの二層構造のｎ型電極１７を形成した。
また、透光性電極１５の上に、８０ｎｍのＡｌからなる金属反射層と２００ｎｍのＴｉからなるバリア層と１１００ｎｍのＡｕからなるボンディング層とからなる３層構造のｐ型ボンディングパッド構造１６を、フォトリソグラフィの手法を用いて形成した。
以上のようにして、図３に示す実施例１の半導体発光素子１を得た。
次に、フォトリソグラフィの手法を用いてエッチングを施し、所望の領域にｎコンタクト層１２ａの露出面２０ａを形成し、その上にＴｉ／Ａｕの二層構造のｎ型電極１７を形成した。
また、透光性電極１５の上に、８０ｎｍのＡｌからなる金属反射層と２００ｎｍのＴｉからなるバリア層と１１００ｎｍのＡｕからなるボンディング層とからなる３層構造のｐ型ボンディングパッド構造１６を、フォトリソグラフィの手法を用いて形成した。
以上のようにして、図３に示す実施例１の半導体発光素子１を得た。
このようにして得られた実施例１の半導体発光素子１において、再成長層１２ｄは厚さ０．２μｍであった。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝２１ｍＷ、逆方向電流IR（＠２０Ｖ）＝１μＡであった。
（実施例２）
実施例１の再成長層１２ｄを０．２μｍの厚さで形成し、第一の成長温度Ｔ１を１０２０℃に変えた以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．１５Ｖ、発光出力Po＝２０ｍＷ、逆方向電流IR（＠２０Ｖ）＝１．１μＡであった。
実施例１の再成長層１２ｄを０．２μｍの厚さで形成し、第一の成長温度Ｔ１を１０２０℃に変えた以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．１５Ｖ、発光出力Po＝２０ｍＷ、逆方向電流IR（＠２０Ｖ）＝１．１μＡであった。
（実施例３）
実施例１の再成長層１２ｄを０．２μｍの厚さで形成し、第二の成長温度Ｔ２を１１６０℃に変えた以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝２２ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．５μＡであった。
実施例１の再成長層１２ｄを０．２μｍの厚さで形成し、第二の成長温度Ｔ２を１１６０℃に変えた以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝２２ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．５μＡであった。
（実施例４）
実施例１の再成長層１２ｄを０．２μｍの厚さで形成し、第二の成長温度Ｔ２を１１００℃、第二の成長時間Ｍ２を１分としたのちに、1分かけて第三の成長温度Ｔ３を１１２０℃まで昇温し、その後基板温度を１１２０℃のまま２分間（第三の成長時間Ｍ３）保持した以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝２１ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．８μＡであった。
実施例１の再成長層１２ｄを０．２μｍの厚さで形成し、第二の成長温度Ｔ２を１１００℃、第二の成長時間Ｍ２を１分としたのちに、1分かけて第三の成長温度Ｔ３を１１２０℃まで昇温し、その後基板温度を１１２０℃のまま２分間（第三の成長時間Ｍ３）保持した以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝２１ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．８μＡであった。
（実施例５）
実施例１の再成長層１２ｄを０．２μｍの厚さで形成し、第一の成長温度Ｔ１から第二の成長温度Ｔ２に昇温する過程にも原料ガスを導入して再成長層１２ｄを形成した以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝２２ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．６μＡであった。実施例５では、第一の成長温度Ｔ１から第二の成長温度Ｔ２に移る過程においても連続的に再成長層１２ｄを形成した。
実施例１の再成長層１２ｄを０．２μｍの厚さで形成し、第一の成長温度Ｔ１から第二の成長温度Ｔ２に昇温する過程にも原料ガスを導入して再成長層１２ｄを形成した以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝２２ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．６μＡであった。実施例５では、第一の成長温度Ｔ１から第二の成長温度Ｔ２に移る過程においても連続的に再成長層１２ｄを形成した。
（実施例６）
実施例１の再成長層１２ｄを１μｍの厚さで形成し、第二の成長時間Ｍ２を１０分に変えた以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝２２ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．５μＡであった。
実施例１の再成長層１２ｄを１μｍの厚さで形成し、第二の成長時間Ｍ２を１０分に変えた以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝２２ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．５μＡであった。
（比較例１）
実施例１の再成長層１２ｄを０．６μｍの厚さで形成し、第一の成長時間Ｍ１を１８分とし、第二の昇温を行わなかった以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝２０ｍＷ、逆方向電流IR（＠２０Ｖ）＝２μＡであった。
実施例１の再成長層１２ｄを０．６μｍの厚さで形成し、第一の成長時間Ｍ１を１８分とし、第二の昇温を行わなかった以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝２０ｍＷ、逆方向電流IR（＠２０Ｖ）＝２μＡであった。
（比較例２）
実施例１の再成長層１２ｄを０．２μｍの厚さで形成し、第一の成長温度Ｔ１を１０６０℃、第一の成長時間Ｍ１を６分とし、第二の昇温を行わなかった以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝１９．５ｍＷ、逆方向電流IR（＠２０Ｖ）＝４．５μＡであった。
実施例１の再成長層１２ｄを０．２μｍの厚さで形成し、第一の成長温度Ｔ１を１０６０℃、第一の成長時間Ｍ１を６分とし、第二の昇温を行わなかった以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝１９．５ｍＷ、逆方向電流IR（＠２０Ｖ）＝４．５μＡであった。
（比較例３）
実施例１の再成長層１２ｄを０．２μｍの厚さで形成し、第一の成長温度Ｔ１を１１００℃、第一の成長時間Ｍ１を６分とし、第二の昇温を行わなかった以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２５Ｖ、発光出力Po＝１９．５ｍＷ、逆方向電流IR（＠２０Ｖ）＝１．８μＡであった。
実施例１の再成長層１２ｄを０．２μｍの厚さで形成し、第一の成長温度Ｔ１を１１００℃、第一の成長時間Ｍ１を６分とし、第二の昇温を行わなかった以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２５Ｖ、発光出力Po＝１９．５ｍＷ、逆方向電流IR（＠２０Ｖ）＝１．８μＡであった。
（比較例４）
実施例１の再成長層１２ｄを０．２μｍの厚さで形成し、第一の成長温度Ｔ１を１０６０℃とし、6分かけて1100℃まで昇温した以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝１９ｍＷ、逆方向電流IR（＠２０Ｖ）＝３．５μＡであった。
実施例１の再成長層１２ｄを０．２μｍの厚さで形成し、第一の成長温度Ｔ１を１０６０℃とし、6分かけて1100℃まで昇温した以外は、実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Po＝１９ｍＷ、逆方向電流IR（＠２０Ｖ）＝３．５μＡであった。
なお、実施例及び比較例の半導体発光素子１についての順方向電圧Ｖｆは、プローブ針による通電で電流印加値２０ｍＡにおける電圧を測定したものである。同じく、実施例及び比較例の半導体発光素子１についての発光出力（Ｐｏ）は、それぞれＴＯ−１８缶パッケージに実装し、テスターによって、印加電流２０ｍＡにおける発光出力である。
逆方向電流（ＩＲ）は、発光素子に対して端子を逆方向に２０Ｖ印加した時の漏れ電流を測定した時の値である。静電気放電（ＥＳＤ）耐圧、ＥＩＡＪＥＤ−４７０（ＨＭＭ）試験方法３０４人体モデル静電破壊試験法に準じて測定した。
実施例１〜実施例６、比較例１〜比較例４の半導体発光素子の順方向電圧、発光出力（Ｐｏ）、逆方向電流（ＩＲ）の結果を表１に示す。
実施例１〜実施例６、比較例１〜比較例４の半導体発光素子の順方向電圧、発光出力（Ｐｏ）、逆方向電流（ＩＲ）の結果を表１に示す。
表１に示すように、実施例１〜実施例６の半導体発光素子１はいずれも、逆方向電流（ＩＲ）が十分に低く、順方向電圧が比較的低く、発光出力（Ｐｏ）が２０ｍＷ以上となり、高輝度で低消費電力であった。
一方、第二の加熱を行わなかった比較例１〜比較例４では、実施例１〜実施例４と比較して発光出力（Ｐｏ）が低く、順方向電圧が比較的高く、漏れ電流（逆方向電流（IR）が大きかった。
一方、第二の加熱を行わなかった比較例１〜比較例４では、実施例１〜実施例４と比較して発光出力（Ｐｏ）が低く、順方向電圧が比較的高く、漏れ電流（逆方向電流（IR）が大きかった。
以上により、実施例１〜実施例６の半導体発光素子１は、効果的に発光出力を向上させることができ、比較例１〜比較例４の半導体発光素子１と比較して、漏れ電流が小さく高い発光出力が得られることが確認できた。また、本実施形態の半導体発光素子１の製造方法を実施することにより、結晶性が高い半導体発光素子１を得ることができる。
さらにまた、半導体基板ウエーハの外周付近は、一般に前のランで炉内に堆積した堆積物からの影響を受けやすいが、本実施形態の半導体発光素子１の製造方法を実施することにより、半導体基板ウエーハの外周付近に形成された半導体発光素子において、第一ｎ型半導体層と再成長層間との間の接触抵抗が低い半導体発光素子１を得ることができる。
さらにまた、半導体基板ウエーハの外周付近は、一般に前のランで炉内に堆積した堆積物からの影響を受けやすいが、本実施形態の半導体発光素子１の製造方法を実施することにより、半導体基板ウエーハの外周付近に形成された半導体発光素子において、第一ｎ型半導体層と再成長層間との間の接触抵抗が低い半導体発光素子１を得ることができる。
１…半導体発光素子、３…ランプ、１２…ｎ型半導体層、１２ａ…ｎコンタクト層、１２ｂ…ｎクラッド層（第二ｎ型半導体層）、１２ｃ…第一工程成長層（第一ｎ型半導体層）、１２ｄ…再成長層、１３…発光層、１４…ｐ型半導体層、
Claims (10)
- 第一有機金属化学気相成長装置において、基板上に第一ｎ型半導体層を積層する第一工程と、
第二有機金属化学気相成長装置において、前記第一ｎ型半導体層上に前記第一ｎ型半導体層の再成長層と第二ｎ型半導体層と発光層とｐ型半導体層とを順次積層する第二工程とを具備し、
前記第二工程において、前記再成長層を基板温度９５０℃以上１１５０℃以下の第一の成長温度Ｔ１で成長させた後に、前記第一の成長温度Ｔ１よりも高温で基板温度１０００℃以上１１６０℃以下の第二の成長温度Ｔ２に昇温して前記再成長層の成長を続けることを特徴とする半導体発光素子の製造方法。 - 前記第二の成長温度Ｔ２の温度が、前記第一の成長温度Ｔ１よりも４０℃以上高温であることを特徴とする請求項１に記載の半導体発光素子の製造方法。
- 前記再成長層を形成する工程において、前記第一の成長温度Ｔ１での成長時間を１分〜３０分の範囲とし、前記第二の成長温度Ｔ２での成長時間を１分〜２９分の範囲とすること特徴とする請求項１または２のいずれかに記載の半導体発光素子の製造方法。
- 前記第二の成長温度Ｔ２での前記再成長層の成長の後に、前記第二の成長温度Ｔ２よりも高温の第三の成長温度Ｔ３に昇温して前記再成長層の成長を続けることを特徴とする請求項１乃至３のいずれか一項に記載の半導体発光素子の製造方法。
- 前記第一の成長温度Ｔ１での成長条件を基板温度９５０℃以上１０６０℃以下とし、前記第二の成長温度Ｔ２での成長条件を基板温度１０００℃以上１１５０℃未満とし、前記第三の成長温度Ｔ３での成長条件を基板温度１０５０℃以上１１５０℃以下とすること特徴とする請求項４に記載の半導体発光素子の製造方法。
- 前記第一の成長温度Ｔ１での成長条件を成長時間１分〜３０分の範囲とし、前記第二の成長温度Ｔ２での成長条件を成長時間１分〜２９分の範囲とし、前記第三の成長温度Ｔ３での成長条件を成長時間１分〜２８分の範囲とすること特徴とする請求項５に記載の半導体発光素子の製造方法。
- 前記再成長層の膜厚を０．１μｍ〜１μｍとすることを特徴とする請求項１乃至６のいずれか一項に記載の半導体発光素子の製造方法。
- 請求項１乃至請求項７のいずれかに記載の半導体発光素子の製造方法を用いて製造された半導体発光素子を備えることを特徴とするランプ。
- 請求項８に記載のランプが組み込まれていることを特徴とする電子機器。
- 請求項９に記載の電子機器が組み込まれていることを特徴とする機械装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010246659A JP5549546B2 (ja) | 2010-11-02 | 2010-11-02 | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010246659A JP5549546B2 (ja) | 2010-11-02 | 2010-11-02 | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012099667A JP2012099667A (ja) | 2012-05-24 |
| JP5549546B2 true JP5549546B2 (ja) | 2014-07-16 |
Family
ID=46391240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010246659A Active JP5549546B2 (ja) | 2010-11-02 | 2010-11-02 | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5549546B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103774A (ja) * | 2005-10-06 | 2007-04-19 | Showa Denko Kk | Ｉｉｉ族窒化物半導体積層構造体およびその製造方法 |
| JP2008166393A (ja) * | 2006-12-27 | 2008-07-17 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光素子の製造方法 |
| JP2008294449A (ja) * | 2008-06-03 | 2008-12-04 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ |
-
2010
- 2010-11-02 JP JP2010246659A patent/JP5549546B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012099667A (ja) | 2012-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5310604B2 (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
| TWI447958B (zh) | 半導體發光元件之製造方法及燈、電子機器、及機械裝置 | |
| US8502254B2 (en) | Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp | |
| JP5648510B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| JP5504618B2 (ja) | Ｉｉｉ族窒化物半導体発光素子及びその製造方法 | |
| JP5353802B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
| JP5353821B2 (ja) | 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置 | |
| JP5601281B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| JP2012084667A (ja) | 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置 | |
| JP2011159801A (ja) | 半導体発光素子及びその製造方法、並びにランプ | |
| JP5246079B2 (ja) | 半導体素子の製造方法 | |
| JP5429196B2 (ja) | 半導体発光素子用テンプレート基板、半導体発光素子及びその製造方法、並びにランプ、電子機器、機械装置 | |
| JP5246081B2 (ja) | 半導体発光素子の製造方法 | |
| JP2010010444A (ja) | 半導体発光素子、ランプ及び半導体発光素子の製造方法 | |
| JP5304605B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
| JP5636693B2 (ja) | 半導体素子の製造方法 | |
| JP5633154B2 (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
| JP5353827B2 (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
| JP5549546B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
| JP2012028495A (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
| JP5648446B2 (ja) | 半導体発光素子の製造方法 | |
| JP2012138465A (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子、ランプ、電子機器、機械装置 | |
| JP2011138893A (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
| JP2011060900A (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140505 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5549546 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |