JP2008166393A - Iii族窒化物半導体発光素子の製造方法 - Google Patents

Iii族窒化物半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2008166393A
JP2008166393A JP2006352436A JP2006352436A JP2008166393A JP 2008166393 A JP2008166393 A JP 2008166393A JP 2006352436 A JP2006352436 A JP 2006352436A JP 2006352436 A JP2006352436 A JP 2006352436A JP 2008166393 A JP2008166393 A JP 2008166393A
Authority
JP
Japan
Prior art keywords
substrate
cleaning
film
nitride semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006352436A
Other languages
English (en)
Inventor
Katsuteru Kusuki
克輝 楠木
Hisayuki Miki
久幸 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2006352436A priority Critical patent/JP2008166393A/ja
Publication of JP2008166393A publication Critical patent/JP2008166393A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract


【課題】各層の成膜に適した装置を複数使用する場合、特定の洗浄を行うことにより、大気開放による酸化膜、付着有機物およびコンタミの除去を行い、結晶性を向上させ、更には半導体素子特性を向上させることである。
【解決手段】基板上に、III族窒化物半導体からなる複数の積層膜を形成する積層工程を含むIII族窒化物半導体発光素子の製造方法であって、前記積層工程には、一の積層膜の上に他の積層膜を形成する際に、前記一の積層膜を形成後の基板を成膜装置の外に取り出してから、前記他の積層膜を形成するために、前記成膜装置または他の成膜装置に導入する入替工程が含まれ、前記入替工程には、前記成膜装置から取り出した基板の前記一の積層膜上を洗浄する洗浄工程が備えられていることを特徴とするIII族窒化物半導体発光素子の製造方法を採用する。
【選択図】なし

Description

本発明は、発光ダイオード(LED)、レーザダイオード(LD)および電子デバイス等の作製に用いられる結晶性の良いIII族窒化物半導体発光素子の製造方法に関するものである。特に、結晶性の良いIII族窒化物半導体結晶をサファイア基板上にエピタキシャル成長させるために好適に用いることができるIII族窒化物半導体発光素子の製造方法に関するものである。
III族窒化物半導体発光素子は、可視光から紫外光領域に相当するエネルギーの直接遷移型のバンドギャップを持ち、高効率な発光が可能であるため、LEDやLDとして製品化が成されている。また、従来のIII−V族化合物半導体では得られない特性を有する電子デバイスとしての可能性が示されている。
III族窒化物半導体発光素子は、通常、有機金属化学気相成長法(以後、MOCVD法)によって製造されている。MOCVD法とは、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアなどの原料の蒸気を、キャリアガスとともに基板表面に運搬し、加熱された基板と分解反応させ、結晶を成長させる方法である。
III族窒化物半導体発光素子を上記方法によって製造する場合、結晶成長させる材料とは異なる単結晶ウェーハが基板として用いられてきた。しかし、単結晶ウェーハに用いる材料とIII族窒化物半導体結晶の間には、大きな格子不整合が存在する。例えば、サファイア(Al)と窒化ガリウム(GaN)の間には16%、SiCと窒化ガリウムの間には6%の格子不整合が存在する。このように大きな格子不整合が存在する場合には、基板上に結晶を直接エピタキシャル成長させることが困難であり、成長させても結晶性の良好な結晶は得られないという問題点があった。
そこで、特許文献1に開示された製造方法では、まず窒化アルミニウム(AlN)からなる中間層をサファイア単結晶基板上に堆積し、次に、その層上にIII族窒化物半導体結晶をMOCVD法によりエピタキシャル成長させるという方法が提案された。この手段により、III族窒化物半導体結晶の結晶性および表面モルフォロジーを改善できた。更に、特許文献2に開示された製造方法は、特許文献1に開示された方法を実用レベルにまで改善した。
上記製造方法を発展させ、効率的にIII族窒化物半導体発光素子を製造するために、MOCVD法以外の成膜方法についての検討もなされ始めている(特許文献3〜5)。
例えば、特許文献3に開示された製造方法は、中間層を高周波スパッタ法で成膜し、その中間層上に同じ組成の結晶を、MOCVD法により成長させるものである。格子不整合の問題を解決し、エピタキシャル成長をさせることが出来たが、結晶性が十分ではない旨が指摘されている(特許文献4、5)。
特許文献4に開示された製造方法では、特許文献3に記載されている製造方法において、中間層を形成後に、アンモニアと水素からなる混合ガス中でアニール処理するというプロセスを提案されている。この方法により、結晶性が向上することが示されている。
また、特許文献5に開示された製造方法では、基板温度400℃以上の温度で、スパッタ法(特にDCマグネトロンスパッタ法)により中間層を成膜するというプロセスが提案されている。この方法でも、結晶性が向上することが示されている。
しかし、特許文献3〜5に開示された製造方法のように、成膜工程の途中で成膜した基板をチャンバ外へ出して大気開放するプロセスがある場合、結晶性を悪くする場合もあった。いくつかの汚染によるものである。
例えば、大気中の酸素との反応による酸化膜の形成や、有機物の付着および第一チャンバ内で発生したコンタミによる汚染である。ここで発生したコンタミとは、スパッタおよびMOCVD工程により、チャンバ内で発生した微細なダストや反応性付着物である。これらのダストが付着したままで成膜を進めると、ダスト上では成膜が不良となり、その周辺に形成される素子の特性を落とすこととなる。
特許第3026087号公報 特開平4−297023号公報 特公平5−86646号公報 特許第3440873号公報 特許第3700492号公報
本発明の目的は、III族窒化物半導体発光素子の製造において、各層の成膜に適した装置を複数使用する場合、特定の洗浄を行うことにより、大気開放による酸化膜、付着有機物およびコンタミの除去を行い、結晶性を向上させ、更には半導体素子特性を向上させることである。また、上記コンタミ等を原因とする不良成長点を減らし、不良チップを低減させて発光素子の収率を上げることである。
上記の目的を達成するために、本発明は、以下の発明を提供する。
(1) 基板上に、III族窒化物半導体からなる複数の積層膜を形成する積層工程を含むIII族窒化物半導体発光素子の製造方法であって、前記積層工程には、一の積層膜の上に他の積層膜を形成する際に、前記一の積層膜を形成後の基板を成膜装置の外に取り出してから、前記他の積層膜を形成するために、前記成膜装置または他の成膜装置に導入する入替工程が含まれ、前記入替工程には、前記成膜装置から取り出した基板の前記一の積層膜上を洗浄する洗浄工程が備えられていることを特徴とするIII族窒化物半導体発光素子の製造方法。
(2) 基板上に、III族窒化物半導体からなる複数の積層膜を形成する積層工程を含むIII族窒化物半導体発光素子の製造方法であって、前記積層工程には、一の積層膜の上に他の積層膜を形成する際に、前記一の積層膜の表面を洗浄する洗浄工程が備えられていることを特徴とするIII族窒化物半導体発光素子の製造方法。
(3) (1)および(2)に記載された積層膜および前記他の積層膜のいずれか一方がスパッタ法により形成されたものであり、他方がMOCVD法により形成されたものであること、を特徴とするIII族窒化物半導体発光素子の製造方法。
(4) (1)および(2)に記載された積層膜および前記他の積層膜の両方が、スパッタ法またはMOCVD法により形成されたものであることを特徴とするIII族窒化物半導体発光素子の製造方法。
(5) (1)〜(4)に記載された洗浄方法が、湿式洗浄であることを特徴とするIII族窒化物半導体発光素子の製造方法。
(6) (1)〜(4)に記載された洗浄方法が、熱洗浄であることを特徴とするIII族窒化物半導体発光素子の製造方法。
(7) (1)〜(4)に記載された洗浄方法が、プラズマ処理であることを特徴とするIII族窒化物半導体発光素子の製造方法。
(8) (1)〜(4)に記載された洗浄方法が、研磨加工であることを特徴とするIII族窒化物半導体発光素子の製造方法。
(9) (1)〜(4)に記載された洗浄方法が、逆スパッタであることを特徴とするIII族窒化物半導体発光素子の製造方法。
III族窒化物半導体発光素子の製造において、各層の成膜に適した装置を複数使用する場合、特定の洗浄を行うことにより、大気開放による酸化膜、付着有機物およびコンタミの除去を行い、結晶性を向上させ、更には半導体素子特性を向上させる。また、上記コンタミ等を原因とする不良成長点を減らし、不良チップを低減させて発光素子の収率を上げることができる。
本発明を実施するための形態を、図1〜3を用いて説明する。
まず、図1は、本発明に使用されるIII族窒化物半導体発光素子の一例を示す断面模式図である。図2は、III族窒化物半導体発光素子の一部を拡大して示す断面模式図であり、図3はIII族窒化物半導体発光素子の平面模式図である。
図1〜3に示すように、本発明のIII族窒化物半導体発光素子は、基板1とその上に順次積層された中間層2、下地層3、n型コンタクト層4、n型クラッド層5、多重量子井戸構造層(以下MQW構造層)20、p型クラッド層8、p型コンタクト層9とから構成されている。また、MQW構造層20は、複数の障壁層6と複数の井戸層7とから構成されている。さらに、n電極10、n型コンタクト層のn側電極を形成する部分11、p電極ボンディングパッド12、透光性p電極13から構成されている。
次に、各層について詳しく説明する。
[基板1] 本実施形態において、基板1に用いることができる材料としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
なお、アンモニアを使用せずに中間層2を成膜するとともに、アンモニアを使用する方法で、詳細を後述する下地層3を成膜し、さらに、上記基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いた場合には、詳細を後述する中間層2がコート層としても作用するので、基板1の化学的な変質を防ぐ点で効果的である。
また、一般的に、スパッタ法は基板1の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板1を用いた場合でも、基板1にダメージを与えることなく基板1上への各層の成膜が可能である。
[中間層2] 基板1上に、III族窒化物化合物からなる中間層2が成膜されている。中間層2は、基板1を高温における化学反応から守る目的や、基板1の材料と半導体層との格子定数の違いを緩和する目的、あるいは、結晶成長のための核発生を促すための層として形成される。
中間層2は、基板1の表面の少なくとも60%以上を覆うように形成されていることが好ましく、100%、即ち、基板1の表面上を隙間無く覆うように形成されていることが最も好ましい。中間層2が基板1の表面1を覆う領域が小さくなると、基板1が大きく露出した状態となり、ヒロックやピットを生じてしまう。
また、中間層2は、基板1の表面に加え、側面を覆うようにして形成しても良く、さらに、基板1の裏面を覆うようにして形成しても良い。
[下地層3] 本実施形態の下地層3はIII族窒化物半導体からなる。
下地層3の材料としては、必ずしも基板1上に成膜された中間層2と同じである必要はなく、異なる材料を用いても構わないが、AlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、本発明者等が実験したところ、下地層3に用いる材料として、Gaを含むIII族窒化物化合物、即ちGaN系化合物半導体が好ましいことが明らかとなった。
下地層3は、必要に応じて、n型不純物を1×1017〜1×1019/cmの範囲内であれば、ドープされた構成としても良いが、アンドープ(<1×1017/cm)の構成とすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。
基板1が導電性である場合には、下地層3にドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板1に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板1直上の層はドープしない結晶とした方が、結晶性が良好となる。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
[n型コンタクト層4] 本実施形態のn型コンタクト層4はIII族窒化物半導体からなる。
n型コンタクト層4としては、下地層3と同様にAlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm、好ましくは1×1018〜1×1019/cmの濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。また、上述したように、n型コンタクト層4は、下地層3を兼ねた構成とすることもできる。
[n型クラッド層5] 上述のn型コンタクト層4と後述のMQW構造層20との間には、n型クラッド層5を設けることが好ましい。n型クラッド層5には、活性層への電子供給、格子定数差の緩和、などの効果を持たせることができる。また、n型クラッド層5は、n型コンタクト層4の最表面に生じた平坦性の悪化を埋めるための役割を持つ。n型クラッド層5は、AlGaN、GaN、GaInN等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。GaInNとする場合には、発光の再吸収を引き起こさない意味で、MQW構造層20のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
[MQW構造層20] 本実施形態のMQW構造層20は、交互に積層された障壁層6と井戸層7とから構成されている。本発明の半導体素子においては、n型クラッド層5上に、始めに障壁層6が形成され、その障壁層6上に井戸層7が形成される。この構造を5回繰り返し積層したのち、5番目の井戸層7上に、6番目の障壁層6が形成され、MQW構造層造20の両側を障壁層6で挟み込む構造とされている。ただし、この繰り返し構造の回数は、特に制限されない。目的とする素子の特性、材料にとって最適な繰り返し回数が設定される。
また、MQW構造層20全体の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚が好ましい。例えば、MQW構造層20の膜厚は、1〜500nmの範囲であることが好ましく、100nm前後の膜厚であればより好ましい。この範囲にあると、発光出力の向上に寄与する。
MQW構造層20に用いられる材料は、窒化物系化合物半導体であり、例えば一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化ガリウム系化合物半導体である。本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
窒化ガリウム系化合物半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、Be、P及びAs等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
[障壁層6] 障壁層6に用いられる材料は、AlGa1−cN(0≦c<0.3かつb>c)等の窒化ガリウム系化合物半導体であることが好ましい。また、井戸層7に用いられる材料のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する材料でなくてはならない。
[井戸層7] 井戸層7に用いられる材料は、Ga1−sInN(0<s<0.4)等のインジウムを含有する窒化ガリウム系化合物半導体が好ましい。
[p型クラッド層8] p型クラッド層8としては、MQW構造層20のバンドギャップエネルギーより大きくなる組成であり、MQW構造層20へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AlGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。p型クラッド層8が、このようなAlGaNからなると、MQW構造層20へのキャリアの閉じ込めの点で好ましい。
p型クラッド層8のp型ドープ濃度は、1×1018〜1×1021/cmの範囲とされていることが好ましく、より好ましくは1×1019〜1×1020/cmである。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
[p型コンタクト層9] p型コンタクト層9としては、少なくともAlGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化ガリウム系化合物半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極(後述の透光性電極17を参照)との良好なオーミック接触の点で好ましい。
また、p型ドーパントを1×1018〜1×1021/cmの範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは5×1019〜5×1020/cmの範囲である。
p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。
図3に示すように、n型コンタクト層4の露出面部分11には、n電極10が形成されている。また、p型コンタクト層9上には、透光性p電極13と電極ボンディングパッド12とが形成されている。
[n電極10] n電極10に用いられる材料は、導電性がある材料であれば、特に限定されない。例えば、Au、Al、NiおよびCu等である。この技術分野でよく知られた慣用の手段で設けることができる。なお、n電極10は、基板1が導電性の場合には、基板1の半導体積層側の面とは反対側の面に形成される。その場合、n電極10は、基板1の全面にわたって形成された構成としても良いし、基板1の面上の一部のみに形成された構成とすることもできる。
[透光性p電極13] 透光性p電極13は、上述のようにして作製されるエピタキシャルウェーハのp型コンタクト層9上に形成される透光性の電極である。透光性p電極13に用いられる材料は、透光性および導電性がある材料であれば、特に限定されない。例えば、ITO(In−SnO)、AZO(ZnO−Al)、IZO(In−ZnO)、GZO(ZnO−GeO)等の材料が挙げられる。
透光性p電極13は、p型コンタクト層9のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。透光性p電極13を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
[p電極ボンディングパッド12] p電極ボンディングパッド12は、透光性p電極13の上に形成される電極である。p電極ボンディングパッド12に用いられる材料は、Au、Al、NiおよびCu等である。これらの周知の材料、構造のものを何ら制限無く用いることができる。p電極ボンディングパッド12の膜厚は、100〜1000nmの範囲内であることが好ましく、300〜500nmとすることがより好ましい。ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるが、製造コストの観点からは膜厚は薄いほうが好ましいためである。
次に、本実施形態の半導体発光素子の製造方法について説明する。
この製造方法は、基板上に、III族窒化物半導体からなる複数の積層膜を形成する積層工程を含むIII族窒化物半導体発光素子の製造方法であって、前記積層工程には、一の積層膜の上に他の積層膜を形成する際に、前記一の積層膜を形成後の基板を成膜装置の外に取り出してから、前記他の積層膜を形成するために、前記成膜装置または他の成膜装置に導入する入替工程が含まれ、前記入替工程には、前記成膜装置から取り出した基板の前記一の積層膜上を洗浄する洗浄工程が備えられている。
ここで、積層方法とは、基板1上に、中間層2からp型コンタクト層9を順次形成する工程である。本実施形態における積層工程では、中間層2からn型コンタクト層4(一の積層膜)をスパッタ法で形成し、n型クラッド層5(他の積層膜)からp型コンタクト層9までをMOCVD法で形成する。このため、本実施形態における積層工程には、成膜方法をスパッタ法からMOCVD法に切り替える際に、スパッタ成膜装置(成膜装置)から基板1を取り出して、MOCVD成膜装置(他の成膜装置)に導入する入替工程が含まれる。また、この入替工程には、スパッタ成膜装置から取り出した基板1のn型コンタクト層4の表面を洗浄する洗浄工程が含まれる。この場合の具体的な洗浄工程としては、湿式洗浄、熱洗浄、プラズマ処理、研磨加工、逆スパッタを例示できる。
上記半導体発光素子の製造方法は、基板1前処理工程、上記各層の形成工程(積層工程)、基板1洗浄工程および電極形成工程によって構成されている。積層工程は、中間層2形成工程、下地層3形成工程、n型コンタクト層4形成工程、基板1洗浄工程、n型クラッド層5形成工程、MQW構造層20形成工程、p型クラッド層8形成工程、p型コンタクト層9形成工程とから構成されている。ここで、MQW構造層20形成工程は、障壁層6形成工程と井戸層7形成工程との繰り返しにより構成されている。また、電極形成工程は、n電極10形成工程、透光性p電極13形成工程およびp電極ボンディングパッド12形成工程とから構成されている。
以下、各工程について説明する。
[基板1前処理工程] 基板1の片面のみをエピタキシャル成長に使用できる程度に鏡面研磨し、スパッタ装置の中へ導入する。使用するスパッタ装置は、高周波式の電源を持ち、ターゲット内でマグネットを回転させることにより、磁場のかかる位置を移動させることができる機構を有しているものとする。
スパッタ装置内で基板1を加熱し、窒素ガスを流し、装置内の圧力を一定にする。基板加熱温度は25〜1000℃、窒素ガスの流量は1〜1000sccm、装置内の圧力は1×10−2〜10Paとする。基板側に高周波バイアスを印加し、窒素プラズマに晒すことによって基板表面を洗浄する。高周波バイアスは1〜100W/cmとする。窒素プラズマターゲット内のマグネットは、回転させておく。
[中間層2形成工程および下地膜3形成工程]
中間層2および下地層3は、素子における格子不整合の問題を解決するための役割を求められので、単組成の結晶を成膜するのに適し、均一性、生産性、安定性に優れているスパッタ法で作製するのが好ましい。スパッタ法はまた、ダストなどのチャンバ内のコンタミネーションも少ない点も優れている。ハイドライド気相成長(HVPE)法では均一性は望めないが非常に成膜速度が早いので、下地層3の作製には使用することが出来る。また、パルスド・レーザー・デポジション(PLD)法、パルスド・電子ビーム・デポジション(PED)法、化学蒸着(CVD)法等をも使用できる。なお、DCスパッタを用いる場合、ターゲット表面のチャージアップを招き、成膜速度が安定しない可能性があるので、パルスDCスパッタ法とするか、RFスパッタ法とすることが望ましい。
スパッタ法では、一般に、磁場内にプラズマを閉じ込めることによって効率を向上させている。スパッタ法においてたびたび問題となるチャージアップは、カソードのマグネットを揺動、又は回転等の方法で移動させつつ成膜することにより回避することができるので、RFスパッタ法は特に有効である。
スパッタ法における重要なパラメータに、チャンバ内の圧力や窒素分圧がある。スパッタ装置のチャンバ内の圧力は、0.3Pa以上であることが好ましい。0.3Pa未満だと、窒素の存在量が小さく、スパッタされた金属が窒化物とならずに基板1に付着するおそれがあるためである。圧力の上限は特に限定されないが、プラズマを発生させることができる程度の圧力に抑制することが必要である。
Arの流量に対する窒素流量比は、Nが20%以上99%以下の範囲であることが好ましい。20%未満の場合は、スパッタ金属が金属のまま基板に付着してしまう場合があり、99%超の場合は、Arの量が少な過ぎ、スパッタレートが低下してしまう場合があるためである。成膜の安定性を考慮すると、上記の窒素流量比が50%以上90%以下の範囲が特に好ましい。
また、スパッタ法によって成膜する場合、V族原料をリアクタ内に流通させるリアクティブスパッタ法によって成膜する方法とすることが、反応を制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができる点でより好ましい。
基板温度は、0〜1000℃の範囲とすることが好ましく、200〜800℃の範囲とすることがより好ましい。基板1の温度が0℃未満の場合、中間層2が基板1全面を覆うことができず、基板1表面が露出するおそれがあり、基板温度が1000℃超の場合、金属原料のマイグレーションが活発となり、柱状結晶ではなく単結晶の膜に近いものが成膜され、中間層2としては適さないものとなる場合があるためである。
混晶を成膜する方法には、金属材料の混合物(必ずしも、合金を形成していなくても構わない)をターゲットとして用いる方法と、異なる材料からなる2つのターゲットを用意して同時にスパッタする方法がある。一定の組成の膜を成膜する場合には混合材料のターゲットを用い、組成の異なる何種類かの膜を成膜する場合には複数のターゲットをチャンバ内に設置し、同時スパッタを行えばよい。
中間層2の具体的な形成手順を説明する。アルゴンおよび窒素ガスを導入した後、500℃ぐらいまで基板温度を下げる。高周波パワーを金属Alターゲット側に印加し、装置内の圧力を一定に保ち、Arガスおよび窒素ガスを一定の流量で流す。高周波パワーは0.1〜100W/cm、装置内の圧力は0.1〜10Pa、ガス全体に対する窒素の比が25%となるように窒素ガスの流量をコントロールする。このようにして基板1上にAlNを成膜する。成長速度は0.1nm/s前後となるようにする。ターゲット内のマグネットは、回転させておく。AlNを50nm成膜後、プラズマを立てるのを止める。
[湿式洗浄−超音波洗浄] 以上の工程により成膜した基板1をスパッタ装置から取り出し、後述する入替工程に伴う基板1洗浄工程を行う。たとえば、基板1を純水中、10分間に渡って超音波洗浄した後、窒素ブローによって乾燥し、表面に付着した汚染物を除去する。
次に、下地層3の具体的な形成手順を説明する。中間層2形成用のスパッタ装置とは別のスパッタ装置のチャンバ内に基板1を搬送する。GaNからなる下地層3の成膜に使用するスパッタ装置は、高周波式の電源を持ち、四角形のGaターゲット内でマグネットをスイープさせることにより、磁場のかかる位置を動かすことができる機構を持っている。Gaターゲット内には冷媒を流通させるための配管を設置してある。配管内を20℃に冷却した冷媒を流通させて、熱によるGaの融解を防いでいる。
アルゴンおよび窒素ガスをチャンバ内に導入した後、基板温度を500℃以上上昇させる。0.1〜100W/cmの高周波パワーを金属Gaターゲット側に印加する。チャンバ内の圧力を0.1〜10Paに保ち、ガス全体に対する窒素の比は75%となるように、窒素ガスの流量を制御し、基板1上にGaNを成膜する。Arガスの流量が5sccmのときは、窒素ガスの流量は15sccmとなる。GaNの成長速度を、おおよそ0.1〜10nm/sとするように制御し、GaNを1〜10μm成膜する。プラズマを立てるのを止める。このようにして、下地層3を形成する。
[n型コンタクト層4形成工程] 上記GaNからなる下地層3と同じ成膜条件に加え、スパッタチャンバ内に設置したSiターゲットへイオン銃から放出したイオンを照射してSiを取り出すことにより、1×1019〜3×1019cm−3の電子濃度を持つSiがドープされたGaNからなるn型コンタクト層4を0.5〜4μm成膜する。プラズマを立てるのを止め、大気開放し、成膜した基板1をチャンバから外に取り出す(入替工程)。
[基板1洗浄工程] 取り出した基板1を、まず、純水で超音波洗浄することにより、表面に付着したゴミ、埃などを取り除く。次に、常温で、塩酸に10分間浸した後、パーティクルフィルタを備えた窒素ブローによって乾燥させる。表面に残ったスプラッツと呼ぶ金属飛沫を除去することが目的である。更に、塩酸洗浄を行った同基板1を、MOCVD装置のチャンバへ導入する。チャンバ内を窒素で置換した状態で基板温度を上昇させる。基板温度が850℃ぐらいとなったら、アンモニアをチャンバ内に流通させ、成膜した基板1を1〜120分暴露する。このようにして、SiがドープされたGaNからなるn型コンタクト層4の最表面に付着した汚れを昇華除去することができる。
ここで使用できる洗浄方法には、上記で述べた酸を用いた湿式洗浄および熱洗浄を含め以下のようなものがある。例えば、湿式洗浄(ディップ、超音波洗浄、スクラブ洗浄を含む)、熱洗浄、プラズマ処理(RIE:リアクティブ・イオン・エッチング、PE:プラズマ・エッチング、およびドライエッチングを含む。なお、RIEは、逆スパッタとも呼ばれる。)、研磨加工(CMP:ケミカル・メカニカル・ポリッシング、テクスチャリングを含む)、スクラブ、乾式研磨などがある。各洗浄方法は、洗浄する積層構造体の材料の特性および使用した成膜工程の条件を考慮し、選択されることが望ましい。
使用する洗浄方法は、上記に記載した方法のほか、複数組み合わせて使用すると効果的である。例えば、第一段階の成膜工程を経た積層構造体を、チャンバから取り出し、純水でリンスし、アルカリ溶液中で1分間ディップし、スクラブ洗浄を行い、超音波洗浄を行い、スピン乾燥するという洗浄工程を実施して、第二段階の成膜工程のチャンバへ積層構造体を移動させる。洗浄効果は市販の半導体レーザーを用いたウェーハ表面検査機で確認する。
大きく分類すると、湿式洗浄、熱洗浄、プラズマ処理は有機物や酸化膜等のコンタミ層の除去、およびパーティクルの除去に用い、研磨加工、スクラブおよび乾式研磨は成膜後の異常突起物の除去に用いる。
湿式洗浄には、単純に薬液に基板を浸すディップというプロセスのほか、薬液の中で超音波処理を行うプロセスあるいはスクラブ処理を行うプロセスなどがある。薬液には、酸、アルカリ、有機溶剤、超純水、オゾン水および機能水などを用いることができる。洗浄温度は、常温から80℃の範囲を用いる。湿式洗浄後の基板乾燥方法には、IPAベーパー、温水引揚げ、マランゴニ乾燥、スピン乾燥、エアーナイフなどある。スピン乾燥が最も簡便にかつきれいに乾燥できる。
超音波洗浄は、ウェーハ表面の油脂や汚れ、パーティクル除去に有効である。パーティクルサイズに合わせ、周波数を適宜変更して使用する。一般的には粗洗浄で20kHz〜400kHz、精密洗浄で750kHz以上の周波数を用いる。また、超音波はウェーハに対してダメージを与えるため、パワー調整と揺動などに注意が必要である。
スクラブは、PVA(ポリビニールアルコール)製のスポンジ状ブラシおよびそのブラシによって行う洗浄方法等を意味する。基板表面付着物の除去などに有効である。アンモニア水、アンモニア/過酸化水素混合液、機能水等の薬液と組み合わせると、より効果的になる場合がある。
熱洗浄は、100℃以上好ましくは500℃以上の温度で、窒素、水素、酸素、アンモニアなどの気相雰囲気ガスに1分以上好ましくは10分以上暴露する処理などである。
プラズマ処理は2つのプラズマモードを用いて、基板洗浄に使用する処理などである。リアクティブイオンエッチング(RIE)というプラズマモードは、スパッタエッチング、逆プラズマとも呼ばれ、直流電圧(VDC)で加速されたプラスイオンが基板表面に衝突し、表面を削り取る。プラズマエッチング(PE)というプラズマモードは、有機物洗浄等に有効で、ラジカルが基板表面に付着し、COやHOなどの揮発生成物を生成させ、基板洗浄を行う。プラズマの種類は、減圧プラズマ、大気圧プラズマ、UVオゾン、空気プラズマなどを使用することが出来、真空あるいは常圧で処理する。
RIEは、常温以上好ましくは400℃以上の基板温度、10秒以上好ましくは1分以上の処理時間、Ar,N,O,H,NH,Clなどのプラズマガス種、10W〜700W好ましくは50W以上のRFパワー、0.01〜10Pa好ましくは0.1〜1Pa圧力の条件で処理を行う。
研磨加工には、CMPあるいはテクスチャリングという手法があり、砥粒(ダイヤモンド、コロイダルシリカ、アルミナ)等を用いる。
CMPは、専用キャリアに基板をワックスもしくはフィルムテープで貼り付け、金属定盤もしくは研磨用パッドが貼り付けられた回転台に基板を押付け、研磨する方法である。基板表面はウエハキャリアの回転と加圧、定盤の回転によって平坦化される。このとき、ダイヤモンドもしくはコロイダルシリカなどの砥粒を液に混ぜ合わせたスラリーが定盤表面に供給される。基板表面粗さは使用する砥粒種及び粒径によって決まる。粒径は10μm以下が好ましく、さらには3μm以下が好ましい。
テクスチャリングは、織物もしくは不織布、スウェードテープに粒径1μm以下の単結晶もしくは多結晶のダイヤモンド微粉が混ぜられたスラリーを供給しつつ、そのテープを基板表面に押し当てた状態でウェーハもしくはテープを揺動(オシレーション)させ、基板表面を平滑加工する処理等である。基板表面の突起物は除去され、表面には均一な加工ラインが形成される。
[n型クラッド層5形成工程] n型クラッド層5の成膜法は特に限定されず、スパッタ法、MOCVD法、HVPE法、MBE法等、窒化物半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からMOCVD法である。MOCVD法では、キャリアガスとして水素(H)または窒素(N)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH)、ヒドラジン(N)などが用いられる。
また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH)またはジシラン(Si)を、Ge原料としてゲルマンガス(GeH)や、テトラメチルゲルマニウム((CH)4Ge)やテトラエチルゲルマニウム((C)4Ge)等の有機ゲルマニウム化合物を利用できる。MBE法では、元素状のゲルマニウムもドーピング源として利用できる。p型にはMg原料としては例えばビスシクロペンタジエニルマグネシウム(CpMg)またはビスエチルシクロペンタジエニルマグネシウム(EtCpMg)を用いる。
なお、後工程である障壁層6、井戸層7、MQW構造層20、p型クラッド層8およびp型コンタクト層9に対しても、好ましくはMOCVD法で形成する。
n型クラッド層5を形成させる具体的手順としては、熱洗浄を行ったのち、基板温度を700℃ぐらいまで下げたあと、アンモニアはそのまま流通させながら、SiHガス、およびバブリングによって発生したTMIおよびTEGの蒸気をチャンバ内へ流し、1〜100nmの膜厚を成すSiがドープされたIn0.1Ga0.9Nからなるnクラッド層5を1×1017〜3×1019cm−3の電子濃度を持つように形成する。その後、TMI、TEGおよびSiのバルブを切り替え、これらの原料の供給を停止する。
[障壁層6形成工程] SiがドープされたIn0.1Ga0.9Nからなるnクラッド層5の成長終了後、基板温度やチャンバ内の圧力、キャリアガスの流量や種類はそのままで、TEGのバルブを切り替えてTEGのチャンバ内への供給を行い、1〜100nmの膜厚を成すGaNからなる障壁層6を形成する。
[井戸層7形成工程] GaNからなる障壁層6の成長終了後、基板温度やチャンバ内の圧力、キャリアガスの流量や種類はそのままで、TEGとTMIのバルブを切り替えてTEGとTMIのチャンバ内への供給を行い、1〜50nmの膜厚を成すIn0.2Ga0.8Nからなる井戸層7を形成する。
[MQW構造層20形成工程] In0.2Ga0.8Nからなる井戸層7の成長終了後、再びGaNからなる障壁層6の成長を行う。このような手順を5回繰り返し、5層のGaNからなる障壁層6と5層のIn0.2Ga0.8Nからなる井戸層7を作製する。更に、最後のIn0.2Ga0.8Nからなる井戸層7上にGaNからなる障壁層6を形成し、MQW構造層20を形成する。
[p型クラッド層8形成工程] チャンバ内の圧力を50−800mbar、基板温度を850〜1100℃、キャリアガスを窒素から水素に変更し、チャンバ内の圧力と温度が安定するのを待って、TEGとTMAとCpMgのバルブを切り替え、これらの原料のチャンバ内への供給を開始し、1〜50nmの膜厚を成すMgがドープされたAl0.2Ga0.8Nからなるp型クラッド層8を形成する。
[p型コンタクト層9形成工程] 温度、圧力、キャリアガスをクラッド層8の成長時と同じに保ったまま、TMAとTMGとCpMgのチャンバ内への供給を開始し、成長を行う。CpMgを流通させる量は事前に検討してあり、正孔濃度が8×1017cm−3となるように調整し、0.05〜1μmの膜厚を成すMgがドープされたAl0.02Ga0.98Nからなるp型コンタクト層9を形成する。
MgがドープされたAl0.02Ga0.98Nからなるp型コンタクト層9の成長を終了した後、ヒータを停止して、基板温度を室温まで降温する。成長終了直後、アンモニアの流量を1/50に減量してキャリアを水素から窒素に切り替える。その後950℃にてアンモニアを完全に停止する。基板温度が室温まで降温したのを確認して、成膜した基板1を大気中に取り出す。
なお、n型コンタクト層4の成膜には、スパッタ法、MOCVD法、MBE法などを使用できる。p型コンタクト層9もまた、スパッタ法、MOCVD法、MBE法などを使用できるが、スパッタ法かMBE法を用いることが薦められる。活性化アニールを実施しなくてもp型半導体を得ることができるため、活性化アニールによる発光層の破壊によって発光出力が損なわれる危険性を回避できるためである。
上記の実施形態の製造方法によれば、III族窒化物半導体発光素子の中間層2、下地層3およびn型コンタクト層4までをスパッタ法により形成し、大気開放した後、成膜した基板1を取り出し、所定の洗浄工程を行い、MOCVD装置にその成膜した基板1を導入し、n型クラッド層5、障壁層6と井戸層7よりなるMQW構造層20、p型クラッド層8およびp型コンタクト層9をMOCVD法で形成するので、大気開放の際にn型コンタクト層4上に形成された酸化膜や、付着有機物およびコンタミの除去を行うことができ、洗浄の後の結晶成長を効果的に行うことが可能になり、III族窒化物半導体の結晶性を向上させ、更には上記発光素子の特性を向上させることができる。
なお、本発明では、中間層2(一の積層膜)をスパッタ法で形成し、下地膜3(他の積層膜)からp型コンタクト層9までをMOCVD法で形成しても良い。この場合、入替工程および洗浄工程を、中間層2形成工程と下地層3形成工程との間で行うことが好ましい。また、洗浄工程では中間層2の表面に対して洗浄することが好ましい。
また、本発明では、中間層2からn型コンタクト層4(一の積層膜)をスパッタ法で形成し、n型クラッド層5(他の積層膜)からp型クラッド層8までをMOCVD法で形成し、p型コンタクト層9をスパッタ法で形成しても良い。この場合、入替工程および洗浄工程は、n型コンタクト層4形成工程とn型クラッド層5形成工程との間で行うことが好ましい。また、洗浄工程では、n型コンタクト層4の表面に対して洗浄を行うことが好ましい。さらに、入替工程および洗浄工程を、p型クラッド層8形成工程とp型コンタクト層9形成工程との間で行っても良い。この場合の洗浄工程は、p型クラッド層8の表面に対して洗浄を行えばよい。このように、本発明では、入替工程および洗浄工程を複数回にわたって行っても良い。
使用する成膜装置は一台であってもかまわない。例えば、上記の実施形態の製造方法において、すべての成膜をMOCVD装置で行う場合であって、n型コンタクト層4までをMOCVD法により形成し、大気開放した後、成膜した基板1を取り出し、所定の洗浄工程を行い、再度同一のMOCVD装置に成膜した基板1を導入して、残りの成膜工程を行うこともできる。
同じ成膜手法の異なる成膜装置を使用してもかまわない。例えば、上記の実施形態の製造方法において、すべての成膜をMOCVD装置で行う場合であって、n型コンタクト層4までをMOCVD法により形成し、大気開放した後、成膜した基板1を取り出し、所定の洗浄工程を行い、第一段階で使用したMOCVD装置とは異なるMOCVD装置に成膜した基板1を導入して、残りの成膜工程を行うこともできる。
ただし、電極の形成を目的としたスパッタ法や蒸着法などと組み合わせ、洗浄を行って導電性の酸化膜や金属膜を形成することは、既に広く知られた技術であるので、ここでは含まない。
また、本発明では、積層工程において、成膜方法をスパッタ法からMOCVD法に切り替える際に、スパッタ成膜装置(成膜装置)から基板を取り出して、MOCVD成膜装置(他の成膜装置)に導入し、MOCVD成膜装置(他の成膜装置)において洗浄工程を行っても良い。この場合の具体的な洗浄工程としては、熱洗浄、プラズマ処理、逆スパッタを例示できる。こうすることで、成膜装置のチャンバ内で発生した微細なダストや反応性付着物を除去することができる。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
片面のみをエピタキシャル成長に使用できる程度に鏡面研磨したc面サファイア基板を、湿式の前処理を行わずにRFスパッタ装置の中へ導入した。このスパッタ装置は、高周波式の電源を持ち、ターゲット内でマグネットを回転させることにより、磁場のかかる位置を移動させることができる機構を有していた。
[基板洗浄] スパッタ装置内で基板を750℃まで加熱し、窒素ガスを15sccmの流量で導入した後、チャンバ内の圧力を0.08Paに保持して、基板側に50Wの高周波バイアスを印加し、窒素プラズマに晒すことで、基板表面を洗浄した。ターゲット内のマグネットは、回転させておいた。
[中間層形成] 次に、アルゴンおよび窒素ガスを導入した後、基板温度を500℃まで低下させた。2000Wの高周波パワーを金属Alターゲット側に印加し、炉内の圧力を0.5Paに保ち、Arガスを15sccm、窒素ガスを5sccm流通させた条件(ガス全体に対する窒素の比は25%)で、サファイア基板上にAlNを成膜した。成長速度は0.12nm/sであった。ターゲット内のマグネットは、回転させておいた。AlNを50nm成膜後、プラズマを立てるのを止めた。
[湿式洗浄−超音波洗浄] 以上の工程により成膜した基板をスパッタ装置から取り出し、純水中で超音波洗浄した。温度は室温とし、10分間に渡って洗浄した後、窒素ブローによって乾燥し、表面に付着した汚染物を除去した。
純水洗浄を行った基板を、AlNからなる中間層を形成したスパッタ装置とは別のスパッタ装置のチャンバ内へ導入した。GaNの成膜に使用するスパッタ装置は、高周波式の電源を持ち、四角形のGaターゲット内でマグネットをスイープさせることにより、磁場のかかる位置を動かすことができる機構を持っている。Gaターゲット内には冷媒を流通させるための配管を設置してある。配管内を20℃に冷却した冷媒を流通させて、熱によるGaの融解を防いだ。
[下地層形成] アルゴンおよび窒素ガスをチャンバ内に導入した後、基板温度を1000℃まで上昇させた。2000Wの高周波パワーを金属Gaターゲット側に印加し、チャンバ内の圧力を0.5Paに保ち、Arガスを5sccm、窒素ガスを15sccm流通させた条件(ガス全体に対する窒素の比は75%)で、サファイア基板上にGaNを成膜した。成長速度は、おおよそ1nm/sであった。GaNを6μm成膜後、プラズマを立てるのを止めた。
[n型コンタクト層形成] 続いて、上記GaNからなる下地層と同じ成膜条件に加え、スパッタチャンバ内に設置したSiターゲットへイオン銃から放出したイオンを照射してSiを取り出すことにより、1×1019cm−3の電子濃度を持つSiがドープされたGaNからなるn型コンタクト層を2μm成膜した。以上の工程により成膜した基板を装置のチャンバから外に取り出し観察すると、無色透明のミラー状を呈していた。
[湿式洗浄−超音波洗浄] 以上の工程により成膜した基板について、純水中で超音波洗浄した。温度は室温とし、10分間に渡って洗浄した後、窒素ブローによって乾燥し、表面に付着した汚染物を除去した。
[熱洗浄] 純水洗浄を行った同基板を、MOCVD装置のチャンバへ導入した。チャンバ内を窒素で置換した状態で基板温度を1000℃まで上昇させ、SiがドープされたGaNからなるn型コンタクト層の最表面に付着した汚れを昇華除去した。基板温度が830℃以上となってからはアンモニアをチャンバ内に流通させた。
[n型クラッド層形成] 続いて、基板温度を740℃まで低下させたあと、アンモニアはそのまま流通させながら、SiHガス、およびバブリングによって発生したトリメチルインジウム(以下、TMI)およびトリエチルガリウム(以下、TEG)の蒸気をチャンバ内へ流し、1×1018cm−3の電子濃度を持ち、18nmの膜厚を成すSiがドープされたIn0.1Ga0.9Nからなるn型クラッド層を形成した。その後、TMI、TEGおよびSiのバルブを切り替え、これらの原料の供給を停止した。
[障壁層形成] SiがドープされたIn0.1Ga0.9Nからなるn型クラッド層の成長終了後、基板温度やチャンバ内の圧力、キャリアガスの流量や種類はそのままで、TEGのバルブを切り替えてTEGのチャンバ内への供給を行い、15nmの膜厚を成すGaNからなる障壁層を形成した。
[井戸層形成] GaNからなる障壁層の成長終了後、基板温度や炉内の圧力、キャリアガスの流量や種類はそのままで、TEGとTMIのバルブを切り替えてTEGとTMIの炉内への供給を行い、2nmの膜厚を成すIn0.2Ga0.8Nからなる井戸層を形成した。
[MQW構造層形成] In0.2Ga0.8Nからなる井戸層の成長終了後、再びGaNからなる障壁層の成長を行った。このような手順を5回繰り返し、5層のGaNからなる障壁層と5層のIn0.2Ga0.8Nからなる井戸層を作製した。更に、最後のIn0.2Ga0.8Nからなる井戸層上にGaNからなる障壁層を形成し、MQW構造層を作製した。
[p型クラッド層形成] チャンバ内の圧力を200mbar、基板温度を1020℃、キャリアガスを窒素から水素に変更し、チャンバ内の圧力と温度が安定するのを待って、TEGとTMAとCpMgのバルブを切り替え、これらの原料のチャンバ内への供給を開始し、10nmの膜厚を成すMgがドープされたAl0.2Ga0.8Nからなるp型クラッド層を形成した。
[p型コンタクト層形成] 温度、圧力、キャリアガスをクラッド層の成長時と同じに保ったまま、TMAとTMGとCpMgのチャンバ内への供給を開始し、成長を行った。CpMgを流通させる量は事前に検討してあり、正孔濃度が8×1017cm−3となるように調整し、0.15μmの膜厚を成すMgがドープされたAl0.02Ga0.98Nからなるp型コンタクト層を形成した。
MgがドープされたAl0.02Ga0.98Nからなるp型コンタクト層の成長を終了した後、ヒータを停止して、基板の温度を室温まで20分をかけて降温した。成長終了直後、アンモニアの流量を1/50に減量してキャリアを水素から窒素に切り替えた。その後950℃にてアンモニアを完全に停止した。基板温度が室温まで降温したのを確認して、成膜した基板を大気中に取り出した。MgがドープされたAl0.02Ga0.98Nからなるp型コンタクト層はp型キャリアを活性化するためのアニール処理を行わなくてもp型を示した。
[素子作製] 図3に示すように、公知のフォトリソグラフィー技術によってMgがドープされたAl0.02Ga0.98Nからなるp型コンタクト層の表面上に、ITOからなる透明p側電極を作製した。更に、その上に一部重なるように、Ti、AlおよびAuを順次積層し、p電極ボンディングパッドを形成し、p側電極とした。また、この成膜した基板の一部にドライエッチングを行い、SiがドープされたGaNからなるn型コンタクト層のn側電極を形成する部分を露出させ、露出した部分に、表面側から順にNi、Al、TiおよびAuを順次積層し、n側電極を作製した。
このようにしてp側およびn側の電極を形成した基板について、サファイア基板の裏面を研削および研磨してミラー状の面とした。その後、当該基板を350μm角の正方形に切断し、各電極が上になるように、リードフレーム上に載置し、金線でリードフレームへ結線し、半導体発光素子とした。
作製した半導体発光素子のp側およびn側の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.0Vであった。また、p側の透光性電極を通して発光を観察したところ、発光波長は470nmであり、発光出力は15mWを示した。成膜した基板のほぼ全面から半導体発光素子を作製し、特性比較を行ったが、特性のばらつきは見られなかった。
サファイアc面基板上に、基板温度500℃の条件下で、回転カソード式のRFスパッタ法を用いて、中間層としてAlNを形成した。次に、基板温度は900℃の条件下で、同装置を用いて、その中間層上に下地層としてGaNからなる層を形成した。更に、その上に実施例1と同じく、MOCVD法にてMQW構造までを成膜した。その際の成膜条件は実施例1と同一とした。
中間層および下地層の結晶状態を検査するために、n型コンタクト層すなわちSiがドープされたGaNからなる層を成膜した段階の試料について、X線ロッキングカーブ(以下、XRC)測定を行った。XRC測定には、X線測定器(パナリティカル社製;四結晶X線測定装置、型番:X‘pert)を用いた。この測定器は、Cuβ線X線発生源を光源として用い、対称面である(0002)面と非対称面である(10−10)面で行った。一般的に、III族窒化物半導体の場合、(0002)面のXRCスペクトル半値幅は結晶の平坦性(モザイシティ)の指標となり、(10−10)面のXRCスペクトル半値幅は転位密度(ツイスト)の指標となる。この測定の結果、本発明の方法で作製したアンドープのGaNからなる層は、(0002)面の測定では半値幅180arcsec、(10−10)面では半値幅300arcsecを示した。得られた結果は結晶の平坦性および転移密度の値が十分満足できるレベルにあるということを示していた。
[湿式洗浄] MQW層までを積層した基板をMOCVD装置から外に取り出し、塩酸洗浄を行った。塩酸洗浄は、常温で、塩酸に10分間浸した後、パーティクルフィルタを備えた窒素ブローによって乾燥させるプロセスである。これにより、MOCVD工程中に付着した微細なパーティクルを除去することができた。
[p型クラッド層およびp型コンタクト層形成] MQW層までを積層し、上記洗浄工程を行った基板をスパッタ機に導入した。ここで使用するスパッタ装置は、高周波式の電源を持ち、回転式のGaターゲットとMgターゲットとAlターゲットをチャンバ内に備えている。Gaターゲット内には冷媒を流通させるための配管を設置し、配管内を20℃に冷却した冷媒を流通させて、熱によるGaの融解を防いだ。AlターゲットとMgターゲットはGaターゲットと比較して、表面積が、それぞれ1/10、1/100程度に設計されている。
アルゴンおよび窒素ガスを導入した後、基板温度を1000℃まで上昇させた。2000Wの高周波パワーを金属Gaターゲット側に、200WをMgターゲットに、Alターゲットにはp型クラッド層成膜時には1400W、p型コンタクト層成膜時には50Wを印加し、炉内の圧力を0.5Paに保ち、Arガスを5sccm、窒素ガスを15sccm流通させた条件(ガス全体に対する窒素の比は75%)で、MgがドープされたAlGaNを成膜した。成長速度は、およそ1nm/sであった。10nmのMgがドープされたAlGaNからなるp型クラッド層と、200nmのMgがドープされたAlGaNからなるp型コンタクト層を成膜後、プラズマを立てるのを止めて、ロードロック室を通じて成膜した基板をスタッパ装置のチャンバから外へ取り出した。
上記のようにして成膜した基板を、実施例1と同様にして半導体発光素子とした。電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.1Vであった。また、p側の透光性電極を通して発光を観察したところ、発光波長は460nmであり、発光出力は13mWを示した。成膜した基板のほぼ全面から半導体発光素子を作製し、特性比較を行ったが、特性のばらつきは見られなかった。
また、成膜した基板の断面TEM写真撮影を行い、図4のような結果を得た。RFスパッタ法で成膜したAlNからなる中間層は、グレインの幅が50nm程度の柱状結晶となっていることが確認できた。また、AlNからなる中間層は基板全面を覆って形成されていた。図5は、図4の写真を模式的に表したものである。
本発明のIII族窒化物半導体発光素子は、良好な結晶性を持つIII族窒化物半導体結晶からなる表面層を有している。従って、この発光素子の上に、さらに機能を持たせたIII族窒化物半導体結晶層を形成することにより、優れた特性を有する発光ダイオード、レーザダイオード、或いは電子デバイス等の半導体素子を作製することが出来る。
本発明の実施例2に係わるIII族窒化物半導体発光素子の一例を示す断面模式図である。 本発明の実施例2に係わるIII族窒化物半導体発光素子の一部を拡大して示す断面模式図である。 本発明の実施例2に係わるIII族窒化物半導体発光素子の平面模式図である。 本発明の実施例2で作成したLED構造における第一の層の断面TEM写真である。 図4を模式的に表した図である。
符号の説明
1…基板、2…中間層、3…下地層、4…n型コンタクト層(一の積層膜)、5…n型クラッド層(他の積層膜)、6…井戸層、7…障壁層、8…p型クラッド層、9…p型コンタクト層、10…n側電極、11…n型コンタクト層のn側電極を形成する部分、12…p電極ボンディングパッド、13…透光性p電極、20…多重量子井戸構造(MQW構造)

Claims (9)

  1. 基板上に、III族窒化物半導体からなる複数の積層膜を形成する積層工程を含むIII族窒化物半導体発光素子の製造方法であって、
    前記積層工程には、一の積層膜の上に他の積層膜を形成する際に、前記一の積層膜を形成後の基板を成膜装置の外に取り出してから、前記他の積層膜を形成するために、前記成膜装置または他の成膜装置に導入する入替工程が含まれ、
    前記入替工程には、前記成膜装置から取り出した基板の前記一の積層膜上を洗浄する洗浄工程が備えられていることを特徴とするIII族窒化物半導体発光素子の製造方法。
  2. 基板上に、III族窒化物半導体からなる複数の積層膜を形成する積層工程を含むIII族窒化物半導体発光素子の製造方法であって、
    前記積層工程には、一の積層膜の上に他の積層膜を形成する際に、前記一の積層膜の表面を洗浄する洗浄工程が備えられていることを特徴とするIII族窒化物半導体発光素子の製造方法。
  3. 請求項1および2に記載された積層膜および前記他の積層膜のいずれか一方がスパッタ法により形成されたものであり、他方がMOCVD法により形成されたものであること、を特徴とするIII族窒化物半導体発光素子の製造方法。
  4. 請求項1および2に記載された積層膜および前記他の積層膜の両方が、スパッタ法またはMOCVD法により形成されたものであることを特徴とするIII族窒化物半導体発光素子の製造方法。
  5. 請求項1〜4に記載された洗浄方法が、湿式洗浄であることを特徴とするIII族窒化物半導体発光素子の製造方法。
  6. 請求項1〜4に記載された洗浄方法が、熱洗浄であることを特徴とするIII族窒化物半導体発光素子の製造方法。
  7. 請求項1〜4に記載された洗浄方法が、プラズマ処理であることを特徴とするIII族窒化物半導体発光素子の製造方法。
  8. 請求項1〜4に記載された洗浄方法が、研磨加工であることを特徴とするIII族窒化物半導体発光素子の製造方法。
  9. 請求項1〜4に記載された洗浄方法が、逆スパッタであることを特徴とするIII族窒化物半導体発光素子の製造方法。
JP2006352436A 2006-12-27 2006-12-27 Iii族窒化物半導体発光素子の製造方法 Pending JP2008166393A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006352436A JP2008166393A (ja) 2006-12-27 2006-12-27 Iii族窒化物半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006352436A JP2008166393A (ja) 2006-12-27 2006-12-27 Iii族窒化物半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2008166393A true JP2008166393A (ja) 2008-07-17

Family

ID=39695501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006352436A Pending JP2008166393A (ja) 2006-12-27 2006-12-27 Iii族窒化物半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP2008166393A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125290A1 (ja) * 2010-04-02 2011-10-13 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP2012099667A (ja) * 2010-11-02 2012-05-24 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2012174796A (ja) * 2011-02-18 2012-09-10 Ulvac Japan Ltd 窒化ガリウム膜の形成方法、及び窒化ガリウム膜の形成装置
US8299490B2 (en) 2009-04-03 2012-10-30 Panasonic Corporation Nitride-based semiconductor device having electrode on m-plane
WO2016158906A1 (ja) * 2015-03-31 2016-10-06 国立研究開発法人物質・材料研究機構 太陽電池及び太陽電池の製造方法
JP2017500441A (ja) * 2013-11-19 2017-01-05 アイクサテック ゲーエムベーハー 少なくとも1つの機能層を有する複合体を生産するための方法、または電子もしくは光電子部品をさらに生産するための方法
JP2019533763A (ja) * 2017-04-26 2019-11-21 クローズド ジョイント ストック カンパニー リサーチ−エンジニアリング センター “インコムシステム”Closed Joint Stock Company Research−Engineering Center Incomsystem 基材を疎水化する方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112030A (ja) * 1997-08-04 1999-04-23 Sumitomo Chem Co Ltd 3−5族化合物半導体の製造方法
JP2003048799A (ja) * 2001-08-01 2003-02-21 Ngk Insulators Ltd Iii族窒化物膜の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112030A (ja) * 1997-08-04 1999-04-23 Sumitomo Chem Co Ltd 3−5族化合物半導体の製造方法
JP2003048799A (ja) * 2001-08-01 2003-02-21 Ngk Insulators Ltd Iii族窒化物膜の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299490B2 (en) 2009-04-03 2012-10-30 Panasonic Corporation Nitride-based semiconductor device having electrode on m-plane
US8318594B2 (en) 2009-04-03 2012-11-27 Panasonic Corporation Method for fabricating nitride-based semiconductor device having electrode on m-plane
WO2011125290A1 (ja) * 2010-04-02 2011-10-13 パナソニック株式会社 窒化物系半導体素子およびその製造方法
CN102598320A (zh) * 2010-04-02 2012-07-18 松下电器产业株式会社 氮化物类半导体元件及其制造方法
US8933543B2 (en) 2010-04-02 2015-01-13 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor element having m-plane angled semiconductor region and electrode including Mg and Ag
JP2012099667A (ja) * 2010-11-02 2012-05-24 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2012174796A (ja) * 2011-02-18 2012-09-10 Ulvac Japan Ltd 窒化ガリウム膜の形成方法、及び窒化ガリウム膜の形成装置
JP2017500441A (ja) * 2013-11-19 2017-01-05 アイクサテック ゲーエムベーハー 少なくとも1つの機能層を有する複合体を生産するための方法、または電子もしくは光電子部品をさらに生産するための方法
US9951442B2 (en) 2013-11-19 2018-04-24 Aixatech Gmbh Method for producing a composite body having at least one functional layer, or for further production of electronic or opto-electronic components
WO2016158906A1 (ja) * 2015-03-31 2016-10-06 国立研究開発法人物質・材料研究機構 太陽電池及び太陽電池の製造方法
JP2016192499A (ja) * 2015-03-31 2016-11-10 学校法人明治大学 太陽電池及び太陽電池の製造方法
JP2019533763A (ja) * 2017-04-26 2019-11-21 クローズド ジョイント ストック カンパニー リサーチ−エンジニアリング センター “インコムシステム”Closed Joint Stock Company Research−Engineering Center Incomsystem 基材を疎水化する方法

Similar Documents

Publication Publication Date Title
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
US8772060B2 (en) Method for manufacturing group III nitride semiconductor light emitting element, group III nitride semiconductor light emitting element and lamp
JP4191227B2 (ja) Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ
KR101042417B1 (ko) Ⅲ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
JP5049659B2 (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
US20100219445A1 (en) Group iii nitride semiconductor light-emitting device, method for manufacturing the same, and lamp
WO2009148075A1 (ja) Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子、およびランプ
JP2009277882A (ja) Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
JP2009123718A (ja) Iii族窒化物化合物半導体素子及びその製造方法、iii族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP2008177525A (ja) Iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
EP2071053B1 (en) Filming method for iii-group nitride semiconductor laminated structure
JP2008166393A (ja) Iii族窒化物半導体発光素子の製造方法
JP2008091470A (ja) Iii族窒化物化合物半導体積層構造体の成膜方法
JP2011082570A (ja) Iii族窒化物半導体発光素子の製造方法
JP2005159341A (ja) III族窒化物p型半導体の製造方法およびIII族窒化物半導体発光素子
JP4974635B2 (ja) Iii族窒化物化合物半導体積層構造体の成膜方法
JP2008115463A (ja) Iii族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
JP2009161434A (ja) Iii族窒化物半導体結晶の製造方法及びiii族窒化物半導体結晶
JP2008098245A (ja) Iii族窒化物化合物半導体積層構造体の成膜方法
JP2008135463A (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
JP2008106316A (ja) Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ
JP2008294449A (ja) Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ
JP2009155672A (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体製造装置、iii族窒化物半導体及びiii族窒化物半導体発光素子、並びにランプ
JP5179055B2 (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018