JP2008115463A - Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ - Google Patents

Abstract

【課題】均一性の良好なバッファ層としての結晶層を得ることができ、その上にＩＩＩ族窒化物半導体結晶構造を作製する際、良好な結晶性の膜を得る積層構造及びその製造方法を提供する。
【解決手段】基板上に、スパッタ法によって成膜されたＩＩＩ族窒化物よりなる第１の層８を備え、少なくとも第１の層に接してＩＩＩ族窒化物材料からなる第２の層７を備えたＩＩＩ族窒化物半導体の積層構造Ａにおいて、前記第１の層が成膜装置のチャンバの内部において成膜された層であり、前記第１の層が成膜装置のチャンバ内において到達真空度、１．０×１０^−３Ｐａ以下の条件で単結晶組織として製造された層であることを特徴とする。
【選択図】図１

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、電子デバイス等の作製に用いられる結晶性の良好なＩＩＩ族窒化物半導体（以下、必要に応じてＩＩＩ族窒化物半導体をＩｎＧａＡｌＮで表す。）結晶とその製造方法に関し、特に結晶性の良好なＩＩＩ族窒化物半導体結晶をサファイア基板上にエピタキシャル成長させるために好適な技術に関する。

ＩＩＩ族窒化物半導体は、可視光から紫外光領域に相当するエネルギーの直接遷移型のバンドギャップを持ち、高効率な発光が可能であるため、ＬＥＤやＬＤとしての製品化が成されている。また、電子デバイスとしても従来のＩＩＩ−Ｖ族化合物半導体では得られない特性が得られるポテンシャルを持っている。

ＩＩＩ−Ｖ族化合物半導体の単結晶ウェーハはいまだ市販されておらず、異なる材料の単結晶ウェーハ上に結晶を成長させる方法が一般的である。このような異種基板と、その上にエピタキシャル成長させるＩＩＩ族窒化物半導体結晶の間には大きな格子不整合が存在する。例えば、サファイア（Ａｌ_２Ｏ_３）と窒化ガリウム（ＧａＮ）の間には１６％、ＳｉＣと窒化ガリウムの間には６％の格子不整合が存在する。一般にこのような大きな格子不整合の存在する場合には、基板上に結晶を直接エピタキシャル成長させることが困難であり、成長させても結晶性の良好な結晶は得られない。そこで、有機金属化学気相成長（ＭＯＣＶＤ）法によりサファイア単結晶基板やＳｉＣ単結晶基板の上にＩＩＩ族窒化物半導体結晶をエピタキシャル成長する場合、以下の特許文献１、特許文献２あるいは特許文献３に示されているように、窒化アルミニウム（ＡｌＮ）やＡｌＧａＮで構成される低温バッファ層と呼ばれる層を基板の上にまず堆積し、その上に高温でＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる方法が一般に行われてきた。

一方、前記のバッファ層をＭＯＣＶＤ以外の方法で成膜する技術に関しても、いくつか報告がある。たとえば、以下の特許文献４には高周波スパッタで成膜したバッファ層上に、ＭＯＣＶＤで同じ組成の結晶を成長させる技術が記載されている。しかし、以下の特許文献５、特許文献６のなかで、この文献に記載されている技術だけでは安定して良好な結晶を得ることができない旨が記載されている。安定して良好な結晶を得るために、以下の特許文献５ではバッファ層成長後にアンモニアと水素からなる混合ガス中でアニールすることが、以下の特許文献６ではバッファ層を４００℃以上の温度でＤＣスパッタにより成膜することが重要であるとされている。
特許第３０２６０８７号公報 特許第３０２６０８７号公報 特開平４−２９７０２３号公報 特公平５−８６６４６号公報 登録特許第３４４０８７３号公報 登録特許第３７００４９２号公報

しかしながら前記先行技術では、どのような成膜条件のチャンバを用いて第１の層であるバッファ層を成膜することが望ましいかの記載は見られない。実際、本発明者らがＩＩＩ族窒化物半導体結晶の製造方法について鋭意研究を行った結果によると、前記登録特許に係る特許文献に記載されている条件だけでは、安定して良好な結晶であるＩＩＩ族窒化物半導体結晶を得ることができず、良好な結晶構造のＩＩＩ族窒化物半導体結晶を得るためには、成膜時のチャンバの到達真空度が重要な因子であることが判明した。

本発明は、前記の事情に鑑みてなされたもので、以下の目的を達成しようとするものである。
本発明の目的は、均一性の良好な結晶層を短時間で得ることができる技術であるスパッタ法により成膜したバッファ層を用い、その上にＩＩＩ族窒化物半導体結晶構造を作製する際に、安定して良好な結晶性の膜を得ることにある。

本発明は以下の手段を提供する。すなわち、
（１）本発明のＩＩＩ族窒化物半導体の積層構造は、基板上に、スパッタ法によって成膜されたＩＩＩ族窒化物よりなる第１の層を備え、少なくとも第１の層に接してＩＩＩ族窒化物材料からなる第２の層を備えたＩＩＩ族窒化物半導体の積層構造において、前記第１の層が成膜装置のチャンバの内部において成膜された層であり、前記第１の層が成膜装置のチャンバ内において到達真空度、１．０×１０^−３Ｐａ以下の条件で製造された単結晶組織からなる層であることを特徴とする。
（２）本発明のＩＩＩ族窒化物半導体の積層構造は、前記（１）に記載の第１の層が成膜装置のチャンバ内において到達真空度、３．５×１０^−５Ｐａ以下の条件で製造された層であることを特徴とする。
（３）本発明のＩＩＩ族窒化物半導体の積層構造は、前記（１）に記載の第１の層が成膜装置のチャンバ内において到達真空度、６．０×１０^−６Ｐａ以下の条件で製造された層であることを特徴とする。

（４）本発明のＩＩＩ族窒化物半導体の積層構造は、前記（１）〜（３）のいずれかに記載の前記第１の層のＸロッキングカーブの半値幅が、０．０２度から１．０度であることを特徴とする。
（５）本発明のＩＩＩ族窒化物半導体の積層構造は、前記（１）〜（４）のいずれかに記載の第１の層がＡｌＮであり、前記第２の層がＧａＮであることを特徴とする。
（６）本発明のＩＩＩ族窒化物半導体発光素子は、前記（１）〜（５）のいずれかに記載のＩＩＩ族窒化物半導体の積層構造と、多重量子井戸構造と正電極と負電極が具備されてなることを特徴とする。
（７）本発明のランプは、前記（６）に記載のＩＩＩ族窒化物半導体発光素子を備えたことを特徴とする。

（８）本発明のＩＩＩ族窒化物半導体の積層構造の製造方法は、基板上に、スパッタ法によって成膜されたＩＩＩ族窒化物よりなる第１の層を備え、少なくとも第１の層に接してＩＩＩ族窒化物材料からなる第２の層を備えたＩＩＩ族窒化物半導体の積層構造を製造する方法において、前記第１の層を成膜装置のチャンバ内において到達真空度、１．０×１０^−３Ｐａ以下の条件で単結晶組織として製造することを特徴とする。
（９）本発明のＩＩＩ族窒化物半導体の積層構造の製造方法は、前記（８）に記載の第１の層を成膜装置のチャンバ内において到達真空度、３．５×１０^−５Ｐａ以下の条件で製造する。
（１０）本発明のＩＩＩ族窒化物半導体の積層構造の製造方法は、前記（８）に記載の第１の層を成膜装置のチャンバ内において到達真空度、６．０×１０^−６Ｐａ以下の条件で製造することを特徴とする。

（１１）本発明のＩＩＩ族窒化物半導体の積層構造の製造方法は、前記（８）〜（１０）のいずれかに記載の第１の層の製造方法として、Ｖ族原料をリアクタ内に流通させながら行うリアクティブスパッタと、Ｖ族原料としてアンモニアを利用したスパッタと、Ｖ族原料として窒素を利用したスパッタと、ＲＦスパッタと、カソードのマグネットの位置を移動させつつ行うＲＦスパッタのいずれかを選択することを特徴とする。
（１２）本発明のＩＩＩ族窒化物半導体の積層構造の製造方法は、前記（８）〜（１１）のいずれかに記載の第１の層を形成する際の基板温度を４００℃〜８００℃の範囲とすることを特徴とする。
（１３）本発明のＩＩＩ族窒化物半導体の積層構造の製造方法は、前記（８）〜（１２）のいずれかに記載の第１の層で前記基板の少なくとも９０％を覆うことを特徴とする。
（１４）本発明のＩＩＩ族窒化物半導体の積層構造の製造方法は、前記（８）〜（１３）のいずれかに記載の第１の層の膜厚を１０ｎｍから５００ｎｍの範囲とすることを特徴とする。
（１５）本発明のＩＩＩ族窒化物半導体の積層構造の製造方法は、前記（８）〜（１４）のいずれかに記載の第１の層のＸロッキングカーブの半値幅を、０．０２度から１．０度とすることを特徴とする。

（１６）本発明のＩＩＩ族窒化物半導体の積層構造の製造方法は、前記（８）〜（１５）のいずれかに記載の第１の層がＡｌＮであり、前記第２の層がＧａＮであることを特徴とする。
（１７）本発明のＩＩＩ族窒化物半導体の積層構造の製造方法は、前記（８）〜（１６）のいずれかに記載の第２の層をＭＯＣＶＤ法で製造することを特徴とする。
（１８）本発明のＩＩＩ族窒化物半導体の積層構造の製造方法は、前記（８）〜（１７）のいずれかに記載の第２の層を製造する際、基板温度を９００℃以上とすることを特徴とする。
（１９）本発明のＩＩＩ族窒化物半導体の積層構造の製造方法は、前記（８）〜（１８）のいずれかに記載の第１の層を成膜法により製造する際、成膜雰囲気中のＨ_２Ｏ分圧を２．５×１０^−４Ｐａ以下とすることを特徴とする。
（２０）本発明のＩＩＩ族窒化物半導体の積層構造の製造方法は、前記（８）〜（１９）のいずれかに記載の第１の層を成膜法により製造する際、成膜雰囲気のＯ_２分圧を２．０×１０^−５Ｐａ 以下とすることを特徴とする。

本発明によれば、ＩＩＩ族窒化物の第１の層と第２の層を備えた積層構造において、第１の層が到達真空度、１．０×１０^−３Ｐａ以下のチャンバで単結晶組織として形成されたものであるので、半導体特性に有害となる水分と酸素分を一般的な減圧状態のチャンバで製造する場合よりも削減できる結果としてＩＩＩ族窒化物の第１の層あるいは第２の層の結晶性が向上する。また、これに伴い、ＩＩＩ族窒化物の第１の層あるいは第２の層を備えた積層構造が本来具備する優れた半導体特性を得ることが可能となる。
前述の到達真空度により第１の層あるいは第２の層に含まれる酸素分と水分を極めて微量の範囲、例えば、Ｈ_２Ｏ分圧を２．５×１０^−４Ｐａ以下の範囲とするか、Ｏ_２分圧を２．０×１０^−５Ｐａ以下の範囲とすることにより、第１の層は結晶性の良好な単結晶層として成長し、その上に生成される第２の層の膜質も良好とされるので、ＩＩＩ族窒化物の第１の層と第２の層を備えた積層構造が本来具備する優れた半導体特性を得ることができる。
更に、成膜時のチャンバの到達真空度を更に向上させると酸素分と水分を更に削減できるので、特性の良好なＩＩＩ族窒化物半導体の積層構造が得られる。
以上のＩＩＩ族窒化物半導体の積層構造に多重量子井戸構造と正電極と負電極が具備されてなる半導体発光素子であるならば、ＩＩＩ族窒化物の第１の層と第２の層を備えた積層構造と多重量子井戸構造が具備する発光特性において優れたものが得られる。

以下に本願発明について最良の実施形態を基に説明するが、本願発明が以下の実施の形態により制限されるものではない。
図１は、本発明に係るＩＩＩ族窒化物半導体の積層構造の第１の実施形態の断面構造を示すものである。
この形態の積層構造Ａは、サファイアなどからなる基板９の上に、単結晶組織からなる層であるＩＩＩ族窒化物としてのＡｌＮなどからなる第１の層（バッファ層）８と、その上に積層されたＩＩＩ族窒化物としてのＧａＮなどからなる第２の層（ｎ型半導体層）７と、その上に積層されているＧｅなどの原子ドープ型のＩＩＩ族窒化物としてのＧａＮなどからなるドープ型ＩＩＩ族窒化物層（ｎ型半導体層）６と、クラッド層５と、該クラッド層５上に障壁層３と井戸層４とを交互に積層形成した多重量子井戸層２０と、その上に積層された拡散防止層２と、ＩＩＩ族窒化物としてのＰ型半導体層１とを主体とした構造とされている。

図１に示す積層構造Ａは、例えば図２と図３に示す構造のＩＩＩ族窒化物半導体発光素子に応用される。この形態のＩＩＩ族窒化物半導体発光素子Ｂは、基本的に図１に示す積層構造Ａを具備し、Ｐ型半導体層１の上に透光性の正極１３が形成され、その上に正極ボンディングパッド１２が設けられ、ｎ型半導体層６の一部を露出させた部分に負極ボンディングパッド１０が形成された素子構造とされている。
これらの積層構造ＡとＩＩＩ族窒化物半導体発光素子Ｂを例にとって、以下に本発明を更に詳しく説明する。

本発明の開示する技術とは、基板９へのＩＩＩ族窒化物半導体結晶のエピタキシャル成長において、スパッタ法によって成膜した第１の層８をバッファ層として結晶成長をさせるに際し、少なくとも第１の層８を、到達真空度１．０×１０^−３Ｐａ以下としたチャンバを用いて成膜することである。このチャンバ内の到達真空度において、更に望ましくは到達真空度３．５×１０^−５Ｐａ以下であり、最も望ましいのは到達真空度６．０×１０^−６Ｐａ以下である。本発明において到達真空度は低ければ低いほど良いが、現在の成膜装置関連の技術を用いて得ることが可能な１×１０^−９Ｐａ以下のような極めて高真空度の到達真空度を達成することは非常に時間と手間を要するし、そのレベルまで真空度を高めても成膜されるバッファ層の結晶性に大きな違いは生じ難いと思われるため、１×１０^−９Ｐａ以下までの高真空度とする必要はないと考えられる。このため、到達真空度を１．０×１０^−３Ｐａ以下とするか、好ましくは到達真空度３．５×１０^−５Ｐａ以下とするか、より好ましくは到達真空度６．０×１０^−６Ｐａ以下とする。到達真空度の悪いチャンバを用いて成膜すると、成膜した第１の層の結晶性の向上が図れない。この種のＩＩＩ族窒化物半導体結晶のエピタキシャル成長において、結晶性はＸ線ロッキングカーブの半値幅などで議論することが一般的であるが、到達真空度の悪いチャンバを用いて成膜した場合には、Ｘ線ロッキングカーブの測定を行ってもピークが現れないことがある。
到達真空度の悪いチャンバにおいて、成膜した第１の層８の結晶性を低下させる要因となるのは、残留ガスの大部分を占める水分および酸素である。これらは、成膜のためにチャンバ内に発生させたプラズマにより活性化される。一般に、ＩＩＩ族窒化物半導体結晶を構成するＩＩＩ族金属は安定な酸化物を形成する。そのため、窒化物結晶中に酸素原子が不純物として微量でも取り込まれると、あるいは酸化物結晶の偏析が生じると、窒化物半導体の結晶性の低下を引き起こす。

チャンバにおける到達真空度を上げるための要因は、１つには部材の接合部からのリークの防止であり、もう１つには、チャンバ内壁に付着した有機物、水分、酸素などの分子の脱離防止である。
更に、チャンバの到達真空度を上げるためには、ポンプの選択が重要である。オイルポンプを用いるよりは、ドライポンプを用いたほうが良く、特にクライオポンプ、分子ターボポンプなどを用いることが好適である。
チャンバにおける到達真空度を良好にするための方法としては、前述の様にチャンバのリークを無くすることである。そのためには、チャンバの設計の段階で形状を工夫したり、シール材を工夫したり、組上げ時の締め付け方法を工夫したりすれば良い。特に、第１の層の成膜時に基板温度を上昇させる必要がある場合、シール材として有機物や樹脂製のＯリングを用いるよりは、メタルシールや溶接とする必要がある。
また、一度チャンバを空気中に開放してしまうと、空気中の水分や酸素を内壁に吸着させてしまうので、これを除去するための工程を実施する必要がある。たとえば、長時間の真空引きや、サイクルパージ、ヒータを用いての昇温、などが用いられる。また、スパッタ装置の場合、プラズマを立てることで炉内の昇温を図る事ができ、スパッタされた金属の粒子も内壁に付着した分子を除去するのに役立つ。つまり、スパッタチャンバにおいてダミー成膜を行うことでも、到達真空度を向上させることが可能である。

チャンバ内の到達真空度を測るための手段の一つとして、チャンバから排出される気体中に含有される水分や酸素分を管理する方法がある。例えば、排気系の後段に四重極マススペクトロメータを設置し、これによりチャンバ内に残った水分、酸素分を知ることができる。チャンバ内のＨ_２Ｏ分圧としては、２．５×１０^−４Ｐａ以下である必要がある。Ｏ_２分圧としては、２．０×１０^−５Ｐａ以下である必要がある。

第１の層８の成膜に用いるスパッタ装置としては、ＲＦスパッタ装置であることが望ましい。ＤＣスパッタ装置ではターゲット表面のチャージアップを招き、成膜速度が安定しない可能性が高い。
スパッタ法では磁場内にプラズマを閉じ込めることによって効率を上げるのが一般的に実用されており、チャージアップを回避する方法として、マグネットの位置をターゲット内で移動させることが望ましい。具体的な運動の方法は装置により選択することができ、揺動させたり、回転運動させたりすることができる。

また、スパッタを用いて第１の層８を成膜する場合、重要なパラメータは、基板温度以外では、チャンバ内の圧力や窒素分圧である。チャンバ内の圧力は、０．３Ｐａ以上であることが望ましい。これ以下の圧力では、窒素の存在量が小さく、スパッタされた金属が窒化物とならずに付着する。圧力の上限は特に定めるものではないが、プラズマを発生させることができる程度の低圧が必要なことは言うまでもない。窒素とＡｒの流量に対する窒素流量の比は、Ｎ_２が２０％以上８０％以下であることが望ましい。これ以下の流量比では、スパッタ金属が金属のまま付着するし、これ以上の流量比ではＡｒの量が少なくスパッタレートが低下する。特に望ましくは、２５％以上５０％以下の分圧である。
第１の層８を成膜する場合の成膜レートは、０．０１ｎｍ／ｓから１０ｎｍ／ｓの範囲とすることが望ましい。これ以上の成膜レートでは膜が結晶体とならずに非晶質となる。この範囲以下の成膜レートでは、第１の層８を構成するべき膜は層とならずに島状に成長してしまい、基板９の全表面を覆うことができない。

本発明で用いる基板９は、湿式の前処理を行うことが望ましい。例えばシリコン基板に対しては、よく知られたＲＣＡ洗浄方法などを行い、表面を水素終端させておくことで安定したプロセスとなる。
一方、基板９をチャンバの中に導入後に、スパッタなどの方法を用いて前処理を行うことができる。具体的には、基板をＡｒやＮ_２のプラズマ中に曝す事によって基板表面を整えることができる。
例えば、ＡｒガスやＮ_２ガスなどのプラズマを基板表面に作用させることで、基板表面に付着した有機物や酸化物を除去することが可能である。この場合は基板とチャンバ間に電圧をかけることにより、プラズマ粒子を効率的に基板に作用させることができる。

また、基板９への前処理は、上述のような、イオン成分と、電荷を持たないラジカル成分とが混合された雰囲気で行なわれるプラズマ処理で行なうことが好ましい。
ここで、基板の表面から有機物や酸化物等のコンタミを除去する際、例えば、イオン成分等を単独で基板表面に供給した場合には、エネルギーが強すぎて基板表面にダメージを与えてしまい、基板上に成長させる結晶の品質を低下させてしまうという問題がある。
本発明においては、基板９への前処理を、上述のようなイオン成分とラジカル成分とが混合された雰囲気で行なわれるプラズマ処理を用いた方法とし、基板９に適度なエネルギーを持つ反応種を作用させることにより、基板９表面にダメージを与えずにコンタミ等の除去を行なうことが可能となる。このような効果が得られるメカニズムとしては、イオン成分の割合が少ないプラズマを用いることで基板表面に与えるダメージが抑制されることと、基板表面にプラズマを作用させることによって効果的にコンタミを除去できること等が考えられる。

本発明者らの実験では、成膜時の基板温度は、３００〜８００℃の範囲であることが望ましいことが判明している。それ以下の温度では、バッファ層が基板全面を覆うことができず、基板面が露出することがある。これ以上の温度では金属原料のマイグレーションが活発となり過ぎ、第１の層８を成膜した場合に、バッファ層としての機能の点から不適な層となる虞がある。

上述のような第１の層８をなすＩＩＩ族窒化物化合物の結晶は、六方晶系の結晶構造を持ち、成膜条件をコントロールすることにより、単結晶膜とすることができる。第１の層８は、単結晶構造であることが、バッファ機能の面から好ましい。上述したように、ＩＩＩ族窒化物化合物の結晶は六方晶系の結晶を有し、六角柱を基本とした組織を形成する。ＩＩＩ族窒化物化合物の結晶は、成膜等の条件を制御することにより、面内方向にも成長した結晶を成膜することが可能となる。このような単結晶構造を有する第１の層８を基板９上に成膜した場合、第１の層８のバッファ機能が有効に作用するため、その上に成膜されるＩＩＩ族窒化物半導体の層は、良好な配向性及び結晶性を持つ結晶膜となる。

以上のような単結晶からなるバッファ層としての機能を有する第１の層８は、隙間なく基板上を覆っていることが望ましい。第１の層８が基板表面を部分的に覆っておらず、基板表面が一部分でも露出していると、第１の層８上に成膜した第２の層７と、基板上に直接成膜された第２の層７との間で結晶の格子定数が異なるため、均一な結晶とならない。結果として、第２の層７にヒロックやピットを生じてしまう。
このため、第１の層８は、基板表面の少なくとも６０％を覆っている必要がある。更に望ましくは８０％であり、基板表面の９０％以上を覆っていることが最も望ましい。この範囲の中でも基板上において図２に示す素子構造を作り込む部分においては第１の層８が基板上面をほぼ完全に覆っていることが望ましい。

また、第１の層８の膜厚は、１０ｎｍから５００ｎｍの範囲が望ましい。第１の層８がこれ以上薄いと充分にバッファ層としての機能を果たすことができず、これ以上厚くても機能には変化がないため、いたずらに処理時間を延ばすのみである。更に望ましくは第１の層の膜厚が、２０ｎｍから１００ｎｍの範囲である。
次に、到達真空度が１×１０^−３Ｐａに達しないような悪い状態のチャンバを用いて第１の層の成膜を行った場合、第１の層８の結晶性が悪くなる。結晶性の良悪は、Ｘ線ロッキングカーブによって測定することが可能である。六回対称性を持つＩＩＩ族窒化物化合物半導体の（０００１）面の場合、Ｘ線ロッキングカーブの半値幅が、０．０２度から１．０度の間であることが望ましい。更に望ましくは０．０２度から０．５度であり、０．０２度から０．１度であることが最も望ましい。なお、本願明細書において特に指定しない限り数値範囲指定は、上限と下限を含むものとするので、例えば０．０２度から０．５度と記載した場合、０.０２度以上、０.５度以下を意味する。

前記バッファ層としての第１の層８を構成する材料としては、一般式ＡｌＧａＩｎＮで表される、ＩＩＩ族窒化物半導体であればどのような材料をも用いることができる。更に、Ｖ族としてＡｓやＰを含んでも構わない。しかし、中でも、Ａｌを含んだ組成とすることが望ましい。また、特に、ＧａＡｌＮとすることが望ましく、Ａｌの組成は５０％以上であることが好適である。また、第１の層をＡｌＮからなる組成とすることにより、効率的に単結晶組織からなる層とすることができる。

金属原料をプラズマ化する成膜法を用いて、第１の層８として混晶を成膜したいときは、ターゲットとなる金属を初めから金属材料の混合物（必ずしも、合金を形成していなくても構わない）とする方法もあるし、異なる材料からなる２つのターゲットを用意して同時にスパッタする方法を取ることもできる。一般に、決まった組成の膜を成膜したければ混合材料のターゲットを用い、組成の異なる何種類かの膜を成膜したければ複数のターゲットをチャンバ内に設置する。

次に、第２の層７を構成する材料は、第１の層８の構成材料と同じである必要はない。
本発明者らの後述する実験の結果では、第２の層７の材料としてはＧａを含むＩＩＩ族窒化物が望ましかった。
また、第２の層７が、ＡｌＮからなる第１の層８の結晶性よりも良い結晶性を具現するために、マイグレーションによって転位をループ化させる必要があるが、このような材料として、上記Ｇａを含むＧａＮ系化合物半導体が挙げられ、特に、ＡｌＧａＮ、又はＧａＮが好適である。

第２の層７は、必要に応じてドーパントをドープした構造とすることもできるし、ドープしない構造とすることもできる。導電性の基板９を用いる場合には、第２の層７をドーピングして層構造を縦方向に電流が流れるようにすることで、図２に示す構造ではなく、素子構造（チップ）の両面に電極をつけた構造とすることが望ましい。絶縁性の基板を用いる場合には、チップの同じ面に電極が形成されたチップ構造を採ることになるので、基板直上の層はドープしない結晶とした方が、結晶性は良好である。
第２の層７を積層する手法は、特に限定されない。前記のような転位のループ化を生じさせることができる結晶成長手法であれば問題ない。特にＭＯＣＶＤ法やＭＢＥ法、ＶＰＥ法は、一般にこのようなマイグレーションを生じることができるため、良好な結晶性の膜を成膜することができ、好適である。中でも、ＭＯＣＶＤ法は、最も結晶性の良い膜を得ることができるので、広く用いられている手法である。
また、スパッタ法を用いて第２の層７を成膜することもできる。スパッタ法の場合は、ＭＯＣＶＤ法やＭＢＥ法に比較して装置を簡便に作ることができる。

本発明では、前記第１の層８を成膜する際と同様に、第２の層７を成膜する際、この第２の層７の結晶性を良好にするためには、成膜装置のチャンバの到達真空度を１．０×１０^−３Ｐａ以下とすることが好ましく、３．５×１０^−５Ｐａ以下とすることがより好ましく、６．０×１０^−６Ｐａ以下とすることが最も好ましい。

第２の層７を成膜するときの基板温度は、８００℃以上であることが望ましい。基板温度が高いと、原子のマイグレーションを生じやすく、転位のループ化が容易に進行するからである。更に望ましくは１０００℃以上である。
成膜は結晶の分解する温度よりも低温である必要があることは言うまでもなく、１５００℃を超える範囲の温度は、第２の層７の成長温度としては適合しない。
本発明技術を適用できる基板９としては、一般にＩＩＩ族窒化物化合物半導体結晶を成膜できる基板であれば、どのような材料も用いることが可能である。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデンなどである。
中でも、第１の層８の製造時にアンモニアを使用せず、第２の層７の製造時にアンモニアを使用する手法で成膜すると、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板などに対して、第１の層８がコート層として作用することで化学的な変質を防ぐ効果があり、有効な成膜方法として利用できる。

第２の層７の上には、機能性を持つ結晶積層構造を積層することができる。
例えば、先に説明した図２に示す発光素子のための積層構造を形成する場合、Ｓｉ、Ｇｅ、Ｓｎなどのｎ型ドーパントをドープしたｎ型導電性の層や、マグネシウムなどのｐ型ドーパントをドープしたｐ型導電性の層などがある。材料としても、発光層などにはＩｎＧａＮが広く用いられており、クラッド層などにはＡｌＧａＮが用いられる。
デバイスとしては、図２に示す発光素子のほか、レーザー素子、受光素子などの光電気変換素子、またはＨＢＴ、ＨＥＭＴなどの電子デバイスなどに用いることができる。
特に発光素子の場合、本技術で製造した素子をパッケージしてランプとして使用することが可能である。
また蛍光体と組み合わせることにより、発光色を変える技術が知られており、これをなんら問題なく利用することが可能である。例えば、蛍光体を適正に選定することにより発光素子より長波長の発光を得ることができるし、発光素子自身の発光波長と蛍光体によって変換された波長とを混ぜることによって、白色のパッケージとすることもできる。
このように、本発明の開示する技術により、良好な結晶性を持つＩＩＩ族窒化物半導体結晶を形成することができる。従って前記のＩＩＩ族窒化物半導体結晶の上に、さらに機能を持たせたＩＩＩ族窒化物半導体結晶層を形成することにより、発光ダイオードやレーザダイオード、或いは電子デバイス等の作製に用いられる積層構造を有するウェーハを作製することが出来る。

次に、図４に示す如きパッケージとしたランプの構造について説明する。
例えば図４に示す例のように、２本のフレーム２１、２２の一方に窒化ガリウム系化合物半導体発光素子Ｂを樹脂などで接着し、正極ボンディングパッド１２及び負極ボンディングパッド１０を金等の材質からなるワイヤー２３、２４用いて、それぞれフレーム２１、２２に接合する。その後、透明樹脂で素子周辺にモールド部２５を形成することにより、砲弾型のランプＣを得ることができる。
図４に示す構造のランプＣであるならば、先に記載の積層構造Ａを備えた半導体発光素子Ｂを備えているので、バッファ層としての第１の層８が有効に作用してその上に形成される第２の層の結晶配向性が良好となる結果、ウェーハの表面に均一の素子を作り込む場合、ウェーハの全面において均一な発光特性を呈する半導体発光素子Ｂを得ることができる。

以下、本発明を実施例に基づいて具体的に説明する。
（実施例１）
本発明に係わる、ＩＩＩ族窒化物化合物半導体結晶の積層構造を用いて半導体発光素子を製造した例について説明する。本実施例１では、ｃ面サファイア基板上に、第１の層としてＲＦスパッタ法を用いてＡｌＮの単結晶層を形成し、その上に第２の層としてＭＯＣＶＤ法を用いてＧａＮの層を形成した。このＧａＮ層の上に同じくＭＯＣＶＤ法を用いて発光素子構造を積層した。

まず、成膜を行うためのスパッタ装置に関しては、メンテナンスのために空気中に開放した後のものを使用した。使用するスパッタ装置は、高周波式の電源を持ち、ターゲット内でマグネットの位置を動かすことができる機構を持っている。
スパッタ装置のメンテナンス後、到達真空度は２．０×１０^−３Ｐａであったが、Ａｌターゲットを用いたダミー成膜を５０ラン行った結果、到達真空度を２．０×１０^−５Ｐａとすることができた。

まず、片面のみをエピタキシャル成長に使用できる程度に鏡面研磨したサファイア基板を、特に湿式の前処理を行わずにスパッタ装置の中へ導入した。
はじめに、スパッタ装置内で基板を５００℃まで加熱し、窒素ガスだけを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を１．０Ｐａに保持して、基板側に５０Ｗの高周波バイアスを印加し、窒素プラズマに晒すことで、基板表面を洗浄した。

続いて、アルゴンガスおよび窒素ガスを導入した後、基板温度を５００℃に保ち、２０００Ｗの高周波バイアスを金属Ａｌターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、アルゴンガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させた条件（ガス全体に対する窒素の比は７５％）で、サファイア基板上にＡｌＮ層を成膜した。成長レートは０．１２ｎｍ／ｓであった。
ターゲット内のマグネットは、基板洗浄の際も成膜の際も、揺動させておいた。
予め測定した成膜速度に従って規定した時間の処理を行い、５０ｎｍのＡｌＮを成膜した後、プラズマを立てるのを止め、基板温度を低下させた。

続いて、スパッタ装置から取り出した基板をＭＯＣＶＤ炉に導入した。
導入後、ＧａＮ層を含む試料の作製は、ＭＯＣＶＤ法を用いて以下の手順で行った。まず、サファイア基板を反応炉の中に導入した。サファイア基板は、窒素ガス置換されたグローブボックスの中で、加熱用のカーボン製のサセプタ上に載置した。
窒素ガスを流通した後、ヒータを作動させて基板温度を１１５０℃に昇温させた。１１５０℃で温度が安定したのを確認した後、アンモニアガス配管のバルブを開き、アンモニアガスの反応炉内への流通を開始した。続いてＴＭＧの蒸気を含む水素を反応炉内へ供給して、サファイア基板上に第２の層を構成するＩＩＩ族窒化物半導体を付着させる工程を開始した。アンモニアの量はＶ／ＩＩＩ比が６０００となるように調節した。約１時間に渡って前記のＧａＮ層の成長を行ったあと、ＴＭＧの配管のバルブを切り替え、原料の反応炉への供給を終了して成長を停止した。ＧａＮ層の成長を終了した後、ヒータへの通電を停止して、基板の温度を室温まで降温した。
以上の工程により、サファイア基板上に、ＡｌＮの単結晶層からなる第１の層を形成し、その上にアンドープで２μｍの膜厚のＧａＮ層を形成した試料を作製した。取り出した基板は無色透明のミラー状を呈した。

次に、前記の方法で成長を行ったアンドープＧａＮ層のＸ線ロッキングカーブ（ＸＲＣ）測定を行った。測定には、Ｃｕβ線Ｘ線発生源を光源として用いて、対称面である（０００２）面と非対称面である（１０−１０）面で行った。一般的に、ＩＩＩ族窒化物化合物半導体の場合、（０００２）面のＸＲＣスペクトル半値幅は結晶の平坦性（モザイシティ）の指標となり、（１０−１０）面のＸＲＣスペクトル半値幅は転位密度（ツイスト）の指標となる。
この測定の結果、本発明の方法で作製したアンドープＧａＮ層は、（０００２）面の測定では半値幅０．１８度、（１０−１０）面では半値幅０．３度を示した。

本試料の断面を、透過型電子顕微鏡（ＴＥＭ）で観察したところ、サファイア基板と窒化ガリウム層（ＧａＮ層）との界面に、粒界を持たないＡｌＮ層が形成されていることを観察できた。このＡｌＮ層の膜厚は５０ｎｍ程度であった。

（実施例２）
本実施例２では、本発明に係るＩＩＩ窒化物半導体結晶の積層構造の製造方法を用いた、ＩＩＩ族窒化物半導体発光素子の製造方法について説明する。
本実施例２では、前述の実施例１と同じ条件を用いて６μｍに渡って製造したアンドープＧａＮ結晶（第２の層）上に、Ｓｉをドーパントとしたｎ型コンタクト層を成膜するなどして、最終的に図１に示す半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハを作製した。つまりエピタキシャルウェーハは、ｃ面を有するサファイア基板９上に、実施例１に記載したのと同じ成長方法によって単結晶の層であるＡｌＮ層（第１の層８）を形成したのち、基板側から順に、厚さ６μｍのアンドープＧａＮ層（第２の層７）と、１×１０^１９ｃｍ^−３の電子濃度を持つ厚さ２μｍのＳｉドープＧａＮ層（ｎ型半導体層６）と、１×１０^１８ｃｍ^−３の電子濃度を持つ厚さ２００ÅのＩｎ_０．１Ｇａ_０．９Ｎのクラッド層５と、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる、層厚を１６０Åとする６層のＧａＮ障壁層３及び層厚を３０Åとする５層のノンドープのＩｎ_０．２Ｇａ_０．８Ｎ井戸層４とからなる多重量子井戸構造２０と、Ｍｇをドープした厚さ５０ÅのＡｌ_０．１Ｇａ_０．９Ｎの拡散防止層２と、Ｍｇドープした膜厚０．２μｍのＡｌ_０．０２Ｇａ_０．９８Ｎ層（ｐ型半導体層１）とを積層した構造を有する。また、本実施例２で作製した半導体発光素子に電極を含めた構造の概略断面構造は図２に示す状態となり、平面は図３に示す如く状態となる。

前記の半導体発光素子構造のエピタキシャル層を有するウェーハの作製は、ＭＯＣＶＤ法を用いて以下の手順で行った。サファイア基板上に単結晶の層構造を有するＡｌＮの第１の層８を形成するまでは、実施例１で記述したのと同じ手順を用いた。
その後の積層構造の積層も、同じＭＯＣＶＤ装置を用いて、第２の層７の成膜と同様にして行った。
以上のような手順により、半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハを作製した。ここでＭｇドープＡｌ_０.０２Ｇａ_０.９８Ｎ層はｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型を示した。

次いで、前記のサファイア基板上にエピタキシャル層構造が積層されたエピタキシャルウェーハを用いて半導体発光素子の一種である発光ダイオードを作製した。
作製したウェーハについて、公知のフォトリソグラフィーによってＭｇドープＡｌ_０.０２Ｇａ_０.９８Ｎ層の表面上に、ＩＴＯからなる透光性電極（透明電極）１３と、その上に順にチタン、アルミニウム、金を積層した構造を持つ正極（ｐ電極）ボンディングパッド１２を形成し、ｐ側電極とした。更にその後ウェーハにドライエッチングを行い、ＧｅドープＧａＮ層のｎ側電極を形成する部分１１を露出させ、露出した部分にＮｉ、Ａｌ、Ｔｉ、Ａｕの４層よりなる負極（ｎ電極）１０を作製した。これらの作業により、ウェーハ上に図２に示すような形状を持つ電極を作製した。

このようにしてｐ側およびｎ側の電極を形成したウェーハについて、サファイア基板の裏面を研削、研磨してミラー状の面とした。その後、該ウェーハを３５０μｍ角の正方形のチップに切断し、電極が上になるように、リードフレーム上に載置し、金線でリードフレームへ結線して発光素子とした。
前記のようにして作製した発光ダイオードのｐ側およびｎ側の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．０Ｖであった。また、ｐ側の透光性電極を通して発光を観察したところ、発光波長は４７０ｎｍであり、発光出力は１５ｍＷを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。

（比較例１）
本比較例１では、ｃ面サファイア基板上に、第１の層としてＤＣスパッタ法を用いてＡｌＮの層を形成し、その上に第２の層としてＭＯＣＶＤ法を用いてＧａＮの層を形成した。第一の層を成膜したスパッタ機は、到達真空度が２×１０^−３Ｐａ程度のものを用いた。スパッタ時の基板温度は５００℃とした。
そうしたところ、ＭＯＣＶＤ法によるＧａＮ層の成長後、反応装置から取り出したウェーハの表面はミラーであった。このウェーハを用いて、実施例２と同様の手順で発光ダイオード（ＬＥＤ）を作製した。作製した発光ダイオードのｐ側およびｎ側の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．０Ｖであった。また、ｐ側の透光性電極を通して発光を観察したところ、発光波長は４７０ｎｍであり、発光出力は１２ｍＷ程度であった。

次に、前記の方法で成長を行ったアンドープＧａＮ層のＸ線ロッキングカーブ（ＸＲＣ）測定を行った。測定には、Ｃｕβ線Ｘ線発生源を光源として用いて、対称面である（０００２）面と非対称面である（１０−１０）面で行った。この測定の結果、本発明の方法で作製したアンドープＧａＮ層は、（０００２）面の測定では半値幅０．４５度、（１０−１０）面では半値幅０．６度を示した。

（実施例３）
本実施例３では、実施例１，２で第１の層を成膜したのと同じ形式のＲＦスパッタ装置を用いて第１の層を成膜した。スパッタ装置のチャンバは、メンテナンスを行なうために大気開放した後、ダミー成膜を３０回行うことで到達真空度を１×１０^−４Ｐａとした。
このスパッタ装置を使用して、ｃ面サファイア基板上に、第１の層としてＲＦスパッタ法を用いてＡｌＮの層を形成し、その上に第２の層としてＭＯＣＶＤ法を用いてＧａＮの層を形成した。
第一の層の成膜時、スパッタ時の基板温度は５００℃とし、第２の層の成膜時には基板温度を９５０℃とした。
その後、Ｓｉドープコンタクト層以降の構造をＭＯＣＶＤ法によって成膜した。

ＭＯＣＶＤ法による成長後、反応装置から取り出したウェーハの表面はミラーであった。このウェーハを用いて、実施例２と同様の手順でＬＥＤを作製した。作製した発光ダイオードのｐ側およびｎ側の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．０Ｖであった。また、ｐ側の透光性電極を通して発光を観察したところ、発光波長は４６０ｎｍであり、発光出力は１６ｍＷ程度であった。

次に、前記の方法で成長を行ったアンドープＧａＮ層のＸ線ロッキングカーブ（ＸＲＣ）測定を行った。測定には、Ｃｕβ線Ｘ線発生源を光源として用いて、対称面である（０００２）面と非対称面である（１０−１０）面で行った。この測定の結果、本発明の方法で作製したアンドープＧａＮ層は、（０００２）面の測定では半値幅０．２３度、（１０−１０）面では半値幅０．４０度を示した。

図１は本発明に係るＩＩＩ族窒化物半導体の積層構造の断面図。 図２は本発明に係るＩＩＩ族窒化物半導体の積層構造を備えた発光素子の一例を示す図である。 図３は同発光素子の平面図。 図４は同発光素子を備えたランプの一例を示す断面図。

符号の説明

Ａ 積層構造、
Ｂ 半導体発光素子、
Ｃ ランプ、
１ ｎ型半導体層、
２ ｎ型半導体層、
３ 障壁層、
４ 井戸層、
５ ＡｌＩｎＧａＮのクラッド層
６ ｎ型半導体層、
７ 第２の層、
８ 第１の層（バッファ層）、
９ 基板、
１０ 負極ボンディングパッド（Ｎ電極）、
１２ 正極ボンディングパッド（Ｐ電極）、
１３ 透明電極（透光性電極）、
２０ 多重井戸構造、

Claims (20)

1. 基板上に、スパッタ法によって成膜されたＩＩＩ族窒化物よりなる第１の層を備え、少なくとも第１の層に接してＩＩＩ族窒化物材料からなる第２の層を備えたＩＩＩ族窒化物半導体の積層構造において、前記第１の層が成膜装置のチャンバの内部において成膜された層であり、前記第１の層が成膜装置のチャンバ内において到達真空度、１．０×１０^−３Ｐａ以下の条件で製造された単結晶組織からなる層であることを特徴とする、ＩＩＩ族窒化物半導体の積層構造。
2. 前記第１の層が成膜装置のチャンバ内において到達真空度、３．５×１０^−５Ｐａ以下の条件で製造された層であることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体の積層構造。
3. 前記第１の層が成膜装置のチャンバ内において到達真空度、６．０×１０^−６Ｐａ以下の条件で製造された層であることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体の積層構造。
4. 前記第１の層のＸロッキングカーブの半値幅が、０．０２度から１．０度であることを特徴とする請求項１〜３のいずれかに記載のＩＩＩ族窒化物半導体の積層構造。
5. 前記第１の層がＡｌＮであり、前記第２の層がＧａＮであることを特徴とする請求項１〜請求項４のいずれかに記載のＩＩＩ族窒化物半導体の積層構造。
6. 請求項１〜５のいずれかに記載のＩＩＩ族窒化物半導体の積層構造と、多重量子井戸構造と正電極と負電極が具備されてなることを特徴とするＩＩＩ族窒化物半導体発光素子。
7. 請求項６に記載のＩＩＩ族窒化物半導体発光素子を備えたことを特徴とするランプ。
8. 基板上に、スパッタ法によって成膜されたＩＩＩ族窒化物よりなる第１の層を備え、少なくとも第１の層に接してＩＩＩ族窒化物材料からなる第２の層を備えたＩＩＩ族窒化物半導体の積層構造を製造する方法において、前記第１の層を成膜装置のチャンバ内において到達真空度、１．０×１０^−３Ｐａ以下の条件で、単結晶組織として製造することを特徴とするＩＩＩ族窒化物半導体の積層構造の製造方法。
9. 前記第１の層を成膜装置のチャンバ内において到達真空度、３．５×１０^−５Ｐａ以下の条件で製造することを特徴とする請求項８に記載のＩＩＩ族窒化物半導体の積層構造の製造方法。
10. 前記第１の層を成膜装置のチャンバ内において到達真空度、６．０×１０^−６Ｐａ以下の条件で製造することを特徴とする請求項８に記載のＩＩＩ族窒化物半導体の積層構造の製造方法。
11. 前記第１の層の製造方法として、Ｖ族原料をリアクタ内に流通させながら行うリアクティブスパッタと、Ｖ族原料としてアンモニアを利用したスパッタと、Ｖ族原料として窒素を利用したスパッタと、ＲＦスパッタと、カソードのマグネットの位置を移動させつつ行うＲＦスパッタのいずれかを選択することを特徴とする、請求項８〜請求項１０のいずれかに記載のＩＩＩ族窒化物半導体の積層構造の製造方法。
12. 前記第１の層を形成する際の基板温度を４００℃〜８００℃の範囲とすることを特徴とする、請求項８〜請求項１１のいずれかに記載のＩＩＩ族窒化物化合物半導体からなる積層構造体の製造方法。
13. 前記第１の層で前記基板の少なくとも９０％を覆うことを特徴とする、請求項８〜請求項１２のいずれかに記載のＩＩＩ族窒化物半導体の積層構造の製造方法。
14. 前記第１の層の膜厚を１０ｎｍから５００ｎｍの範囲とすることを特徴とする、請求項８〜請求項１３のいずれかに記載のＩＩＩ族窒化物半導体の積層構造の製造方法。
15. 前記第１の層のＸロッキングカーブの半値幅を、０．０２度から１．０度とすることを特徴とする、請求項８〜請求項１４のいずれかに記載のＩＩＩ族窒化物半導体の積層構造の製造方法。
16. 前記第１の層がＡｌＮであり、前記第２の層がＧａＮであることを特徴とする請求項８〜請求項１５のいずれかに記載のＩＩＩ族窒化物半導体の積層構造の製造方法。
17. 前記第２の層をＭＯＣＶＤ法で製造することを特徴とする請求項８〜請求項１６のいずれかに記載のＩＩＩ族窒化物半導体の積層構造の製造方法。
18. 前記第２の層を製造する際、基板温度を９００℃以上とすることを特徴とする、請求項８〜請求項１７のいずれかに記載のＩＩＩ族窒化物半導体の積層構造の製造方法。
19. 前記第１の層を成膜法により製造する際、成膜雰囲気中のＨ_２Ｏ分圧を２．５×１０^−４Ｐａ以下とすることを特徴とする請求項８〜請求項１８のいずれかに記載のＩＩＩ族窒化物半導体の積層構造の製造方法。
20. 前記第１の層を成膜法により製造する際、成膜雰囲気のＯ_２分圧を２．０×１０^−５Ｐａ 以下とすることを特徴とする請求項８〜請求項１９のいずれかに記載のＩＩＩ族窒化物半導体の積層構造の製造方法。

Images