JPWO2009154215A1 - Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ - Google Patents

Abstract

内部量子効率及び光取り出し効率に優れるとともに、電気的特性並びに生産効率に優れたＩＩＩ族窒化物半導体発光素子及びその製造方法が提供される。そのようなＩＩＩ族窒化物半導体発光素子は、基板(１０１)上に形成された単結晶の下地層(１０３)上にＬＥＤ構造が形成されてなり、基板(１０１)は、（０００１）Ｃ面からなる平面(１１)と、Ｃ面に非平行の表面(１２ｃ)からなる複数の凸部(１２)とからなる主面(１０)を有するものであるとともに、凸部(１２)の基部幅(ｄ１)が０．０５〜１．５μｍ、高さ(ｈ)が０．０５〜１μｍとされており、下地層(１０３)は、基板(１０１)の主面(１０)上に、平面(１１)及び凸部(１２)を覆うようにＩＩＩ族窒化物半導体がエピタキシャル成長することによって形成されたものであり、凸部(１２)の基部幅(ｄ１)と、凸部(１２)の頂部(１２ｅ)の位置における下地層(１０３)の頂部厚さ(Ｈ２)とが、Ｈ２＝ｋｄ１（但し、０．５＜ｋ＜５であり、Ｈ２＝０．５μｍ以上）で表される関係である。

Description

本発明は、発光ダイオード（ＬＥＤ）構造を有するＩＩＩ族窒化物半導体発光素子及びその製造方法、並びにランプに関する。
本願は、２００８年６月２０日に、日本に出願された特願２００８−１６２４８５号に基づき優先権を主張し、その内容をここに援用する。

近年、短波長の光を発する発光素子用の半導体材料として、ＩＩＩ族窒化物半導体が注目を集めている。ＩＩＩ族窒化物半導体は、一般式Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表され、サファイア単結晶をはじめ種々の酸化物やＩＩＩ−Ｖ族化合物からなる基板の上に、有機金属化学気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって形成される。

ＩＩＩ族窒化物半導体を用いた一般的な発光素子では、サファイア単結晶基板の上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層、ｐ型半導体層がこの順で積層される。サファイア基板は絶縁体であるので、その素子構造は一般的に、ｐ型半導体層上に形成された正極とｎ型半導体層上に形成された負極とが同一面上に存在する構造となる。このようなＩＩＩ族窒化物半導体発光素子には、正極に透明電極を使用してｐ型半導体側から光を取り出すフェイスアップ方式と、正極にＡｇなどの高反射膜を使用してサファイア基板側から光を取り出すフリップチップ方式との２種類がある。

このような発光素子の出力の指標として、外部量子効率が用いられる。外部量子効率が高ければ、出力の高い発光素子と言うことができる。外部量子効率は、内部量子効率と光取り出し効率とを掛け合わせたものである。内部量子効率とは、素子に注入した電流のエネルギーが発光層で光に変換される割合である。光取り出し効率とは、発光層で発生した光のうち発光素子の外部に取り出すことができる光の割合である。したがって、外部量子効率を向上させるには、光取り出し効率を改善する必要がある。

光取り出し効率を改善するためには、主として２つの方法がある。一つは、光取り出し面に形成される電極等による光の吸収を低減させる方法である。もう一つは、発光素子とその外部の媒体との屈折率の違いによって生じる発光素子の内部への光の閉じ込めを低減させる方法である。

また、発光素子の光取り出し効率を向上させるため、最上層のｐ型半導体層上に透明電極を設ける場合、従来から用いられているＮｉ／Ａｕ等からなる金属透明電極に替わり、近年ではＩＴＯ等の透光性導電酸化膜からなる透明電極が用いられるようになっている。
このように、透明電極が、Ｎｉ／Ａｕ等の金属透明電極からＩＴＯ等の透光性導電酸化膜に置き替わった理由の一つとして、透光性導電酸化膜を用いることにより、発光の吸収を低減できることが挙げられる。

また、発光素子の内部への光の閉じ込めを低減させる方法としては、発光素子の光取り出し面に凹凸を形成する技術が挙げられる（例えば、特許文献１参照）。
しかしながら、機械的加工又は化学的加工によって光取り出し面に凹凸を形成した発光素子では、光取り出し面に加工を施すことで半導体層に負荷を掛けることになり、発光層にダメージを残してしまう。また、光取り出し面に凹凸が形成されるような条件で半導体層を成長した発光素子では、半導体層の結晶性が劣化してしまうため、発光層が欠陥を含んだものになる。このため、光取り出し面に凹凸を形成した場合、光取り出し効率は向上するものの、内部量子効率が低下してしまい、発光強度を増加させることができないという問題がある。

そこで、光取り出し面に凹凸を形成するのではなく、サファイアからなる基板の表面に凹凸を形成し、その上にＩＩＩ族窒化物半導体層を成長させる方法が提案されている（例えば、特許文献２参照）。さらに、基板の凹凸形状として、曲面状突出部を形成した基板上にＧａＮ結晶を成長させる方法が提案されている（例えば、特許文献３参照）。また、凹凸形状が施された透光性を有する基板上に、バッファ層を、スパッタ装置を用いたスパッタ法によって成膜する方法も提案されている（例えば、特許文献４）。
このような方法によれば、サファイア基板とＩＩＩ族窒化物半導体層との界面が凹凸となるので、サファイア基板とＩＩＩ族窒化物半導体層との屈折率の違いによる界面での光の乱反射により、発光素子の内部への光の閉じ込めを低減させることができ、光取り出し効率を向上させることができる。また、サファイア基板の表面に形成された凹凸により、結晶が横方向に成長するのを利用して結晶欠陥を低減させ、内部量子効率を向上させることが可能となる。

特許第２８３６６８７号公報 特開２００２−２８０６１１号公報 特開２００５−１２９８９６号公報 特開２００７−２７３６５９号公報

特許文献２及び３のように、サファイア基板の表面に凹凸を形成し、その上に単結晶のＩＩＩ族窒化物半導体をエピタキシャル成長させる場合、一般的に、４〜６μｍ程度のピッチとされた凹凸を基板表面に形成する。しかしながら、このような基板上にＩＩＩ族窒化物半導体を成長させる場合、ＩＩＩ族窒化物半導体層（下地層）表面を平坦化させるための初期成長層を成膜することが必要となり、工程時間が長くなるという問題がある。また、ＩＩＩ族窒化物半導体層表面が充分に平坦化されない状態だと、凹凸上に横方向に成長して集合した結晶において集合前の転位が多数残留する。そして、このような転位は、ＩＩＩ族窒化物半導体層の上に形成されるｎ型半導体層等の各層にも引き継がれるため、リーク電流の発生や、転位を起点とした破壊が生じ易くなってＥＳＤ （ｅｌｅｃｔｒｏ−ｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ；静電気放電)等の耐高電圧破壊性が低下する等、電気的特性の低下を招くという問題があった。またさらに、ＩＩＩ族窒化物半導体層の上に形成されるｎ型半導体層等の各層に転位が引き継がれた場合には、素子全体の結晶性が低下して発光特性の低下に繋がるという大きな問題があった。

また、ＩＩＩ族窒化物半導体層表面を平坦化させるために、成膜時間を長くしてＩＩＩ族窒化物半導体層（下地層）を厚く形成した場合には、ＬＥＤ構造全体の厚さとの関係から、基板の反りが大きくなり、後工程において歩留りを大きく低下させてしまうという問題がある。また、上述したように、結晶成長のための工程時間が長くなることから、生産性が著しく低下するという問題があった。

本発明は上記課題に鑑みてなされたものであり、内部量子効率及び光取り出し効率に優れるとともに、電気的特性並びに生産効率に優れたＩＩＩ族窒化物半導体発光素子及びその製造方法を提供することを目的とする。
さらに、本発明は、上記ＩＩＩ族窒化物半導体発光素子が用いられてなり、発光特性に優れたランプを提供することを目的とする。

本発明者は、上記問題を解決するために鋭意検討した結果、本発明を完成した。即ち、本発明は以下に関する。

［１］ 基板上に形成された単結晶のＩＩＩ族窒化物半導体層上にＬＥＤ構造が形成されてなるＩＩＩ族窒化物半導体発光素子であって、前記基板は、（０００１）Ｃ面からなる平面と、前記Ｃ面に非平行の表面からなる複数の凸部とからなる主面を有するものであるとともに、前記凸部の基部幅ｄ_１が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍとされており、前記ＩＩＩ族窒化物半導体層は、前記基板の主面上に、前記平面及び前記凸部を覆うようにＩＩＩ族窒化物半導体がエピタキシャル成長することによって形成されたものであり、前記凸部の基部幅ｄ_１と、前記凸部の頂部の位置における前記ＩＩＩ族窒化物半導体層の頂部厚さＨ_２とが、Ｈ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係であることを特徴とするＩＩＩ族窒化物半導体発光素子。
［２］ 前記凸部は、さらに、高さｈが前記基部幅ｄ_１の１／４以上とされており、隣接する前記凸部間の間隔ｄ_２が前記基部幅ｄ_１の０．５〜５倍とされていることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子。
［３］ 前記凸部が前記頂部に向かって徐々に外形が小さくなる形状であることを特徴とする上記［１］又は［２］に記載のＩＩＩ族窒化物半導体発光素子。
［４］ 前記凸部が略円錐状ないし略多角錐状であることを特徴とする上記［１］〜［３］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
［５］ 前記凸部が、前記基板のＣ面上に設けられた酸化物又は窒化物からなることを特徴とする上記［１］〜［４］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
［６］ 前記凸部が、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＳｉＮ、ＺｎＯの何れかからなることを特徴とする上記［５］に記載のＩＩＩ族窒化物半導体発光素子。
［７］ 前記基板がサファイア基板であることを特徴とする上記［１］〜［６］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。

［８］ 前記ＬＥＤ構造は、前記基板の主面上において、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層をこの順で備えることを特徴とする上記［１］〜［７］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
［９］ 前記基板の主面上に、多結晶のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）からなり、厚さが０．０１〜０．５μｍとされたバッファ層がスパッタ法によって積層され、該バッファ層上に前記ＩＩＩ族窒化物半導体層が積層されていることを特徴とする上記［１］〜［８］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
［１０］ 前記基板の主面上に、単結晶のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）からなり、厚さが０．０１〜０．５μｍとされたバッファ層がスパッタ法によって積層され、該バッファ層上に前記ＩＩＩ族窒化物半導体層が積層されていることを特徴とする上記［１］〜［８］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
［１１］ 前記ｎ型半導体層にｎ型クラッド層が備えられているとともに、前記ｐ型半導体層にはｐ型クラッド層が備えられており、前記ｎ型クラッド層及び／又は前記ｐ型クラッド層が、少なくとも超格子構造を含むことを特徴とする上記［８］〜［１０］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。

［１２］ 基板上に単結晶のＩＩＩ族窒化物半導体層を形成し、該ＩＩＩ族窒化物半導体層上にＬＥＤ構造を形成するＩＩＩ族窒化物半導体層の製造方法であって、前記基板の（０００１）Ｃ面からなる平面上に、基部幅ｄ_１が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍである複数の凸部を形成することにより、前記基板上に前記平面と前記凸部とからなる主面を形成する基板加工工程と、前記基板の主面上に、前記平面及び前記凸部を覆うようにして前記ＩＩＩ族窒化物半導体をエピタキシャル成長させるとともに、前記凸部の基部幅ｄ_１と、前記凸部の頂部の位置における前記ＩＩＩ族窒化物半導体層の頂部厚さＨ_２とを、Ｈ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係として前記ＩＩＩ族窒化物半導体層を形成するエピタキシャル工程と、前記エピタキシャル工程に引き続いて、前記ＬＥＤ構造を、ＩＩＩ族窒化物半導体をエピタキシャル成長させることによって形成するＬＥＤ積層工程と、が備えられていることを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
［１３］ 前記基板加工工程は、前記凸部を、さらに、高さｈが前記基部幅ｄ_１の１／４以上、隣接する前記凸部間の間隔ｄ_２が前記基部幅ｄ_１の０．５〜５倍となるように形成することを特徴とする上記［１２］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１４］ 前記基板加工工程は、前記凸部を、前記頂部に向かって徐々に外形が小さくなる形状として形成することを特徴とする上記［１２］又は［１３］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１５］ 前記基板加工工程は、前記凸部を、略円錐状ないし略多角錐状として形成することを特徴とする上記［１２］〜［１４］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１６］ 前記基板がサファイア基板であることを特徴とする上記［１２］〜［１５］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１７］ 前記基板加工工程は、前記凸部を、前記基板の（０００１）Ｃ面上に、ステッパー露光法、ナノインプリント法、電子ビーム（ＥＢ）露光法、レーザー露光法の内の何れかを用いてマスクパターンを形成した後、前記基板をエッチングすることによって形成することを特徴とする上記［１２］〜［１６］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１８］ 前記凸部を、前記基板のＣ面上に、酸化物又は窒化物から形成することを特徴とする上記［１２］〜［１６］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１９］ 前記凸部を、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＳｉＮ、ＺｎＯの何れかから形成することを特徴とする上記［１８］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。

［２０］ 前記ＬＥＤ積層工程は、前記基板の主面上に、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層をこの順で積層して前記ＬＥＤ構造を形成することを特徴とする上記［１２］〜［１９］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［２１］ 前記エピタキシャル工程において、前記ＩＩＩ族窒化物半導体層の頂部厚さＨ_２が、前記凸部の基部幅ｄ_１との関係でＨ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される膜厚となるまでＩＩＩ族窒化物半導体層を形成した後、引き続いて、前記ＬＥＤ積層工程においてｎ型不純物のドープを開始してｎ型半導体層を形成することを特徴とする上記［１２］〜［２０］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
［２２］ 前記基板加工工程の後、前記エピタキシャル工程の前に、前記基板の主面上に多結晶のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのバッファ層を、スパッタ法によって積層するバッファ層形成工程が備えられていることを特徴とする上記［１２］〜［２１］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［２３］ 前記基板加工工程の後、前記エピタキシャル工程の前に、前記基板の主面上に単結晶のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのバッファ層を、スパッタ法によって積層するバッファ層形成工程が備えられていることを特徴とする［１２］〜［２１］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［２４］ 前記ＬＥＤ積層工程は、前記ｎ型半導体層をｎ型クラッド層が含まれる層として形成するとともに、前記ｐ型半導体層をｐ型クラッド層が含まれる層として形成し、且つ、前記ｎ型クラッド層及び／又は前記ｐ型クラッド層を、少なくとも超格子構造を含む層として形成することを特徴とする上記［２０］〜［２３］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。

［２５］ 上記［１２］〜［２４］の何れか１項に記載の製造方法によって得られるＩＩＩ族窒化物半導体発光素子。
［２６］ 上記［１］〜［１１］、及び［２５］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子が用いられてなることを特徴とするランプ。

本発明のＩＩＩ族窒化物半導体発光素子によれば、基板が、（０００１）Ｃ面からなる平面と、Ｃ面に非平行の表面からなる複数の凸部とからなる主面を有するものであるとともに、凸部の基部幅ｄ_１が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍとされており、ＩＩＩ族窒化物半導体層は、基板の主面上に、平面及び凸部を覆うようにＩＩＩ族窒化物半導体がエピタキシャル成長することによって形成されたものであり、凸部の基部幅ｄ_１と、凸部の頂部の位置におけるＩＩＩ族窒化物半導体層の頂部厚さＨ_２とが、Ｈ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係である構成とすることにより、ＩＩＩ族窒化物半導体層の表面が良好に平坦化されるとともに、転位が抑制される。これにより、ＩＩＩ族窒化物半導体層上に形成されるＬＥＤ構造の各層が、転位が抑制され、結晶性に優れた層となる。また、凸部の基部幅が小さくＩＩＩ族窒化物半導体層表面の平坦化が早いため、リーク電流が生じたりＥＳＤ耐性が低下したりすることなく良好な電気的特性を備え、また、内部量子効率が高く優れた発光特性を備えるＩＩＩ族窒化物半導体発光素子が高い収率で歩留まり良く得られる。また、ＩＩＩ族窒化物半導体層の成長時間を短縮することができるので、生産性の高いＩＩＩ族窒化物半導体発光素子が得られる。また、基板とＩＩＩ族窒化物半導体層との界面が小さな凹凸とされることで、光の乱反射によって発光素子の内部への光の閉じ込めが低減されるため、光取り出し効率に優れたＩＩＩ族窒化物半導体発光素子が実現できる。
さらに、本発明においては、ｎ型クラッド層及び／又はｐ型クラッド層を、超格子構造を含む層構成とすることで出力が格段に向上し、電気特性に優れた発光素子とすることができる。

また、本発明のＩＩＩ族窒化物半導体発光素子の製造方法によれば、基板の（０００１）Ｃ面からなる平面上に、基部幅ｄ_１が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍである複数の凸部を形成することにより、基板上に平面と凸部とからなる主面を形成する基板加工工程と、基板の主面上に、平面及び凸部を覆うようにしてＩＩＩ族窒化物半導体をエピタキシャル成長させるとともに、凸部の基部幅ｄ_１と、凸部の頂部の位置におけるＩＩＩ族窒化物半導体層の頂部厚さＨ_２とを、Ｈ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係としてＩＩＩ族窒化物半導体層を形成するエピタキシャル工程と、該エピタキシャル工程に引き続いて、ＬＥＤ構造を、ＩＩＩ族窒化物半導体をエピタキシャル成長させることによって形成するＬＥＤ積層工程と、が備えられている方法なので、ＩＩＩ族窒化物半導体層の表面を良好に平坦化できるとともに、転位を抑制することができる。これにより、ＩＩＩ族窒化物半導体層上に、転位が抑制され、結晶性に優れたＬＥＤ構造の各層を形成することが可能となる。また、エピタキシャル工程において、凸部の基部幅が小さくＩＩＩ族窒化物半導体層表面の平坦化が早いため、ＥＳＤ耐性等の耐高電圧破壊性に優れた発光素子が得られる。従って、リーク電流が生じたりＥＳＤ耐性が低下したりすることなく良好な電気的特性を備え、また、内部量子効率及び光取り出し効率に優れ、高い発光特性を備えるＩＩＩ族窒化物半導体発光素子を製造することができる。
さらに、本発明に係るランプは、本発明のＩＩＩ族窒化物半導体発光素子が用いられてなるものであるので、発光特性に優れたものとなる。

本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、基板の主面上に、バッファ層と単結晶のＩＩＩ族窒化物半導体からなる下地層とが形成された積層構造を示す断面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、図１の要部を示す斜視図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、図１に示す積層構造の上にＬＥＤ構造が形成された発光素子を示す断面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、図３の要部を示す拡大断面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子を用いて構成したランプの一例を模式的に説明する概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の実験例について説明する図であり、基板に形成された凸部幅方向の間隔を１μｍとした場合の発光特性を示すグラフである。 本発明に係るＩＩＩ族窒化物半導体発光素子の実験例について説明する図であり、基板に形成された凸部幅方向の間隔を２μｍとした場合の発光特性を示すグラフである。

以下、本発明に係るＩＩＩ族窒化物半導体発光素子（以下、発光素子と略称することがある）及びその製造方法、並びにランプの一実施形態について、図面を適宜参照しながら説明する。
図１は、本発明に係る発光素子１の一要部を説明するための図であり、基板１０１の主面１０上に、バッファ層１０２と単結晶の下地層（ＩＩＩ族窒化物半導体層）１０３とが形成された積層構造を示す断面図であり、図２は、図１に示す基板１０１を説明するための斜視図である。また、図３は、図１に示す積層構造の下地層（ＩＩＩ族窒化物半導体層）１０３上にＬＥＤ構造２０が形成されてなる発光素子１を説明するための断面図であり、図中、符号１０７は正極ボンディングパッドを示し、符号１０８は負極ボンディングパッドを示している。また、図４は、図３に示す発光素子１の内、ｎ型半導体層１０４、発光層１０５及びｐ型半導体層１０６を示す部分断面図である。

［ＩＩＩ族窒化物半導体発光素子］
本発明に係る発光素子１は、図１〜図４に示す一例のように、基板１０１上に形成された単結晶の下地層（ＩＩＩ族窒化物半導体層）１０３上にＬＥＤ構造２０が形成されてなり、基板１０１は、（０００１）Ｃ面からなる平面１１と、Ｃ面に非平行の表面１２ｃからなる複数の凸部１２とからなる主面１０を有するものであるとともに、凸部１２の基部幅が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍとされており、下地層１０３は、基板１０１の主面１０上に、平面１１及び凸部１２を覆うようにＩＩＩ族窒化物半導体がエピタキシャル成長することによって形成されたものであり、凸部１２の基部幅ｄ_１と、凸部１２の頂部１２ｅの位置における下地層１０３の頂部厚さＨ_２とが、Ｈ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係とされ、概略構成されている。また、図示例においては、基板１０１上にバッファ層１０２が設けられ、このバッファ層１０２上に下地層１０３が形成されている。

本実施形態で説明する例の発光素子１は、図３に示す例のように、一面電極型のものであり、上述したような基板１０１上に、バッファ層１０２と、ＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物半導体からなるＬＥＤ構造（ＩＩＩ族窒化物半導体層）２０とが形成されているものである。また、発光素子１に備えられるＬＥＤ構造２０は、図３に示すように、ｎ型半導体層１０４、発光層１０５及びｐ型半導体層１０６の各層がこの順で積層されてなるものである。
以下、発光素子１の積層構造について詳しく説明する。

『基板』
（基板の材料）
本実施形態の発光素子において、上述したような基板１０１に用いることができる材料としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
また、上記基板材料の中でも、特に、サファイアを用いることが好ましく、サファイア基板のｃ面上に中間層（バッファ層）１０２が形成されていることが望ましい。

なお、上記基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用い、アンモニアを使用せずにバッファ層１０２を成膜するとともに、アンモニアを使用する方法で後述の下地層１０３を成膜した場合には、バッファ層１０２がコート層としても作用するので、基板１０１の化学的な変質を防ぐ点で効果的である。
また、バッファ層１０２をスパッタ法により形成した場合、基板１０１の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板１０１を用いた場合でも、基板１０１にダメージを与えることなく基板上への各層の成膜が可能である。

（基板の形状：平面と凸部とからなる主面）
本実施形態で用いられる基板１０１は、図２に示す例のように、複数の凸部１２が形成されている。そして、基板１０１の主面１０において凸部１２の形成されていない部分は、（０００１）Ｃ面からなる平面１１とされている。従って、図１及び図２に示す例のように、基板１０１の主面１０は、Ｃ面からなる平面１１と、複数の凸部１２とから構成されている。

凸部１２は、図１及び図２に示すように、Ｃ面に非平行の表面１２ｃからなるものであり、この表面１２ｃにＣ面が現れていないものである。図１及び図２に示す凸部１２は、基部１２ａの平面形状が略円形であり、頂部１２ｅに向かって徐々に外形が小さくなる形状とされており、側面１２ｂが外側に向かって湾曲したお椀状（半球状）の形状とされている。また、凸部１２の平面配置は、図１及び図２に示すように、碁盤目状に等間隔に配置されている。

また、図１及び図２に示す例の凸部１２は、基部幅ｄ_１が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍの範囲で且つ基部幅ｄ_１の１／４以上とされており、隣接する凸部１２間の間隔ｄ_２が基部幅ｄ_１の０．５〜５倍とされている。ここで、凸部１２の基部幅ｄ_１とは、凸部１２の底辺（基部１２ａ）における最大幅の長さのことをいう。また、隣接する凸部１２の間隔ｄ_２とは、最も近接した凸部１２の基部１２ａの縁の間の距離をいう。

隣接する凸部１２間の間隔ｄ_２は、基部幅ｄ_１の０．５〜５倍とされることが好ましい。凸部１２間の間隔ｄ_２が基部幅ｄ_１の０．５倍未満であると、ｎ型半導体層１０４（半導体層３０）を構成する下地層１０３をエピタキシャル成長させる際に、Ｃ面からなる平面１１上からの結晶成長が促進され難くなり、凸部１２を下地層１０３で完全に埋め込むことが難しくなるし、下地層１０３の表面１０３ａの平坦性が十分に得られない場合がある。従って、凸部１２を埋め下地層１０３上にＬＥＤ構造をなす半導体層の結晶を形成した場合、この結晶は当然にピットが多く形成されることとなり、形成されるＩＩＩ族窒化物半導体発光素子の出力や電気特性等の悪化につながってしまう。また、凸部１２間の間隔ｄ_２が基部幅ｄ_１の５倍を超えると、基板１０１を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、基板１０１と、基板１０１上に形成されたＩＩＩ族窒化物半導体層との界面での光の乱反射の機会が減少し、光の取り出し効率を十分に向上させることができなくなる恐れがある。

基部幅ｄ_１は０．０５〜１．５μｍとされることが好ましい。基部幅ｄ_１が０．０５μｍ未満であると、基板１０１を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、基部幅ｄ_１が１．５μｍを超えると、凸部１２を埋めて下地層１０３をエピタキシャル成長させた場合、平坦化されない部分が発生したり、成長時間が長くなって生産性が低下する。
また、基部幅ｄ_１は、上記範囲内においてより小さい構成とすれば、発光素子の発光出力がさらに向上するという効果が得られる。

凸部１２の高さｈは０．０５〜１μｍとされることが好ましい。凸部１２の高さｈが０．０５μｍ未満であると、基板１０１を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、凸部１２の高さｈが１μｍを超えると、凸部１２を埋めて下地層１０３をエピタキシャル成長することが困難になり、下地層１０３の表面１４ａの平坦性が十分に得られない場合がある。

また、凸部１２の高さｈは基部幅ｄ_１の１／４以上とされることが好ましい。凸部１２の高さｈが基部幅ｄ_１の１／４未満であると、基板１０１を用いてＩＩＩ族窒化物半導体発光素子を形成した場合における光を乱反射させる効果や、光の取り出し効率を向上させる効果が十分に得られない恐れがある。

なお、凸部１２の形状は、図１及び図２に示す例に限定されるものではなく、Ｃ面に非平行の表面からなるものであれば、いかなる形状であってもよい。例えば、基部の平面形状が略多角形であり、頂部に向かって徐々に外形が小さくなる形状とされており、側面１２が外側に向かって湾曲している形状であってもよい。また、側面が頂部に向かって徐々に外形が小さくなる斜面からなる略円錐状や略多角錐状とされていてもよい。また、側面の傾斜角度が２段階的変化する形状であってもよい。
また、凸部１２の平面配置も、図１及び図２に示す例に限定されるものではなく、等間隔であってもよいし、等間隔でなくてもよい。また、凸部１２の平面配置は、四角形状であってもよいし、三角形状であってもよいし、ランダムであってもよい。

なお、本実施形態おいては、基板１０１上に設けられる凸部１２を、詳細を後述する製造方法により、基板１０１をエッチングすることによって形成することができるが、これには限定されない。例えば、基板上に、凸部をなす別の材料を基板１０１のＣ面上に堆積させることによって凸部を形成してもよい。基板上に、凸部をなす別の材料を堆積させる方法としては、例えば、スパッタ法、蒸着法、ＣＶＤ法等の各方法を用いることができる。また、凸部をなす材料としては、酸化物や窒化物等、基板の材料とほぼ同等の屈折率を有する材料を用いることが好ましく、基板がサファイア基板の場合には、例えば、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＳｉＮ、ＺｎＯ等を用いることができる。

本発明において、基板１０１を、平面１１及び凸部１２からなる主面１０が備えられた上記構成とすることにより、基板１０１と、詳細を後述する下地層１０３との界面が、バッファ層１０２を介して凹凸とされるので、光の乱反射によって発光素子の内部への光の閉じ込めが低減され、光取り出し効率に優れた発光素子１が実現できる。また、基板１０１を上記構成とすることで、詳細を後述する作用によってバッファ層１０２及び下地層１０３の結晶性が向上するので、その上に形成されるＬＥＤ構造２０の結晶性も優れたものとなる。従って、内部量子効率及び光取り出し効率に優れ、高い発光出力を備えるとともに、リーク電流の発生が抑制され、電気的特性に優れる発光素子１を実現することが可能となる。

『バッファ層』
本発明においては、基板１０１の主面１０上にバッファ層１０２を形成し、その上に後述の下地層１０３を形成することが好ましい。
バッファ層１０２は、Ａｌ_ＸＧａ_１−ＸＮ（０≦ｘ≦１）なる組成で基板１０１上に積層され、例えば、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させる反応性スパッタ法によって形成することができる。本実施形態のような、プラズマ化した金属原料を用いた方法で成膜された膜は、配向が得られ易いという作用がある。

バッファ層１０２は、基板１０１と下地層１０３との格子定数の違いを緩和し、基板１０１のＣ面上にＣ軸配向した単結晶層の形成を容易にする働きがある。従って、バッファ層１０２の上に単結晶のＩＩＩ族窒化物半導体層（下地層１０３）を積層すると、より結晶性に優れた下地層１０３が形成できる。なお、本実施形態では、基板１０１と下地層１０３の間にバッファ層１０２を形成することが最も好ましいが、バッファ層を省略した構成とすることも可能である。

（組成）
本実施形態では、バッファ層１０２が、Ａｌを含有する組成とされていることが好ましく、一般式Ａｌ_ＸＧａ_１−ＸＮ（１≧Ｘ≧０）で表されるＩＩＩ族窒化物化合物であれば、如何なる材料でも用いることができ、また、Ａｌの組成が５０％以上とされていることがより好ましい。また、バッファ層１０２は、ＡｌＮからなる構成とすることが最も好ましい。

（結晶構造）
バッファ層をなすＩＩＩ族窒化物の結晶は、六方晶系の結晶構造を持ち、成膜条件をコントロールすることにより、単結晶膜とすることができる。また、ＩＩＩ族窒化物の結晶は、上記成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。なお、ここで説明する柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。

バッファ層１０２は、単結晶構造であることが、バッファ機能の面から好ましい。上述したように、ＩＩＩ族窒化物の結晶は六方晶系の結晶を有し、六角柱を基本とした組織を形成する。ＩＩＩ族窒化物の結晶は、成膜条件等を制御することにより、上方向だけではなく、面内方向にも成長した結晶を成膜することが可能となる。このような単結晶構造を有するバッファ層１０２を基板１０１上に成膜した場合、バッファ層１０２のバッファ機能が有効に作用するため、その上に成膜されるＩＩＩ族窒化物半導体の層は、良好な配向性及び結晶性を持つ結晶膜となる。

（膜厚）
バッファ層１０２の膜厚は、０．０１〜０．５μｍの範囲とされていることが好ましい。バッファ層１０２の膜厚をこの範囲とすることにより、良好な配向性を有し、バッファ層１０２上にＩＩＩ族窒化物半導体からなる各層を成膜する際に、コート層として有効に機能するバッファ層１０２が得られる。バッファ層１０２の膜厚が０．０１μｍ未満だと、上述したコート層としての充分な機能が得られず、また、基板１０１と下地層１０３との間の格子定数の違いを緩和するバッファ作用が充分に得られない場合がある。また、０．５μｍを超える膜厚でバッファ層１０２を形成した場合、バッファ作用やコート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。また、バッファ層１０２の膜厚は、０．０２〜０．１μｍの範囲とされていることがより好ましい。

『ＩＩＩ族窒化物半導体層（下地層）』
本発明の発光素子１に備えられる下地層（ＩＩＩ族窒化物半導体層）１０３はＩＩＩ族窒化物半導体からなり、例えば、従来公知のＭＯＣＶＤ法によってバッファ層１０２上に積層して成膜することができる。また、本例で説明する下地層１０３は、上述したように、基板１０１の主面１０上に、バッファ層１０２を介して、平面１１及び凸部１２を覆うようにＩＩＩ族窒化物半導体がエピタキシャル成長することによって形成されるものである。

（下地層の材料）
下地層１０３の材料としては、例えば、下地層１０３に、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いることができるが、Ａｌ_ｙＧａ_１―ｙＮ層（０≦ｙ≦１、好ましくは０≦ｙ≦０．５、さらに好ましくは０≦ｙ≦０．１）を用いることが、結晶性の良好な下地層１０３を形成できる点でより好ましい。
また、下地層１０３の材料は、上述のようなバッファ層１０２と異なる材料を用いても良いが、バッファ層１０２と同じ材料を用いることも可能である。

下地層１０３は、必要に応じて、ｎ型不純物が１×１０^１７〜１×１０^１９個／ｃｍ^３の範囲内でドープされた構成としても良いが、アンドープ（＜１×１０^１７個／ｃｍ^３）の構成とすることもでき、アンドープの方が良好な結晶性を維持できる点で好ましい。
基板１０１が導電性である場合には、下地層１０３にドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板１０１に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、下地層１０３はドープしない結晶とした方が、結晶性が良好となるので好ましい。
下地層１０３にドープされるｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。

（下地層の厚さ）
本発明の発光素子に備えられる下地層１０３は、図１に示すように、基板１０１の主面１０をなす凸部１２の基部幅ｄ_１と、凸部１２の頂部１２ｅの位置における下地層１０３の頂部厚さＨ_２とが、Ｈ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係とされている。本発明においては、基板１０１の基部幅ｄ_１が０．０５〜１．５μｍとされており、下地層１０３の頂部厚さＨ_２もこの範囲であることが好ましく、且つ、Ｈ_２（頂部厚さ）＝ｋｄ_１（基部幅）（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係に規定する。

図１に示す例のように、基板１０１の主面１０に凸部１２を形成して凹凸形状とし、この主面１０上に単結晶のＩＩＩ族窒化物半導体からなる下地層１０３をエピタキシャル成長させる場合、頂部厚さＨ_２が薄すぎると、下地層表面が充分に平坦化されない状態となる虞がある。このような場合、（０００１）Ｃ面からなる平面１１から成長したＩＩＩ族窒化物半導体結晶が主面の凹凸上において横方向に成長し、凸部上において集合した際に、集合前の転位が多数残留した状態となる。このような転位は、ＬＥＤ構造を構成するｎ型半導体層や、その他の各層にも引き継がれるため、リーク電流の発生やＥＳＤ耐性の低下等、電気的特性の低下を招くという問題がある。また、下地層上に形成されるｎ型半導体層等の各層に転位が引き継がれた場合には、素子全体の結晶性が低下して発光特性の低下に繋がるという大きな問題がある。
またさらに、下地層の表面を平坦化させるために、必要以上に成膜時間を長くして下地層を厚く形成した場合には、平坦性が逆に低下する部分が発生したり、成長時間が長くなり生産性が低下する。また、ＥＳＤ耐性等の耐高電圧破壊性が劣化し、電気的特性がさらに低下するという問題がある。

本発明においては、基板１０１の凸部１２の基部幅ｄ_１と、下地層１０３における頂部厚さＨ_２とをＨ_２（頂部厚さ）＝ｋｄ_１（基部幅）（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係に規定することにより、凸部１２の基部幅ｄ_１に対する下地層１０３の頂部厚さＨ_２を充分な厚さとすることが可能となる。これにより、下地層１０３の表面１０３ａが良好に平坦化される。また、凸部１２上において、ＩＩＩ族窒化物半導体結晶の集合部に残留する転位が低減されるので、下地層１０３上に形成されるＬＥＤ構造２０の各層が、転位等の結晶欠陥が生じるのが抑制され、結晶性に優れた層となる。従って、リーク電流が生じたりＥＳＤ耐性が低下したりすることなく良好な電気的特性を備え、また、内部量子効率が高く優れた発光特性を備える発光素子１とすることができる。
またさらに、基板１０１と下地層１０３との界面が、バッファ層１０２を介して凹凸とされることで、光の乱反射によって発光素子の内部への光の閉じ込めが低減されるため、光取り出し効率に優れた発光素子が実現できる。

なお、下地層１０３の頂部厚さＨ_２、並びに、基板１０１の平面１１の位置における下地層１０３の厚さである最大厚さＨ_１が厚過ぎると、上述のように、工程時間が長くなったり、その上のｎ型半導体層１０４の充分な膜厚が得られなかったりするという問題がある。
本発明では、基板１０１に形成される凸部１２の基部幅ｄ_１を上記範囲に規定し、且つ、凸部１２の基部幅ｄ_１と下地層１０３の頂部厚さＨ_２とをＨ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係に規定するとともに、下地層１０３の最大厚さＨ_１を、１．５〜４．５μｍの範囲とすることが、上記効果と生産性とを両立できる点から好ましい。
本発明においては、後述の製造方法の説明において詳述するが、下地層１０３を上記膜厚（最大厚さＨ_１及び頂部厚さＨ_２）まで形成した後、引き続いてｎ型不純物のドープを開始することにより、その上のｎ型半導体層１０４が、充分な膜厚で効率良く形成される。

またさらに、下地層１０３の最大厚さＨ_１は、基板１０１の凸部１２の高さｈの２倍以上であることが、表面１０３ａの平坦性がさらに向上する点からより好ましい。下地層１０３の最大厚さＨ_１が凸部１２の高さｈの２倍より小さいと、凸部１２を覆うように成長した下地層１０３の表面１０３ａの平坦性が不充分となる場合がある。

『ＬＥＤ構造』
ＬＥＤ構造２０は、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層１０４、発光層１０５及びｐ型半導体層１０６を有する。このようなＬＥＤ構造２０の各層は、ＭＯＣＶＤ法で形成することにより、より結晶性の高いものが得られる。

「ｎ型半導体層」
ｎ型半導体層１０４は、通常ｎ型コンタクト層１０４ａとｎ型クラッド層１０４ｂとから構成される。ｎ型コンタクト層１０４ａはｎ型クラッド層１０４ｂを兼ねることも可能である。

ｎ型コンタクト層１０４ａは、負極を設けるための層である。ｎ型コンタクト層１０４ａとしては、Ａｌ_ｘＧａ_１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型コンタクト層１０４ａにはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０^１７〜１×１０^２０／ｃｍ^３、好ましくは１×１０^１８〜１×１０^１９／ｃｍ^３の濃度で含有すると、負極との良好なオーミック接触の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。

ｎ型コンタクト層１０４ａの膜厚は、０．５〜５μｍとされることが好ましく、１〜３μｍの範囲に設定することがより好ましい。ｎ型コンタクト層１０４ａの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。

ｎ型コンタクト層１０４ａと発光層１０５との間には、ｎ型クラッド層１０４ｂを設けることが好ましい。ｎ型クラッド層１０４ｂは、発光層１０５へのキャリアの注入とキャリアの閉じ込めを行なう層である。ｎ型クラッド層１０４ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎ型クラッド層１０４ｂをＧａＩｎＮで形成する場合には、発光層１０５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。

本発明では、後述の製造方法の説明において詳述するが、上記構成とされたアンドープの下地層１０３上に、ｎ型ドープのｎ型コンタクト層１０４ａが形成された構成なので、下地層１０３を上記規定の頂部厚さＨ_２として形成した後、引き続いてｎ型不純物のドープを開始することで、生産効率を低下させること無くｎ型半導体層１０４を形成することができる。これにより、ｎ型コンタクト層１０４ａ及びｎ型クラッド層１０４ｂの各層の膜厚を確保し、ｎ型半導体層１０４を充分な膜厚で形成することが可能となるので、ＥＳＤ耐性等の電気的特性に優れた発光素子を実現することができる。

ｎ型クラッド層１０４ｂの膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎ型クラッド層１０４ｂのｎ型ドープ濃度は１×１０^１７〜１×１０^２０／ｃｍ^３が好ましく、より好ましくは１×１０^１８〜１×１０^１９／ｃｍ^３である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。

ｎ型コンタクト層１０４ａとｎ型クラッド層１０４ｂとを合わせたｎ型半導体層１０４全体の膜厚としては、１〜４μｍとすることが好ましい。
一般に、下地層１０３とｎ型半導体層１０４とを合わせた膜厚は概ね１０μｍ程度とされるが、本発明においては、下地層１０３の厚さを上述のように規定することにより、ｎ型半導体層１０４の厚さを、概ね１．７μｍ程度、厚くすることが可能となる。このように、ｎ型半導体層１０４の膜厚を充分に確保することにより、この層のシート抵抗が低減され、ＥＳＤ耐性等の耐高電圧特性が向上するとともに、ウェーハの反りが低減されるので、ＬＥＤチップに分割する際の生産性が向上する。

なお、ｎ型クラッド層１０４ｂを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、該ｎ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであっても良い。また、ｎ型クラッド層１０４ｂは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよい。また、好ましくは、前記ｎ側第１層又はｎ側第２層の何れかが、活性層（発光層１０５）に接する構成とすれば良い。

上述のようなｎ側第１層及びｎ側第２層は、例えばＡｌを含むＡｌＧａＮ系（単にＡｌＧａＮと記載することがある）、Ｉｎを含むＧａＩｎＮ系（単にＧａＩｎＮと記載することがある）、ＧａＮの組成とすることができる。また、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指し、以下同様である）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造であってもよい。本発明においては、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮであることが好ましい。

上記ｎ側第１層及びｎ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オンストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｎ側第１層とｎ側第２層の膜厚が１００オングストローム超だと、結晶欠陥が入りやすく好ましくない。

上記ｎ側第１層及びｎ側第２層は、それぞれドープした構造であってもよく、また、ドープ構造／未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎ型クラッド層として、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造のものを用いた場合には、不純物としてＳｉが好適である。また、上述のようなｎ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
上述のように、ｎ型クラッド層１０４ｂを、超格子構造を含む層構成とすることで、発光出力が格段に向上し、電気特性に優れた発光素子１とすることが可能となる。

「発光層」
ｎ型半導体層１０４の上に積層される発光層１０５としては、単一量子井戸構造あるいは多重量子井戸構造などの発光層１０５がある。図４に示すような、量子井戸構造の井戸層としては、青色発光を呈する構成とする場合には、通常、Ｇａ_１−ｙＩｎ_ｙＮ（０＜ｙ＜０．４）なる組成のＩＩＩ族窒化物半導体が用いられるが、緑色発光を呈する井戸層とする場合には、インジウムの組成が高められたものが用いられる。

本発明のような多重量子井戸構造の発光層１０５の場合は、上記Ｇａ_１−ｙＩｎ_ｙＮを井戸層１０５ｂとし、井戸層１０５ｂよりバンドギャップエネルギーが大きいＡｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜０．３）を障壁層１０５ａとすることが好ましい。
また、井戸層１０５ｂおよび障壁層１０５ａには、設計により不純物をドープしてもしなくてもよい。

また、井戸層１０５ｂの膜厚としては、量子効果の得られる程度の膜厚、例えば１〜１０ｎｍとすることができ、より好ましくは２〜６ｎｍとすると発光出力の点で好ましい。

「ｐ型半導体層」
ｐ型半導体層１０６は、通常、ｐ型クラッド層１０６ａおよびｐ型コンタクト層１０６ｂから構成される。また、ｐ型コンタクト層１０６ｂがｐ型クラッド層１０６ａを兼ねることも可能である。

ｐ型クラッド層１０６ａは、発光層１０５へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐ型クラッド層１０６ａの組成としては、発光層１０５のバンドギャップエネルギーより大きくなる組成で、発光層１０５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦０．４）のものが挙げられる。ｐ型クラッド層１０６ａが、このようなＡｌＧａＮからなると、発光層へのキャリアの閉じ込めの点で好ましい。ｐ型クラッド層１０６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐ型クラッド層１０６ａのｐ型ドープ濃度は、１×１０^１８〜１×１０^２１／ｃｍ^３が好ましく、より好ましくは１×１０^１９〜１×１０^２０／ｃｍ^３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
また、ｐ型クラッド層１０６ａは、複数回積層した超格子構造としてもよい。

なお、ｐ型クラッド層１０６ａを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第１層と、該ｐ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第２層とが積層された構造を含むものであっても良い。また、ｐ側第１層とｐ側第２層とが交互に繰返し積層された構造を含んだものであっても良い。

上述のようなｐ側第１層及びｐ側第２層は、それぞれ異なる組成、例えば、ＡｌＧａＮ、ＧａＩｎＮ又はＧａＮの内の何れの組成であっても良い、また、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。本発明においては、ｐ側第１層及びｐ側第２層は、ＡｌＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。

上記ｐ側第１層及びｐ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オングストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｐ側第１層とｐ側第２層の膜厚が１００オングストローム超だと、結晶欠陥等を多く含む層となり、好ましくない。

上記ｐ側第１層及びｐ側第２層は、それぞれドープした構造であっても良く、また、ドープ構造／未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐ型クラッド層として、ＡｌＧａＮ／ＧａＮの交互構造又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造のものを用いた場合には、不純物としてＭｇが好適である。また、上述のようなｐ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
上述のように、ｐ型クラッド層１０５ａを、超格子構造を含む層構成とすることで、発光出力が格段に向上し、電気特性に優れた発光素子１とすることが可能となる。

ｐ型コンタクト層１０６ｂは、正極を設けるための層である。ｐ型コンタクト層１０６ｂは、Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．４）が好ましい。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。ｐ型不純物（ドーパント）を１×１０^１８〜１×１０^２１／ｃｍ^３の濃度、好ましくは５×１０^１９〜５×１０^２０／ｃｍ^３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。ｐ型コンタクト層１０６ｂの膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。ｐ型コンタクト層１０６ｂの膜厚がこの範囲であると、発光出力の点で好ましい。

本発明に係る発光素子１に備えられるＬＥＤ構造２０は、上述したような、転位が低減され、結晶性に優れた下地層１０３の表面１０３ａ上に形成される。本発明においては、まず、基板１０１を、平面１１と凸部１２とからなる主面１０を有し、凸部１２の基部幅が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍとされた構成としている。そして、下地層１０３を、基板１０１の主面１０上に、平面１１及び凸部１２を覆うようにＩＩＩ族窒化物半導体がエピタキシャル成長することによって形成された層で構成している。この際、下地層１０３の頂部厚さＨ_２が薄すぎると、下地層表面が充分に平坦化されない状態となる虞があるが、本発明においては、凸部１２の基部幅ｄ_１と下地層１０３の頂部厚さＨ_２とをＨ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係で規定することにより、凸部１２の基部幅ｄ_１に対する下地層１０３の頂部厚さＨ_２が充分な膜厚となる。これにより、下地層１０３の表面１０３ａが良好に平坦化されるとともに、凸部１２上において、ＩＩＩ族窒化物半導体結晶の集合部に残留する転位等の結晶欠陥が低減され、結晶性に優れた下地層１０３が得られる。
そして、上述のような下地層１０３の表面１０３ａ上に、ＬＥＤ構造２０をなすｎ型半導体層１４、発光層１５及びｐ型半導体層１６を順次形成することにより、これら各層は、転位等の結晶欠陥や格子不整合が生じるのが抑制され、結晶性に優れた層となる。

またさらに、本発明に係る発光素子１は、基板１０１の凸部１２の基部幅ｄ_１と下地層１０３の頂部厚さＨ_２とを上記関係で規定することにより、下地層１０３上に形成されてＬＥＤ構造２０をなすｎ型半導体層１０４の膜厚を、生産効率を低下させることなく充分な厚さで確保することが可能となる。
本発明に係る発光素子１は、上記構成により、リーク電流が生じたりＥＳＤ耐性が低下したりすることなく良好な電気的特性を備え、また、内部量子効率が高く優れた発光特性が得られるものである。

『電極』
正極ボンディングパッド１０７は、ｐ型半導体層１０６と接する透光性導電酸化膜層からなる透光性正極１０９上の一部に設けられている。
透光性正極１０９は、ＩＴＯ（Ｉｎ_２Ｏ_３−ＳｎＯ_２）、ＡＺＯ（ＺｎＯ−Ａｌ_２Ｏ_３）、ＩＺＯ（Ｉｎ_２Ｏ_３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ_２Ｏ_３）から選ばれる少なくとも一種類を含んだ材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、透光性正極１０９の構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。また、透光性正極１０９は、ｐ型半導体層１０６上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。透光性正極１０９を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。

正極ボンディングパッド１０７は、回路基板やリードフレーム等との電気接続のために設けられる。正極ボンディングパッドとしては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造を何ら制限無く用いることができる。

正極ボンディングパッド１０７の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１０７の厚さは３００ｎｍ以上とすることがより好ましい。また、正極ボンディングパッド１０７の厚さは製造コストの観点から５００ｎｍ以下とすることがより好ましい。

負極ボンディングパッド１０８は、ＬＥＤ構造２０のｎ型半導体層１０４に接するように形成される。このため、負極ボンディングパッド１０８を形成する際には、発光層１０５およびｐ型半導体層１０６の一部を除去してｎ型半導体層１０４のｎ型コンタクト層を露出させ、この上に負極ボンディングパッド１０８を形成する。

負極ボンディングパッド１０８としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。

以上説明したような、本発明に係るＩＩＩ族窒化物半導体発光素子１によれば、基板１０１が、（０００１）Ｃ面からなる平面１１と、Ｃ面に非平行の表面１２ｃからなる複数の凸部１２とからなる主面１０を有するものであるとともに、凸部１２の基部幅ｄ_１が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍとされており、下地層（ＩＩＩ族窒化物半導体層）１０３は、基板１０１の主面１０上に、平面１１及び凸部１２を覆うようにＩＩＩ族窒化物半導体がエピタキシャル成長して形成されたものであり、凸部１２の基部幅ｄ_１と、凸部１２の頂部１２ｅの位置における下地層１０３の頂部厚さＨ_２とが、Ｈ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係である構成とすることにより、下地層１０３の表面１０３ａが良好に平坦化されるとともに、転位が抑制される。これにより、下地層１０３上に形成されるＬＥＤ構造２０の各層が、転位が抑制され、結晶性に優れた層となる。また、凸部１２の基部幅ｄ_１が小さく下地層１０３の表面１０３ａの平坦化が早いため、リーク電流が生じたりＥＳＤ耐性が低下したりすることなく良好な電気的特性を備え、また、内部量子効率が高く優れた発光特性を備えるＩＩＩ族窒化物半導体発光素子１が高い収率で歩留まり良く得られる。また、下地層１０３の成長時間を短縮することができるので、生産性の高いＩＩＩ族窒化物半導体発光素子１が得られる。また、基板１０１と下地層１０３との界面が小さな凹凸とされることで、光の乱反射によって発光素子１の内部への光の閉じ込めが低減されるため、光取り出し効率に優れたＩＩＩ族窒化物半導体発光素子１が実現できる。

［ＩＩＩ族窒化物半導体発光素子の製造方法］
本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法は、基板１０１上に単結晶の下地層（ＩＩＩ族窒化物半導体層）１０３を形成し、該下地層１０３上にＬＥＤ構造２０を形成する方法であり、基板１０１の（０００１）Ｃ面からなる平面１１上に、基部幅が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍである複数の凸部１２を形成することにより、基板１０１上に平面１１と凸部１２とからなる主面１０を形成する基板加工工程と、基板１０１の主面１０上に、平面１１及び凸部１２を覆うようにしてＩＩＩ族窒化物半導体をエピタキシャル成長させるとともに、凸部１２の基部幅ｄ_１と、凸部１２の頂部１２ｅの位置における下地層１０３の頂部厚さＨ_２とを、Ｈ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係として下地層１０３を形成するエピタキシャル工程と、該エピタキシャル工程に引き続いて、ＬＥＤ構造２０を、ＩＩＩ族窒化物半導体をエピタキシャル成長させることによって形成するＬＥＤ積層工程と、が備えられた方法である。
以下、本発明の製造方法に備えられる各工程について詳しく説明する。

『基板加工工程』
図２は、図１の模式図に示す積層構造を製造する工程の一例を説明するための図であり、本実施形態の製造方法において用意する基板１０１を示す斜視図である。この基板１０１は、Ｃ面からなる平面１１と、Ｃ面上に形成される複数の凸部１２とからなる主面１０を有してなる。本発明の基板加工工程においては、基板１０１の平面１１上に、基部幅が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍである複数の凸部１２を形成することにより、凹凸状とされた主面１０を形成する。
以下、図２に示すような基板１０１を加工する方法の一例を説明する。

基板加工工程では、例えば、サファイア基板の（０００１）Ｃ面上に、Ｃ面に非平行の表面からなる複数の凸部１２を形成することにより、Ｃ面からなる平面１１と凸部１２とからなる主面１０を形成して基板１０１を製造する。このような基板加工工程は、例えば、基板１０１上における凸部１２の平面配置を規定するマスクを形成するパターニング工程と、該パターニング工程によって形成されたマスクを使って基板１０１をエッチングして凸部１２を形成するエッチング工程とを備えた方法とすることができる。

本実施形態において、複数の凸部１２が形成される基板材料としては、（０００１）Ｃ面を表面とするサファイア単結晶のウェーハが用いられる。ここで（０００１）Ｃ面を表面とする基板には、基板の面方位に（０００１）方向から±３°の範囲でオフ角が付与された基板も含まれる。また、Ｃ面に非平行の表面とは、（０００１）Ｃ面から±３°の範囲と平行な表面のない表面であることを意味する。

パターニング工程は、一般的なフォトリソグラフィー法で行なうことができる。基板加工工程において形成する凸部１２の、基部１２ａの基部幅ｄ_１は１．５μｍ以下であることが好ましいため、基板１０１の表面全面を均一にパターニングするためには、フォトリソグラフィー法の中でもステッパー露光法を用いることが好ましい。しかしながら、１μｍ以下の基部幅ｄ_１とされた凸部１２のパターンを形成する場合には高価なステッパー装置が必要となるため、高コストとなる。このため、１μｍ以下とされた凸部幅ｄ_１のマスクパターンを形成する場合には、光ディスクの分野で使用されているレーザー露光法、もしくはナノインプリント法の他、電子ビーム（ＥＢ）露光法等を用いることが好ましい。

エッチング工程において基板をエッチングする方法としては、ドライエッチング法やウェットエッチング法が挙げられる。しかしながら、エッチング方法としてウェットエッチング法を用いる場合には、基板１０１の結晶面が露出されるため、Ｃ面に非平行の表面１２ｃからなる凸部１２を形成することが困難となる。このため、エッチング工程においては、ドライエッチング法を用いることが好ましい。

Ｃ面に非平行の表面１２ｃからなる凸部１２は、上述したパターニング工程で形成されたマスクが消失するまで基板１０１をドライエッチングすることにより、形成することが出来る。より具体的には、例えば、基板１０１上にレジストを形成し、所定の形状にパターニングした後、オーブン等を用いて１１０℃で３０分の熱処理を行なうポストベークにより、レジストの側面をテーパ状とする。次いで、横方向のエッチングを促進させるための所定の条件で、レジストが消失するまでドライエッチングを行なうことにより、凸部１２を形成することができる。

また、Ｃ面に非平行の表面１２ｃからなる凸部１２は、マスクを使って基板をドライエッチングした後、再度マスクを剥離して基板１０１をドライエッチングする方法を用いて形成することも出来る。より具体的には、例えば、基板１０１上にレジストを形成し、所定の形状にパターニングした後、オーブン等を用いて１１０℃で３０分の熱処理を行なうポストベークにより、レジストの側面をテーパ状とする。次いで、横方向のエッチングを促進させるための所定の条件でドライエッチングを行ない、レジストが消失する前にドライエッチングを中断する。その後、レジストを剥離してドライエッチングを再開し、所定量のエッチングを行なうことにより、凸部１２を形成することができる。このような方法で形成された凸部１２は、高さ寸法の面内均一性に優れたものとなる。

また、エッチング方法としてウェットエッチング法を用いる場合には、ドライエッチング法と組み合わせることにより、Ｃ面に非平行の表面１２ｃからなる凸部１２を形成することができる。
例えば、基板１０１がサファイア単結晶からなるものである場合、２５０℃以上の高温とした燐酸と硫酸との混酸等を用いることにより、ウェットエッチングすることができる。
ウェットエッチング法とドライエッチング法と組み合わせた方法としては、例えば、マスクが消失するまで基板１０１をドライエッチングした後、高温の酸を用いて所定量のウェットエッチングを行なうことにより凸部１２を形成することができる。このような方法を用いて凸部１２を形成することにより、凸部１２の側面を構成する斜面に結晶面が露出され、再現性よく凸部１２の側面を構成する斜面の角度を形成することができる。また、主面１０に良好な結晶面を再現性よく露出させることができる。
また、ウェットエッチング法とドライエッチング法と組み合わせた方法としては、上記方法の他、ＳｉＯ_２等の酸に対して耐性を有する材料からなるマスクを形成してウェットエッチングを行なった後、マスクを剥離し、横方向のエッチングを促進させるための所定の条件でドライエッチングを行なう方法でも、凸部１２を形成することができる。このような方法で形成された凸部１２は、高さ寸法の面内均一性に優れたものとなる。また、このような方法を用いて凸部１２を形成した場合においても、再現性よく凸部１２の側面を構成する斜面の角度を形成することができる。

なお、本実施形態の製造方法においては、凸部を形成する方法としてエッチング法を用い、基板をエッチングする例を挙げて説明したが、本発明は上記方法に限定されるものではない。例えば、上述したように、基板上に凸部を構成する材料を堆積させることにより、凸部を形成する方法とすることも可能であり、適宜選択して採用することができる。

『バッファ層形成工程』
次に、バッファ層形成工程では、上記方法によって準備された基板１０１の主面１０上に、図１（図３も参照）に示すようなバッファ層１０２を積層する。
本実施形態で説明する例では、基板加工工程の後、エピタキシャル工程の前にバッファ層形成工程を行なうことにより、基板１０１の主面１０上に図１に示すようなバッファ層１０２を積層する。
また、本発明においては、上述したようにバッファ層を省略した構成とすることも可能なので、この場合にはバッファ層形成工程を行なわなくても良い。

「基板の前処理」
本実施形態では、基板１０１をスパッタ装置のチャンバ内に導入した後、バッファ層１０２を形成する前に、プラズマ処理による逆スパッタ等の方法を用いて前処理を行うことが望ましい。具体的には、基板１０１をＡｒやＮ_２のプラズマ中に曝す事によって表面を整えることができる。例えば、ＡｒガスやＮ_２ガスなどのプラズマを基板１０１表面に作用させる逆スパッタにより、基板１０１表面に付着した有機物や酸化物を除去することができる。この場合、基板１０１とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１０１に作用する。このような前処理を基板１０１に施すことにより、基板１０１の表面全面にバッファ層１０２を成膜することができ、その上に成膜されるＩＩＩ族窒化物半導体からなる膜の結晶性を高めることが可能となる。また、基板１０１には、上述のような逆スパッタによる前処理を行なう前に、湿式の前処理を施すことがより好ましい。

また、基板１０１への前処理としては、Ｎ^＋、（Ｎ_２）^＋などのイオン成分と、Ｎラジカル、Ｎ_２ラジカルなどの電荷を持たないラジカル成分とが混合された雰囲気で行なわれるプラズマ処理で行なうことが好ましい。
ここで、基板の表面から有機物や酸化物等のコンタミを除去する際、例えば、イオン成分等を単独で基板表面に供給した場合には、エネルギーが強すぎて基板表面にダメージを与えてしまい、基板上に成長させる結晶の品質を低下させてしまうという問題がある。本実施形態においては、基板１０１への前処理を、上述のようなイオン成分とラジカル成分とが混合された雰囲気で行なわれるプラズマ処理を用いた方法とし、基板１０１に適度なエネルギーを持つ反応種を作用させることにより、基板１０１表面にダメージを与えずにコンタミ等の除去を行なうことが可能となる。このような効果が得られるメカニズムとしては、イオン成分の割合が少ないプラズマを用いることで基板１０１表面に与えるダメージが抑制されることと、基板１０１表面にプラズマを作用させることによって効果的にコンタミを除去できること等が考えられる。

「バッファ層の成膜」
基板１０１に前処理を行なった後、基板１０１上に、反応性スパッタ法により、Ａｌ_ＸＧａ_１−ＸＮ（１≧Ｘ≧０）なる組成のバッファ層１０２を成膜する。反応性スパッタ法によって単結晶構造を有するバッファ層１０２を形成する場合、スパッタ装置のチャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が５０〜１００％の範囲となるように制御することが好ましく、７５％程度とすることがより好ましい。
また、柱状結晶（多結晶）構造を有するバッファ層１０２を形成する場合には、スパッタ装置のチャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が１〜５０％の範囲となるように制御することが好ましく、２５％程度とすることがより好ましい。

バッファ層１０２は、上述した反応性スパッタ法に限らず、例えば、ＭＯＣＶＤ法を用いて形成することも可能であるが、基板１０１の主面１０には凸部１２が形成されているため、ＭＯＣＶＤ法でバッファ層を形成した場合、主面１０で原料ガスの流れが乱れてしまう虞がある。このため、ＭＯＣＶＤ法を用いて、本実施形態のような基板１０１の主面１０に均一にバッファ層１０２を積層することは困難である。このようなＭＯＣＶＤ法に対し、反応性スパッタ法は原料粒子の直進性が高いので、主面１０の形状に影響を受けずに均一なバッファ層１０２を積層することが可能である。従って、バッファ層１０２は、反応性スパッタ法を用いて形成することが好ましい。

『エピタキシャル工程及びＬＥＤ積層工程』
次に、エピタキシャル工程では、上記バッファ層形成工程の後、図１（図３も参照）に示すように、基板１０１の主面１０上に形成されたバッファ層１０２に、単結晶のＩＩＩ族窒化物半導体をエピタキシャル成長させて、主面１０を覆うように下地層（ＩＩＩ族窒化物半導体層）１０３を形成するエピタキシャル工程を行なう。
また、本発明においては、エピタキシャル工程においてＩＩＩ族窒化物半導体からなる下地層１０３を形成した後、ＬＥＤ積層工程において、下地層１０３上に、ｎ型半導体層１０４、発光層１０５及びｐ型半導体層１０６の各層からなるＬＥＤ構造２０を形成する。
なお、本実施形態においては、それぞれＩＩＩ族窒化物半導体を用いて各層を成膜するエピタキシャル工程及びＬＥＤ積層工程について、両工程に共通する構成については、一部、説明を省略することがある。

本発明において、下地層１０３、ｎ型半導体層１０４、発光層１０５及びｐ型半導体層１０６を形成する際の窒化ガリウム系化合物半導体（ＩＩＩ族窒化物半導体）の成長方法は特に限定されず、反応性スパッタ法、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等、窒化物半導体を成長させることが知られている全ての方法を適用できる。これらの方法の内、ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ_２）または窒素（Ｎ_２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ_３）、ヒドラジン（Ｎ_２Ｈ_４）などが用いられる。
また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ_４）またはジシラン（Ｓｉ_２Ｈ_６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ_４）や、テトラメチルゲルマニウム（（ＣＨ_３）_４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ_２Ｈ_５）_４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては、例えばビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ_２Ｍｇ）を用いる。
また、上述したような窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、及びＢｅ等のドーパント元素を含有することができる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
本発明においては、上記各方法の中でも、結晶性の良好な膜が得られる点からＭＯＣＶＤ法を用いることが好ましく、本実施形態では、エピタキシャル工程及びＬＥＤ積層工程においてＭＯＣＶＤ法を用いた例について説明する。

「エピタキシャル工程（下地層：ＩＩＩ族窒化物半導体層の形成）」
エピタキシャル工程では、図１に示すように、基板１０１上に形成されたバッファ層１０２の上に、下地層１０３を、従来公知のＭＯＣＶＤ法を用いて、基板１０１の主面１０をなす平面１１及び凸部１２を覆うようにして形成する。本発明のエピタキシャル工程においては、上記基板加工工程で基板１０１に形成された凸部１２の基部幅ｄ_１と、凸部１２の頂部１２ｅの位置における下地層１０３の頂部厚さＨ_２とを、Ｈ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係として下地層１０３を形成する。

（アニール処理）
本実施形態では、下地層１０３を成膜する前に、バッファ層１０２へのアニール処理を行うことは特段に必要ではない。しかしながら、一般に、ＩＩＩ族窒化物半導体の成膜をＭＯＣＶＤ、ＭＢＥ、ＶＰＥ等の気相化学成膜方法で行なう場合、成膜を伴わない昇温過程及び温度の安定化過程を経て処理されるが、これらの過程においてＶ族の原料ガスをチャンバ内に流通させることが多いので、結果としてアニール効果が生じることがある。また、その際に流通させるキャリアガスとしては、一般的なものを何ら制限無く使用することができ、ＭＯＣＶＤ等の気相化学成膜方法で広く用いられる水素や窒素等を用いても良い。しかしながら、キャリアガスとして化学的に比較的活性な水素を用いた場合、結晶性や結晶表面の平坦性を損なう虞があるため、処理時間を短くすることが好ましい。

（成膜条件）
本実施形態の製造方法では、ＭＯＣＶＤ法を用いて下地層１０３を形成しているが、下地層１０３を積層する方法としては特に限定されず、転位のループ化を生じさせることができる結晶成長方法であれば、何ら制限なく用いることができる。特に、ＭＯＣＶＤ法やＭＢＥ法、ＶＰＥ法等は、マイグレーションを生じさせることができるため、結晶性の良好な膜を形成することが可能となる点で好適である。中でも、ＭＯＣＶＤ法は、特に結晶性の良好な膜を得ることができる点で、より好適に用いることができる。

また、例えば、ＭＯＣＶＤ法を用いてサファイア基板の主面に単結晶のＩＩＩ族窒化物半導体を成長させると、Ｃ面からは単結晶がエピタキシャル成長するが、Ｃ面以外の主面上には結晶がエピタキシャル成長しないという特性がある。つまり、本実施形態で説明する例では、バッファ層１０２の形成された基板１０１の主面１０上に、単結晶のＩＩＩ族窒化物半導体からなる下地層１０３をエピタキシャル成長させると、Ｃ面に非平行の表面１２ｃからなる凸部１２の表面１２ｃからは結晶が成長せず、（０００１）Ｃ面からなる平面１１からのみＣ軸方向に配向した結晶がエピタキシャル成長する。これにより、基板１０１の主面１０に形成される下地層１０３は、主面１０上において凸部１２を覆うようにエピタキシャル成長するので、結晶中に転位等の結晶欠陥を生じないため、結晶性が良好に制御された層となる。

凸部１２の形成された基板１０１は、凸部１２の形成されていない基板と比較して、主面１０に下地層１０３をＭＯＣＶＤ法でエピタキシャル成長した場合に、平坦性の良好な下地層１０３を積層するのが困難となることがある。また、凸部１２の形成された基板１０１の主面１０に積層された下地層１０３は、結晶性を悪化させるＣ軸方向の傾き（チルト）やＣ軸のねじれ（ツイスト）等が生じやすくなる場合がある。このため、凸部１２の形成された基板１０１の主面１０に下地層１０３をＭＯＣＶＤ法でエピタキシャル成長させる場合、十分な表面平坦性や良好な結晶性を得るために、以下に示す成長条件とすることが望ましい。

凸部１２の形成された基板１０１の主面１０に下地層１０３をＭＯＣＶＤ法でエピタキシャル成長させる場合、成長圧力および成長温度を以下に説明するような条件とすることが好ましい。一般に、成長圧力を低くして成長温度を高くすると、横方向の結晶成長が促進され、成長圧力を高くして成長温度を低くすると、ファセット成長モード（△形状）になる。また、成長初期の成長圧力を高くすると、Ｘ線ロッキングカーブの半値幅（ＸＲＣ−ＦＷＨＭ）が小さくなり、結晶性が向上する傾向がある。

上記理由により、凸部１２の形成された基板１０１の主面１０に下地層１０３をＭＯＣＶＤ法でエピタキシャル成長させる場合には、下地層１０３の最大膜厚Ｈ_１が、例えば、２μｍ程度以上になるまで（前半成膜）と、それ以後の４．５μｍ程度となるまで（後半成膜）とで、成長圧力を２段階に変化させることが好ましい。

また、前半成膜においては、成長圧力を４０ｋＰａ以上とすることが好ましく、６０ｋＰａ程度とすることがより好ましい。成長圧力を４０ｋＰａ以上とすると、ファセット成長モード（△形状）になり、転位が横方向に屈曲し、エピタキシャル表面に貫通しない。
このため、成長圧力を高くすると、低転位化され、結晶性が良好となると推定される。また、成長圧力を４０ｋＰａ未満とすると、結晶性が悪化し、Ｘ線ロッキングカーブの半値幅（ＸＲＣ−ＦＷＨＭ）が大きくなるため好ましくない。

しかしながら、成長圧力を４０ｋＰａ以上とすると、エピタキシャル成長させた下地層１０３の表面にピットが発生しやすくなり、十分な表面平坦性が得られない場合がある。
このため、成長圧力を４０ｋＰａ以上とする場合、成長温度を１１４０℃以下とすることが好ましく、１１２０℃程度とすることがより好ましい。成長温度を１１４０℃以下とすることで、成長圧力を４０ｋＰａ以上、好ましくは６０ｋＰａ程度とした場合であっても、ピットの発生を十分に抑制できる。

また、後半成膜においては、成長圧力を４０ｋＰａ以下とすることが好ましく、２０ｋＰａ程度とすることがより好ましい。後半成膜において成長圧力を４０ｋＰａ以下とすることで、横方向の結晶成長を促進することができ、表面平坦性に優れた下地層１０３が得られる。

下地層１０３を成膜する際の基板１０１の温度、つまり、下地層１０３の成長温度は８００℃以上とすることが好ましい。これは、下地層１０３を成膜する際の基板１０１の温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易に進行するからであり、より好ましくは９００℃以上であり、１０００℃以上が最も好ましい。また、下地層１０３を成膜する際の基板１０１の温度は、結晶の分解する温度よりも低温である必要があるため、１２００℃未満とすることが好ましい。下地層１０３を成膜する際の基板１０１の温度が上記温度範囲内であれば、結晶性の良い下地層１０３が得られる。

なお、下地層１０３には、必要に応じて、不純物をドープして成膜することができるが、アンドープとすることが、結晶性が向上する点から好ましい。
また、反応性スパッタ法を用いてＩＩＩ族窒化物半導体からなる下地層１０３を成膜することも可能である。スパッタ法を用いる場合には、ＭＯＣＶＤ法やＭＢＥ法等と比較して、装置を簡便な構成とすることが可能となる。

以上説明したようなエピタキシャル工程により、図１に示す積層構造が得られる。
本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法では、上述したような基板加工工程に次いで、主面１０上に、平面１１及び凸部１２を覆うようにして下地層１０３を成長させるエピタキシャル工程を備えているので、下地層１０３の結晶中に転位などの結晶欠陥が生じにくく、結晶性が良好に制御された下地層１０３が形成できる。

ここで、例えば、凸部の表面にＣ面が存在する場合、凸部の形成された基板上に単結晶のＩＩＩ族窒化物半導体をエピタキシャル成長させると、凸部の表面に存在するＣ面と、凸部の形成されていない領域のＣ面とから結晶が成長することになる。この場合、凸部の表面から成長した結晶と、凸部の形成されていない領域から成長した結晶とが合体した部分に転位などの結晶欠陥が発生しやすく、結晶性の良好なＩＩＩ族窒化物半導体が得られにくい。ここで生じた結晶欠陥は、ＩＩＩ族窒化物半導体からなる下地層の上に、ｎ型半導体層、発光層、ｐ型半導体層からなるＬＥＤ構造を形成した場合、ＬＥＤ構造を構成する半導体層の結晶に引き継がれ、発光素子を形成した場合における内部量子効率の低下やリーク電流の増大の原因となる虞がある。

これに対し、本発明では、上述したように、基板１０１上にＣ面に非平行の表面１２ｃからなる凸部１２を形成することにより、Ｃ面からなる平面１１と凸部１２とからなる主面１０を形成するので、基板１０１の主面１０に下地層１０３のエピタキシャル成長を行った場合、平面１１からのみ結晶が成長することになる。従って、基板１０１の主面１０に形成される下地層１０３は、主面１０上において凸部１２を覆うようにエピタキシャル成長し、結晶中に転位等の結晶欠陥を生じない。
また、本発明では、Ｈ_２｛下地層１０３の頂部厚さ｝＝ｋｄ_１｛基板１０１の凸部１２の基部幅｝（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係として下地層１０３を形成することにより、下地層１０３の表面１０３ａを良好に平坦化させながら、生産効率を向上させることが可能となる。

「ＬＥＤ積層工程」
次に、ＬＥＤ積層工程においては、上記エピタキシャル工程に引き続いて、図３に示すように、下地層１０３の上に、ｎ型半導体層１０４、発光層１０５及びｐ型半導体層１０６の各層からなるＬＥＤ構造２０を、従来公知のＭＯＣＶＤ法を用いて積層する。

（ｎ型半導体層の形成）
上記エピタキシャル工程で形成された下地層１０３の上に、従来公知のＭＯＣＶＤ法を用いて、ｎ型コンタクト層１０４ａ及びｎ型クラッド層１０４ｂを順次積層することにより、ｎ型半導体層１０４を形成する。ｎ型コンタクト層１０４ａ及びｎ型クラッド層１０４ｂを形成する成膜装置としては、上述の下地層１０３や後述の発光層１０５の成膜に用いるＭＯＣＶＤ装置を、各種条件を適宜変更して用いることが可能である。また、ｎ型コンタクト層１０４ａ及びｎ型クラッド層１０４ｂを反応性スパッタ法で形成することも可能である。

本発明においては、上記エピタキシャル工程において、下地層１０３を、最大厚さＨ_１が１．５〜４．５μｍの範囲となるまで形成した後、引き続いて、ＬＥＤ積層工程においてＳｉ（ｎ型不純物）のドープを開始し、ｎ型半導体層１０４（ｎ型コンタクト層１０４ａ）の成膜を開始する方法とすることが好ましい。このように、下地層１０３を形成するエピタキシャル工程からＬＥＤ積層工程へのプロセスを連続して行ない、ＬＥＤ積層工程において、ＭＯＣＶＤ装置における原料ガスの変更によって上記タイミングでＳｉのドープを開始することにより、下地層１０３とｎ型コンタクト層１０４ａとの界面の平坦性が向上し、また、充分な膜厚を備えるｎ型半導体層１０４を高い生産効率で形成することが可能となる。これにより、ｎ型半導体層１０４におけるシート抵抗が低減され、ＥＳＤ耐性等の耐高電圧特性に優れた発光素子１を製造することができる。

また、本発明では、上記手順により、平坦性が良好であるとともに転位が低減され、結晶性の高い下地層１０３を形成した後、引き続いて、ｎ型ドープのｎ型半導体層１０４（ｎ型コンタクト層１０４ａ）を形成することにより、ｎ型半導体層１０４を結晶性に優れた層として形成することができる。これにより、ｎ型半導体層１０４上に、さらに発光層１０５及びｐ型半導体層１０６が順次積層されてなるＬＥＤ構造２０全体の結晶性が向上し、発光特性に優れた発光素子１を得ることが可能となる。

また、上述したように、本発明のＬＥＤ積層工程においては、ｎ型コンタクト層１０４ａとｎ型クラッド層１０４ｂとを合わせた全体膜厚を２〜４μｍの範囲として、ｎ型半導体層１０４を形成することが好ましい。このように、ｎ型半導体層１０４の膜厚を充分に確保することにより、このｎ型半導体層１０４のシート抵抗が低減され、ＥＳＤ耐性等の耐高電圧特性が向上するとともに、ＬＥＤチップに分割する際の生産性が向上する。

（発光層の形成）
次いで、ｎ型クラッド層１０４ｂ（ｎ型半導体層１０４）上に、発光層１０５を、従来公知のＭＯＣＶＤ法によって形成する。本実施形態で形成する発光層１０５は、図４に例示するように、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる積層構造を有しており、ＧａＮからなる７層の障壁層１０５ａと、ノンドープのＧａ_０．８Ｉｎ_０．２Ｎからなる６層の井戸層１０５ｂとを交互に積層して形成する。また、本実施形態の製造方法では、上述したｎ型半導体層１０４の成膜に用いる成膜装置（ＭＯＣＶＤ装置）と同じものを使用して発光層１０５を成膜することができる。

（ｐ型半導体層の形成）
次いで、発光層１０５上、つまり、発光層１０５の最上層となる障壁層１０５ａの上に、ｐ型クラッド層１０６ａ及びｐ型コンタクト層１０６ｂからなるｐ型半導体層１０６を、従来公知のＭＯＣＶＤ法を用いて形成する。ｐ型半導体層１０６の形成には、ｎ型半導体層１０４及び発光層１０５の形成に用いるＭＯＣＶＤ装置と同じ装置を、各種条件を適宜変更して用いることが可能である。また、ｐ型半導体層１０６を構成するｐ型クラッド層１０６ａ及びｐ型コンタクト層１０６ｂを、反応性スパッタ法を用いて形成することも可能である。

本実施形態では、まず、ＭｇをドープしたＡｌ_０．１Ｇａ_０．９Ｎからなるｐ型クラッド層１０６ａを発光層１０５（最上層の障壁層１０５ａ）上に形成し、さらにその上に、ＭｇをドープしたＡｌ_０．０２Ｇａ_０．９８Ｎからなるｐ型コンタクト層１０６ｂを形成する。この際、ｐ型クラッド層１０６ａ及びｐ型コンタクト層１０６ｂの積層には、同じＭＯＣＶＤ装置を用いることができる。なお、上述したように、ｐ型不純物としては、Ｍｇのみならず、例えば亜鉛（Ｚｎ）等も同様に用いることができる。

『電極の形成』
次に、ＬＥＤ積層工程おいてＬＥＤ構造２０が形成されたウェーハに対し、図３に例示するように、ｐ型半導体層１０６上の所定の位置に透光性正極１０９を形成した後、該透光性正極１０９の各々の上に正極ボンディングパッド１０７を形成するとともに、ＬＥＤ構造２０の所定の位置をエッチング除去することにより、ｎ型半導体層１０４を露出させて露出領域１０４ｃを形成し、該露出領域１０４ｃに負極ボンディングパッド１０８を形成する。

「透光性正極の形成」
まず、上記方法によって各層が形成されてなる積層半導体１０のｐ型コンタクト層１０６ｂ上に、ＩＴＯからなる透光性正極１０９を形成する。
透光性正極１０９の形成方法としては、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。

また、上述したように、透光性正極１０９の材料は、ＩＴＯには限定されず、ＡＺＯ、ＩＺＯ、ＧＺＯ等の材料を用いて形成することが可能である。また、透光性正極１０９を形成した後、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。

「正極ボンディングパッド及び負極ボンディングパッドの形成」
次いで、積層半導体１０上に形成された透光性正極１０９上に、さらに、正極ボンディングパッド１０７を形成する。この正極ボンディングパッド１０７は、例えば、透光性正極１０９の表面側から順に、Ｔｉ、Ａｌ、Ａｕの各材料を、従来公知の方法で積層することによって形成することができる。

また、負極ボンディングパッド１０８を形成する際は、まず、基板１０１上に形成されたｐ型半導体層１０６、発光層１０５及びｎ型半導体層１０４の一部をドライエッチング等の方法によって除去することにより、ｎ型コンタクト層１０４ａの露出領域１０４ｃを形成する。そして、この露出領域１０４ｃ上に、例えば、露出領域１０４ｃ表面側から順に、Ｎｉ、Ａｌ、Ｔｉ、及びＡｕの各材料を従来公知の方法で積層することにより、詳細な図示を省略する４層構造の負極ボンディングパッド１０８を形成することができる。

以上説明したような、本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法によれば、基板１０１の（０００１）Ｃ面からなる平面１１上に、基部幅ｄ_１が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍである複数の凸部１２を形成することにより、基板１０１上に平面１１と凸部１２とからなる主面１０を形成する基板加工工程と、基板１０１の主面１０上に、平面１１及び凸部１２を覆うようにしてＩＩＩ族窒化物半導体をエピタキシャル成長させるとともに、凸部１２の基部幅ｄ_１と、凸部１２の頂部１２ｅの位置における下地層（ＩＩＩ族窒化物半導体層）１０３の頂部厚さＨ_２とを、Ｈ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係として下地層１０３を形成するエピタキシャル工程と、該エピタキシャル工程に引き続いてＬＥＤ構造２０を、ＩＩＩ族窒化物半導体をエピタキシャル成長させることによって形成するＬＥＤ積層工程と、が備えられている方法なので、下地層１０３の表面１０３ａを良好に平坦化できるとともに、転位を抑制することができる。これにより、下地層１０３上に、転位が抑制され、結晶性に優れたＬＥＤ構造２０の各層を形成することが可能となる。また、エピタキシャル工程において、凸部１２の基部幅ｄ_１が小さく下地層１０３の表面１０３ａの平坦化が早いため、ＥＳＤ耐性等の耐高電圧破壊性に優れた発光素子１が得られる。従って、リーク電流が生じたりＥＳＤ耐性が低下したりすることなく良好な電気的特性を備え、また、内部量子効率及び光取り出し効率に優れ、高い発光特性を備えるＩＩＩ族窒化物半導体発光素子１を製造することが可能となる。
なお、本実施形態においては、フェイスアップ型のＩＩＩ族窒化物半導体発光素子を例に説明したが、本発明のＩＩＩ族窒化物半導体発光素子はこれに限られるものではなく、フリップチップ型のＩＩＩ族窒化物半導体発光素子にも用いることができる。

［ランプ］
本発明のランプは、本発明のＩＩＩ族窒化物半導体発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明のＩＩＩ族窒化物半導体発光素子と蛍光体とを組み合わせてなるものを挙げることができる。ＩＩＩ族窒化物半導体発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、ＩＩＩ族窒化物半導体発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。

図５は、本発明に係るＩＩＩ族窒化物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図５に示すランプ３は、砲弾型のものであり、図３に示すＩＩＩ族窒化物半導体発光素子１が用いられている。図５に示すように、ＩＩＩ族窒化物半導体発光素子１の正極ボンディングパッド１０７がワイヤー３３で２本のフレーム３１、３２の内の一方（図５ではフレーム３１）に接着され、発光素子１の負極ボンディングパッド１０８がワイヤー３４で他方のフレーム３２に接合されることにより、ＩＩＩ族窒化物半導体発光素子１が実装されている。また、ＩＩＩ族窒化物半導体発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。

本発明のランプは、本発明のＩＩＩ族窒化物半導体発光素子１が用いられてなるものであるので、優れた発光特性を備えたものとなる。
なお、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
また、本発明のＩＩＩ族窒化物半導体発光素子から作製したランプは、種々の機械装置類や機器類に組み込むことできる。例えば、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、その電子機器を組み込んだ自動車等の機械装置類に用いることができる。

［その他の半導体素子］
本実施形態で得られ、優れた結晶性を備えるＩＩＩ族窒化物半導体の積層構造（図４のＬＥＤ構造２０参照）は、上述のような発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の発光素子に備えられる半導体層の他、太陽電池や受光素子等の光電気変換素子、又は、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の電子デバイスにも用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るＩＩＩ族窒化物半導体の積層構造体の素子構造は、これら周知の素子構造を含めて何ら制限されない。

次に、本発明のＩＩＩ族窒化物半導体発光素子を、実施例及び比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。

［実施例１〜３、比較例１〜５］
サファイア基板の（０００１）Ｃ面上に、表１に示す「基部幅」「高さ」「基部幅／４」「隣接する凸部間の間隔」「凸部表面Ｃ面の有無」の複数の凸部を、以下に示す手順で形成することにより、実施例１〜３及び比較例１〜４の基板を、サンプル数ｎ＝５で作成した（基板加工工程）。すなわち、直径２インチのＣ面サファイア基板に公知のフォトリソグラフィー法でマスクを形成し、ドライエッチング法でサファイア基板をエッチングすることにより凸部を形成した。なお、露光法として、紫外光を用いたステッパー露光法を用いた。また、ドライエッチングにはＢＣｌ_３とＣｌ_２の混合ガスを用いた。

このようにして得られた実施例１〜３及び比較例１〜４の基板の凸部は、基部の平面形状が円形で頂部に向かって徐々に外形が小さくなる形状であり、側面が外側に向かって湾曲したお椀状（半球状）の形状であった。

また、上述のような基板加工工程を実施せず、凸部の無い（０００１）Ｃ面からなる主面とされたサファイア基板を準備し、比較例５の基板とした。

そして、以下に示すように、実施例１〜３及び比較例１〜４の複数の凸部の形成された基板の主面に、ＲＦスパッタ法を用いて単結晶構造を有するＡｌＮからなる厚さ５０ｎｍバッファ層を形成した（バッファ層形成工程）。この際、スパッタ成膜装置としては、高周波式の電源を備え、ターゲット内でマグネットの位置を動かすことが可能な機構を有するものを使用した。
また、同様の手順を用いて、凸部の無い比較例５の基板の主面上にも、単結晶構造を有するＡｌＮからなる厚さ５０ｎｍバッファ層を形成した。

まず、複数の凸部の形成された基板をスパッタ成膜装置のチャンバ内へ導入して５００℃まで加熱し、チャンバ内に窒素ガスだけを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を１Ｐａに保持して、基板側に５００Ｗの高周波バイアスを印加して基板を窒素プラズマに曝すことで、基板の表面を洗浄した（前処理）。

続いて、チャンバ内にアルゴンおよび窒素ガスを導入し、基板の温度を５００℃に保ったまま、２０００Ｗの高周波バイアスを金属Ａｌターゲット側に印加し、チャンバ内の圧力を０．５Ｐａに保ち、Ａｒガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させた条件（ガス全体に対する窒素の比は７５％）で、複数の凸部の形成された基板上にＡｌＮからなるバッファ層を成膜した。成長レートは０．０８ｎｍ／ｓであった。なお、ターゲット内のマグネットは、基板洗浄の際もバッファ層成膜の際も揺動させておいた。そして、予め測定した成膜速度に従って規定した時間の間成膜を行い、５０ｎｍのＡｌＮ層からなるバッファ層を複数の凸部の形成された基板上に堆積した後、プラズマを立てるのを止め、基板温度を低下させた。

このようにして得られたバッファ層上に、以下に示す減圧ＭＯＣＶＤ法を用いてＩＩＩ族窒化物半導体からなる下地層をエピタキシャル成長させた（エピタキシャル工程）。
まず、スパッタ成膜装置から取り出したバッファ層まで形成された基板を、ＭＯＣＶＤ法によるＩＩＩ族窒化物半導体層の成長のための反応炉内に導入し、高周波（ＲＦ）誘導加熱式ヒータで成膜温度に加熱される半導体用高純度グラファイト製のサセプタ（ｓｕｓｃｅｐｔｏｒ）上に載置した。その後、ステンレス鋼製の気相成長反応炉内に窒素ガスを流通し、反応炉内をパージした。

そして、気相成長反応炉内に窒素ガスを８分間に亘って流通させた後、誘導加熱式ヒータを作動させてサファイア基板の温度を約１０分間で室温から５００℃に昇温した。その後、基板の温度を５００℃にて、ＮＨ_３ガスおよび窒素ガスを反応炉内に流通させた。気相成長反応炉内の圧力を９５ｋＰａとした。続いて、基板の温度を約１０分間かけて１０００℃まで昇温させ、この温度及び圧力下で１０分間放置して、基板の表面をサーマルクリーニング（ｔｈｅｒｍａｌ ｃｌｅａｎｉｎｇ）した。サーマルクリーニングの終了後、気相成長反応炉内への窒素ガスの供給は継続させた。

その後、アンモニアガスの流通を続けながら、水素雰囲気中において基板の温度を１１２０℃に昇温させ、また、反応炉内の圧力を６０ｋＰａとした。そして、基板の温度が１１２０℃で安定したのを確認した後、トリメチルガリウム（ＴＭＧ）の気相成長反応炉内への供給を開始し、ＡｌＮバッファ層上にアンドープのＧａＮ層をエピタキシャル成長させた。この際、基板に設けられた凸部の頂部の位置における下地層の頂部厚さＨ_２は、表１に示す凸部の基部幅ｄ_１との関係がＨ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）を満たすような厚さとした。また、アンモニアの量はＶ族（Ｎ）／ＩＩＩ族（Ｇａ）比が６００となるように調節した。そして、上記規定の厚さを有するＧａＮ（ＩＩＩ族窒化物半導体）からなる下地層を成長後、反応炉への原料の供給を停止し、基板の温度を低下させた。

その後、反応炉からバッファ層及び下地層の形成された基板を取り出し、下地層の（１０−１０）面及び（０００２）面のＸ線回析（ＸＲＤ）半値幅を測定し、各実施例及び比較例における平均値（ｎ＝５）を上記表１に示した。

表１に示すように、凸部の基部幅ｄ_１及び基部幅ｄ_１と、下地層の頂部厚さＨ_２とが本発明で規定する範囲とされた実施例１〜３のサンプルは、（１０−１０）面のＸＲＤ半値幅が１５０〜１８０ａｒｃｓｅｃ、（０００２）面のＸＲＤ半値幅が３０〜５０ａｒｃｓｅｃの範囲であり、下地層の結晶性及び平坦性が優れていることがわかる。

これに対し、凸部の基部幅ｄ_１が本発明の規定範囲外とされた比較例１〜４のサンプルは、（１０−１０）面のＸＲＤ半値幅が１００〜１５０ａｒｃｓｅｃ、（０００２）面のＸＲＤ半値幅が３０〜５０ａｒｃｓｅｃの範囲となった。
また、凸部の形成されていない基板の主面上にバッファ層を介して下地層が形成された比較例５のサンプルについても、（１０−１０）面のＸＲＤ半値幅が２４０ａｒｃｓｅｃ、（０００２）面のＸＲＤ半値幅が３５ａｒｃｓｅｃであり、実施例１〜３のサンプルに比べ、下地層の結晶性及び平坦性が劣っていることがわかる。

［実施例４〜６、比較例６〜１０］
次に、上記実施例１〜３及び比較例１〜５と同様の方法で作製したＩＩＩ族窒化物半導体からなる下地層上に、以下に示す方法により、ＬＥＤ構造を構成するｎ型半導体層、発光層、ｐ型半導体層の各層をこの順で積層し、図３（図４も参照）に示すような発光素子を作製し、さらに、図５に示すような発光素子が用いられてなるランプ（発光ダイオード：ＬＥＤ）を作製した（ＬＥＤ積層工程）。

「ｎ型コンタクト層の形成」
下地層１０３を形成するエピタキシャル工程に引き続き、同じＭＯＣＶＤ装置を用いてＧａＮからなるｎ型コンタクト層１０４ａの初期層を形成した。この際、下地層１０３の形成終了と同時にＳｉのドープを開始することにより、下地層１０３とｎ型コンタクト層１０４ａを連続して形成した。ｎ型コンタクト層１０４ａの結晶成長は、Ｓｉのドーパント原料としてＳｉＨ_４を流通させた以外は、下地層と同じ条件によって行った。

以上説明したような工程により、表面に逆スパッタを施したサファイアからなる基板１０１上に、単結晶組織を持つＡｌＮのバッファ層１０２を形成し、その上にアンドープで８μｍの膜厚のＧａＮ層（下地層１０３）と、５×１０^１８ｃｍ^−３のキャリア濃度を持つ２μｍのＳｉドープＧａＮ層（ｎ型コンタクト層１０４ａをなす初期層）を形成した。
成膜後に装置内から取り出した基板は無色透明であり、ＧａＮ層（ここではｎ型コンタクト層１０４ａをなす初期層）の表面は鏡面であった。

「ｎ型クラッド層の形成」
上記手順で作製したｎ型コンタクト層１０４ａ上に、ＭＯＣＶＤ法により、ｎ型クラッド層１０４ｂを積層した。
まず、上記手順でｎ型コンタクト層１０４ａを成長させた基板を、同じＭＯＣＶＤ装置を用いてアンモニアを流通させながら、キャリアガスを窒素として、基板温度を７６０℃へ低下させた。この際、炉内の温度の変更を待つ間に、ＳｉＨ_４の供給量を設定した。流通させるＳｉＨ_４の量については事前に計算を行い、Ｓｉドープ層の電子濃度が４×１０^１８ｃｍ^−３となるように調整した。アンモニアはそのままの流量で炉内へ供給し続けた。

次いで、アンモニアをチャンバ内に流通させながら、ＳｉＨ_４ガスと、バブリングによって発生させたＴＭＩ及びＴＥＧの蒸気を炉内へ流通させ、Ｇａ_０．９９Ｉｎ_０．０１Ｎからなる層を１．７ｎｍ、ＧａＮからなる層を１．７ｎｍで各々成膜した。このような成膜処理を１９サイクル繰り返した後、最後に、Ｇａ_０．９９Ｉｎ_０．０１Ｎからなる層を１．７ｎｍで再度、成長させた。また、この工程処理を行なっている間は、ＳｉＨ_４の流通を継続した。これにより、ＳｉドープのＧａ_０．９９Ｉｎ_０．０１ＮとＧａＮの超格子構造からなるｎ型クラッド層１０４ｂを形成した。

「発光層の形成」
次いで、上記手順で作製したｎ型クラッド層１０４ｂ上に、ＭＯＣＶＤ法によって発光層１０５を積層した。
発光層１０５は、ＧａＮからなる障壁層１０５ａと、Ｇａ_０．８Ｉｎ_０．２Ｎからなる井戸層１０５ｂとから構成され、多重量子井戸構造を有する。この発光層１０５の形成にあたっては、ＳｉドープのＧａＩｎＮとＧａＮの超格子構造からなるｎ型クラッド層１０４ｃ上に、まず、障壁層１０５ａを形成し、この障壁層１０５ａ上に、Ｇａ_０．８Ｉｎ_０．２Ｎからなる井戸層１０５ｂを形成した。このような積層手順を６回繰り返した後、６番目に積層した井戸層１０５ｂ上に、７番目の障壁層１０５ａを形成し、多重量子井戸構造を有する発光層１０５の両側に障壁層１０５ａを配した構造とした。

まず、基板温度は７６０℃のままでＴＥＧとＳｉＨ_４の炉内への供給を開始し、所定の時間ＳｉをドープしたＧａＮからなる初期障壁層を０．８ｎｍ形成し、ＴＥＧとＳｉＨ_４の供給を停止した。その後、サセプタの温度を９２０℃に昇温した。そして、ＴＥＧとＳｉＨ_４の炉内への供給を再開し、基板温度９２０℃のままで、さらに、１．７ｎｍの中間障壁層の成長を行った後、ＴＥＧとＳｉＨ_４の炉内供給を停止した。続いて、サセプタ温度を７６０℃に下げ、ＴＥＧとＳｉＨ_４の供給を開始し、さらに、３．５ｎｍの最終障壁層の成長を行った後、再びＴＥＧとＳｉＨ_４の供給を停止して、ＧａＮ障壁層の成長を終了した。上述のような３段階の成膜処理により、初期障壁層、中間障壁層及び最終障壁層の３層からなり、総膜厚が６ｎｍのＳｉドープＧａＮ障壁層（障壁層１０５ａ）を形成した。ＳｉＨ_４の量は、Ｓｉ濃度が１×１０^１７ｃｍ^−３になるように調整した。

障壁層１０５ａの成長を終了させた後、次いで、基板１１の温度や炉内の圧力、キャリアガスの流量や種類はそのままとして、ＴＥＧ及びＴＭＩのバルブを切り替えてＴＥＧ及びＴＭＩを炉内へ供給し、Ｇａ_０．８Ｉｎ_０．２Ｎからなる井戸層１０５ｂを成長させた。これにより、２ｎｍの膜厚を有する井戸層１５ｂを形成した。
上記ＧａＮ障壁層（障壁層１０５ａ）の成長終了後、ＴＥＧとＴＭＩを炉内へ供給して井戸層の成膜処理を行ない、２ｎｍの膜厚を成すＧａ_０．８Ｉｎ_０．２Ｎ層（井戸層１０５ｂ）を形成した。
そして、Ｇａ_０．８Ｉｎ_０．２Ｎからなる井戸層１５ｂの成長終了後、ＴＥＧの供給量の設定を変更した。引き続いて、ＴＥＧおよびＳｉＨ₄の供給を再開し、２層目の障壁層１０５ａの形成を行なった。

上述のような手順を６回繰り返すことにより、６層のＳｉドープＧａＮからなる障壁層１０５ａと、６層のＧａ_０．８Ｉｎ_０．２Ｎからなる井戸層１０５ｂを形成した。

そして、６層目のＧａ_０．８Ｉｎ_０．２Ｎからなる井戸層１０５ｂを形成した後、引き続いて７層目の障壁層の形成を行った。７層目の障壁層の形成処理においては、まず、ＳｉＨ_４の供給を停止し、アンドープＧａＮからなる初期障壁層を形成した後、ＴＥＧの炉内への供給を続けたままで基板温度を９２０℃に昇温し、この基板温度９２０℃にて規定の時間で中間障壁層の成長を行なった後、ＴＥＧの炉内への供給を停止した。続いて、基板温度を７６０℃に下げ、ＴＥＧの供給を開始し、最終障壁層の成長を行った後、再びＴＥＧの供給を停止し、ＧａＮ障壁層の成長を終了した。これにより、初期障壁層、中間障壁層及び最終障壁層の３層からなり、総膜厚が４ｎｍのアンドープＧａＮからなる障壁層を形成した（図１及び図３における発光層１０５の内、最上層の障壁層１０５ａを参照）。

以上の手順にて、厚さが不均一な井戸層（図４におけるｎ型半導体層１０４側から１〜５層目の井戸層１０５ｂ）と、厚さが均一な井戸層（図４におけるｎ型半導体層１０４側から６層目の井戸層１０５ｂを参照）を含んだ多重量子井戸構造の発光層１０５を形成した。

「ｐ型半導体層の形成」
上述の各工程に引き続き、同じＭＯＣＶＤ装置を用いて、４層のノンドープのＡｌ_０．０６Ｇａ_０．９４Ｎと３層のＭｇをドープしたＧａＮよりなる超格子構造を持つｐ型クラッド層１０６ａを成膜し、更に、その上に膜厚が２００ｎｍのＭｇドープＧａＮからなるｐ型コンタクト層１０６ｂを成膜し、ｐ型半導体層１０６とした。

まず、ＮＨ_３ガスを供給しながら基板温度を９７５℃へ昇温した後、この温度でキャリアガスを窒素から水素に切り替えた。続いて、基板温度を１０５０℃に変更した。そして、炉内へＴＭＧとＴＭＡｌを供給することにより、ノンドープのＡｌ_０．０６Ｇａ_０．９４Ｎからなる層２.５ｎｍを成膜した。引き続き、インターバルを取らずに、ＴＭＡのバルブを閉じてＣｐ_２Ｍｇのバルブを開け、ＭｇをドープしたＧａＮの層を２．５ｎｍ成膜した。
以上のような操作を３回繰り返し、最後にアンドープＡｌ_０．０６Ｇａ_０．９４Ｎの層を形成することにより、超格子構造よりなるｐ型クラッド層１０６ａを形成した。

その後、Ｃｐ_２ＭｇとＴＭＧのみを炉内へ供給して、２００ｎｍのｐ型ＧａＮよりなるｐ型コンタクト層１０６ｂを形成した。このｐ型コンタクト層は、ｐ型キャリアを活性化するためのアニール処理を行なわなくてもｐ型特性を示した。

上述のようにして作製したＬＥＤ用のエピタキシャルウェーハは、ｃ面を有するサファイアからなる基板１０１上に、単結晶構造を有するＡｌＮ層（バッファ層１０２）を形成した後、基板１０１側から順に、アンドープＧａＮ層（下地層１０３）、５×１０^１８ｃｍ^−３の電子濃度を持つＳｉドープＧａＮｎ型コンタクト層１０４ａ、４×１０^１８ｃｍ^−３のＳｉ濃度を有し、２０層の１．７ｎｍのＧａ_０．９９Ｉｎ_０．０１Ｎと１９層の１．７ｎｍのＧａＮからなる超格子構造を有するクラッド層（ｎ型クラッド層１０４ｂ）、６層のＳｉドープのＧａＮ障壁層（障壁層１０５ａ）と、６層のノンドープのＧａ_０．８Ｉｎ_０．２Ｎ井戸層（井戸層１０５ｂ）と、ノンドープのＧａＮからなる最上位障壁層（図４における発光層１０５の内、最上層の障壁層１０５ａを参照）とからなる多重量子井戸構造（発光層１０５）、ノンドープのＡｌ_０．０６Ｇａ_０．９４Ｎからなる４つの層と、ＭｇドープＧａＮからなり超格子構造を有する３つの層から構成されるｐ型クラッド層１０６ａ、及び、ＭｇドープＧａＮからなるｐ型コンタクト層１０６ｂから構成されるｐ型半導体層１０６を積層した構造を有する。

そして、ｐ型コンタクト層の気相成長を終了させた後、直ちに基板を加熱するために利用していた高周波誘導加熱式ヒータへの通電を停止すると同時に、キャリアガスを水素から窒素へと切り替え、アンモニアの流量を低下させた。具体的には、成長中には全流通ガス量のうち体積にして約１４％を締めていたアンモニアガスの量を０．２％まで下げた。
更に、この状態で４５秒保持した後、アンモニアの流通を停止した。この状態で、基板温度が室温まで降温したのを確認して、各層が積層された基板を大気中に取り出した。
このようにして、実施例１〜３及び比較例１〜５と同様の方法で作製した下地層上に、ＬＥＤ構造を構成するｎ型半導体層、発光層、ｐ型半導体層の各層をこの順で形成し、実施例４〜６及び比較例６〜１０のサンプルを作製した。

次いで、このようにして得られたＬＥＤ構造となる各層の形成された基板を用いて、以下に示す手順で、半導体発光素子の一種である発光ダイオード（ＬＥＤ）を作製した（図３を参照）。
まず、公知のフォトリソグラフィー技術によって、ＬＥＤ構造となる各層の形成された基板のｐ型コンタクト層上に、ＩＴＯからなる透光性正極と、この透光性正極上にＴｉ、Ａｌ及びＡｕを順に積層した構造を持つ正極ボンディングパッドを形成した。
続いて、正極ボンディングパッドの形成された基板にドライエッチングを行い、負極ボンディングパッドを形成する部分のｎ型半導体層を露出させ、露出したｎ型半導体層上にＮｉ、Ａｌ、Ｔｉ及びＡｕの４層よりなる負極ボンディングパッドを形成した。

そして、正極ボンディングパッド及び負極ボンディングパッドの形成された基板の裏面を研削及び研磨してミラー状の面とした。次いで、この基板を３５０μｍ角の正方形のチップに切断し、ＬＥＤのチップとした。
そして、このチップを、正極ボンディングパッド及び負極ボンディングパッドが上になるようにリードフレーム上に載置し、金線でリードフレームに結線することによってランプ（図５参照）を作製した。

そして、上述のようにして作製したランプのｐ側およびｎ側の電極間に２０ｍＡの順方向電流を流した際の順方向電圧（駆動電圧Ｖｆ）を測定するとともに、ｐ側の透光性正極を通して発光出力Ｐｏ（ｍＷ）を測定し、各実施例及び比較例における平均値を下記表２に示した。また、各サンプルのＥＳＤ（ｅｌｅｃｔｒｏ−ｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ）耐性（耐静電気放電)について、試験装置としてＥＳＤプローバーを用い、各試験条件について、ＨＢＭ（Ｈｕｍａｎ ｂｏｄｙ ｍｏｄｅｌ）に準拠して試験を行い、各実施例及び比較例における総サンプル数に対する破壊が生じなかったサンプルの数を、ＥＳＤ残存率として下記表２に示した。

表２に示すように、本発明に係る製造方法によって作製された実施例４〜６のサンプルは、駆動電圧Ｖｆが３．１４〜３．１５Ｖであり、また、発光出力Ｐｏが１９．２〜１９．７（ｍＷ）であった。

これに対して、基板の凸部の基部幅ｄ_１が１．６μｍ又は２μｍとされ、Ｈ_２｛下地層１０３の頂部厚さ｝＝ｋｄ_１｛基板１０１の凸部１２の基部幅｝（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係で下地層を形成した比較例６〜９のサンプルは、駆動電圧Ｖｆが３．１６〜３．１９Ｖ程度、発光出力Ｐｏが１９．２〜１９．５ｍＷ程度と、実施例４〜６のサンプルに比べ、若干高い駆動電圧を必要とするとともに、発光出力が若干低くなっている。
また、基板に凸部を形成しなかった従来の構成を有する比較例１０のサンプルは、駆動電圧Ｖｆが３．１７Ｖであり、また、発光出力Ｐｏが１５．０ｍＷと、実施例４〜６のサンプルに比べて発光特性が劣っている。

ここで、表２に示すように、実施例４〜６と比較例６〜９のサンプルを比較すると、駆動電圧Ｖｆ及び発光出力Ｐｏに関しては、実施例４〜６の方が若干優れているものの、それほど大きな差とはなっていない。しかしながら、ＥＳＤ残存率を比較すると、実施例４〜６のサンプルが９５．７〜９７．２％となっているのに対し、比較例６〜９においては８９．２〜９１．０％と残存率が低くなっている。この結果より、基板に備えられる凸部の基部幅ｄ_１が本発明で規定される範囲とされ、且つ、凸部１２の基部幅ｄ_１と下地層１０３の頂部厚さＨ_２とがＨ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係とされた実施例４〜６の発光素子が、ＥＳＤ耐性等の耐高電圧破壊性に優れていることが明らかである。

［実施例７］
上記実施例４〜６で製造したＩＩＩ族窒化物半導体発光素子を用い、特開２００７−１９４４０１号公報に記載の方法に準じて、前記ＩＩＩ族窒化物半導体発光素子を搭載したランプ（パッケージ）を作製した。またさらに、電子機器や機械装置の一例として、そのランプを組み込んだバックライトを作製することができた。

［実験例］
上記実施例４〜６と同様の方法で、３５０μｍ角の正方形とされたＩＩＩ族窒化物半導体発光素子のチップを作製し、同様に、正極ボンディングパッド及び負極ボンディングパッドが上になるようにリードフレーム上に載置し、金線でリードフレームに結線し、発光素子サンプルを作製した。この際、基板の凸部幅方向の間隔を１μｍとしたサンプルを実験例１とし、また、凸部幅方向の間隔を２μｍとしたサンプルを実験例２として、各々５個のサンプルを作製した。
そして、これら各サンプルの発光強度を、チップ上面に対して垂直方向に検知器を移動させながら測定し、この測定結果を図６Ａ、図６Ｂのグラフに示した。

図６Ａのグラフに示すように、基板に形成された凸部間の間隔が１μとされた実験例１の発光素子チップは、図６Ｂのグラフに示すような凸部間の間隔が２μとされた実験例２の発光素子チップに比べ、発光出力が高くなっていることがわかる。この結果より、基板に形成される凸部間の間隔がより小さいほうが、発光素子の発光出力を向上できることが明らかとなった。

上記各実施例及び実験例の結果により、本発明のＩＩＩ族窒化物半導体発光素子が、内部量子効率及び光取り出し効率に優れるとともに、電気的特性並びに生産効率に優れていることが明らかである。

本発明は、内部量子効率及び光取り出し効率に優れるとともに、電気的特性並びに生産効率に優れたＩＩＩ族窒化物半導体発光素子及びその製造方法に利用できる。

１…ＩＩＩ族窒化物半導体発光素子、
１０…主面、
１１…平面、
１２…凸部、
１２ｃ…表面、
１２ｅ…頂部、
２０…ＬＥＤ構造、
１０１…基板、
１０２…バッファ層、
１０３…下地層（ＩＩＩ族窒化物半導体層）、
１０４…ｎ型半導体層、
１０４ｂ…ｎ型クラッド層、
１０５…発光層、
１０５ｂ…井戸層、
１０６…ｐ型半導体層、
１０６ａ…ｐ型クラッド層、
１０７…正極ボンディングパッド、
１０８…負極ボンディングパッド、
３…ランプ、
ｄ_１…基部幅（凸部）、
ｄ_２…凸部間の間隔、
ｈ…高さ（凸部）、
Ｈ_２…頂部厚さ（下地層）

Claims (26)

1. 基板上に形成された単結晶のＩＩＩ族窒化物半導体層上にＬＥＤ構造が形成されてなるＩＩＩ族窒化物半導体発光素子であって、
   前記基板は、（０００１）Ｃ面からなる平面と、前記Ｃ面に非平行の表面からなる複数の凸部とからなる主面を有するものであるとともに、前記凸部の基部幅ｄ_１が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍとされており、
   前記ＩＩＩ族窒化物半導体層は、前記基板の主面上に、前記平面及び前記凸部を覆うようにＩＩＩ族窒化物半導体がエピタキシャル成長することによって形成されたものであり、
   前記凸部の基部幅ｄ_１と、前記凸部の頂部の位置における前記ＩＩＩ族窒化物半導体層の頂部厚さＨ_２とが、Ｈ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係であることを特徴とするＩＩＩ族窒化物半導体発光素子。
2. 前記凸部は、さらに、高さｈが前記基部幅ｄ_１の１／４以上とされており、隣接する前記凸部間の間隔ｄ_２が前記基部幅ｄ_１の０．５〜５倍とされていることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子。
3. 前記凸部が前記頂部に向かって徐々に外形が小さくなる形状であることを特徴とする請求項１又は請求項２に記載のＩＩＩ族窒化物半導体発光素子。
4. 前記凸部が略円錐状ないし略多角錐状であることを特徴とする請求項１〜請求項３の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
5. 前記凸部が、前記基板のＣ面上に設けられた酸化物又は窒化物からなることを特徴とする請求項１〜請求項４の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
6. 前記凸部が、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＳｉＮ、ＺｎＯの何れかからなることを特徴とする請求項５に記載のＩＩＩ族窒化物半導体発光素子。
7. 前記基板がサファイア基板であることを特徴とする請求項１〜請求項６の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
8. 前記ＬＥＤ構造は、前記基板の主面上において、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層をこの順で備えることを特徴とする請求項１〜請求項７の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
9. 前記基板の主面上に、多結晶のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）からなり、厚さが０．０１〜０．５μｍとされたバッファ層がスパッタ法によって積層され、該バッファ層上に前記ＩＩＩ族窒化物半導体層が積層されていることを特徴とする請求項１〜請求項８の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
10. 前記基板の主面上に、単結晶のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）からなり、厚さが０．０１〜０．５μｍとされたバッファ層がスパッタ法によって積層され、該バッファ層上に前記ＩＩＩ族窒化物半導体層が積層されていることを特徴とする請求項１〜請求項８の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
11. 前記ｎ型半導体層にｎ型クラッド層が備えられているとともに、前記ｐ型半導体層にはｐ型クラッド層が備えられており、前記ｎ型クラッド層及び／又は前記ｐ型クラッド層が、少なくとも超格子構造を含むことを特徴とする請求項８〜請求項１０の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
12. 基板上に単結晶のＩＩＩ族窒化物半導体層を形成し、該ＩＩＩ族窒化物半導体層上にＬＥＤ構造を形成するＩＩＩ族窒化物半導体層の製造方法であって、
    前記基板の（０００１）Ｃ面からなる平面上に、基部幅ｄ_１が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍである複数の凸部を形成することにより、前記基板上に前記平面と前記凸部とからなる主面を形成する基板加工工程と、
    前記基板の主面上に、前記平面及び前記凸部を覆うようにして前記ＩＩＩ族窒化物半導体をエピタキシャル成長させるとともに、前記凸部の基部幅ｄ_１と、前記凸部の頂部の位置における前記ＩＩＩ族窒化物半導体層の頂部厚さＨ_２とを、Ｈ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される関係として前記ＩＩＩ族窒化物半導体層を形成するエピタキシャル工程と、
    前記エピタキシャル工程に引き続いて、前記ＬＥＤ構造を、ＩＩＩ族窒化物半導体をエピタキシャル成長させることによって形成するＬＥＤ積層工程と、が備えられていることを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
13. 前記基板加工工程は、前記凸部を、さらに、高さｈが前記基部幅ｄ_１の１／４以上、隣接する前記凸部間の間隔ｄ_２が前記基部幅ｄ_１の０．５〜５倍となるように形成することを特徴とする請求項１２に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
14. 前記基板加工工程は、前記凸部を、前記頂部に向かって徐々に外形が小さくなる形状として形成することを特徴とする請求項１２又は請求項１３に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
15. 前記基板加工工程は、前記凸部を、略円錐状ないし略多角錐状として形成することを特徴とする請求項１２〜請求項１４の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
16. 前記基板がサファイア基板であることを特徴とする請求項１２〜請求項１５の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
17. 前記基板加工工程は、前記凸部を、前記基板の（０００１）Ｃ面上に、ステッパー露光法、ナノインプリント法、電子ビーム（ＥＢ）露光法、レーザー露光法の内の何れかを用いてマスクパターンを形成した後、前記基板をエッチングすることによって形成することを特徴とする請求項１２〜請求項１６の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
18. 前記凸部を、前記基板のＣ面上に、酸化物又は窒化物から形成することを特徴とする請求項１２〜請求項１６の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
19. 前記凸部を、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＳｉＮ、ＺｎＯの何れかから形成することを特徴とする請求項１８に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
20. 前記ＬＥＤ積層工程は、前記基板の主面上に、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層をこの順で積層して前記ＬＥＤ構造を形成することを特徴とする請求項１２〜請求項１９の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
21. 前記エピタキシャル工程において、前記ＩＩＩ族窒化物半導体層の頂部厚さＨ_２が、前記凸部の基部幅ｄ_１との関係でＨ_２＝ｋｄ_１（但し、０．５＜ｋ＜５であり、Ｈ_２＝０．５μｍ以上）で表される膜厚となるまでＩＩＩ族窒化物半導体層を形成した後、引き続いて、前記ＬＥＤ積層工程においてｎ型不純物のドープを開始してｎ型半導体層を形成することを特徴とする請求項１２〜請求項２０の何れか１項に記載のＩＩＩ族窒化物半導体発光素子。
22. 前記基板加工工程の後、前記エピタキシャル工程の前に、前記基板の主面上に多結晶のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのバッファ層を、スパッタ法によって積層するバッファ層形成工程が備えられていることを特徴とする請求項１２〜請求項２１の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
23. 前記基板加工工程の後、前記エピタキシャル工程の前に、前記基板の主面上に単結晶のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのバッファ層を、スパッタ法によって積層するバッファ層形成工程が備えられていることを特徴とする請求項１２〜請求項２１の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
24. 前記ＬＥＤ積層工程は、前記ｎ型半導体層をｎ型クラッド層が含まれる層として形成するとともに、前記ｐ型半導体層をｐ型クラッド層が含まれる層として形成し、且つ、前記ｎ型クラッド層及び／又は前記ｐ型クラッド層を、少なくとも超格子構造を含む層として形成することを特徴とする請求項２０〜請求項２３の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
25. 請求項１２〜請求項２４の何れか１項に記載の製造方法によって得られるＩＩＩ族窒化物半導体発光素子。
26. 請求項１〜請求項１１、及び請求項２５の何れか１項に記載のＩＩＩ族窒化物半導体発光素子が用いられてなることを特徴とするランプ。

Images