JP2008072126A - オプトエレクトロニクス半導体チップ - Google Patents

オプトエレクトロニクス半導体チップ Download PDF

Info

Publication number
JP2008072126A
JP2008072126A JP2007239993A JP2007239993A JP2008072126A JP 2008072126 A JP2008072126 A JP 2008072126A JP 2007239993 A JP2007239993 A JP 2007239993A JP 2007239993 A JP2007239993 A JP 2007239993A JP 2008072126 A JP2008072126 A JP 2008072126A
Authority
JP
Japan
Prior art keywords
semiconductor chip
optoelectronic semiconductor
growth surface
structured
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007239993A
Other languages
English (en)
Other versions
JP2008072126A5 (ja
Inventor
Tony Albrecht
アルブレヒト トニー
Georg Bruderl
ブリューダール ゲオルク
Volker Haerle
ヘルレ フォルカー
Lutz Hoeppel
ヘッペル ルッツ
Martin Strassburg
シュトラースブルク マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2008072126A publication Critical patent/JP2008072126A/ja
Publication of JP2008072126A5 publication Critical patent/JP2008072126A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1231—Grating growth or overgrowth details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

【課題】極めて効率的に作動させることができかつ極めてコスト的に有利に作製可能なオプトエレクトロニクス半導体チップを提供すること。
【解決手段】オプトエレクトロニクス半導体チップにおいて、
− 多数の凸部（４）および凹部（３）を有する構造化された成長面（２）を備えた成長基板（１）と、
− この成長面（２）にデポジットされるアクティブ層列（５）と有することを特徴とするオプトエレクトロニクス半導体チップを構成する。
【選択図】図１

Description

本願は、オプトエレクトロニクス半導体チップに関する。
刊行物US 2003/0085409A1にはオプトエレクトロニクス半導体チップが記載されている。
US 2003/0085409A1
本発明の解決すべき課題は、極めて効率的に作動させることができるオプトエレクトロニクス半導体チップを提供することである。本発明の別の解決すべき課題は、極めてコスト的に有利に作製可能なオプトエレクトロニクス半導体チップを提供することである。
上記課題は、オプトエレクトロニクス半導体チップにおいて、多数の凸部および凹部を有する構造化された成長面を備えた成長基板と、この成長面にデポジットされるアクティブ層列と有することを特徴とする本発明のオプトエレクトロニクス半導体チップによって解決される。
本発明によるオプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、この半導体チップには成長基板が含まれる。成長基板とは、例えば、半導体材料を含むかまたは半導体材料からなる基体のことである。この成長基板は少なくとも１つの成長面を有する。この成長面は、その上に半導体材料および／または金属材料をエピタキシャル成長で析出するために設けられている。成長面は、例えば、上記の成長基板の主面によって形成される。
上記のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態によると、上記の成長基板の成長面が構造化される。このことが意味するのは、上記の成長面が均一または平坦に構成されるのではなく、むしろこの成長面が３次元構造を有するということである。この成長面は有利には多数の凸部および／または凹部を有する。この構造化に起因して成長面は粗い表面を有しており、その面積は、平坦な表面の面積に比べて大である。
上記のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態によると、上記の基板の構造化された成長面にアクティブ層列がデポジットされる。このアクティブ層列は、例えば多数の層を含んでおり、少なくとも１つの層はこのオプトエレクトロニクス半導体チップの動作時にビームを検出するまたはビームを形成するために設けられている。例えば、このアクティブ層列にはｐｎ接合部、ダブルへテロ構造または量子井戸構造が含まれる。
上記のアクティブ層列は有利にはエピタキシャル成長によって上記の成長基板の成長面に析出される。ここで上記のアクティブ層列は少なくとも部分的に、上記の構造化された成長基板に、すなわち凸部および／または凹部に密着して続いている。上記の構造化された成長基板のプロフィールは、有利には少なくとも部分的にコンフォーマルに、すなわち等角的に上記のアクティブ層列にかたどられる。このことが意味するのは、例えば、上記のアクティブ層列により、成長面の構造部が単純に覆われて、成長基板とは反対側に、平坦および／または均一な、アクティブ層列の最も外側の層が発生するのではないことである。むしろアクティブ層列の形態は、少なくとも部分的に成長面の構造に追従するのである。
本発明のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態において半導体チップは、成長面が構造化された成長基板を有し、ここでこの成長面は、多数の凸部および／または凹部を有する。さらにこのオプトエレクトロニクス半導体チップは、成長面にデポジットされるアクティブ層列を有する。
ここで説明するオプトエレクトロニクス半導体チップの基礎になっているのは、例えば、つぎのような考え方である。すなわち、従来の方法で作製されるオプトエレクトロニクス半導体チップには、成長基板の平坦で均一な成長面にデポジッドされているアクティブ層列が含まれることが多い。このため、半導体チップのアクティブ層列のアクティブな面、すなわち、例えばビーム形成またはビーム検出のために設けられるアクティブ層列の面は、このような場合、最大でも成長面と同じ大きさにしかならない、という考え方である。ここで説明するように成長面を構造化することによってこの成長面が拡大される。アクティブ層列は、構造化されかつ拡大された成長面にデポジットされるため、アクティブ層列の面積も、平坦で均一なアクティブ層列の面積よりも大きくなるのである。すなわち、このアクティブ層列は、成長基板の横方向の断面積よりも大きな面積を有するのである。ここで成長基板の横方向の断面積とは、構造化の前の成長基板の成長面の面積、すなわち平坦で均一な成長面の面積のことである。
アクティブ層列の面積を拡大することによって、チップのサイズを同じにしたままで、このアクティブ層列によって一層多くの電磁ビームを形成するか、または検出することができる。上記のオプトエレクトロニクス半導体チップが、例えば発光ダイオードチップの場合、ここで説明しているようにアクティブ層列の面積を拡大することによって、横方向の断面積が同じままで輝度が増大し、ひいては全体として一層効率的な発光ダイオードチップが得られるのである。
上記の半導体チップは有利には、成長基板とは反対側に粗い表面も有しており、ここでこの粗い表面は、成長基板の構造化された成長面から得られる。このオプトエレクトロニクス半導体チップが、例えば発光ダイオードチップの場合、この粗い表面は、有利にはこの半導体チップのビーム出射面を形成する。このビーム出射面が粗いことに起因して、ビームが出射する際の全反射の確率が低減され、これによってこの半導体チップの効率も改善される。
本発明のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態において、成長面が構造化された上記の半導体チップによって、成長面が均一な相応の半導体チップよりも、一層多くの電磁ビームが動作時に形成されるか検出される。ここで相応の半導体チップとは、成長面が均一であることを除けば、上記の成長面が構造化された半導体チップと同様に作製されている半導体チップのことである。例えば、相応の半導体チップも、成長面が構造化された上記の半導体チップと同じ横方向の断面積を有するのである。
本発明のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態において、成長面が構造化された上記の半導体チップにより、成長面が構造化されたこの半導体チップと同じ横方向の断面積を有しかつ成長面が均一な相応の半導体チップよりも、ビーム密度の高い電磁ビームが動作時に形成されるかまたは検出される。ここで相応の半導体チップとは、成長面が均一であることを除けば、成長面が構造化された上記の半導体チップと同様に作製されている半導体チップのことである。
本発明のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態において、このオプトエレクトロニクス半導体チップの動作時にはアクティブ層列の全面にわたってビームが形成または検出される。すなわち、電磁ビームの形成または検出は、アクティブ層列の決まった領域、例えば、上記の構造化された成長面の凹部に配置されているアクティブ層列の領域には限定されないのである。むしろ少なくともこの実施形態においてアクティブ層列の全領域は、ビーム形成またはビーム検出のために設けられているのである。
本発明のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態において、上記の成長基板の成長面は規則的に構造化される。すなわち、上記の成長面における構造は、所定の規則にしたがい、あらかじめ定められたように形成されるのである。例えば、上記の構造は、リソグラフィプロセスと、これに続く等方性エッチングとによって形成される。これによって、例えば、成長面全体にわたって、構造寸法が実質的に同じである凸部および／または凹部を形成することが可能である。実質的に同じであるとは、例えば、個々の構造の構造寸法が、すべての構造寸法の平均値を中心として高々１０％だけ変化することである。ここで凸部の構造寸法とは、例えば、凸部の横方向の長さ、凸部の高さおよび／または凸部のエッジ角のことである。凹部の構造寸法とは、例えば、凹部の横方向の長さ、凹部の深さおよび／または凹部のエッジ角のことである。
上記のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、上記の成長面を規則的に構造化して、上記の凸部および／または凹部が周期的に配置されるようにする。この場合に上記の凸部および／または凹部は、例えば、成長面に一種の波状パターンを形成する。この場合、上記の成長面の所定の方向に沿った、隣接する２つの凸部間の間隔は、実質的に一定の値、すなわち周期長さになる。実質的に一定とはここでも、上記の周期長が、その平均値を中心として高々１０％だけ変動することである。
ここで成長面における２つの凸部間の平均間隔は、有利には高々２μｍ、殊に有利には高々１μｍである。
本発明のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態において、上記の成長面は不規則に構造化される。すなわち、成長面がランダムにまたはほぼランダムに構造化されるのである。
成長面の不規則な構造化は、例えば、成長基板の均一な成長面を非等方エッチングすることによって形成することができる。これによって結晶学的に粗面化された構造が得られる。この場合、凸部および／または凹部は、不規則な構造として成長面に形成されるのである。すなわち、上記の凸部および／または凹部は、不規則な構造寸法および／または間隔を有するのである。この場合に２つの凸部間の平均間隔は、有利には高々５００ｎｍである。構造寸法が不規則な凸部および／または凹部は、規則的または不規則に配置することができる。
本発明のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態において、成長面を不規則に構造化する場合、アクティブ層列の面積は、成長基板の横方向の断面の面積よりも大きい。これは、例えば、上記の不規則に構造化された成長面にアクティブ層列をエピタキシャル成長で析出して、このアクティブ層列が、構造化された成長面のプロフィールに沿うようにすることによって達成可能である。すなわち、言い換えると、上記のアクティブ層列は、構造化された成長面に密着しており、これによってこのアクティブ層列は、成長基板の断面積よりも大きな面積を有するのである。上記のアクティブ層列の面積が効果的に大きくなるという利点の他に、上記の成長面の粗面化された構造により、例えば、アクティブ層列において形成される光の出力結合も改善される。それは、アクティブ層列の粗い構造に起因して、このオプトエレクトロニクス半導体チップの外面において光が全反射する確率が低減されるからである。全部をまとめると成長基板の成長面を構造化することによって、成長基板の表面が大きくなり、ひいては成長面の面積が大きくなるのである。成長面を大きくすることによって、アクティブ層列の面積も大きくなる。これにより、成長面が均一で平坦な成長基板に比べて、ビーム形成および／ビーム検出を行うアクティブ層列のより一層大きな面が得られる。これによって殊に効率的であり、さらにコスト的にも殊に有利であるオプトエレクトロニクス半導体チップが形成される。それはビーム発生量を低下させることなく、チップ面を従来のオプトエレクトロニクス半導体チップよりも低減できるからである。
本発明によるオプトエレクトロニクス半導体チップの少なくとも１つの実施形態において、上記のアクティブ層列は厚さが実質的に一定である。ここで実質的に厚さが一定であるとは、アクティブ層列の厚さが、この層列の平均厚さを中心として高々１０％だけ変動することである。アクティブ層列の平均厚さは、有利には高々２０μｍである。
本発明のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態において、上記の成長面の構造化部は、成長面全体にわたって延在している。すなわち、アクティブ層列によって覆われる成長基板の面全体が構造化されており、またこれが、例えば凸部および／または凹部を有するのである。
少なくとも１つの実施形態において上記の成長基板はGaNを含んでいるか、またはGaNから構成される。例えば、この場合に可能であるのは、成長基板が、ｎドーピングされたGaNを含むか、またはｎドーピングされたGaＮから構成されることである。この場合にアクティブ層列は有利には窒素化合物半導体ベースである。この場合、ｎドーピングされた窒化ガリウム成長基板を、アクティブ層列のｎドーピングされたコンタクト層として使用することができる。
少なくとも１つの実施形態において上記の成長基板はInGaNを含んでいるか、またはInGaNから構成される。
少なくとも１つの実施形態において上記の成長基板はAlGaNを含んでいるか、またはAlGaNから構成される。
少なくとも１つの実施形態によれば、上記の成長基板はInAlGaNを含んでいるか、またはInAlGaNから構成される。
少なくとも１つの実施形態において上記の成長基板は、例えばInGaN，AlGaNまたはInAlGaNなどの３元または４元のIII族Ｎ化合物から構成されるか、またはこれを含む。
少なくとも１つの実施形態において上記の成長基板はSiCを含んでいるか、またはSiCから構成される。
少なくとも１つの実施形態においては上記の成長基板はサファイアを含んでいるか、またはサファイアから構成される。
少なくとも１つの実施形態において上記の成長基板は、例えばZnOなどの酸化物半導体から構成されるかまたはこれを含む。
本発明のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態において上記のアクティブ層列は窒化物化合物半導体ベースである。本発明の関連において「窒化物化合物半導体ベース」とは、上記のアクティブ層列またはその少なくとも１つの層が、窒化物‐III／Ｖ‐化合物半導体材料、有利にはAlnGamInl-n-mを含んでいることを意味し、ここで０≦n≦l，０≦m≦l，n+m≦lである。その際、この材料は必ずしも上の式にしたがった数学的に正確な組成を有する必要はない。むしろこの材料は、AlnGamInl-n-mN材料の特徴的な物理特性を実質的に変化させない１つまたは複数のドープ物質ならびに付加的な成分を含有することができる。しかしながらわかりやすくするため、部分的に微量の他の材料によって置換可能である場合であっても、上述の式には結晶格子の主要な構成要素Al，Ga，In，Nだけが含まれている。
本発明のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態において上記のアクティブ層列は、リン化物化合物半導体ベースである。本発明の関連において「リン化物化合物半導体ベース」とは、上記のアクティブ層列またはその少なくとも１つの層に有利にはAlnGamInl-n-mPが含まれることを意味しており、ただし0≦n≦l，0≦m≦lかつn+m≦lである。ここでこの材料は必ずしも上述の式にしたがった数学的に正確な組成を有する必要はない。むしろこの材料は、その物理特性を実質的に変化させない１つまたは複数のドープ物質ならびに付加的な成分を含有することができる。しかしながらわかりやすくするため、部分的に微量の他の材料によって置換可能な場合であっても、上述の式には結晶格子の主要な構成要素(Al，Ga，In，P)だけが含まれている。
本発明のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態において上記のアクティブ層列は、ヒ化物化合物半導体ベースである。本発明の関連において「ヒ化物化合物半導体ベース」とは、上記のアクティブ層列またはその少なくとも１つの層に有利にはAlnGamInl-n-mAsが含まれることを意味しており、ただし0≦n≦l，0≦m≦lかつn+m≦lである。ここでこの材料は必ずしも上述の式にしたがった数学的に正確な組成を有する必要はない。むしろこの材料は、その物理特性を実質的に変化させない１つまたは複数のドープ物質ならびに付加的な成分を含有することができる。しかしながらわかりやすくするため、部分的に微量の別の材料によって置き換えられている可能性がある場合であっても、上述の式には結晶格子の主要な構成要素（Al, Ga, In, As）だけが含まれている。
本発明のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態において上記の成長基板の成長面における凸部および／または凹部は少なくとも１つのエッチングプロセスによって構造化される。ここでは等方性エッチングプロセスを使用することができ、つぎにリソグラフィ法にしたがい、規則的な構造が成長基板にエッチングされる。さらに、非等方エッチング法を用いて上記の成長面を粗面化することも可能である。この非等方エッチング法は、成長基板の成長面に不規則でランダムな構造を作製するのに殊に有利である。
少なくとも１つの実施形態において上記の凸部および／または凹部はエピタキシャル成長によって形成される。すなわち、上記の成長基板の平坦または段付きの成長面にエピタキシャル成長によって材料が析出されるのである。例えば、自己組織化成長によって、またはマスク技術を用いて凸部を成長面に成長させる。これによって規則的な構造も不規則な構造も共に成長面に形成することができるのである。
以下では、実施例およびこれに対応する図に基づいて、ここで説明するオプトエレクトロニクス半導体チップを詳述する。
これらの実施例および図面において、同じ構成要素または作用が同じ構成要素にはそれぞれ同じ参照符号が付されている。図示の要素は縮尺どおりとみなすべきでなく、むしろわかりやすくするため個々の要素は誇張して大きく描かれていることもある。
図１Ａ，１Ｂおよび１Ｃでは概略断面図に基づいて、本発明のオプトエレクトロニクス半導体チップを作製する方法の第１実施例を説明する。図１Ｃでは本発明の第１実施形態によるオプトエレクトロニクス半導体チップが概略断面図で示されている。
図１Ａには、均一で平坦な成長面２を有する成長基板１が示されている。成長基板１は、例えば、ｎドーピングされたGaN成長基板である。この成長基板には、構造化されたフォトレジスト層２０がデポジットされる。このフォトレジスト層２０は、例えば、リソグラフィ法によって構造化される。
成長基板１は、図１Ｂに関連して説明するつぎの方法ステップにおいて等方的にエッチングされる。すなわち、成長基板１の成長面２の、構造化されたフォトレジスト２０によって覆われていない領域がエッチングされるのである。これによって成長面２に凹部３ならびに凸部４が形成される。
等方性エッチングプロセスによって、成長基板１の成長面２に周期構造が構造化される。
ここで成長基板１の２つの凸部4間の平均間隔Ｌは、高々２０μｍ、有利には高々２μｍ、殊に有利には高々１μｍである。
成長基板１の凸部4のベースの平均幅Ｂ１は、高々２０μｍ、有利には高々２μｍ、殊に有利には高々１μｍである。有利には凸部４のベースの幅Ｂ１は、２つの凸部４間の平均間隔Ｌに等しい。
成長基板１の凸部4の平均深さＴは、高々２０μｍ、有利には高々２μｍ、殊に有利には高々１μｍである。
成長基板１の凸部4の先端における平均幅Ｂ２は、高々５μｍ、有利には高々１μｍ、殊に有利には高々０．２μｍである。
凸部４のエッジ角αは上記の値から相応に得られる。
つぎに残っているフォトレジスト層２０が成長基板１から剥離される。
図１Ｃにはここで説明しているオプトエレクトロニクス半導体チップの第１実施例が示されている。このオプトエレクトロニクス半導体チップは、例えば、発光ダイオードチップ、レーダダイオードチップまたは光検出器チップである。
ここでアクティブ層列５は、凹部３および凸部４を有しかつ成長基板１を構造化した成長面２にエピタキシャル成長で析出される。
アクティブ層列５は、成長面２のプロフィールに沿ってこれを辿っている。すなわち、アクティブ層列５の凹部は成長基板１の凹部３に、またアクティブ層列５の凸部は成長基板１の凸部に設けられるのである。
アクティブ層列５は有利には、厚さが均一な層である。アクティブ層５の厚さＤは、有利には６μｍであり、少なくとも１０ｎｍかつ高々２０μｍである。
破線Ｑは、上記の半導体チップの横方向の断面を示している。
アクティブ層列５には、ビーム形成および／またはビーム検出のために設けられる少なくとも１つの層が含まれている。このアクティブ層列には有利には、ｐｎ接合部、ダブルへテロ構造または量子井戸構造が含まれる。
本明細書の枠内において量子井戸構造の概念には、例えば、キャリアが閉じこめ（confinement）によってそのエネルギ状態が量子化され得るあらゆる構造が含まれる。殊にこの量子井戸構造の概念には、量子化の次元数についての規定は含まれていない。したがって量子井戸構造には、例えば、量子箱、量子細線、量子点およびこれらの構造のあらゆる組み合わせが含まれるのである。
図２Ａおよび２Ｂに関連し、概略断面図に基づいて示されているのは、本発明のオプトエレクトロニクス半導体チップを作製する方法の第２実施例である。図２Ａに示されているように基板１の成長面２をまず粗面化する。
これは例えば、非等方エッチングによって行われる。例えば、成長基板１はGaN基板であり、これは高温の水酸化カリウムKOHを用い、非等方エッチングによって粗面化される。これによって結晶学的に粗面化された成長面２が形成される。ここで２つの凸部４の平均間隔Ｌは、高々５μｍ、有利には高々２、殊に有利には０．５μｍである。
上記の水酸化カリウムの濃度は有利には１０％〜５０％である。この水酸化カリウムの温度は、有利には少なくとも摂氏２５度〜摂氏９５度である。エッチング時間は、有利には少なくとも１分間〜高々１時間である。このようにして形成される構造の粗さは、有利には０．１μｍ以上である。
概略断面図に基づいて図２Ｂに示したように、構造化された成長面２にはアクティブ層列５がエピタキシャル成長で析出され、このアクティブ層列は、構造化された成長面２のプロフィールを辿る。アクティブ層列５にはpコンタクト面６がデポジットされ、このｐコンタクト面は、例えば、pドーピングされたGaNを含むか、またはこれから構成される。
上記のアクティブ層列の面積が効果的に大きくなるという利点の他に、成長面２の粗面化された構造により、例えば、アクティブ層列５で形成される光の出力結合も改善される。それは、アクティブ層列５の粗面化された構造ならびにｐコンタクト面６の表面の粗い構造に起因して、このオプトエレクトロニクス半導体チップの外面において光が全反射される確率が低減されるからである。
すべてをまとめると成長基板１の成長面２を構造化することによって、成長基板１の表面が大きくなり、ひいては成長面２の面積が大きくなる。成長面２が大きくなることによって、アクティブ層列５の面積も大きくなる。これにより、成長面２が均一で平坦な成長基板に比べて、ビーム形成および／ビーム検出を行うアクティブ層列５のより一層大きな面積が得られる。これによって殊に効率的なオプトエレクトロニクス半導体チップが形成される。この半導体チップは、従来のオプトエレクトロニクス半導体チップよりもチップ面積を低減することができるためにコスト的にも極めて有利である。
本発明は、実施例に基づく上記の説明によって限定されるものではない。むしろ本発明には、例えば、特許請求の範囲に記載された特徴的構成の任意の組み合わせを内容とする特徴の任意の組み合わせならび任意の新たな特徴が含まれているのであり、これはこの特徴またはその組み合わせそのものが、特許請求の範囲または実施例において明に示されていなくても含まれているのである。
本願は、ドイツ連邦共和国特許出願第102006043400.5号に優先権を主張するものであり、その開示内容は参照によって本願に取り入れられるものとする。
本発明のオプトエレクトロニクス半導体チップを作製する方法の第１実施例を説明する概略断面図である。 本発明のオプトエレクトロニクス半導体チップを作製する方法の第２実施例を説明する概略断面図である。
符号の説明
１ 成長基板、 ２ 成長面、 ３ 凹部、 ４ 凸部、 ５ アクティブ層列、 ６ コンタクト面、 ２０ フォトレジスト層、 Ｂ１ 凸部のベースの平均幅、 Ｂ２ 凸部の先端部の平均幅、 Ｄ アクティブ層の厚さ、 Ｔ 凸部の平均深さ、 Ｌ 平均間隔、 Ｑ 横方向の断面、 α エッジ角

Claims (19)

  1. オプトエレクトロニクス半導体チップにおいて、
    − 多数の凸部（４）および凹部（３）を有する構造化された成長面（２）を備えた成長基板（１）と、
    − 当該成長面（２）にデポジットされるアクティブ層列（５）と有することを特徴とする
    オプトエレクトロニクス半導体チップ。
  2. 前記のアクティブ層列（２）の面積は、成長基板（１）の横方向の断面（Ｑ）の面積よりも大きい、
    請求項１に記載のオプトエレクトロニクス半導体チップ。
  3. 前記のオプトエレクトロニクス半導体チップの動作時にアクティブ層列（５）の全面にわたって電磁ビームが形成されるかまたは検出される、
    請求項１または２に記載のオプトエレクトロニクス半導体チップ。
  4. 前記の成長面（２）が規則的に構造化されている、
    請求項１から３までのいずれか１項に記載のオプトエレクトロニクス半導体チップ。
  5. 前記の凸部（４）および凹部（３）が周期的に配置されている、
    請求項１から４までのいずれか１項に記載のオプトエレクトロニクス半導体チップ。
  6. 前記の成長面（２）は不規則に構造化されている、
    請求項１から５までのいずれか１項に記載のオプトエレクトロニクス半導体チップ。
  7. 前記の成長面（２）は不規則に構造化されており、
    アクティブ層列（２）の面積は、成長基板（１）の横方向の断面（Ｑ）の面積よりも大きい、
    請求項１に記載のオプトエレクトロニクス半導体チップ。
  8. 前記の凸部（４）および凹部（３）が不規則な構造として構成されている、
    請求項１から７までのいずれか１項に記載のオプトエレクトロニクス半導体チップ。
  9. 前記の構造化された成長面の２つの凸部（４）間の平均間隔（Ｌ）は高々２μｍである、
    請求項１から８までのいずれか１項に記載のオプトエレクトロニクス半導体チップ。
  10. 前記の構造化された成長面の２つの凸部（４）間の平均間隔（Ｌ）は高々１μｍである、
    請求項１から９までのいずれか１項に記載のオプトエレクトロニクス半導体チップ。
  11. 前記の構造化された成長面の２つの凸部（４）間の平均間隔（Ｌ）は高々０．５μｍである、
    請求項１から１０までのいずれか１項に記載のオプトエレクトロニクス半導体チップ。
  12. 前記のアクティブ層列（５）は、高々２０μｍの平均厚さ（Ｄ）を有する、
    請求項１から１１までのいずれか１項に記載のオプトエレクトロニクス半導体チップ。
  13. 前記の凸部（４）および凹部（３）は、構造化された成長面（２）全体にわたって延在している、
    請求項１から１２までのいずれか１項に記載のオプトエレクトロニクス半導体チップ。
  14. 前記の成長基板（１）は、材料GaＮ，SiC，サファイア、InGaN，AlGaN，InAlGaN，ZnOのうちの１つから構成されるか、当該の材料のうちの１つを含む、
    請求項１から１３までのいずれか１項に記載のオプトエレクトロニクス半導体チップ。
  15. 前記の成長基板（１）は、ｎドーピングされたGaNから構成されている、
    請求項１から１４までのいずれか１項に記載のオプトエレクトロニクス半導体チップ。
  16. 前記の凸部（４）および凹部（３）は、少なくとも１つのエッチングプロセスによって成長面（２）に構造化される、
    請求項１から１５までのいずれか１項に記載のオプトエレクトロニクス半導体チップ。
  17. 前記の凸部（４）および凹部（３）はエピタキシャル成長によって形成される、
    請求項１から１６までのいずれか１項に記載のオプトエレクトロニクス半導体チップ。
  18. 成長面（２）が構造化された前記の半導体チップにより、成長面が均一な相応の半導体チップよりも、一層多くの電磁ビームが動作時に形成または検出される、
    請求項１から１７までのいずれか１項に記載のオプトエレクトロニクス半導体チップ。
  19. 成長面（２）が構造化された前記の半導体チップにより、当該の成長面（２）が構造化された半導体チップと同じ横方向の断面を有しかつ成長面が均一な相応の半導体チップよりも、ビーム密度の高い電磁ビームが動作時に形成または検出される、
    請求項１から１８のいずれか１項に記載のオプトエレクトロニクス半導体チップ。
JP2007239993A 2006-09-15 2007-09-14 オプトエレクトロニクス半導体チップ Pending JP2008072126A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006043400A DE102006043400A1 (de) 2006-09-15 2006-09-15 Optoelektronischer Halbleiterchip

Publications (2)

Publication Number Publication Date
JP2008072126A true JP2008072126A (ja) 2008-03-27
JP2008072126A5 JP2008072126A5 (ja) 2011-05-26

Family

ID=38738832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007239993A Pending JP2008072126A (ja) 2006-09-15 2007-09-14 オプトエレクトロニクス半導体チップ

Country Status (4)

Country Link
US (1) US20080073655A1 (ja)
EP (1) EP1901357A3 (ja)
JP (1) JP2008072126A (ja)
DE (1) DE102006043400A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111269A (ja) * 2007-10-31 2009-05-21 Tekcore Co Ltd 発光ダイオードの構造及びその製造方法
WO2009154215A1 (ja) * 2008-06-20 2009-12-23 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010114159A (ja) * 2008-11-04 2010-05-20 Meijo Univ 発光素子及びその製造方法
JP2013118378A (ja) * 2011-12-03 2013-06-13 Qinghua Univ 発光ダイオード
JP2013118379A (ja) * 2011-12-03 2013-06-13 Qinghua Univ 発光ダイオード
JP2013118380A (ja) * 2011-12-03 2013-06-13 Qinghua Univ 発光ダイオード
US8759858B2 (en) 2011-12-03 2014-06-24 Tsinghua University Light emitting diode
US8785955B2 (en) 2011-12-03 2014-07-22 Tsinghua University Light emitting diode
US8796716B2 (en) 2011-12-03 2014-08-05 Tsinghua University Light emitting diode

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008030584A1 (de) 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102008035784A1 (de) * 2008-07-31 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102009008223A1 (de) * 2009-02-10 2010-08-12 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Halbleiteroberfläche und Halbleiterchip
US8481411B2 (en) * 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8129205B2 (en) * 2010-01-25 2012-03-06 Micron Technology, Inc. Solid state lighting devices and associated methods of manufacturing
US8859305B2 (en) * 2010-02-10 2014-10-14 Macron Technology, Inc. Light emitting diodes and associated methods of manufacturing
DE102010020162A1 (de) * 2010-05-11 2011-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung eines Strahlungsauskoppelelements
DE102010020789B4 (de) * 2010-05-18 2021-05-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
EP2509120A1 (en) 2011-04-05 2012-10-10 Imec Semiconductor device and method
CN102184846A (zh) * 2011-04-22 2011-09-14 东莞市中镓半导体科技有限公司 一种图形化衬底的制备方法
DE102012103394A1 (de) 2012-04-18 2013-10-24 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derart hergestellter optoelektronischer Halbleiterchip
KR20130140325A (ko) * 2012-06-14 2013-12-24 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
DE102018133123A1 (de) * 2018-12-20 2020-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem zentralen Bereich und einem Randbereich und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
US11315810B2 (en) * 2019-05-17 2022-04-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus for wafer processing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153991A (ja) * 1993-11-26 1995-06-16 Nec Corp 発光ダイオード及びその製造方法
JPH1022523A (ja) * 1996-07-02 1998-01-23 Omron Corp 半導体発光素子
JPH11274568A (ja) * 1998-02-19 1999-10-08 Hewlett Packard Co <Hp> Ｌｅｄおよびｌｅｄの組立方法
JP2002185040A (ja) * 2000-12-15 2002-06-28 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
JP2003318441A (ja) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd 半導体発光素子

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739217A (en) * 1969-06-23 1973-06-12 Bell Telephone Labor Inc Surface roughening of electroluminescent diodes
JPS5891689A (ja) * 1981-11-27 1983-05-31 Nec Corp 半導体発光ダイオ−ド
JPS59217381A (ja) * 1983-05-24 1984-12-07 Mitsubishi Electric Corp 半導体発光素子
JPH081949B2 (ja) * 1989-05-30 1996-01-10 三菱電機株式会社 赤外線撮像装置及びその製造方法
US5814839A (en) * 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6833564B2 (en) * 2001-11-02 2004-12-21 Lumileds Lighting U.S., Llc Indium gallium nitride separate confinement heterostructure light emitting devices
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
JP2005011944A (ja) * 2003-06-18 2005-01-13 Sumitomo Electric Ind Ltd 発光装置
KR100714639B1 (ko) * 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR20050071238A (ko) * 2003-12-31 2005-07-07 엘지전자 주식회사 고휘도 발광 소자 및 그 제조 방법
DE102004014207A1 (de) * 2004-03-23 2005-10-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil mit mehrteiligem Gehäusekörper
KR100568300B1 (ko) * 2004-03-31 2006-04-05 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
EP1735838B1 (en) * 2004-04-15 2011-10-05 Trustees of Boston University Optical devices featuring textured semiconductor layers
US8035113B2 (en) * 2004-04-15 2011-10-11 The Trustees Of Boston University Optical devices featuring textured semiconductor layers
US7633097B2 (en) * 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
GB2418532A (en) * 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
US7456452B2 (en) * 2005-12-15 2008-11-25 Micron Technology, Inc. Light sensor having undulating features for CMOS imager

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153991A (ja) * 1993-11-26 1995-06-16 Nec Corp 発光ダイオード及びその製造方法
JPH1022523A (ja) * 1996-07-02 1998-01-23 Omron Corp 半導体発光素子
JPH11274568A (ja) * 1998-02-19 1999-10-08 Hewlett Packard Co <Hp> Ｌｅｄおよびｌｅｄの組立方法
JP2002185040A (ja) * 2000-12-15 2002-06-28 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
JP2003318441A (ja) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd 半導体発光素子
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111269A (ja) * 2007-10-31 2009-05-21 Tekcore Co Ltd 発光ダイオードの構造及びその製造方法
WO2009154215A1 (ja) * 2008-06-20 2009-12-23 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JPWO2009154215A1 (ja) * 2008-06-20 2011-12-01 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
US8421107B2 (en) 2008-06-20 2013-04-16 Toyoda Gosei Co., Ltd. Group-III nitride semiconductor light emitting device and production method thereof, and lamp
JP2010114159A (ja) * 2008-11-04 2010-05-20 Meijo Univ 発光素子及びその製造方法
JP2013118378A (ja) * 2011-12-03 2013-06-13 Qinghua Univ 発光ダイオード
JP2013118379A (ja) * 2011-12-03 2013-06-13 Qinghua Univ 発光ダイオード
JP2013118380A (ja) * 2011-12-03 2013-06-13 Qinghua Univ 発光ダイオード
US8759858B2 (en) 2011-12-03 2014-06-24 Tsinghua University Light emitting diode
US8785955B2 (en) 2011-12-03 2014-07-22 Tsinghua University Light emitting diode
US8796716B2 (en) 2011-12-03 2014-08-05 Tsinghua University Light emitting diode

Also Published As

Publication number Publication date
US20080073655A1 (en) 2008-03-27
DE102006043400A1 (de) 2008-03-27
EP1901357A2 (de) 2008-03-19
EP1901357A3 (de) 2013-07-31

Similar Documents

Publication Publication Date Title
JP2008072126A (ja) オプトエレクトロニクス半導体チップ
US9082934B2 (en) Semiconductor optoelectronic structure with increased light extraction efficiency
EP1858090B1 (en) Light emitting diode having multi-pattern structure
EP1526583B1 (en) Photonic crystal light emitting device
EP1983581B1 (en) Method of fabricating a light emitting diode having improved external light extraction
JP5283114B2 (ja) パターン形成基板を具備した窒化物半導体発光素子及びその製造方法
TWI608632B (zh) 藍寶石基板、其製造方法以及氮化物半導體發光元件
US8981403B2 (en) Patterned substrate design for layer growth
CN102742036B (zh) 固态照明装置及相关联制造方法
JP6078220B2 (ja) 半導体本体、発光ダイオードおよび発光ダイオードの製造方法
JP2007227938A (ja) 窒化物系半導体発光素子及びその製造方法
KR20070081184A (ko) 질화물계 반도체 발광소자 및 그 제조방법
US9337388B2 (en) Method for producing a semiconductor layer sequence, radiation-emitting semiconductor chip and optoelectronic component
JP2012114407A (ja) 垂直型発光素子の製造方法およびその発光素子用の基板モジュール
US9324560B2 (en) Patterned substrate design for layer growth
KR20140054183A (ko) 나노구조 층을 갖는 발광 다이오드 및 그의 제조 및 사용 방법
JP2008140918A (ja) 発光素子の製造方法
JP2005064113A (ja) 半導体発光素子及びその製造方法
US11688993B2 (en) Method of producing a plurality of laser diodes and laser diode
JP2005191099A (ja) 発光ダイオード装置
JP6429626B2 (ja) 層成長のためのパターンを有する基板の設計
JP4799528B2 (ja) 発光ダイオードの構造及びその製造方法
KR101060975B1 (ko) 에어갭을 구비하는 발광소자 및 그 제조방법
JP2007242669A (ja) 半導体発光装置及びその製造方法
JP6328258B2 (ja) 半導体層積層体を製造するための方法およびオプトエレクトロニクス半導体部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100525

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120412

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120712

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120718

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120813

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130111