JP6078220B2 - 半導体本体、発光ダイオードおよび発光ダイオードの製造方法 - Google Patents
半導体本体、発光ダイオードおよび発光ダイオードの製造方法 Download PDFInfo
- Publication number
- JP6078220B2 JP6078220B2 JP2011094714A JP2011094714A JP6078220B2 JP 6078220 B2 JP6078220 B2 JP 6078220B2 JP 2011094714 A JP2011094714 A JP 2011094714A JP 2011094714 A JP2011094714 A JP 2011094714A JP 6078220 B2 JP6078220 B2 JP 6078220B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photonic crystal
- area
- substrate
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
- H01L21/0265—Pendeoepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Description
・基板に第1表面を設けるステップ。
・周期的に分布した第1エリアを含むパターンを、前記第1表面に付与するステップ。
・エピタキシャル横方向成長(ELOG: epitaxial lateral overgrowth)を用いて、III−窒化物材料からなる少なくとも1つの層を成長させるステップ。
・n型ドープ層である第1活性層およびp型ドープ層である第2活性層を含む、III−窒化物材料からなる活性層構造を成長させるステップ。
・基板を除去し、基板表面に付与したパターンに対応したパターンを持つフォトニック結晶構造を生成するステップ。
本発明の第2の目的は、改善したデバイスを提供することである。
・基板に、III−窒化物材料の成長に適した第1表面を設けるステップ。
・周期的に分布した第1エリアおよび、前記第1エリアを空間的に制限する少なくとも1つの第2エリアを含むパターンを、前記第1表面に付与するステップ。このパターンは、空洞および突起を用いて実現され、そのうちの1つは第1表面を露出させる。
・第1ステップにおいて、第1表面が第1エリア内で露出している場合は、ほぼ第1エリア内で第1表面の上にIII−窒化物材料からなるフォトニック結晶柱(pillar)を成長させ、第1表面が少なくとも1つの第2エリア内で露出している場合は、ほぼ少なくとも1つの第2エリア内で第1表面の上にIII−窒化物材料からなる少なくとも1つのフォトニック結晶層を成長させる。
・第2ステップにおいて、第1エリアおよび少なくとも1つの第2エリアの両方において、エピタキシャル横方向成長(ELOG: epitaxial lateral overgrowth)を用いて、III−窒化物材料からなる過成長(overgrowth)層を成長させる。
・第3ステップにおいて、n型ドープ層である第1活性層およびp型ドープ層である第2活性層を含む、III−窒化物材料からなる活性層構造を成長させるステップ。
・フォトニック結晶構造の形成のために、過成長層および、フォトニック結晶柱またはフォトニック結晶層のいずれかから、基板を少なくとも部分的に除去するステップ。
図2に戻って、パターンは、上部層3および埋め込み層2の両方に転写されることが示されている。これは必須ではないが、基板10の除去の際、後に検討しているように、利益になる。パターンの転写は、典型的には、エッチング、例えば、ドライエッチングによって実行される。ここでは、下地のハンドリングウエハを露出することが最も有益であるが、これは必須ではない。埋め込み層2の無い基板を使用する実施形態では、パターンは上部層3に転写されることになる。
Claims (6)
- フォトニック結晶構造を備えた、少なくとも1つの発光ダイオードを製造する方法であって、
・ハンドリングウエハと、埋め込み層と、上部層とを含む基板に、III−窒化物材料の成長に適した第1表面を設けるステップと、
・周期的に分布した第1エリア(I)および、前記第1エリアを空間的に制限する少なくとも1つの第2エリア(II)を含むパターンを、前記第1表面に付与するステップであって、このパターンは、空洞および突起を用いて実現され、そのうちの1つは第1表面を露出させるようにしたステップと、
・第1ステップにおいて、第1表面が第1エリア内で露出している場合は、ほぼ第1エリア内で第1表面の上にIII−窒化物材料からなるフォトニック結晶柱を成長させ、第1表面が少なくとも1つの第2エリア内で露出している場合は、ほぼ少なくとも1つの第2エリア内で第1表面の上にIII−窒化物材料からなる少なくとも1つのフォトニック結晶層を成長させるステップと、
・第2ステップにおいて、第1エリアおよび少なくとも1つの第2エリアの両方において、エピタキシャル横方向成長(ELOG)を用いて、III−窒化物材料からなる過成長層を成長させるステップと、
・第3ステップにおいて、n型ドープ層である第1活性層およびp型ドープ層である第2活性層を含む、III−窒化物材料からなる活性層構造を成長させるステップと、
・フォトニック結晶構造の形成のために、過成長層および、フォトニック結晶柱またはフォトニック結晶層のいずれかから、基板を少なくとも部分的に除去するステップと、を含み、
パターンは、前記上部層および前記埋め込み層に付与され、
基板の除去は、ハンドリングウエハおよび埋め込み層の除去を含む方法。 - フォトニック結晶は、フォトニック結晶柱の間に1つ又はそれ以上の溝が設けられ、あるいは前記フォトニック結晶層に溝が設けられ、
溝は、過成長層の中に延びており、ほぼ第1エリアまたはほぼ少なくとも1つの第2エリアにおいて第1ステップでの成長から由来するものであり、テンプレート層の除去によって、第1ステップ中または第1ステップ後に形成される請求項1記載の方法。 - 前記パターンは、前記基板中に転写され、これにより第1エリアまたは少なくとも1つの第2エリアにおいて空洞を規定し、そして、第1表面は、突起の上部に存在している請求項1または2記載の方法。
- 前記パターンは、空洞を含む基板上へのテンプレート層の設置によって設けられ、
第1表面は、空洞の底部に存在している請求項1または2記載の方法。 - 過成長層は、溝に対する側壁を規定しており、前記側壁は、過成長層での第1高さと第2高さとの間で、溝の一次配向に対して平均でせいぜい60度の角度を含む請求項2〜4のいずれかに記載の方法。
- 過成長層の成長後で、活性層構造の成長前に、III−窒化物材料からなる少なくとも1つの遷移層を成長させる請求項1〜5のいずれかに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP10160658.0 | 2010-04-22 | ||
EP10160658A EP2381488A1 (en) | 2010-04-22 | 2010-04-22 | Method of manufacturing a light emitting diode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011238913A JP2011238913A (ja) | 2011-11-24 |
JP6078220B2 true JP6078220B2 (ja) | 2017-02-08 |
Family
ID=42664921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011094714A Expired - Fee Related JP6078220B2 (ja) | 2010-04-22 | 2011-04-21 | 半導体本体、発光ダイオードおよび発光ダイオードの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8623685B2 (ja) |
EP (1) | EP2381488A1 (ja) |
JP (1) | JP6078220B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201118946A (en) * | 2009-11-24 | 2011-06-01 | Chun-Yen Chang | Method for manufacturing free-standing substrate and free-standing light-emitting device |
KR101847941B1 (ko) * | 2012-02-08 | 2018-04-11 | 삼성전자주식회사 | 반도체 발광소자 및 그 제조방법 |
WO2013117155A1 (en) * | 2012-02-08 | 2013-08-15 | Lei Guo | Semiconductor structure and method for forming same |
CN103247725B (zh) * | 2012-02-08 | 2016-01-20 | 郭磊 | 一种半导体结构及其形成方法 |
CN103247724B (zh) * | 2012-02-08 | 2016-04-20 | 郭磊 | 一种半导体结构及其形成方法 |
CN103247516B (zh) * | 2012-02-08 | 2016-04-06 | 郭磊 | 一种半导体结构及其形成方法 |
US9818826B2 (en) * | 2013-10-21 | 2017-11-14 | Sensor Electronic Technology, Inc. | Heterostructure including a composite semiconductor layer |
TWI597863B (zh) * | 2013-10-22 | 2017-09-01 | 晶元光電股份有限公司 | 發光元件及其製造方法 |
DE102015217330A1 (de) * | 2015-09-10 | 2017-03-16 | Technische Universität Berlin | Halbleitervorrichtung mit gegen interne Felder abgeschirmtem aktiven Gebiet |
US11011687B1 (en) * | 2018-02-08 | 2021-05-18 | Facebook Technologies, Llc | Micro light emitting diode with remnants of fabrication substrate for structural support |
FR3088478B1 (fr) * | 2018-11-08 | 2020-10-30 | Soitec Silicon On Insulator | Procede de fabrication collective d'une pluralite de structures semi-conductrices |
JP2021097115A (ja) * | 2019-12-16 | 2021-06-24 | 国立大学法人京都大学 | 面発光レーザ素子及び面発光レーザ素子の製造方法 |
DE102022101575A1 (de) | 2022-01-24 | 2023-07-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips und optoelektronischer halbleiterchip |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3457476A (en) * | 1965-02-12 | 1969-07-22 | Hughes Aircraft Co | Gate cooling structure for field effect transistors |
JP3257442B2 (ja) * | 1997-04-09 | 2002-02-18 | 松下電器産業株式会社 | 窒化ガリウム結晶の製造方法 |
JP2000196143A (ja) * | 1998-12-25 | 2000-07-14 | Sharp Corp | 半導体発光素子 |
DE10041285A1 (de) * | 2000-08-22 | 2002-03-07 | Univ Berlin Tech | Verfahren zur Epitaxie von (Indium, Aluminium, Gallium)-nitrid-Schichten auf Fremdsubstraten |
US7279718B2 (en) | 2002-01-28 | 2007-10-09 | Philips Lumileds Lighting Company, Llc | LED including photonic crystal structure |
US7012279B2 (en) * | 2003-10-21 | 2006-03-14 | Lumileds Lighting U.S., Llc | Photonic crystal light emitting device |
KR100533910B1 (ko) * | 2004-01-15 | 2005-12-07 | 엘지전자 주식회사 | 고품질 질화물 반도체 박막 성장 방법 |
TWI442456B (zh) * | 2004-08-31 | 2014-06-21 | Sophia School Corp | 發光元件 |
KR100638730B1 (ko) * | 2005-04-14 | 2006-10-30 | 삼성전기주식회사 | 수직구조 3족 질화물 발광 소자의 제조 방법 |
US8163575B2 (en) * | 2005-06-17 | 2012-04-24 | Philips Lumileds Lighting Company Llc | Grown photonic crystals in semiconductor light emitting devices |
US20070257264A1 (en) * | 2005-11-10 | 2007-11-08 | Hersee Stephen D | CATALYST-FREE GROWTH OF GaN NANOSCALE NEEDLES AND APPLICATION IN InGaN/GaN VISIBLE LEDS |
US7687811B2 (en) * | 2006-03-21 | 2010-03-30 | Lg Electronics Inc. | Vertical light emitting device having a photonic crystal structure |
JP2008117922A (ja) * | 2006-11-02 | 2008-05-22 | Yamaguchi Univ | 半導体発光素子及びその製造方法 |
JP2008182110A (ja) * | 2007-01-25 | 2008-08-07 | Matsushita Electric Ind Co Ltd | 窒化物半導体発光装置 |
US8354663B2 (en) * | 2007-08-14 | 2013-01-15 | Nitek, Inc. | Micro-pixel ultraviolet light emitting diode |
CN101853808B (zh) * | 2008-08-11 | 2014-01-29 | 台湾积体电路制造股份有限公司 | 形成电路结构的方法 |
KR20100030472A (ko) * | 2008-09-10 | 2010-03-18 | 삼성전자주식회사 | 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치 |
-
2010
- 2010-04-22 EP EP10160658A patent/EP2381488A1/en not_active Withdrawn
-
2011
- 2011-04-21 JP JP2011094714A patent/JP6078220B2/ja not_active Expired - Fee Related
- 2011-04-22 US US13/092,854 patent/US8623685B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011238913A (ja) | 2011-11-24 |
US8623685B2 (en) | 2014-01-07 |
EP2381488A1 (en) | 2011-10-26 |
US20110260211A1 (en) | 2011-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6078220B2 (ja) | 半導体本体、発光ダイオードおよび発光ダイオードの製造方法 | |
US10062821B2 (en) | Light-emitting device | |
US9660142B2 (en) | Light emitting diode with nanostructured layer and methods of making and using | |
US8163575B2 (en) | Grown photonic crystals in semiconductor light emitting devices | |
JP5037169B2 (ja) | 窒化物系半導体発光素子及びその製造方法 | |
EP1526583B1 (en) | Photonic crystal light emitting device | |
US9130115B2 (en) | Light-emitting diode with textured substrate | |
US20080261403A1 (en) | Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate | |
JP5539395B2 (ja) | 半導体素子、発光素子及びこれの製造方法 | |
US9741897B2 (en) | Thin light emitting diode and fabrication method | |
CN111989777B (zh) | 用于制造具有二极管的矩阵的光电器件的方法 | |
KR101258582B1 (ko) | 나노로드 발광소자 | |
US9419176B2 (en) | Three-dimensional light-emitting device and fabrication method thereof | |
JP7461079B2 (ja) | 窒化インジウムガリウム構造およびデバイス | |
JP2018026514A (ja) | ナノロッドの形成方法及び半導体素子の製造方法 | |
KR101766588B1 (ko) | 수직형 발광다이오드 소자 및 이의 제조방법 | |
US10403793B2 (en) | Method of forming nanorods and method of manufacturing semiconductor element | |
KR101181018B1 (ko) | 주기적 편향구조가 내재된 발광소자 및 그 제조방법 | |
TW202123487A (zh) | 發光二極體以及形成發光二極體的方法 | |
KR20110096990A (ko) | 반도체 소자의 패턴 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6078220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |