TW202123487A - 發光二極體以及形成發光二極體的方法 - Google Patents

發光二極體以及形成發光二極體的方法 Download PDF

Info

Publication number
TW202123487A
TW202123487A TW109129679A TW109129679A TW202123487A TW 202123487 A TW202123487 A TW 202123487A TW 109129679 A TW109129679 A TW 109129679A TW 109129679 A TW109129679 A TW 109129679A TW 202123487 A TW202123487 A TW 202123487A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
mesa
type semiconductor
layer
led
Prior art date
Application number
TW109129679A
Other languages
English (en)
Other versions
TWI796590B (zh
Inventor
安德利亞 皮諾斯
西蒙 艾許頓
薩米爾 邁茲沃瑞
Original Assignee
英商普利希半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商普利希半導體有限公司 filed Critical 英商普利希半導體有限公司
Publication of TW202123487A publication Critical patent/TW202123487A/zh
Application granted granted Critical
Publication of TWI796590B publication Critical patent/TWI796590B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種形成一發光二極體（LED）前驅物的方法，包含以下步驟： 在基板上形成包括III族氮化物的第一半導體層，選擇性去除第一半導體層的一部分以形成檯面結構，並形成單片LED結構。根據此方法，第一半導體層在第一半導體層的與基板相反的一側具有生長表面。根據此方法，第一半導體層的部分被選擇性地去除以形成檯面結構，使得第一半導體層的生長表面包括檯面表面和本體半導體表面。此外，單片LED結構形成在第一半導體層的生長表面上，使得單片LED結構覆蓋檯面表面和本體半導體表面，單片LED結構包括複數層，每一層包括III族氮化物，包括第二半導體層、設置在第二半導體層上的主動層、被配置為產生光的主動層以及設置在主動層上的p型半導體層。在覆蓋檯面表面的p型半導體層的第一部分與覆蓋本體半導體表面的p型半導體層的第二部分之間提供勢壘。勢壘圍繞p型半導體層的第一部分，覆蓋檯面表面。

Description

發光二極體以及形成發光二極體的方法
本揭示內容涉及III族氮化物半導體。特定而言，本揭示內容涉及包括III族氮化物半導體的發光二極體（LED）。
微型LED（Micro LED）陣列通常定義為尺寸為100×100μm2 或更小的LED陣列。微型LED陣列是微型顯示器/投影機中的自發光組件，適用於各種裝置，例如智能手錶、頭戴式顯示器、平視顯示器、便攜式攝像機、取景器、多站點激發源、和微微-投影機（pico-projectors）。
一種類型的微型LED陣列包括由III族氮化物形成的複數個LED。III族氮化物LED是無機半導體LED，其包括例如GaN及其在主動發光區域中與InN和AlN的合金。與習知的大面積LED（例如其中發光層是有機化合物的有機發光二極體（OLED））相比，可以以顯著更高的電流密度驅動III族氮化物LED並發出更高的光功率密度。結果，較高的流明（亮度）（定義為在給定方向上光源的每單位面積發出的光量）使微型LED適用於需要或受益於高亮度的應用。例如，受益於高亮度的應用可以包括高亮度環境中的顯示器或投影機。另外，與其他習知大面積LED相比，已知III族氮化物微型LED陣列具有相對較高的發光效率，以每瓦流明（lm / W）表示。與其他光源相比，III族氮化物微型LED陣列具有較高的發光效率，可降低功耗，並使微型LED特別適用於便攜式裝置。
由III族氮化物形成微型LED（特別是微型LED陣列）的一種方法，是選擇性區域生長（SAG），例如在US-B-7,087,932中描述的。在選擇性區域生長技術中，在緩衝層上圖案化遮罩。遮罩中的材料使得在生長條件下，沒有其他材料直接在遮罩上生長，而是僅在暴露出下面的緩衝層的表面的一部分的內部孔中生長。沿[0001]方向生長的第III族氮化物的選擇性區域生長的另一個值得注意的特徵是，取決於生長參數（例如生長溫度、壓力和V/III比），相對於（0001）平面的傾斜面（亦稱為c面（c-plane））也在由圖案化遮罩的開口區域所限定的c面半導體的生長部分的周界周圍獲得。傾斜面通常沿纖鋅礦晶體的{10 1}或{10 2}平面定向，並且與c平面表面（半極性表面）相比，偏振場減小。
本發明的目的是提供一種用於形成LED前驅物的改進的方法，以及改進的LED前驅物，其解決了與現有技術的方法和陣列有關的至少一個問題，或者至少提供了商業上有用的替代方案。
發明人已經認識到，SAG方法高度依賴於要製造的層/裝置的幾何形狀。這樣，在具有不同遮罩幾何形狀的基板上執行相同的SAG製造處理，可能會由於孔尺寸的局部變化而導致摻雜分佈和層組成的不期望的局部變化。此外，由於佈局的差異，在不同基板上的摻雜分佈和層組成也可能存在變化。也就是說，由SAG形成的LED裝置的每一層的摻雜分佈/合金成分，可取決於裝置的幾何形狀。因此，裝置或裝置陣列的幾何形狀的細微變化，可要求針對裝置的每一層再次進行SAG處理。
此外，發明人已經意識到，在SAG處理期間，可以將來自遮罩層的材料結合到沉積的結構中。例如，遮罩層內的元素可在製造期間擴散到由SAG生長的材料中，從而導致對生長的LED結構進行不希望的摻雜。特定而言，包括Si或O的遮罩層（例如SiNx 、SiO2 ）可以為藉由SAG生長的III族氮化物層提供Si或O摻雜劑的源。
根據本揭示內容的第一態樣，提供了一種形成發光二極體前驅物的方法。方法包括：
（a）在基板上形成包括III族氮化物的第一半導體層，第一半導體層在第一半導體層的與基板相反的一側具有生長表面；
（b）選擇性地去除第一半導體層的部分以形成檯面結構，使得第一半導體層的生長表面包括檯面表面和本體半導體表面；
（c）在第一半導體層的生長表面上形成單片LED結構，使得單片LED結構覆蓋檯面表面和本體半導體表面，單片LED結構包括複數層，每一層包括III族氮化物，包括：
第二半導體層；
設置在第二半導體層上的主動層，主動層被配置為產生光；和
在主動層上提供的p型半導體層，
其中在覆蓋檯面表面的p型半導體層的第一部分與覆蓋本體半導體表面的p型半導體層的第二部分之間提供一勢壘，該勢壘圍繞覆蓋該檯面表面的該p型半導體層的第一部分。
在SAG方法中，可以在緩衝層的暴露部分上生長單片LED結構。在緩衝層的被遮罩層覆蓋的部分上不生長單片LED結構。在第一態樣的方法中，單片LED結構在基板上過度生長，而沒有遮罩層。這樣，製造單片LED結構的方法是無遮罩的過度生長方法。因此，在第一半導體層的生長表面上形成單片LED結構。因此，在生長表面上形成單片LED結構的層，以覆蓋第一半導體層的檯面表面和本體半導體表面。
在生長表面上形成的檯面結構有助於限定單片LED結構的幾何形狀。因此，與已知的SAG方法相反，不需要遮罩層來限定用於選擇性生長LED結構的孔。而是，單片LED結構在生長表面上生長以覆蓋檯面結構。藉由覆蓋檯面結構，形成的單片LED結構可以具有類似於藉由本領域已知的SAG方法生長的單片LED結構的傾斜小平面。
有利地，第一態樣的方法允許在不存在遮罩層的情況下在生長表面上形成單片LED結構。因此，第一態樣的方法減少或消除了與材料回收和遮罩層污染有關的問題。
將理解的是，第一態樣的方法導致具有由傾斜側壁圍繞的實質上平坦的上表面的單片LED結構。這樣，單片LED結構可以具有實質上梯形的橫截面。由於梯形橫截面的傾斜側壁可以將更大比例的光引向LED前驅物的發光表面，因此這種梯形橫截面可以具有提高的光提取效率。
此外，第一態樣的方法涉及橫跨生長表面（包括檯面表面和本體半導體表面）形成單片LED結構的層。可以藉由使用類似於SAG的製造處理來形成單片LED結構的層。然而，在第一態樣的方法中，在整個生長表面上形成單片LED結構的層（即，不存在遮罩層）。因此，單片LED結構的層的形成，對要形成的LED前驅物的幾何形狀的變化不太敏感。因此，每次改變裝置的幾何形狀時，形成LED前驅物的方法可以減少或消除為形成單片LED前驅物的層而執行的校準處理。
特定而言，在第一態樣的方法中，LED前驅物的幾何形狀可能受到形成的檯面結構的幾何形狀的影響。例如，當形成具有梯形橫截面的LED前驅物時，檯面結構的高度和表面積可以變化，以便控制所形成的LED前驅物的期望高度和表面。這樣，可以使用選擇性去除步驟來調節形成的LED前驅物的縱橫比。不管LED前驅物的長寬比如何，將單片LED結構沉積在檯面結構上的後續步驟可以保持恆定。相比之下，在SAG處理中，改變梯形截面的LED結構的長寬比可能需要重新校準一個或多個沉積步驟。
應當理解，與SAG技術不同，單片LED結構在整個生長表面上生長，包括在整個本體半導體層表面上生長。為了將電荷載子限制在由檯面結構限定的單片LED結構的部分內，在單片LED結構的p型層中提供勢壘。p型層設置在覆蓋檯面表面的p型半導體層的第一部分和覆蓋本體半導體表面的p型半導體層的第二部分之間，以便限制流過p型層的第一部分的電荷載子（即，將電荷載子限制在檯面結構內）。
應注意到，LED前驅物中的術語「前驅物」所描述的LED前驅物，不一定包括用於LED的電接點以允許發光，也不必包括相關的電路系統。當然，第一態樣的形成LED前驅物的方法並不排除另外的電接點和相關電路系統的添加。因此，術語「前驅物」在本揭示內容中的使用旨在包括最終產品（即，LED、LED陣列等）。
在一些具體實施例中，第一半導體層可以是n型摻雜半導體層。也就是說，第一半導體層可以包括電子施體摻雜劑。
在一些具體實施例中，第二半導體層可以是n型摻雜半導體層。在第一半導體層包括n型摻雜半導體層的一些具體實施例中，第二半導體層可以包括較低密度的電子施體。
或者，在一些具體實施例中，第二半導體層包括未摻雜的III族氮化物。藉由提供第二半導體層作為未摻雜層（即，不包括任何故意摻雜）（或較低的載子密度），可以在LED結構的側壁區域中增加所得的單片LED結構的電阻率。因此，可以將載子更有效地限制在檯面結構中，並且可以通過設置在檯面表面上的多個層來限制載子，從而提高LED的效率。
在一些具體實施例中，第二半導體層形成在生長表面上以提供傾斜側壁部分，傾斜側壁部分延伸在第一半導體層的檯面表面上的第二半導體層的一部分和第一半導體層的本體半導體表面上的第二半導體層的一部分之間。因此，第二半導體層可以在第一半導體層的檯面結構上過度生長，以提供包括檯面表面並且被傾斜側壁圍繞的III族氮化物半導體層（其上可形成LED主動層）。重要的是，可以在不存在遮罩層的情況下形成此結構。
在一些具體實施例中，主動層被配置為產生第一波長的光。例如，主動層可以被配置為產生具有至少400nm的波長的光。這樣，主動層可以產生適用於LED顯示器的可見光。在一些具體實施例中，主動層可以產生波長不大於700nm的光。在一些具體實施例中，主動層可以包括複數個量子阱（多量子阱層）。
根據本揭示內容的具體實施例，可以以多種方式來提供用於將電荷載子限制在檯面結構內的p型層中的勢壘。
在一些具體實施例中，p型半導體層包含Al，並被形成為使得與覆蓋檯面表面的p型半導體層的第一部分相比，更高濃度的Al被摻入到p型半導體層的側壁部分中，使得在p型半導體層的第一部分和p型半導體層的第二部分之間設置勢壘。
在一些具體實施例中，選擇性地去除包圍覆蓋檯面結構的p型半導體層的第一部分的p型半導體層的一部分。例如，可以藉由蝕刻選擇性地去除p型半導體層的一部分。在一些具體實施例中，被選擇性地去除的圍繞檯面結構的p型半導體層的部分可以僅部分地延伸穿過p型半導體層的厚度。這樣，p型半導體層的其餘部分可以包括具有較高電阻的相對較薄的部分，從而提供勢壘。在一些具體實施例中，被選擇性地去除的圍繞檯面結構的p型半導體層的部分可以至少延伸穿過p型半導體層的厚度。因此，形成的勢壘可以由所得的空隙限定，或者空隙可以隨後由絕緣材料填充。
根據本揭示內容的第二態樣，提供了一種形成LED陣列前驅物的方法。方法包括：
（a）在基板上形成包括III族氮化物的第一半導體層，第一半導體層在第一半導體層的與基板相反的一側具有生長表面；
（b）選擇性地去除第一半導體層的部分以形成複數個檯面結構，使得第一半導體層的生長表面包括複數個檯面表面和本體半導體表面；
（c）在第一半導體層的生長表面上形成單片LED結構，使得單片LED陣列結構覆蓋檯面表面和本體半導體表面，單片LED陣列結構包括複數層，每一層包括III族氮化物，包括：
n型半導體層；
設置在n型半導體層上的主動層，主動層被配置為產生光；和
設置在主動層上的p型半導體層；
其中在覆蓋每個檯面表面的p型半導體層的每個檯面部分與覆蓋本體半導體表面的p型半導體層的本體部分之間提供勢壘，勢壘圍繞覆蓋檯面表面的p型半導體層的每個檯面部分。
根據本揭示內容的第二態樣的方法，提供了一種在基板上形成複數個單片LED結構的方法，其中形成的每個單片結構與藉由本揭示內容的第一態樣的方法形成的單片結構相似。因此，根據第二態樣的方法可以包括如上關於第一態樣所述的所有重要特徵。
所謂陣列，是指形成複數個LED，其中，LED在單片結構上有意地間隔開，並且通常形成規則的陣列，例如六邊形緊密排列的LED或正方形排列的LED。
根據本揭示內容的第三態樣，提供了一種LED前驅物。LED前驅物包括第一半導體層和單片LED結構。第一半導體層包括III族氮化物，第一半導體層包括從第一半導體層的主表面延伸的檯面結構，以限定包括本體半導體表面和檯面表面的生長表面。在第一半導體層的生長表面上提供單片LED結構，使得單片LED結構覆蓋檯面表面和本體半導體表面。單片LED結構包括複數個層，每個層包括III族氮化物，包括n型半導體層、設置在n型半導體層上的主動層、被配置為產生光的主動層以及在主動層上提供的p型半導體層。在覆蓋檯面表面的p型半導體層的第一部分與覆蓋本體半導體表面的p型半導體層的第二部分之間提供勢壘，勢壘圍繞覆蓋檯面表面的p型半導體層的第一部分。
根據第三態樣的LED前驅物提供了可以藉由第一態樣的方法形成的LED前驅物。因此，根據第三態樣的LED前驅物可以結合與上述第一態樣的所有重要特徵相對應的特徵。
在一些具體實施例中，檯面結構的高度（垂直於本體半導體表面26）等於或大於檯面表面的橫截面寬度。也就是說，在垂直於本體半導體表面26的至少一個平面中，檯面結構的高度等於或大於檯面表面的橫截面寬度。這樣，檯面結構的高度相對於檯面結構的橫截面寬度可以為LED前驅物提供長寬比，被優化以增加從LED提取光的效率。
根據本揭示內容的第四態樣，提供了一種LED陣列前驅物。發光二極體陣列前驅體包括第一半導體層和單片LED陣列結構。第一半導體層包括III族氮化物，第一半導體層包括複數個檯面結構，每一檯面結構從第一半導體層的主表面延伸，以限定包括本體半導體表面和複數個檯面表面的生長表面。在第一半導體層的生長表面上提供單片LED陣列結構，使得單片LED陣列結構覆蓋本體半導體表面和檯面表面中的每一個。單片LED陣列結構包括複數個層，每個層包括III族氮化物，包括n型半導體層、設置在n型半導體層上的主動層、被配置為產生光的主動層以及在主動層上提供的p型半導體層。在覆蓋檯面表面中的每一個的p型半導體層的檯面部分與覆蓋本體半導體表面的p型半導體層的本體部分之間提供勢壘，勢壘圍繞覆蓋檯面表面的p型半導體層的檯面部分中的每一個。
根據第四態樣的LED前驅物提供了可以藉由第二態樣的方法形成的LED前驅物。因此，根據第四態樣的LED前驅物陣列可以包括根據第三態樣的複數個LED。因此，根據第三態樣的LED前驅物陣列可以結合與上述第一態樣的所有重要特徵相對應的特徵。
根據本揭示內容的具體實施例，提供了一種形成LED 1的方法。現在將參考圖1至圖4描述形成LED的方法。
如圖1所示，可以提供用於在其上形成LED的基板10。基板可以是適合於形成III族氮化物電子裝置的任何基板10。例如，基板10可以是藍寶石基板或矽基板。基板可以包括一個或多個緩衝層，緩衝層被配置為提供適合於形成III族氮化物層的基板表面。
第一半導體層20可以形成在基板表面上。第一半導體層20包括III族氮化物。在一些具體實施例中，第一半導體層可以是n型摻雜的。在其他具體實施例中，半導體層可以不被故意摻雜。
例如，在圖1的具體實施例中，第一半導體層20包括GaN。可以使用諸如Si或Ge的合適摻雜劑對GaN進行n型摻雜。可以使用用於製造III族氮化物薄膜的任何合適的處理來沉積第一半導體層20，例如金屬有機化學氣相沉積（MOCVD）或分子束外延（MBE）。第一半導體層20具有第一表面，第一表面是第一半導體層20的在第一半導體層20的與基板10相反的一側上的表面。第一表面用於形成生長表面22的至少一部分，在其上沉積LED結構的層。
在一些具體實施例中，第一半導體層20可以形成在基板上，基板具有平行於基板表面設置的（0001）晶面。
隨後可以使用選擇性去除處理來使第一半導體層20的生長表面22成形。這樣，第一半導體層20的部分被選擇性地去除以形成檯面結構24，使得第一半導體層20的生長表面22包括檯面表面25和本體半導體層表面26。
例如，在圖1中，生長表面22可以使用蝕刻處理來成形。在蝕刻處理中，可以在第一半導體層20的第一表面上沉積檯面限定遮罩層（未示出）。檯面限定遮罩層被配置為遮蓋第一半導體層20的旨在形成生長表面的檯面表面25的部分。然後可以使用蝕刻劑選擇性地去除第一半導體層20的未遮蓋部分。蝕刻劑可以蝕刻掉第一半導體層20的一部分以暴露第一半導體層20的本體半導體層表面26。也就是說，蝕刻劑可能無法完全蝕刻穿過第一半導體層20的厚度以暴露下面的基板10。然後可以從第一半導體層去除檯面限定遮罩層。藉由遵循上述處理，第一半導體層20可以被成形為提供檯面結構24，檯面結構24單片設置在本體半導體層表面26上，例如如圖1所示。
在一些具體實施例中，可以不選擇性地去除第一半導體層20的檯面表面部分。因此，在選擇性去除步驟之後，檯面表面25相對於基板10的對準可以保持不變。這樣，檯面表面25可以平行於基板的表面。在一些具體實施例中，蝕刻第一半導體層，使得本體半導體表面26也實質平行於基板10。因此，第一半導體層20的檯面表面25和本體半導體表面26都可以是實質上彼此平行的表面。在一些具體實施例中，檯面表面25和本體半導體表面26可以與形成第一半導體層20的III族氮化物的（0001）平面對準。
在圖1中，示出了檯面結構24，其側壁實質上垂直於本體半導體表面26和檯面表面25。在其他具體實施例中，檯面結構24可以形成有傾斜的側壁。例如，可以使用不同的蝕刻劑來控制在選擇性去除處理期間形成的側壁的形狀。
接下來，可以在第一半導體層20的生長表面22上形成單片LED結構。單片LED結構覆蓋檯面表面25和本體半導體層表面26。單片LED結構包括複數層，其中每一層包括III族氮化物。在一些具體實施例中，III族氮化物包括AlInGaN、AlGaN、InGaN和GaN中的一種或多種。
單片LED結構是指提供形成為單件的LED結構。也就是說，單片LED結構在第一半導體層上形成為單件。
在本揭示內容的一個具體實施例中，如圖2所示，可以在第一半導體層20上沉積第二半導體層30。在第一半導體層20的與基板10相反的一側的第一半導體層20上形成第二半導體層30。這樣，第二半導體層30形成單片LED結構的複數個層中的第一層。作為參考，圖2以虛線示意性地示出了圖1的生長表面22的分佈。
第二半導體層30可以藉由用於III族氮化物生長的任何合適的生長方法形成在生長表面22上。在圖2的具體實施例中，第二半導體層30單片地形成在生長表面22上（即，過度生長方法）。第二半導體層30可以形成為實質上覆蓋整個生長表面22的連續層。可以使用用於製造III族氮化物薄膜的任何合適的處理來沉積第二半導體層30，例如金屬有機化學氣相沉積（MOCVD）或分子束外延（MBE）。
第二半導體層30包括III族氮化物。在圖2的具體實施例中，第二半導體層30包括GaN。第二半導體層可以是n型摻雜的。可以使用諸如Si或Ge的合適摻雜劑對GaN進行n型摻雜。在圖2的具體實施例中，第二半導體層30不是故意摻雜的。這樣，第二半導體層30可以是（實質上）未摻雜的層。藉由實質上未摻雜，可以理解的是，III族氮化物層不包括任何大量的摻雜元素，同時意識到由於製造過程可能存在一些雜質。這樣，可能沒有故意地摻雜實質上未摻雜的III族氮化物。藉由由未摻雜的半導體形成第二半導體層30，可以將通過LED的電荷載流子更有效地限制在檯面結構24中。
藉由在第一半導體層20上生長第二半導體層30，第二半導體層可以具有與第一半導體層20的晶體結構相對應的晶體結構。例如，在第一半導體層20的檯面表面25與III族氮化物的（0001）平面對準的情況下，第二半導體層30也可以以相似的晶體定向生長。
在圖2的具體實施例中，第二半導體層30形成在生長表面22上以提供傾斜側壁部分33，傾斜側壁部分33延伸在第一半導體層的檯面表面25上的第二半導體層34的第一部分和第一半導體層的本體半導體表面26上的第二半導體層36的第二部分之間。因此，第二半導體層30可以在第一半導體層20的檯面結構24上過度生長，以提供包括第二半導體層檯面表面35並且被傾斜側壁部分33圍繞的III族氮化物半導體層。這樣，第二半導體層30可以在檯面結構24上過度生長以形成具有垂直於基板的規則梯形橫截面的柱，其中第二半導體層檯面表面35形成梯形橫截面的實質平坦的上表面。第二半導體層檯面表面35可以與平行於在其上形成層的基板表面的平面對準。
「規則梯形橫截面」是指柱的頂部比底部窄，並且柱具有實質平坦的上表面以及傾斜的線性側面。這可能導致截頭圓錐形，或更可能具有三邊或更多邊，通常為六邊的截頭錐體形。「規則梯形橫截面」的描述是指在檯面結構24上生長的第二半導體層34的第一部分。梯形截面是第二半導體層的不連續部分，其在第二半導體層的連續平面部分上方延伸。
柱的梯形橫截面的漸縮側在本文中稱為側壁部分33。
在一些具體實施例中，柱的側壁部分33與平行於第一半導體層的平面具有實質一致的角度（α）。換言之，柱的側面與平行於第一半導體的平面之間的角度沒有明顯改變。例如，角度α在50°至70°之間，更優選地在58°至64°之間，最優選地大約62°。
因此，在一些具體實施例中，柱的側壁部分33可以相對於第一半導體層20的晶體結構的（0001）平面傾斜。傾斜的側壁通常可以沿著纖鋅礦晶體的{10 1}或{10 2}平面定向，並且與c平面表面（半極性表面）相比呈現出減小的偏振場，類似於由SAG產生的結構。
在一些具體實施例中，第二半導體層30中的柱是截頂的六棱錐。
如圖2所示，然後可以在第二半導體層30上形成主動層40。主動層40被配置為產生第一波長的光作為整體LED結構的一部分。
在圖2的具體實施例中，主動層40可以包括一個或多個量子阱層（未示出）。這樣，主動層40可以是多量子阱層。主動層40內的量子阱層可以包括III族氮化物半導體，優選地包括In的III族氮化物合金。例如，在圖2的具體實施例中，主動層40可以包括GaN和InzGa1-zN的交替層，其中0 ＜Z≤1。可以控制量子阱層的厚度和In含量，以便控制由主動層產生的光的波長。主動層40可以形成為覆蓋第二半導體層30的暴露表面的大部分（例如全部）的連續層。可以使用用於製造III族氮化物薄膜的任何合適的處理來沉積主動層40，例如，金屬有機化學氣相沉積（MOCVD）或分子束外延（MBE）。
主動層40在第二半導體層30上的沉積可以在檯面表面25上的第二半導體層35的第一部分上以相對較高的沉積速率發生，而在傾斜側壁上以明顯較低的沉積速率發生。此效果是由於各個表面的晶面排列不同而導致的，導致檯面表面25上的主動層40比傾斜側壁35上的主動層40厚。此效果在GB1811109.6中有更詳細的描述。
然後可以在主動層40的與第二半導體層30相反的一側上的主動層40上沉積單片LED結構的其他層。圖3示出了已經形成在第一半導體層20的生長表面22上的形成單片LED結構的複數個層的示例。單片LED結構的複數層可以各自形成為連續層。
在圖3的具體實施例中，在第二半導體層30上形成包括未摻雜的GaN的第二半導體層30。圖3中的第一半導體層包括n型摻雜的GaN。如上所述，在第二半導體層30上設置主動層40。
在圖3的具體實施例中，電子阻擋層50設置在主動層40上。電子阻擋層50設置在主動層40的與主動層的設置有第二半導體層30的一側相對的一側上。電子阻擋層50包括III族氮化物。電子阻擋層50可以形成為覆蓋主動層40的暴露表面的大部分（例如全部）的連續層。電子阻擋層50被配置為減少電子從主動層30流入單片LED結構的p型半導體層60中。例如，在圖3的具體實施例中，電子阻擋層50可以包括Al x Ga1-xN。合適的電子阻擋層50的進一步細節至少可以在Schubert,E.（2006）、發光二極體、劍橋：劍橋大學出版社中找到。
如圖3所示，在主動層40上設置有p型半導體層60。p型半導體層60設置在電子阻擋層50的與設置有主動層40的電子阻擋層50的一側相反的一側。p型半導體層60包括III族氮化物。p型半導體層摻雜有合適的電子受體，例如Mg。p型半導體層60可以形成為連續層，其覆蓋主動層40（或電子阻擋層50，如果存在）的暴露表面的大部分（例如全部）。
因此，p型半導體層60可以設置有實質上與檯面結構24對準的第一部分64。也就是說，p型半導體層65的第一部分的表面被對準在檯面表面25上（即，各個表面的中心對準）。p型半導體層60還包括第二部分，第二部分覆蓋本體半導體表面26的至少一部分，遠離檯面表面24。這樣，單片LED結構通常可以被視為具有設置在檯面表面25上方的第一部分和覆蓋遠離檯面表面24覆蓋本體半導體表面26的至少一部分的第二部分。
為了改善在LED的檯面表面25上方的主動層中的電荷載子限制，根據本揭示內容的方法在覆蓋檯面表面25的單片LED結構的第一部分與覆蓋本體半導體表面26的單片LED結構的第二部分之間形成勢壘，其中勢壘圍繞覆蓋檯面表面25的p型半導體層的第一部分。換言之，根據本揭示內容的方法在規則梯形的實質平坦的表面的上接觸表面與形成在本體半導體表面26上方的層之間提供勢壘。
在圖3和圖4中示意性地示出了形成這種勢壘的一種方法。圖4至圖5的具體實施例示出如圖3所示的裝置製造之後的進一步的處理步驟。
在圖4中，在p型半導體層60的與電子阻擋層50相反的一側的p型半導體層60的表面上形成有遮罩層70。
遮罩層70可以選擇性地設置在p型半導體層60上。可以提供遮罩層70以限定一個或多個孔。孔可以被配置為暴露p型半導體層60的要被選擇性去除的區域。例如，孔可以限定p型半導體層61的第三部分，其包圍覆蓋檯面結構的p型半導體層的第一部分64。然後可以例如藉由蝕刻選擇性地去除p型半導體層61的第三部分，以提供勢壘。例如，在圖4的具體實施例中，p型半導體層61的第三部分是p型半導體層60的傾斜的側壁部分。
在圖4和圖5的具體實施例中，可以使用各向異性蝕刻劑來選擇性地去除p型半導體層61的第三部分。各向異性蝕刻劑，例如KOH，可以優先以比平行於基板對準的平面（例如與（0001）晶面對準的表面）更快的速率蝕刻III族氮化物的傾斜側壁區域。因此，可以提供遮罩層70以限定孔，孔對準並暴露出p型半導體層65的第一部分的表面和p型半導體層61的第三部分，第三部分與p型半導體層60的側壁區域相對應。然後，各向異性蝕刻劑可以優先以顯著較高的速率蝕刻傾斜側壁區域中的p型半導體層60，以去除所需量的材料。
圖5示出了藉由有選擇地去除p型半導體層61的第三部分而形成勢壘之後的所得LED前驅物的示意圖。如圖5所示，在整個層的厚度上選擇性地去除p型半導體層60，以露出下面的層（圖5的具體實施例中的電子阻擋層50）。這樣，選擇性去除步驟在單片LED結構中形成了一個通道，通道環繞著p型半導體層64的第一部分。因此，在覆蓋檯面表面25的p型半導體層65的第一部分和覆蓋本體半導體表面26的p型半導體層66的第二部分之間的p型半導體層60中形成勢壘。提供勢壘是為了在操作期間增加裝置的主動層檯面結構區域中的載子的限制。
在根據本揭示內容的方法的其他具體實施例中，可以選擇性地去除通道的深度。例如，在一些具體實施例中，通道可以僅部分地延伸穿過p型半導體層61的第三部分的厚度。藉由減小p型半導體層61的第三部分的厚度，結合上述側壁表面上的單片LED結構的沉積速率的變化，p型半導體層61的第三部分的其餘部分在p型半導體層65、66的第一部分和第二部分之間可能具有顯著的電阻，從而有效地提供了勢壘。在其他具體實施例中，通道可以至少部分地延伸通過單片LED結構的一個或多個其他層的厚度。
在圖6和圖7中示意性地示出了用於形成這種勢壘的另一種方法。
圖6示出了包括第一半導體層20、第二半導體層30和活性物質40的結構。圖6的結構可以藉由以上參照圖1至圖3討論的方法步驟形成。
在形成圖6的結構之後，如圖7所示，在主動層40上形成p型半導體層60。在主動層40的與第二半導體層30相反的一側上形成p型半導體層60。在一些具體實施例中，如圖3所示，可以在p型半導體層60和主動層40之間提供電子阻擋層50。
在圖7的具體實施例中，p型半導體層60包括包含Al的III族氮化物。可以形成p型半導體層60，使得與覆蓋檯面表面25的p型半導體層64的第一部分相比，更高濃度的Al被摻入到p型半導體層的側壁部分63中，使得在p型半導體層63的側壁部分和p型半導體層64的第一部分之間設置勢壘。p型半導體層64的側壁部分63與第一部分之間的Al成分的差異，可以使得在室溫下第一部分與側壁部分之間的帶隙變化大於kT eV（即大於約0.26 eV）。
例如，p型半導體層63的側壁部分可以包括p型Alx Ga1-x N，其中2≤x≤50％，並且p型半導體層64的第一部分可以包括p型Aly Ga1-y N，其中1≤y≤15％。
如上所述，第二半導體層30的傾斜側壁取決於生長表面是傾斜側壁還是實質平行於基板而導致III族氮化物的沉積速率的變化。對於p型半導體層60的生長，增長率的差異也影響將Al摻入p型半導體層60中。因此，可以使用相同的沉積處理形成比第一部分64具有更高的Al含量的傾斜側壁部分63。這樣，可以在沒有任何其他圖案化步驟的情況下，形成用於將電流限制在單片LED結構的p型半導體層64的第一部分中的期望勢壘。
如上所述，可以提供具有複數層的LED前驅物。
第一半導體層20可以具有在100nm與8um之間並且優選地在3um與5um之間的厚度。可以選擇性地去除第一半導體層20的部分，以限定具有垂直於本體半導體表面26的高度至少為：100nm、200nm、300nm或500nm的檯面結構。檯面結構的高度可以不大於5 µm。在一些具體實施例中，檯面結構的高度可以在1μm和3μm之間。
第二半導體層30可以在第一半導體層20的檯面表面24上具有至少5nm的厚度。第二半導體層30可以具有不大於4μm的厚度。
主動層30的實質平坦的第一部分34，可具有在30nm至150nm之間的厚度，並且在一些具體實施例中在40nm至60nm之間。
電子阻擋層50的實質平坦的第一部分44，可具有在5nm與50nm之間的厚度，並且在一些具體實施例中在20nm與40nm之間。例如，在圖3的具體實施例中，電子阻擋層可以具有33nm的厚度。如上所述，由於沉積速率的變化，電子阻擋層50的側壁區域中的電子阻擋層50的厚度可以具有至少0.5nm直至約25nm的厚度。例如，在圖3的具體實施例中，電子阻擋層50可以在側壁區域中具有大約7nm的厚度。
p型半導體層60的實質平坦的第一部分64可以具有至少以下的厚度：50nm、60nm、70nm、80nm、90nm或100nm。p型半導體層60的實質平坦的第一部分64可以具有不大於：300nm、250nm或200nm的厚度。例如，在圖3的具體實施例中，p型半導體層60的實質平坦的第一部分64可以具有大約100nm的厚度。
在一些具體實施例中，檯面結構的高度（垂直於本體半導體表面26）等於或大於檯面表面的橫截面寬度。也就是說，在垂直於本體半導體表面26的至少一個平面中，檯面結構的高度等於或大於檯面表面的橫截面寬度。這樣，檯面結構的高度相對於檯面結構的橫截面寬度可以為LED前驅物提供長寬比，被優化以增加從LED提取光的效率。
例如，在一些具體實施例中，可以提供具有不大於100μm×100μm的表面積的檯面表面25。特定而言，檯面表面的表面積可以不大於4μm×4μm。因此，檯面結構的高度可以為至少4μm。
在如上所述形成LED前驅物之後，LED前驅物可以經歷進一步的處理步驟以便提供LED。例如，在一些具體實施例中，可以去除基板10，以暴露第一半導體層20的發光表面21。
較佳地，諸如透鏡的光提取特徵（即圓頂形表面）也可以設置在發光表面上。例如，可以在發光表面21上形成透鏡（或其他圓頂形結構），以增加從LED提取光的效率。在一些具體實施例中，透鏡與發光表面21上的每個LED對準。每個透鏡可以覆蓋發光表面21的與單片LED結構的基底（即梯形形狀的基底）的表面積相對應的表面積。在一些具體實施例中，可以藉由從發光表面21選擇性地去除第一半導體層20來由發光表面21形成透鏡（圓頂狀表面）。藉由為LED的發光表面21提供光提取特徵，可以提高LED的光提取效率。
根據本揭示內容的具體實施例，提供了發光二極體前驅物1。LED前驅物包括第一半導體層20、第二半導體層30、主動層40和p型半導體層60。
第一半導體層20包括III族氮化物。如圖3所示，第一半導體層20可以設置在基板10上。基板10可以包括藍寶石、矽或SiC。基板10可以包括一個或多個緩衝層，緩衝層被配置為提供適合於形成III族氮化物層的基板表面。當然，在一些具體實施例中，可以根據上述方法製造LED前驅物1，之後可以去除基板10。在一些具體實施例中，LED前驅物1可以結合到背板電子基板（未示出）。背板電子基板可以包括電路系統和接點，電路系統和接點被配置為控制和接觸LED前驅物1。在一些具體實施例中，背板電子基板可以結合到p型半導體層60。
參照圖5和圖7，第一半導體層20包括從第一半導體層20的主表面延伸的檯面結構24，以限定包括本體半導體表面26和檯面表面25的生長表面22。主表面應理解為是指第一半導體層20的表面，此表面形成第一半導體層20的總表面積的主要部分。例如，在圖5和7中，形成生長表面22的主表面是第一半導體層20的設置在第一半導體層20的與基板10相反的一側上的表面。
檯面結構24可以被認為是從第一半導體層20的本體半導體表面26延伸的柱。檯面結構24與第一半導體層20的本體半導體表面26單片形成，例如，如以上方法中所述。檯面結構24可以是具有任何橫截面形狀的柱（即在平面圖中觀察第一半導體層20時的柱的形狀）。例如，檯面結構24可以是具有規則的多邊形橫截面的柱。特定而言，檯面結構24可以是橢圓（或圓形）柱、矩形柱或六邊形柱。圖8a示出了第一半導體層20的複數個檯面結構24的一個示例，其中每個檯面結構24是圓柱。
在圖5和圖7所示的具體實施例中，示出了檯面結構24具有實質上垂直於本體半導體表面26和檯面表面25的側壁。在其他具體實施例中，檯面結構24可以形成有傾斜的側壁。
參照圖5和圖7，在第一半導體層20的生長表面22上提供單片LED結構，使得單片LED結構覆蓋檯面表面25和本體半導體表面26。
如上所述，單片LED結構包括複數個層。每一層由III族氮化物形成。單片LED結構包括第二半導體層30、主動層40和p型半導體層60。在一些具體實施例中，單片LED結構還可包括電子阻擋層50。
如上所述，第二半導體層30形成在生長表面22上以提供傾斜側壁部分33，傾斜側壁部分33延伸在第一半導體層的檯面表面25上的第二半導體層34的第一部分和第一半導體層的本體半導體表面26上的第二半導體層36的第二部分之間。因此，第二半導體層30在第一半導體層20的檯面結構24上過度生長，以提供包括第一部份34並且被傾斜側壁33圍繞的III族氮化物半導體層。這樣，第二半導體層30可以在檯面結構24上過度生長，以形成具有垂直於基板的規則梯形截面的柱，第二半導體層35的第一部分的表面實質平坦。第一部分35的實質平坦的表面可以在與在其上形成層的基板表面平行的平面中。
可以根據上述方法在第二半導體層30上提供主動層40、電子阻擋層50（如果存在的話）和p型半導體層60，以形成單片LED結構。至少在圖5和圖7中也可以看到這種單片LED結構的示例。
為了改善在LED的檯面表面25上方的主動層中的電荷載子限制，根據本揭示內容的LED前驅物在覆蓋檯面表面25的單片LED結構的第一部分與覆蓋本體半導體表面26的單片LED結構的第二部分之間包含勢壘，其中勢壘圍繞覆蓋檯面表面25的p型半導體層的第一部分。換言之，根據本揭示內容的方法在規則梯形的實質平坦的表面與形成在本體半導體表面26上方的層之間提供勢壘。
如圖5和7所示，形成單片LED結構，使得在覆蓋檯面表面64的p型半導體層的第一部分與覆蓋本體半導體表面66的p型半導體層的第二部分之間提供勢壘，勢壘圍繞覆蓋檯面表面的p型半導體層64的第一部分。
在圖5的具體實施例中，可以藉由選擇性去除圍繞覆蓋檯面表面64的p型半導體層的第一部分的p型半導體層61的第三部分來形成勢壘。如圖5所示，在整個層的厚度上選擇性地去除p型半導體層60，以露出下面的層（圖5的具體實施例中的電子阻擋層50）。
在圖7的具體實施例中，可以藉由提供包括包括Al的III族氮化物的p型半導體層60來形成勢壘。提供p型半導體層60，使得與覆蓋檯面表面25的p型半導體層64的第一部分相比，更高濃度的Al被摻入到p型半導體層的側壁部分63中，使得在p型半導體層63的側壁部分和p型半導體層64的第一部分之間設置勢壘。p型半導體層64的側壁部分63與第一部分之間的Al成分的差異，可以使得在室溫下帶隙變化大於kT eV（即大於約0.26 eV）。
例如，p型半導體層的側壁部分可以包括p型Al x Ga1-x N，其中2≤x≤50％，並且p型半導體層64的檯面表面部分可以包括p型Aly Ga1-y N，其中1≤y≤15％。
如上所述，第二半導體層30的傾斜側壁33取決於生長表面是傾斜側壁還是實質平行於基板而導致III族氮化物的沉積速率的變化。對於p型半導體層60的生長，增長率的差異也影響將Al摻入p型半導體層60中。因此，可以使用相同的沉積處理以比p型半導體層65的第一部分更高的Al含量形成p型半導體層63的傾斜側壁部分。這樣，可以在沒有任何其他圖案化步驟的情況下形成用於將電流限制在單片LED結構的第一部分中的期望勢壘。
因此，可以提供根據本揭示內容的具體實施例的LED前驅物。
根據本揭示內容的另一具體實施例，可以提供一種形成LED陣列前驅物的方法。
根據此方法，在基板10上形成包括III族氮化物的第一半導體層20。第一半導體層在第一半導體層20的與基板10相反的一側上具有生長表面22。這樣，可以以與以上針對圖1-5和圖6至圖7的具體實施例所述的實質相同的方法來形成第一半導體層20。
接下來，選擇性地去除第一半導電層20的一部分以形成複數個檯面結構24，使得第一半導電層20的生長表面22包括複數個檯面表面25和本體半導體層表面26。這樣，除了形成複數個檯面結構24之外，方法的步驟與形成LED前驅物的方法的相應步驟實質相同。
複數個檯面結構24可以在第一半導體層20的基板生長表面22上規則地間隔開。例如，檯面結構可以以檯面結構24的六邊形密排陣列或方排陣列設置。圖8a示出了包括複數個檯面結構24的第一半導體層的掃描電子顯微鏡（SEM）圖像。如圖8a所示，提供複數個檯面結構24作為第一半導體層20的一部分。每個檯面結構24是具有圓柱形狀（圓形截面）的柱。圖8b示出了圖8a所示的檯面結構24之一的放大圖。
然後在第一半導體層20的生長表面上形成單片LED陣列結構，使得單片LED陣列結構的第一部分覆蓋相應的檯面表面25，而單片LED陣列結構的第二部分覆蓋本體半導體表面26。單片LED陣列結構包括複數個層。每一層由III族氮化物形成。單片陣列結構包括第二半導體層30、設置在第二半導體層30上的主動層40和設置在主動層40上的p型半導體層60。在一些具體實施例中，單片LED結構還可包括設置在主動層40和第二半導體層60之間的電子阻擋層50。
單片LED陣列結構是指提供形成為單件的LED陣列結構。也就是說，單片LED結構在第一半導體層上形成為單件。
可以使用與上述用於形成LED前驅物的方法實質相同的處理來提供單片LED陣列結構的層。應當理解，可以使用用於形成單片LED陣列結構/單片LED結構的實質相同的處理，而不管所製造的LED的數量或形狀如何。這樣，本揭示內容的過度生長方法提供了一種形成LED陣列前驅物的方法，其中，製造處理的主要部分與LED陣列的幾何形狀無關。
圖8c和8d示出了具有過度生長的單片LED陣列結構的複數個檯面結構的SEM圖像。類似於圖8a所示，在複數個檯面結構24上形成了單片LED陣列結構。在圖8a-8d中，檯面結構24以正方形堆積的陣列圖案形成。圖9示出了具有過度生長的單片LED陣列結構的檯面結構的另一陣列的SEM圖像。在圖9中，檯面結構24以六角形緊密堆積的陣列圖案佈置，以提供所示的陣列結構。
在一些具體實施例中，第二半導體層30可以包括與第一半導體層20相同的材料。例如，第一半導體層20和第二半導體層30可以包括n型摻雜有Si的GaN。因此，第二半導體層30可以以實質相同的晶格常數，單片地形成在第一半導體層的生長表面22上。形成的所得結構在第一和第二半導體層20、30之間的界面處可以具有實質連續的晶體結構。圖10和11示出了根據本揭示內容的方法形成的第一半導體層20和第二半導體層30的SEM圖像。在圖10和11的SEM圖像中，未檢測到第一半導體層20的檯面結構24和第二半導體層30之間的界面。
在覆蓋每個檯面表面25的p型半導體層64的每個第一部分與覆蓋本體半導體表面26的p型半導體層66的本體部分之間提供勢壘。勢壘圍繞p型半導體層64的每個第一部分，覆蓋各個檯面表面25。
為了改善在每個LED的每個檯面表面25上方的主動層40中的電荷載子限制，在覆蓋檯面表面25的單片LED結構的第一部分與覆蓋本體半導體表面26的單片LED結構的第二部分之間形成勢壘，其中勢壘圍繞覆蓋檯面表面25的p型半導體層的第一部分。換言之，根據本揭示內容的方法在規則梯形的實質平坦的表面的上接觸表面與形成在本體半導體表面26上方的層之間提供勢壘。
LED陣列的每個單片LED結構的勢壘可以以多種方式形成。例如，用於每個單片LED結構的勢壘可以實質上如以上參考圖5所述或實質上如以上參考圖7所形成。
在圖5的具體實施例中，可以藉由選擇性去除圍繞覆蓋檯面表面64的p型半導體層的第一部分的p型半導體層61的第三部分來形成勢壘。如圖5所示，在整個層的厚度上選擇性地去除p型半導體層60，以露出下面的層（圖5的具體實施例中的電子阻擋層50）。
在圖7的具體實施例中，可以藉由提供包括包括Al的III族氮化物的p型半導體層60來形成勢壘。提供p型半導體層60，使得與覆蓋檯面表面25的p型半導體層64的第一部分相比，更高濃度的Al被摻入到p型半導體層的側壁部分63中，使得在p型半導體層63的側壁部分和p型半導體層64的第一部分之間設置勢壘。p型半導體層64的側壁部分63與第一部分之間的Al成分的差異，可以使得在室溫下帶隙變化大於kT eV（即大於約0.26 eV）。
因此，提供了LED陣列前驅物。
LED陣列前驅物包括第一半導體層20、第二半導體層30、主動層40和p型半導體層60。
第一半導體層20包括III族氮化物。如圖3所示，第一半導體層20可以設置在基板10上。基板10可以包括藍寶石、矽或SiC。基板10可以包括一個或多個緩衝層，緩衝層被配置為提供適合於形成III族氮化物層的基板表面。當然，在一些具體實施例中，可以根據上述方法製造LED陣列前驅物，之後可以去除基板10。在一些具體實施例中，LED陣列前驅物可以結合到背板電子基板。背板電子基板可以包括電路系統和接點，電路系統和接點被配置為控制LED陣列前驅物的LED並與之接觸。在一些具體實施例中，背板電子基板可以結合到p型半導體層60。這樣，可以實質上根據上面概述的方法來提供第一半導體層。
類似於圖5和圖7所示的具體實施例，第一半導體層20包括從第一半導體層的主表面延伸的複數個檯面結構24，以限定包括本體半導體表面26和檯面表面25的生長表面22。如上所述，圖8a示出了包括複數個檯面結構24的第一半導體層的示例。
類似於圖5和圖7所示的具體實施例，在第一半導體層20的生長表面22上提供單片LED結構，使得單片LED結構覆蓋檯面表面25和本體半導體表面26。如上所述，在圖8c和圖8d中示出了單片LED陣列結構的示例。
如上所述，單片LED陣列結構包括複數個層。每一層由III族氮化物形成。單片LED陣列結構包括第二半導體層30、主動層40和p型半導體層60。在一些具體實施例中，單片LED陣列結構還可包括電子阻擋層50。單片LED陣列結構的每個層可以形成為連續層。這樣，可以以與上述的單片LED結構類似的方式來提供單片LED陣列結構的每一層。至少在圖5和圖7中也可以看到這種單片LED結構的示例。
為了改善在LED陣列前驅物的每個檯面表面25上方的主動層中的電荷載子限制，陣列的每個LED前驅物在覆蓋相應檯面表面25的每個單片LED結構的第一部分與覆蓋本體半導體表面26的每個單片LED結構的第二部分之間包含勢壘，其中勢壘圍繞覆蓋相應檯面表面25的每個p型半導體層的第一部分。換言之，根據本揭示內容的方法在規則梯形的實質平坦的表面與形成在本體半導體表面26上方的層之間提供勢壘。
參照圖5和7所示，形成每個單片LED結構，使得在覆蓋檯面表面64的p型半導體層的第一部分與覆蓋本體半導體表面66的p型半導體層的第二部分之間提供勢壘，勢壘圍繞覆蓋檯面表面65的p型半導體層的第一部分。
參考圖5和以上描述，可以藉由選擇性地去除圍繞覆蓋檯面表面64的p型半導體層的第一部分的p型半導體層61的第三部分來形成勢壘。如圖5所示，在整個層的厚度上選擇性地去除p型半導體層60，以露出下面的層（圖5的具體實施例中的電子阻擋層50）。
參照圖7，可以藉由提供包括包括Al的III族氮化物的p型半導體層60來形成勢壘。提供p型半導體層60，使得與覆蓋檯面表面25的p型半導體層64的第一部分相比，更高濃度的Al被摻入到p型半導體層的側壁部分63中，使得在p型半導體層63的側壁部分和p型半導體層64的第一部分之間設置勢壘。p型半導體層64的側壁部分63與第一部分之間的Al成分的差異，可以使得在室溫下帶隙變化大於kT eV（即大於約0.26 eV）。
例如，p型半導體層的側壁部分可以包括p型Alx Ga1-x N，其中2≤x≤50％，並且p型半導體層64的檯面表面部分可以包括p型Aly Ga1-y N，其中1≤y≤15％。
如上所述，第二半導體層30的傾斜側壁取決於生長表面是傾斜側壁還是實質平行於基板而導致III族氮化物的沉積速率的變化。對於p型半導體層60的生長，增長率的差異也影響將Al摻入p型半導體層60中。因此，可以使用相同的沉積處理以比p型半導體層65的第一部分更高的Al含量形成傾斜側壁部分。這樣，可以在沒有任何其他圖案化步驟的情況下形成用於將電流限制在單片LED結構的檯面部分中的期望勢壘。
因此，可以提供根據本揭示內容的具體實施例的LED前驅物。
10:基板 20:第一半導體層 22:生長表面 24:檯面結構 25:檯面表面 26:本體半導體層表面 30:第二半導體層 34:第二半導體層 36:第二半導體層 40:主動層 44:第一部分 50:電子阻擋層 60:p型半導體層 61:p型半導體層 64:檯面表面 65:p型半導體層 66:p型半導體層 70:遮罩層
現在將結合以下非限制性附圖來描述本揭示內容。當結合附圖考慮時，通過參考詳細描述，本揭示內容的其他優點將變得顯而易見，其中：
圖1示出了根據本揭示內容具體實施例的方法的中間步驟的圖，其中提供了包括檯面結構的第一半導體層；
圖2示出了根據本揭示內容具體實施例的方法的中間步驟的示意圖，其中提供了具有過度生長的第二半導體層的第一半導體層；
圖3示出了根據本揭示內容的具體實施例的方法的中間步驟的圖，其中在第一半導體層上提供單片LED結構；
圖4示出了根據本揭示內容的具體實施例的方法的中間步驟的圖，其中在圖3的中間結構上提供遮罩層；
圖5示出了根據本揭示內容具體實施例的LED前驅物的圖；
圖6示出了根據本揭示內容的具體實施例的方法的中間步驟的圖，其中在第一半導體層上提供單片LED結構；
圖7示出了根據本揭示內容具體實施例的LED前驅物的圖；
圖8a和8b示出了第一半導體層的檯面結構的SEM圖像；
圖8c和8d示出了過度生長的單片LED陣列結構的SEM圖像；
圖9顯示了具有六角形堆積圖案的過度生長的單片LED陣列結構的SEM圖像；
圖10示出了包括複數個檯面結構的第一半導體層和過度生長的第二半導體層的截面SEM圖像；
圖11示出了包括複數個檯面結構的第一半導體層和過度生長的第二半導體層的另一截面SEM圖像。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
10:基板
20:第一半導體層
25:檯面表面
26:本體半導體層表面
30:第二半導體層
40:主動層
50:電子阻擋層
60:p型半導體層
64:檯面表面
65:p型半導體層
66:p型半導體層
70:遮罩層

Claims (19)

  1. 一種形成一發光二極體（LED）前驅物的方法，包含以下步驟： （a）在一基板上形成包括一III族氮化物的一第一半導體層，該第一半導體層在該第一半導體層的與該基板相反的一側具有一生長表面； （b）選擇性地去除該第一半導體層的一部分以形成一檯面結構，使得該第一半導體層的該生長表面包括一檯面表面和一本體半導體表面； （c）在該第一半導體層的該生長表面上形成一單片LED結構，使得該單片LED結構覆蓋該檯面表面和該本體半導體表面，該單片LED結構包括複數層，每一層包括一III族氮化物，包括： 一第二半導體層； 設置在該第二半導體層上的一主動層，該主動層被配置為產生光；和 在該主動層上提供的一p型半導體層， 其中在覆蓋該檯面表面的該p型半導體層的一第一部分與覆蓋該本體半導體表面的該p型半導體層的一第二部分之間提供一勢壘，該勢壘圍繞覆蓋該檯面表面的該p型半導體層的該第一部分。
  2. 如請求項1所述之方法，其中該第二半導體層包括一未摻雜的III族氮化物。
  3. 如請求項1或2所述之方法，其中該第二半導體層形成在該生長表面上以提供一傾斜側壁部分，該傾斜側壁部分延伸在該第一半導體層的該檯面表面上的該第二半導體層的一第一部分和該第一半導體層的該本體半導體表面上的該第二半導體層的一第二部分之間。
  4. 如請求項3所述之方法，其中 該p型半導體層包含Al並被形成為使得與覆蓋該檯面表面的該p型半導體層的該第一部分相比，更高濃度的Al被摻入到該p型半導體層的一傾斜側壁部分中，使得在該p型半導體層的該第一部分和該p型半導體層的該第二部分之間在該p型半導體層的該傾斜側壁部分中設置該勢壘。
  5. 如請求項4所述之方法，其中該p型半導體層的該傾斜側壁部分包括p型Alx Ga1-x N，其中2≤x≤50％；並且 該p型半導體層的該第一部分包括p型Aly Ga1-y N，其中1≤y≤15％。
  6. 如請求項1至3中任一項所述之方法，其中選擇性地去除包圍覆蓋該檯面表面的該p型半導體層的該第一部分的該p型半導體層的一部分，以暴露出下面的該主動層。
  7. 如請求項6所述之方法，其中使用一各向異性蝕刻劑選擇性地去除包圍覆蓋該檯面表面的該p型半導體層的該第一部分的該p型半導體層的該部分。
  8. 如前述請求項之任一項所述之方法，其中選擇性地去除該第一半導體層的部分以形成該檯面結構之步驟包含以下步驟： 在該第一表面上選擇性地形成一檯面限定遮罩層； 選擇性地去除第一半導體層的未掩蓋部分，以暴露該第一半導體層的該本體半導體表面；和 去除該定義檯面的遮罩層。
  9. 如前述請求項之任一項所述之方法，其中該第一半導體層包括GaN，其中，可選地，該第一半導體層是一n型半導體。
  10. 如前述請求項之任一項所述之方法，其中該檯面結構在該檯面表面和該本體半導體表面之間的一高度為至少200nm。
  11. 一種形成一LED陣列前驅物的方法，包含以下步驟 （a）在一基板上形成包括一III族氮化物的一第一半導體層，該第一半導體層在該第一半導體層的與該基板相反的一側具有一生長表面； （b）選擇性地去除該第一半導體層的部分以形成複數個檯面結構，使得該第一半導體層的該生長表面包括複數個檯面表面和一本體半導體表面； （c）在該第一半導體層的該生長表面上形成一單片LED陣列結構，使得該單片LED陣列結構覆蓋該等檯面表面和該本體半導體表面，該單片LED結構包括複數層，每一層包括一III族氮化物，包括： 一n型半導體層； 設置在該n型半導體層上的一主動層，該主動層被配置為產生光；和 設置在該主動層上的一p型半導體層； 其中在覆蓋每個檯面表面的該p型半導體層的每個檯面部分與覆蓋該本體半導體表面的該p型半導體層的一本體部分之間提供一勢壘，該勢壘圍繞覆蓋該檯面表面的該p型半導體層的每個檯面部分。
  12. 一種發光二極體（LED）前驅物，包括： 一第一半導體層，該第一半導體層包括一III族氮化物，該第一半導體層包括從該第一半導體層的一主表面延伸的一檯面結構，以限定包括一本體半導體表面和一檯面表面的一生長表面； 一單片LED結構，該單片LED結構在該第一半導體層的該生長表面上形成，使得該單片LED結構覆蓋該檯面表面和該本體半導體表面，該單片LED結構包括複數層，每一層包括一III族氮化物，包括： 一n型半導體層； 設置在該n型半導體層上的一主動層，該主動層被配置為產生光；和 設置在該主動層上的一p型半導體層； 其中在覆蓋該檯面表面的該p型半導體層的一第一部分與覆蓋該本體半導體表面的該p型半導體層的一第二部分之間提供一勢壘，該勢壘圍繞覆蓋該檯面表面的該p型半導體層的該第一部分。
  13. 如請求項12所述之LED前驅物，其中該第二半導體層包含形成在該生長表面上的一傾斜側壁部分，該傾斜側壁部分延伸在該第一半導體層的該檯面表面上的該第二半導體層的一第一部分和該第一半導體層的該本體半導體表面上的該第二半導體層的一第二部分之間。
  14. 如請求項13所述之LED前驅物，其中： 該p型半導體層包括Al，其中： 與覆蓋該檯面表面的該p型半導體層的該第一部分相比，該p型半導體層的一傾斜側壁部分包含更高濃度的Al，使得在該p型半導體層的該第一部分和該p型半導體層的該第二部分之間在該p型半導體層的該傾斜側壁部分中設置一勢壘。
  15. 如請求項12至14中任一項所述之LED前驅物，其中選擇性地去除包圍覆蓋該檯面結構的該p型半導體層的該第一部分的該p型半導體層的一部分，以暴露出下面的該主動層。
  16. 如請求項12至15之任一項所述之LED前驅物，其中該檯面結構在該檯面表面和該本體半導體層表面之間的一高度為至少200nm。
  17. 如請求項12至16中任一項所述之LED前驅物，其中該檯面表面的一表面積不大於100μm×100μm。
  18. 如請求項12至17之任一項所述之LED前驅物，其中該檯面結構在該檯面表面和該本體半導體層表面之間的一高度至少等於該檯面結構的該檯面表面的一截面寬度。
  19. 一種發光二極體陣列前驅物，包括： 一第一半導體層，該第一半導體層包括一III族氮化物，該第一半導體層包括複數個檯面結構，每一檯面結構從該第一半導體層的一主表面延伸，以限定包括一本體半導體表面和複數個檯面表面的一生長表面； 一單片LED陣列結構，該單片LED陣列結構設置在該第一半導體層的該生長表面上，使得該單片LED陣列結構覆蓋該本體半導體表面和該等檯面表面中的每一個，該單片LED陣列結構包括複數層，每一層包括一III族氮化物，包括： 一n型半導體層； 設置在該n型半導體層上的一主動層，該主動層被配置為產生光；和 設置在該主動層上的一p型半導體層； 其中在覆蓋該等檯面表面中的每一個的該p型半導體層的每個檯面部分與覆蓋該本體半導體表面的該p型半導體層的一本體部分之間提供一勢壘，該勢壘圍繞覆蓋該檯面表面的該p型半導體層的該等檯面部分中的每一個。
TW109129679A 2019-09-06 2020-08-31 發光二極體以及形成發光二極體的方法 TWI796590B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1912853.7 2019-09-06
GB1912853.7A GB2586861B (en) 2019-09-06 2019-09-06 Light Emitting Diode and method of forming a Light Emitting Diode

Publications (2)

Publication Number Publication Date
TW202123487A true TW202123487A (zh) 2021-06-16
TWI796590B TWI796590B (zh) 2023-03-21

Family

ID=68241189

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129679A TWI796590B (zh) 2019-09-06 2020-08-31 發光二極體以及形成發光二極體的方法

Country Status (8)

Country Link
US (1) US20220278166A1 (zh)
EP (1) EP4026170A1 (zh)
JP (1) JP7338045B2 (zh)
KR (1) KR20220080087A (zh)
CN (1) CN114375500A (zh)
GB (1) GB2586861B (zh)
TW (1) TWI796590B (zh)
WO (1) WO2021043745A1 (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900013612A (ko) * 1989-02-17 1990-09-05 프레데릭 얀 스미트 두 물체의 연결 방법 및 장치
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
JP2002185084A (ja) 2000-12-18 2002-06-28 Sony Corp 半導体発光装置およびその製造方法
JP3805295B2 (ja) 2002-09-19 2006-08-02 株式会社東芝 窒化物半導体レーザ
JP2009071172A (ja) * 2007-09-14 2009-04-02 Sony Corp 半導体発光素子及びその製造方法、並びに、下地層の形成方法
JP2010245378A (ja) 2009-04-08 2010-10-28 Panasonic Corp 窒化物半導体レーザ装置
WO2011056854A1 (en) * 2009-11-03 2011-05-12 The Regents Of The University Of California Light emitting diode structure utilizing zinc oxide nanorod arrays on one or more surfaces, and a low cost method of producing such zinc oxide nanorod arrays
US8263422B2 (en) 2010-04-26 2012-09-11 Varian Semiconductor Equipment Associates, Inc. Bond pad isolation and current confinement in an LED using ion implantation
TW201421729A (zh) * 2012-11-22 2014-06-01 Chi Mei Lighting Tech Corp 發光二極體結構及其製造方法
US9666677B1 (en) * 2014-12-23 2017-05-30 Soraa Laser Diode, Inc. Manufacturable thin film gallium and nitrogen containing devices
US9484492B2 (en) 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US9865772B2 (en) * 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination
JP6553541B2 (ja) 2016-05-11 2019-07-31 日機装株式会社 深紫外発光素子
US10553767B2 (en) * 2017-01-09 2020-02-04 Glo Ab Light emitting diodes with integrated reflector for a direct view display and method of making thereof
WO2018204402A1 (en) * 2017-05-01 2018-11-08 Ohio State Innovation Foundation Tunnel junction ultraviolet light emitting diodes with enhanced light extraction efficiency
US20190058084A1 (en) * 2017-08-18 2019-02-21 Jie Piao Laser Diodes, LEDs, and Silicon Integrated sensors on Patterned Substrates

Also Published As

Publication number Publication date
WO2021043745A1 (en) 2021-03-11
GB2586861B (en) 2022-01-19
GB201912853D0 (en) 2019-10-23
US20220278166A1 (en) 2022-09-01
TWI796590B (zh) 2023-03-21
KR20220080087A (ko) 2022-06-14
GB2586861A (en) 2021-03-10
JP2022547671A (ja) 2022-11-15
JP7338045B2 (ja) 2023-09-04
EP4026170A1 (en) 2022-07-13
CN114375500A (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
TWI425558B (zh) 形成電路結構的方法
JP5037169B2 (ja) 窒化物系半導体発光素子及びその製造方法
US8435820B2 (en) Patterned substrate for hetero-epitaxial growth of group-III nitride film
US7790584B2 (en) Method of growing semi-polar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting diode using the same
US8772831B2 (en) III-nitride growth method on silicon substrate
US20110163295A1 (en) Semiconductor with low dislocation
US20130193448A1 (en) Patterned substrate and stacked light emitting diode
US8314436B2 (en) Light emitting device and manufacturing method thereof
TWI741608B (zh) 包含鈍化層的led前驅物
JP2023536363A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
US7651927B2 (en) Semiconductor device and method for fabricating the same
TWI437731B (zh) 一種具有提升光取出率之半導體光電元件及其製造方法
TWI755047B (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
TWI796590B (zh) 發光二極體以及形成發光二極體的方法
JP2008028385A (ja) 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
KR20220117302A (ko) 발광 다이오드 전구체
CN114424350A (zh) 发光二极管阵列
TWI504019B (zh) 發光二極體晶片的製造方法
US20220216368A1 (en) Semiconductor structure and method of manufacturing the same
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
TW201006007A (en) Light emitting device