KR100533910B1 - 고품질 질화물 반도체 박막 성장 방법 - Google Patents

고품질 질화물 반도체 박막 성장 방법 Download PDF

Info

Publication number
KR100533910B1
KR100533910B1 KR10-2004-0002822A KR20040002822A KR100533910B1 KR 100533910 B1 KR100533910 B1 KR 100533910B1 KR 20040002822 A KR20040002822 A KR 20040002822A KR 100533910 B1 KR100533910 B1 KR 100533910B1
Authority
KR
South Korea
Prior art keywords
mask material
thin film
nitride semiconductor
semiconductor thin
material film
Prior art date
Application number
KR10-2004-0002822A
Other languages
English (en)
Other versions
KR20050075054A (ko
Inventor
김민홍
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2004-0002822A priority Critical patent/KR100533910B1/ko
Priority to EP05290069A priority patent/EP1555686A2/en
Priority to US11/033,622 priority patent/US20050156175A1/en
Priority to JP2005007657A priority patent/JP2005203792A/ja
Priority to CNA2005100017268A priority patent/CN1641835A/zh
Publication of KR20050075054A publication Critical patent/KR20050075054A/ko
Application granted granted Critical
Publication of KR100533910B1 publication Critical patent/KR100533910B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 고품질 질화물 반도체 박막 성장 방법에 관한 것으로, 기판 상부에 마스크 물질막을 형성하고, 상기 마스크 물질막을 식각하여 일부의 기판 상부면을 노출시키는 마스크 물질막 패턴을 형성하는 제 1 단계와; 상기 마스크 물질막 패턴에 의해 노출된 기판에서 질화물 반도체 박막층을 성장시키고, 마스크 물질막 패턴 상부에서 합체가 일어나기 전에 성장을 멈춰, 상기 마스크 물질막 패턴을 성장된 질화물 반도체 박막층으로부터 노출시키는 제 2 단계와; 상기 노출된 마스크 물질막 패턴을 식각하여 제거한 후, 질화물 반도체 박막을 계속 측면 성장시켜 합체를 이루도록 하여, 마스크 물질막 패턴이 존재하던 영역에 형성된 보이드(Void)를 가지며, 상부면이 평탄한 질화물 반도체 박막층을 형성하는 제 3 단계로 구성된다.
따라서, 본 발명은 기판 상부에 유전체 또는 금속물질로 이루어진 마스크 물질막 패턴을 형성하고, 질화물 반도체 박막을 성장하다가 합체가 이루어지기 전에 마스크 물질막 패턴을 제거하고, 다시 측면성장을 함으로써, 평탄하고 결함이 적고 보이드를 갖는 질화물 반도체 박막을 성장시킬 수 있는 효과가 발생한다.

Description

고품질 질화물 반도체 박막 성장 방법 {Method of growing high quality nitride semiconductor thin film}
본 발명은 고품질 질화물 반도체 박막 성장 방법에 관한 것으로, 보다 상세하게는 기판 상부에 유전체 또는 금속물질로 이루어진 마스크 물질막 패턴을 형성하고, 질화물 반도체 박막을 성장하다가 합체가 이루어지기 전에 마스크 물질막 패턴을 제거하고, 다시 측면성장을 함으로써, 평탄하고 결함이 적고 보이드를 갖는 질화물 반도체 박막을 성장시킬 수 있는 고품질 질화물 반도체 박막 성장 방법에 관한 것이다.
일반적으로, GaN을 비롯한 AlGaInN계열의 질화물 반도체는 자외선에서 가시광선 영역에 이르는 발광파장을 가지고 있고, 화학적, 열정 안정성이 뛰어나 고온, 고출력 전자소자로의 응용이 활발하게 추진되고 있는 물질이다.
현재, 가장 활발히 제품개발이 이루어지고 있는 분야는 LED, LD 등의 광소자이며, 청색 및 녹색 LED는 시판 중에 있으며, 이외에 더 긴 파장과 자외선 영역의 짧은 파장의 LED를 개발하려는 시도가 이루어지고 있다.
그리고, 질화물계 반도체를 이용한 백색광이 방출되는 백색 LED를 제조하려는 다양한 시도가 이루어지고 있다.
이러한, 백색 LED는 현재, 청색 LED와 노란색 포스터(Yellow phosphor)를 이용한 제품이 시판되고 있으며, 이외에 파장이 400nm 이하의 자외선 LED와 RGB 포스퍼를 결합하여 백색광을 만들려는 시도도 활발히 이루어지고 있다.
또한, 405nm의 LD는 차세대 광기록 매체의 기록용 광원으로 선정되어 출력 및 신뢰성 등을 개선하려는 개발이 진행되고 있다.
이렇듯 활발히 연구되고 있는 질화물 반도체의 응용에는 적합한 기판 물질이 없다는 커다란 난점을 지니고 있다.
현재까지 상용화된 대면적의 GaN 단결정 기판이 존재하지 않아서, 사파이어, 실리콘, 실리콘 카바이드(SiC) 등의 이종기판을 사용하고 있는데, 격자상수 및 열팽창계수의 차이가 커서 단결정 에피 박막을 성장할 경우, 박막내부에 전파전위(Threading dislocation)등의 결함이 많이 형성되는 등의 문제점을 가지고 있다. 대략, 109 ~ 1010/cm2까지 형성된다고 보고되는 전파전위 등의 결함은 비발광영역으로 작용하거나 누설전류(Leakage current)의 경로 등으로 작용하여 질화물 반도체를 이용한 소자의 광학적 및 전기적 물성을 저하하는 원인이 된다.
따라서, 결함밀도가 낮은 고품질 GaN 에피 박막을 얻고자 하는 다양한 연구가 현재에도 진행되고 있다.
도 1a와 1b는 종래 기술에 따른 마스크를 사용한 측면 성장법으로 반도체 질화물 박막을 성장시키는 공정도로서, 이 측면성장방법은 현재까지 널리 이용되고 있는 방법으로, 기판(10) 상부에 제 1 질화갈륨 박막(11)을 성장시키고, 상기 제 1 질화갈륨 박막(11) 상부에 SiO2와 같은 유전체 물질막(12)을 패터닝한다(도 1a)
그 후, 상기 패터닝된 유전체 물질막(12)을 이용하여 제 2 질화갈륨 박막(13)을 측면 성장시키는 것이다.(도 1b)
여기서, 상기 패터닝된 유전체 물질막(12)은 전파전위를 차단하는 마스크로 이용되어, 마스크의 하부에 전파되는 전위는 측면 성장하는 박막으로 전파하지 못하게 되고, 마스크가 존재하지 않는 영역의 전파전위(14)만 성장되는 박막 표면으로 전파되거나 측면성장하는 부분으로 휘어짐(Bending)이 일어나 표면에 도달하는 결함의 밀도가 감소하게 된다.
도 2a와 2b는 종래 기술에 따른 마스크를 사용하지 않고 측면성장법으로 반도체 질화물 박막을 성장시키는 공정도로서, 기판(20) 상부에 제 1 질화갈륨 박막(21)을 성장시키고, 상기 제 1 질화갈륨 박막(21)과 기판(20)의 일부를 식각하여, 복수개의 홈들(22)을 형성한다.(도 2a)
그 다음, 상기 복수개의 홈들(22)을 이용하여 측면 성장법으로, 제 2 질화갈륨 박막(23)을 형성하는 것이다.(도 2b)
그러므로, 도 2b에 도시된 바와 같이, 식각된 복수개의 홈들(22) 상부에 성장된 제 2 질화갈륨 박막(23)은 전위(17)의 전파가 발생되지 않으므로, 결함밀도를 낮출 수 있게 된다.
전술된 종래의 측면성장방법은 질화갈륨 박막을 성장시킨 후, 유전체 물질막을 형성하고, 패터닝하며, 다시 질화갈륨 박막을 성장시키거나 또는, 질화갈륨 박막을 성장하고 식각한 후, 측면성장하는 등 공정이 복잡한 단점이 있다.
그리고, 유전체 물질막을 사용할 경우, 측면 성장하는 질화갈륨 박막과 유전체 물질막 사이에 응력이 발생하여 성장하는 질화갈륨 박막이 기울어지는 현상이 발생되는 문제점을 야기시킨다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, 기판 상부에 유전체 또는 금속물질로 이루어진 마스크 물질막 패턴을 형성하고, 질화물 반도체 박막을 성장하다가 합체가 이루어지기 전에 마스크 물질막 패턴을 제거하고, 다시 측면성장을 함으로써, 평탄하고 결함이 적고 보이드를 갖는 질화물 반도체 박막을 성장시킬 수 있는 고품질 질화물 반도체 박막 성장 방법을 제공하는 데 목적이 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, 기판 상부에 마스크 물질막을 형성하고, 상기 마스크 물질막을 식각하여 일부의 기판 상부면을 노출시키는 마스크 물질막 패턴을 형성하는 제 1 단계와;
상기 마스크 물질막 패턴에 의해 노출된 기판에서 질화물 반도체 박막층을 성장시키고, 마스크 물질막 패턴 상부에서 합체가 일어나기 전에 성장을 멈춰, 상기 마스크 물질막 패턴을 성장된 질화물 반도체 박막층으로부터 노출시키는 제 2 단계와;
상기 노출된 마스크 물질막 패턴을 식각하여 제거한 후, 질화물 반도체 박막을 계속 측면 성장시켜 합체를 이루도록 하여, 마스크 물질막 패턴이 존재하던 영역에 형성된 보이드(Void)를 가지며, 상부면이 평탄한 질화물 반도체 박막층을 형성하는 제 3 단계로 구성된 고품질 질화물 반도체 박막 성장 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 3a 내지 3d는 본 발명에 따른 고품질 질화물 반도체 박막을 성장시키는 공정의 모식도로서, 기판(100) 상부에 마스크 물질막(110)을 형성하고(도 3a), 상기 마스크 물질막(110)을 식각하여 일부의 기판(100) 상부면을 노출시키는 마스크 물질막 패턴(110-1)을 형성한다.(도 3b)
이 때, 상기 기판(100)은 실리콘 카바이드(SiC), 사파이어(Sapphire), 갈륨비소(GaAs), 실리콘과 ZnO 중 선택된 어느 하나의 물질로 이루어진 것이 바람직하다.
그리고, 상기 마스크 물질막 패턴(110-1)은 SiO2, Si3Nx, TiN, W, Ni, Ti, Ta와 WNx 중 선택된 어느 하나의 물질로 이루어진 막이거나 또는 이들 물질의 적층막인 것이 바람직하다.
또한, 상기 마스크 물질막 패턴(110-1) 형상은 상호 이격된 사각 형상들(도 4a와 4b의 '110-1a'), 삼각 형상들(도 4c의 '110-1b'), 육각 형상들(도 4d의 '110-1c')과 원 형상들(도 4e의 '110-1d') 중 선택된 어느 하나의 형상들로 이루어진 패턴으로 형성한다.
그리고, 상기 마스크 물질막 패턴은 120°로 휘어진 적어도 하나 이상의 마디를 갖는 패턴(도 4f의 '110-1e')으로 형성할 수도 있다.
여기서, 상기 120°로 휘어진 마디를 갖는 마스크 물질막 패턴의 경우, 질화물 반도체 박막 중, 질화갈륨은 육방정계이므로, 120°휘어진 마스크 물질막에 원활히 성장될 수 있다.
그리고, 상기 상호 이격된 육각 형상들(110-1c)로 이루어진 마스크 물질막 패턴인 경우, 도 5에 도시된 바와 같이, 상호 이격된 간격(d1)이 동일하게 형성하여 벌집 모양으로 마스크 물질막 패턴을 형성할 수 있다.
게다가, 도 3b에 도시된 바와 같이, 상기 마스크 물질막 패턴(110-1) 폭(W1)과 기판(100)의 노출된 영역의 폭(W2)은 동일하게 형성할 수도 있다.
그 다음, 상기 마스크 물질막 패턴(110-1)에 의해 노출된 기판(100)에서 질화물 반도체 박막층(120)을 성장시키고, 마스크 물질막 패턴(110-1) 상부에서 합체가 일어나기 전에 성장을 멈춰, 상기 마스크 물질막 패턴(110-1)을 성장된 질화물 반도체 박막층(120)으로부터 노출시킨다.(도 3c)
그 후, 상기 노출된 마스크 물질막 패턴(110-1)을 식각하여 제거한 후, 질화물 반도체 박막(120)을 계속 측면 성장시켜 합체를 이루도록 하여, 마스크 물질막 패턴(110-1)이 존재하던 영역에 형성된 보이드(Void)(130)를 가지며, 상부면이 평탄한 질화물 반도체 박막층(120)을 형성한다.(도 3d)
여기서, 상기 마스크 물질막 패턴(110-1)이 실리콘 산화막(SiO2)으로 이루어진 경우, HF용액 또는 BOE용액에 담그어, 상기 마스크 물질막 패턴(110-1)을 제거한다.
그리고, 상기 마스크 물질막 패턴(110-1)이 Ni로 이루어진 경우, 왕수(염산과 질산의 혼합물)에 담그어, 상기 마스크 물질막 패턴(110-1)을 제거한다.
따라서, 최종적으로 성장되는 질화물 반도체 박막층(120)은 상부면이 평탄하고 보이드(130)를 갖는 질화물 반도체 박막층(120)이 형성된다.
그러므로, 마스크 물질막 패턴의 상부에 측면 성장된 질화물 반도체 박막부분은 기판 상에 성장된 질화물 반도체 박막부분보다 결함이 적게되어, 결과적으로, 성장된 질화물 반도체 박막은 결함이 감소하게 된다.
따라서, 본 발명은 기판 상부에 유전체나 금속물질로 이루어진 마스크 물질막 패턴을 형성하고, 질화물 반도체 박막을 성장하다가 합체가 이루어지기 전에 마스크 물질막 패턴을 제거하고, 다시 측면성장을 하여 평탄하고 결함이 적고 보이드를 갖는 질화물 반도체 박막을 성장시킬 수 있게 된다.
또한, 본 발명은 마스크 물질막 패턴을 제거함으로써, 마스크 물질막 패턴과 질화물 반도체 박막 사이의 계면에서의 응력을 제거할 수 있어 우수한 결정성의 질화물 박막층을 성장할 수 있도록 해준다.
더불어, 일반적인 측면성장방법은 기판 상부에 질화물 반도체 박막을 성장한 후, 마스크 물질을 형성하거나 식각하는 방식을 이용하는 다단계 공정을 사용하는 반면에, 본 발명은 이종기판 상부에 바로 마스크 물질을 형성하는 단순한 공정을 수행한다.
게다가, 본 발명은 보이드(Void)를 갖는 질화물 반도체 박막을 형성함으로써, 이를 고용한 발광소자는 보이드 영역에서 광의 전반사가 발생되지 않으므로, 방출효율이 우수히 할 수 있다.
이상 상술한 바와 같이, 본 발명은 기판 상부에 유전체 또는 금속물질로 이루어진 마스크 물질막 패턴을 형성하고, 질화물 반도체 박막을 성장하다가 합체가 이루어지기 전에 마스크 물질막 패턴을 제거하고, 다시 측면성장을 함으로써, 평탄하고 결함이 적고 보이드를 갖는 질화물 반도체 박막을 성장시킬 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1a와 1b는 종래 기술에 따른 마스크를 사용한 측면성장법으로 반도체 질화물 박막을 성장시키는 공정도
도 2a와 2b는 종래 기술에 따른 마스크를 사용하지 않고 측면성장법으로 반도체 질화물 박막을 성장시키는 공정도
도 3a 내지 3d는 본 발명에 따른 고품질 질화물 반도체 박막을 성장시키는 공정의 모식도
도 4a 내지 4f는 본 발명에 따른 마스크 물질막 패턴들을 개략적으로 도시한 평면도
도 5는 본 발명에 따라 벌집 모양의 마스크 물질막 패턴을 도시한 평면도
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 110 : 마스크 물질막
110-1 : 마스크 물질막 패턴 120 : 질화물 반도체 박막
130 : 보이드(Void)

Claims (5)

  1. 기판 상부에 마스크 물질막을 형성하고, 상기 마스크 물질막을 식각하여 일부의 기판 상부면을 노출시키는 마스크 물질막 패턴을 형성하는 제 1 단계와;
    상기 마스크 물질막 패턴에 의해 노출된 기판에서 질화물 반도체 박막층을 성장시키고, 마스크 물질막 패턴 상부에서 합체가 일어나기 전에 성장을 멈춰, 상기 마스크 물질막 패턴을 성장된 질화물 반도체 박막층으로부터 노출시키는 제 2 단계와;
    상기 노출된 마스크 물질막 패턴을 식각하여 제거한 후, 질화물 반도체 박막을 계속 측면 성장시켜 합체를 이루도록 하여, 마스크 물질막 패턴이 존재하던 영역에 형성된 보이드(Void)를 가지며, 상부면이 평탄한 질화물 반도체 박막층을 형성하는 제 3 단계로 구성된 고품질 질화물 반도체 박막 성장 방법.
  2. 제 1 항에 있어서,
    상기 마스크 물질막 패턴은,
    SiO2, Si3Nx, TiN, W, Ni, Ti, Ta와 WNx 중 선택된 어느 하나의 물질로 이루어진 막이거나 이들 물질의 적층막인 것을 특징으로 하는 고품질 질화물 반도체 박막 성장 방법.
  3. 제 2 항에 있어서,
    상기 마스크 물질막 패턴은,
    상호 이격된 사각 형상들, 삼각 형상들, 육각 형상들과 원 형상들 중 선택된 어느 하나의 형상으로 이루어진 패턴 또는 120°로 휘어진 적어도 하나 이상의 마디를 갖는 패턴인 것을 특징으로 하는 고품질 질화물 반도체 박막 성장 방법.
  4. 제 3 항에 있어서,
    상기 상호 이격된 육각 형상들로 이루어진 마스크 물질막 패턴은,
    상호 이격된 간격이 동일한 것을 특징으로 하는 고품질 질화물 반도체 박막 성장 방법.
  5. 제 1 항에 있어서,
    상기 기판은 실리콘 카바이드(SiC), 사파이어(Sapphire), 갈륨비소(GaAs), 실리콘과 ZnO 중 선택된 어느 하나의 물질로 이루어진 것을 특징으로 하는 고품질 질화물 반도체 박막 성장 방법.
KR10-2004-0002822A 2004-01-15 2004-01-15 고품질 질화물 반도체 박막 성장 방법 KR100533910B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2004-0002822A KR100533910B1 (ko) 2004-01-15 2004-01-15 고품질 질화물 반도체 박막 성장 방법
EP05290069A EP1555686A2 (en) 2004-01-15 2005-01-11 High quality nitride semiconductor thin film and method for growing the same
US11/033,622 US20050156175A1 (en) 2004-01-15 2005-01-13 High quality nitride semiconductor thin film and method for growing the same
JP2005007657A JP2005203792A (ja) 2004-01-15 2005-01-14 高品質の窒化物半導体薄膜及びその成長方法
CNA2005100017268A CN1641835A (zh) 2004-01-15 2005-01-14 高质量氮化物半导体薄膜及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0002822A KR100533910B1 (ko) 2004-01-15 2004-01-15 고품질 질화물 반도체 박막 성장 방법

Publications (2)

Publication Number Publication Date
KR20050075054A KR20050075054A (ko) 2005-07-20
KR100533910B1 true KR100533910B1 (ko) 2005-12-07

Family

ID=34617453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0002822A KR100533910B1 (ko) 2004-01-15 2004-01-15 고품질 질화물 반도체 박막 성장 방법

Country Status (5)

Country Link
US (1) US20050156175A1 (ko)
EP (1) EP1555686A2 (ko)
JP (1) JP2005203792A (ko)
KR (1) KR100533910B1 (ko)
CN (1) CN1641835A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060975B1 (ko) * 2008-12-30 2011-08-31 전북대학교산학협력단 에어갭을 구비하는 발광소자 및 그 제조방법
KR101068157B1 (ko) 2009-05-12 2011-09-27 전북대학교산학협력단 에어패스를 포함하는 발광소자 및 그 제조방법
KR101125395B1 (ko) * 2009-10-28 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8698284B2 (en) 2010-10-26 2014-04-15 Samsung Electronics Co., Ltd. Nitride-based semiconductor substrates having hollow member pattern and methods of fabricating the same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889568B1 (ko) * 2007-09-14 2009-03-23 우리엘에스티 주식회사 질화물계 발광소자 및 그 제조방법
KR101040462B1 (ko) 2008-12-04 2011-06-09 엘지이노텍 주식회사 발광 소자 및 그 제조방법
FI123319B (fi) * 2009-09-10 2013-02-28 Optogan Oy Menetelmä sisäisten mekaanisten jännitysten vähentämiseksi puolijohderakenteessa ja puolijohderakenne, jossa on vähän mekaanisia jännityksiä
KR101034085B1 (ko) * 2009-12-10 2011-05-13 엘지이노텍 주식회사 발광소자 및 그 제조방법
EP2381488A1 (en) * 2010-04-22 2011-10-26 Imec Method of manufacturing a light emitting diode
KR101034053B1 (ko) * 2010-05-25 2011-05-12 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101136064B1 (ko) * 2010-06-14 2012-04-18 전북대학교산학협력단 질화물 반도체 발광소자 및 그 제조방법
CN101931039B (zh) 2010-08-23 2012-07-25 安徽三安光电有限公司 具有双层交错贯穿孔洞的氮化镓基发光二极管及其制作工艺
CN102723414B (zh) * 2011-03-29 2015-04-01 清华大学 外延结构体的制备方法
TW201237963A (en) * 2011-03-08 2012-09-16 Univ Nat Chiao Tung Method of semiconductor manufacturing process
KR101253198B1 (ko) * 2011-07-05 2013-04-10 엘지전자 주식회사 무분극 이종 기판, 이를 이용한 질화물계 발광 소자 및 그 제조방법
CN103243389B (zh) 2012-02-08 2016-06-08 丰田合成株式会社 制造第III族氮化物半导体单晶的方法及制造GaN衬底的方法
TWI474510B (zh) 2012-07-06 2015-02-21 隆達電子股份有限公司 具有孔隙之磊晶結構及其成長方法
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
CN103050588A (zh) * 2013-01-18 2013-04-17 映瑞光电科技(上海)有限公司 一种led及其制造方法
KR101471620B1 (ko) * 2013-06-07 2014-12-11 광주과학기술원 산화아연 박막 구조체 및 이의 제조방법
JP5999443B2 (ja) * 2013-06-07 2016-09-28 豊田合成株式会社 ＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
CN104018215A (zh) * 2014-06-12 2014-09-03 中山大学 一种选择区域外延生长界面保护方法
CN106449933B (zh) * 2016-09-08 2018-11-06 华灿光电（浙江）有限公司 一种发光二极管芯片及其制备方法
JP7182057B2 (ja) 2019-02-22 2022-12-02 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060975B1 (ko) * 2008-12-30 2011-08-31 전북대학교산학협력단 에어갭을 구비하는 발광소자 및 그 제조방법
KR101068157B1 (ko) 2009-05-12 2011-09-27 전북대학교산학협력단 에어패스를 포함하는 발광소자 및 그 제조방법
KR101125395B1 (ko) * 2009-10-28 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8698284B2 (en) 2010-10-26 2014-04-15 Samsung Electronics Co., Ltd. Nitride-based semiconductor substrates having hollow member pattern and methods of fabricating the same

Also Published As

Publication number Publication date
JP2005203792A (ja) 2005-07-28
EP1555686A2 (en) 2005-07-20
US20050156175A1 (en) 2005-07-21
CN1641835A (zh) 2005-07-20
KR20050075054A (ko) 2005-07-20

Similar Documents

Publication Publication Date Title
KR100533910B1 (ko) 고품질 질화물 반도체 박막 성장 방법
US8426325B2 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
KR101640830B1 (ko) 기판 구조체 및 그 제조 방법
TWI228323B (en) Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof
KR100512580B1 (ko) 결함이 적은 질화물 반도체 박막 성장 방법
JP2008078603A (ja) パターン化されたサファイア基板および発光ダイオードの製造方法
JP2005217404A (ja) 窒化物半導体薄膜及びその成長方法
KR20120004159A (ko) 기판구조체 및 그 제조방법
JP2008078275A (ja) 化合物半導体素子の製造方法
JP3962283B2 (ja) 半導体装置の製造方法
CN102255010B (zh) 一种氮化镓发光二极管的制作方法
US20140093991A1 (en) Method for manufacturing high efficiency light-emitting diodes
JP3616020B2 (ja) 窒化ガリウム系半導体装置及びその製造方法
WO2017101520A1 (zh) 氮化物底层及其制作方法
KR100593941B1 (ko) 3족 질화물 발광 소자의 제조 방법
KR100454907B1 (ko) 질화물 반도체 기판 및 그의 제조 방법
CN102306693A (zh) 图形化氮化镓基发光外延片、发光芯片及其制作方法
KR100816490B1 (ko) 발광 다이오드 및 그의 제조방법
KR20100020936A (ko) 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법
KR101012638B1 (ko) 수직형 질화물계 발광소자의 제조방법
KR101049158B1 (ko) 질화물계 발광소자의 제조방법
KR100454908B1 (ko) 질화갈륨 기판의 제조방법
KR100512581B1 (ko) 질화갈륨 에피층 성장 방법
KR20010083571A (ko) 질화물 반도체막 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171024

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181024

Year of fee payment: 14