JP2008078603A - パターン化されたサファイア基板および発光ダイオードの製造方法 - Google Patents

パターン化されたサファイア基板および発光ダイオードの製造方法 Download PDF

Info

Publication number
JP2008078603A
JP2008078603A JP2007011494A JP2007011494A JP2008078603A JP 2008078603 A JP2008078603 A JP 2008078603A JP 2007011494 A JP2007011494 A JP 2007011494A JP 2007011494 A JP2007011494 A JP 2007011494A JP 2008078603 A JP2008078603 A JP 2008078603A
Authority
JP
Japan
Prior art keywords
sapphire substrate
manufacturing
etching process
wet etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007011494A
Other languages
English (en)
Inventor
Shijin Chin
志臣 陳
Li-Yun Wu
麗雲 呉
Che-Ming Liu
哲銘 劉
Yeeu-Chang Lee
有璋 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Central University
Original Assignee
National Central University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Central University filed Critical National Central University
Publication of JP2008078603A publication Critical patent/JP2008078603A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

パターン化サファイア基板の製造方法を提供する。本製造方法は、以下の処理を含んでいる。最初に、サファイア基板を準備し、そのサファイア基板上にマスク層を形成する。ここで、適切なパターンを有するそのマスク層は、サファイア基板の一部を露出させている。次いで、ウェットエッチング処理を行い、サファイア基板の露出部分を除去する。このウェットエッチング処理でのエッチング剤には、硫酸および硫酸とリン酸との混合物が含まれる。次に、マスク層を除去し、パターン化サファイア基板を形成する。さらに、発光ダイオードの製造方法を提供する。
【選択図】図1D

Description

本発明は、発光デバイスの製造方法、特にGaN層を成長させるためのパターン化されたサファイア基板の製造方法に関する。
発光ダイオード(LED)は、種々の信号機、自動車に搭載される電子製品、液晶ディスプレイのバックライトモジュール、および一般的な照明デバイスで主に使われている。可視光線の発光が可能なLEDを製造するための従来の材料には、AlGaInPおよびGaNからなるIII−V化合物のグループが含まれる。AlGaInPは、赤色光、橙色光、および黄色光を発するLEDで使われる。GaNは、緑色光、青色光および紫外光を発するLEDで使われる。GaN結晶は、サファイア(Al)基板の上に形成される。しかしながら、サファイア格子とGaN結晶格子との間の不整合により、発光ダイオードにおいてGaN結晶の高密度の貫通転位が発生する。貫通転位が発生すると、光出力および耐久寿命は減少し、またリーク電流は増加する。
アシュビー(Ashby)らは、予めパターン化されたサファイア基板を使用して、GaNおよびAlGaNを成長させることで、貫通転位を減少させた。予めパターン化されたサファイア基板は、平行トレンチパターンを形成するフォトリソグラフィー処理およびドライエッチング処理によって製造される。トレンチパターン、および後に他の幾何学図形のパターンをもつサファイア基板は、一般にパターン化サファイア基板(PPS)と呼ばれている。次いで、緑色光、もしくは青色光、もしくは紫外光を発光するLEDを形成するために、複数の半導体層がサファイア基板の上に連続的に形成される。この方法は、GaN結晶における貫通転位の密度を効率的に減少させることができ、一方、エッチングされたサファイアの端部からの多数の光反射のためにLEDから放出される光の出力を増加させることができる。
しかしながら、サファイアは、高い化学的安定性および高い硬度を有するので、サファイア基板の上に一般的なエッチング処理でパターンを形成することは難しい。例えば、ドライエッチング処理は、多くのパラメータをもち、エッチング速度は低く、コストは高い。さらに基板にダメージおよび歪みを本質的に与える。一方、レーザーを利用したエッチングは、複雑なパターンを形成するのに適していない。したがって当業者は、高品質、低コスト、および高いエッチング速度を備える、パターン化サファイア基板の製造方法を見出す必要がある。
本発明は、上記のエッチング処理を簡素化し、エッチング処理のコストを抑え、エッチング処理の速度を高めるような、パターン化サファイア基板の製造手法に関する。
本発明は、さらに光の出力およびLEDの外部量子効率を向上させるLEDを製造する方法に関する。
上記、もしくは他の利点を実現するために、本発明は、パターン化サファイア基板の製造方法を提供する。この方法では、最初にサファイア基板を準備し、次にマスク層をサファイア基板の上に形成する。マスク層は、サファイア基板の一部を露出させている。次いで、第1のウェットエッチング処理を行い、サファイア基板の露出した部分を取り除く。ここで、第1のエッチング処理におけるエッチング剤は硫酸を含む。次いで、マスク層が除去される。
本発明の1つの実施形態において、上記の第1のウェットエッチング処理におけるエッチング剤は、さらにリン酸を含む。なお、第1のウェットエッチング処理におけるエッチング剤では、硫酸の組成比が、リン酸の組成比より大きい。さらに、第1のウェットエッチング処理を行う際、第1のウェットエッチング処理のエッチング剤の温度は、200℃と350℃の間である。
本発明の1つの実施形態において、マスク層の材料は、酸化ケイ素である。なお、マスク層を取り除く上記の方法は、第2のウェットエッチング処理を行うことである。ここで、第2のウェットエッチング処理におけるエッチング剤は、フッ化水素酸を含む。
本発明の1つの実施形態において、マスク層を形成するための上記の方法は、最初にサファイア基板の上にマスク材料層を形成し、次にパターン化されたフォトレジスト層を形成することである。ここで、そのフォトレジストパターンは、マスク材料層の一部を露出させている。そして、マスク材料層の露出部分、次いでフォトレジストパターンを除去する。
本発明の1つの実施形態において、マスク層を形成するための上記の方法は、サファイア基板の上に最初にフォトレジストパターンの層を形成することである。ここで、そのフォトレジストパターンは、サファイア基板の一部を露出させている。次に、マスク材料層をフォトレジストパターンの上に形成する。次いで、フォトレジストおよびその上のマスク材料層の一部をリフトオフ法によって除去する。
上記の目的または他の目的を達成するために、本発明は、LEDの製造方法を提供する。この方法は、最初にサファイア基板を準備し、次にマスク層をサファイア基板の上に形成する。ここで、そのマスク層は、少なくとも1つの開口部を備え、その開口部はサファイア基板の一部を露出させている。次いで、第1のウェットエッチング処理を行い、サファイア基板の露出した部分を除去する。ここで、第1のエッチング処理でのエッチング剤は、硫酸を含む。次に、マスク層を除去し、そしてn型半導体層、発光層およびp型半導体層をサファイア基板の上に順次形成する。
本発明の1つの実施形態において、開口部のパターンには、線状、円形状、多角形状が含まれる。
本発明の1つの実施形態において、マスク層は複数の開口部を有し、開口部のパターンには、平行トレンチまたは交差トレンチが含まれる。
本発明は、パターン化サファイア基板を製造するプロセスを簡素化しており、特にエッチング処理のコストの削減、エッチング速度の向上を実現している。
本発明のさらなる理解を提供するために図面を添付する。これらの図面はこの明細書の一部に組み込まれ、そしてこの明細書の一部を構成する。これらの図面は、本発明の実施形態を図示しており、本文と共に、本発明の原理を説明するのに役立つものである。
サファイア基板のエッチング処理を簡素化し、エッチング処理のコストを抑え、そしてエッチング速度を高めるために、本発明は、ウェットエッチング処理を使ったパターン化サファイア基板の製造方法を提供する。本明細書の以下において、上記のウェットエッチング処理は、他のウェットエッチング処理と区別するために「第1のウェットエッチング処理」と表記する。第1のウェットエッチング処理では、エッチング剤として純粋な硫酸または硫酸とリン酸とを含む混合物を使用する。サファイア基板(Al)をエッチングするためのエッチング剤として硫酸(HSO)およびリン酸(HPO)を使用する際のメカニズムは、それぞれ次の式(1)および式(2)で示される。
Al+3HSO→Al(SO+3HO・・・(1)
Al+2HPO→2AlPO+3HO・・・(2)
この実施形態において、エッチング剤が純粋な硫酸ではなく硫酸とリン酸との混合物であるなら、硫酸の組成比がリン酸の組成比より大きい方が好ましい。なお、第1のエッチング処理を行う前には、エッチング剤の温度が200℃から350℃であるべきである。ただし、ここで述べた組成比およびエッチング剤の温度は好ましい実施例であり、これは本発明の範囲を限定するものではない。特に、第1のエッチング処理のエッチング選択性は、エッチング剤の温度およびエッチング剤の中のリン酸の組成比によって主に決定されるため、エッチング剤の温度およびリン酸と硫酸との組成比は、要求される条件に応じて調整することができる。したがって、上記の製造条件により、本発明の範囲が限定されることはない。
図1Aから図1Fを用いて、本発明におけるLEDを製造するための工程を明確に紹介する。図1Aから図1Eは、本発明の1つの実施形態であるパターン化サファイア基板製造方法の工程を示すフローチャートである。図1Fは、図1Eに示したパターン化サファイア基板上のLEDの構造を示すフローチャートである。
図1Aを参照して分かるように、最初に、サファイア基板100を準備する。次いで、サファイア基板100の上にマスク材料層102を形成する。マスク材料層102を形成する方法は、化学蒸着法(CVD)または物理蒸着法(PVD)である。マスク材料層102の材料は、酸化ケイ素のようなフィルム材料である。酸化ケイ素を用いれば、硫酸とリン酸との高温混合によってフィルム材料がダメージを受けるのを防ぐことができる。次に、フォトレジストパターン104をマスク材料層102の上に形成する。ここで、フォトレジストパターン104は、マスク材料層102の一部を露出させている。フォトレジストパターン104の形成は、フォトリソグラフィー処理によって行う。
次に、図1Bを参照して分かるように、フォトレジストパターン104をマスクとして使用して、マスク材料層102の露出した部分を除去する。マスク材料層102の露出した部分の除去は、ドライエッチング処理またはウェットエッチング処理によって行う。続いて、図1Cを参照して分かるようにフォトレジストパターン104を除去する。フォトレジストパターン104の除去は、ウェットフォトレジストストライピング処理によって行う。ここで、ウェットフォトレジストストライピング処理の溶媒には、アセトンが含まれる。こうして、マスク層102aがサファイア基板100の上に形成される。ここで、マスク層102aは、この後に行うサファイアのエッチング処理におけるマスクとして使用される。
しかしながら、マスク層102aを形成するための方法は、上記方法の範囲に限定されない。特に、別の実施形態においては、マスク層102aを形成するための方法は、最初にサファイア基板100上にフォトレジストパターンを形成することである。ここで、そのフォトレジストパターンは、サファイア基板100の一部を露出させている。次に、マスク材料層をフォトレジストパターンおよびサファイア基板100の露出した部分の上に形成する。次いで、フォトレジストパターンおよびその上のマスク材料層の一部をリフトオフ法によって除去する。上記の工程を経て、マスク層102aが形成される。
図2から図5は、サファイア基板およびマスク層を示す上面図である。図1Cは、図2、図3、図4および図5のI−I、II−II、III−IIIおよびIV−IVの線に沿っての概略的断面図である。図2から図5を参照して、以下の記載ではマスク層の好ましいパターンを具体的に説明する。
図2を参照して分かるように、マスク層102aは、少なくとも1つの開口部102hを備えている。開口部102hは、サファイア基板100の一部を露出させている。開口部102hは、平行トレンチ(図2参照)、交差トレンチ(図3参照)、多角形状(図4参照)または円形状(図5参照)をとることが可能である。図2から図5における開口部102hは、一般に公知のパターンである。ただし、本発明は、上記のパターンの範囲に限定されない。言い換えれば、開口部102hのパターンは、適切に調整することができる。例えば、開口部102hは、三角形、同心円の線状、または不規則な曲線で囲まれた形状であってもよい。次のプロセスにおいて、開口部102hのパターンをサファイア基板100に転写し、パターン化サファイア基板を形成する点は着目すべきである。パターン化サファイア基板は、LEDの製造に使われる。開口部102hのパターンは、LEDの品質および外部量子効率を決定する。このことについて以下で説明する。
図1Dを参照して分かるように、マスク層102aを形成した後、上記の第1のウェットエッチング処理を行ってサファイア基板100の露出した部分を除去し、パターン化サファイア基板100aを形成する。本実施形態では、第1のウェットエッチング処理を行った後、トレンチ100gがパターン化サファイア基板100aの表面上に形成される。トレンチ100gの切断面は、非対称パターンまたはU字形やV字形のような対称パターンである。しかしながら、トレンチ100gの切断面は、サファイア基板100の結晶方向により決定されるので、トレンチ100gの切断面は、V字形に限定されない。パターン化サファイア基板100aの上面図において、トレンチ100gのパターンおよび配置が、開口部102hのパターンおよび配置と同じであることは明らかである。
次いで、図1Eを参照して分かるようにマスク層102aを除去する。マスク層102aを除去する方法には、例えば、第2のウェットエッチング処理を行うことが含まれる。第2のウェットエッチング処理でのエッチング剤は、マスク層102aを除去することができる酸である。例えば、マスク層102aの材料が酸化ケイ素である場合、フッ化水素酸がエッチング剤として使用される。エッチング剤には希釈されたフッ化水素酸が含まれることは、当事者には公知である。ここまでで、パターン化サファイア基板を製造する処理が終了する。
次に、図1Fを参照して分かるようにLED200をパターン化サファイア基板100aの上に形成する。LED200は、少なくともn型半導体層202、発光層204およびp型半導体層206から成る。n型半導体層202、発光層204およびp型半導体層206はパターン化サファイア基板100aの上に連続的に積層される。
LED200がパターン化サファイア基板100aの上に形成されることに着目すべきである。パターン化サファイア基板100aは、トレンチ100gを備えている。従来技術のLEDと比較して、本発明の製造方法は、n型半導体層202における貫通転位の密度を効率的に減らすことができる。さらに、設計者は、LED200の外部量子効率が向上するよう開口部102hのパターンおよび配列を調節することができる。特に、開口部を適切なパターンとし、開口部102hを周期的な配置とすることで、サファイアとn型半導体層202との間においてLED200から発光した緑色光、青色光または紫外光の特別な反射を生じさせることができる。それにより、LED200の光出力をさらに増強できる。
概略すれば、本発明のパターン化サファイア基板の製造方法は、少なくとも次の利点を有する。
1.ドライエッチング処理と比較して、第1のウェットエッチング処理のパラメータが少ないので、本発明の製造方法は、サファイア基板をエッチングする工程を簡素化することができる。本発明のウェットエッチング法はまた、ドライエッチングにより生じるダメージおよび歪みを防ぐ。その上、本発明は高価なドライエッチング装置を使用しないので、エッチング処理のコストを抑えることができる。
2.第1のウェットエッチング処理のエッチング速度は、毎分約1μmである。
3.第1のウェットエッチング処理を使って、サファイア基板上に大きい面積の均一で規則的なパターンを形成することができる。
4.第1のウェットエッチング処理は、大量のサファイア基板(ウエハ)をエッチングするのに同様の処理条件を使うことができる。そのため、第1のウェットエッチング処理を行うことで、パターン化サファイア基板は、大規模に生産され、そして同一の品質を有することが可能である。ドライエッチング処理は、真空チャンバーの空間および処理実行時間で制限されるため、第1のウェットエッチング処理より能力が低い。
本発明の範囲または趣旨から逸脱することなく、本発明の構造に種々の修正および変形が実施され得ることは、当業者には明白である。以上のことを考慮して、前述の請求項とそれらの等価の範囲に入る限り、本発明は、本発明の修正および変形を包含していることが意図されている。
本発明の1つの実施形態のパターン化サファイア基板の製造方法の工程を示すフローチャートである。 本発明の1つの実施形態のパターン化サファイア基板の製造方法の工程を示すフローチャートである。 本発明の1つの実施形態のパターン化サファイア基板の製造方法の工程を示すフローチャートであり、図2のI−I、図3のII−II、図4のIII−III、および図5のIV−IVに沿った概略的断面図である。 本発明の1つの実施形態のパターン化サファイア基板の製造方法の工程を示すフローチャートである。 本発明の1つの実施形態のパターン化サファイア基板の製造方法の工程を示すフローチャートである。 図1Eにおけるパターン化サファイア基板の上にLEDを形成する工程を示すフローチャートである。 サファイア基板およびマスク層を示す上面図である。 サファイア基板およびマスク層を示す上面図である。 サファイア基板およびマスク層を示す上面図である。 サファイア基板およびマスク層を示す上面図である。
符号の説明
100 サファイア基板
100a パターン化サファイア基板
100g トレンチ
102 マスク材料層
102a マスク層
102h 開口部
104 フォトレジストパターン
200 LED
202 n型半導体層
204 発光層
206 p型半導体層

Claims (18)

  1. サファイア基板を準備する工程と、
    前記サファイア基板上に、前記サファイア基板の一部を露出させるマスク層を形成する工程と、
    エッチング剤が硫酸を含む第1のウェットエッチング処理を行い、前記サファイア基板の露出部分を除去する工程と、
    前記マスク層を除去する工程と、
    を有する、パターン化されたサファイア基板の製造方法。
  2. 前記第1のウェットエッチング処理の前記エッチング剤がさらにリン酸を含む、請求項1に記載の製造方法。
  3. 前記第1のウェットエッチング処理の前記エッチング剤において、硫酸の組成比がリン酸の組成比より大きい、請求項2に記載の製造方法。
  4. 前記第1のウェットエッチング処理を行うとき、前記第1のウェットエッチング処理の前記エッチング剤の温度が200℃と350℃の間である、請求項3に記載の製造方法。
  5. 前記マスク層を構成する材料が酸化ケイ素である、請求項1に記載の製造方法。
  6. 前記マスク層を除去する方法が、第2のウェットエッチング処理を実行することであり、前記第2のウェットエッチング処理でのエッチング剤がフッ化水素酸を含む、請求項5に記載の製造方法。
  7. 前記マスク層を形成する方法が、
    前記サファイア基板上にマスク材料層を形成する工程と、
    前記マスク材料層の上に前記マスク材料層の一部を露出させるフォトレジストパターンを形成する工程と、
    前記マスク材料層の露出部分を除去する工程と、
    前記フォトレジストパターンを除去する工程と、
    を有する、請求項5に記載の製造方法。
  8. 前記マスク層を形成する方法が、
    前記サファイア基板上に前記サファイア基板の一部を露出させるフォトレジストパターンを形成する工程と、
    前記フォトレジストパターンの上および前記サファイア基板の露出部分の上にマスク材料層を形成する工程と、
    前記フォトレジストパターンとその上の前記マスク材料層の一部とをリフトオフ法により除去する工程と、
    を有する、請求項5に記載の製造方法。
  9. サファイア基板を準備する工程と、
    前記サファイア基板の一部を露出させる開口部を少なくとも一つ有するマスク層を前記サファイア基板上に形成する工程と、
    エッチング剤が硫酸を含む第1のウェットエッチング処理を行い、前記サファイア基板の露出部分を除去する工程と、
    前記マスク層を除去する工程と、
    引き続いて前記サファイア基板上にn型半導体層、発光層およびp型半導体層を形成する工程と、
    を有する、発光ダイオードの製造方法。
  10. 前記第1のウェットエッチング処理の前記エッチング剤がさらにリン酸を含む、請求項9に記載の製造方法。
  11. 前記第1のウェットエッチング処理での前記エッチング剤において、硫酸の組成比がリン酸の組成比より大きい、請求項10に記載の製造方法。
  12. 前記第1のウェットエッチング処理を行うとき、前記第1のエッチング処理の前記エッチング剤の温度が200℃と350℃の間である、請求項11に記載の製造方法。
  13. 前記マスク層を構成する材料が酸化ケイ素である、請求項9に記載の製造方法。
  14. 前記マスク層を除去する方法が、第2のウェットエッチング処理を実行することであり、前記第2のウェットエッチング処理のエッチング剤がフッ化水素酸を含む、請求項13に記載の製造方法。
  15. 前記マスク層を形成する方法が、
    前記サファイア基板上にマスク材料層を形成する工程と、
    前記マスク材料層上に前記マスク材料層の一部を露出させるフォトレジストパターンを形成する工程と、
    前記マスク材料層の露出部分を除去する工程と、
    前記フォトレジストパターンを除去する工程と、
    を含む、請求項13に記載の製造方法。
  16. 前記マスク層を形成する方法が、
    前記サファイア基板上に前記サファイア基板の一部を露出させるフォトレジストパターンを形成する工程と、
    前記フォトレジストパターンの上および前記サファイア基板の露出部分の上にマスク材料層を形成する工程と、
    前記フォトレジストパターンとその上の前記マスク材料層の一部とをリフトオフ法により除去する工程と、
    を含む、請求項13に記載の製造方法。
  17. 前記開口部のパターンには、線状、円形状、または多角形状が含まれる、請求項9に記載の製造方法。
  18. 前記マスク層が複数の前記開口部を有し、前記開口部のパターンには、平行トレンチまたは交差トレンチが含まれる、請求項9に記載の製造方法。
JP2007011494A 2006-09-18 2007-01-22 パターン化されたサファイア基板および発光ダイオードの製造方法 Pending JP2008078603A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095134409A TW200816508A (en) 2006-09-18 2006-09-18 Fabrication methods of patterned sapphire substrate and light emitting diode

Publications (1)

Publication Number Publication Date
JP2008078603A true JP2008078603A (ja) 2008-04-03

Family

ID=39189164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007011494A Pending JP2008078603A (ja) 2006-09-18 2007-01-22 パターン化されたサファイア基板および発光ダイオードの製造方法

Country Status (3)

Country Link
US (1) US20080070413A1 (ja)
JP (1) JP2008078603A (ja)
TW (1) TW200816508A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925768B1 (ko) 2008-09-23 2009-11-11 (주)큐엠씨 발광소자의 제조를 위한 장치 및 방법
KR100984041B1 (ko) 2008-08-12 2010-09-28 (주)더리즈 반도체 소자용 기판과 그 제조방법 및 이를 이용한 반도체 소자
WO2012121154A1 (ja) * 2011-03-07 2012-09-13 株式会社トクヤマ 下地基板、窒化ガリウム結晶積層基板及びその製造方法
KR101344646B1 (ko) 2011-04-27 2013-12-24 시노-아메리칸 실리콘 프로덕츠 인코포레이티드. 에피택셜 기판의 패턴화 방법, 발광 다이오드 및 발광 다이오드의 형성 방법
JP2017522721A (ja) * 2014-05-20 2017-08-10 サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、(セーエヌエルエス) 半極性iii族窒化物層を含む半導体材料の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197378A1 (en) * 2007-02-20 2008-08-21 Hua-Shuang Kong Group III Nitride Diodes on Low Index Carrier Substrates
DE102008046854A1 (de) * 2008-09-12 2010-03-18 Osram Opto Semiconductors Gmbh Verfahren zur Bearbeitung der Oberfläche von Substraten für Halbleiterbauelemente, hiermit hergestellte Substrate und Halbleiterbauelemente, die diese Substrate enthalten
US20110168670A1 (en) * 2010-01-14 2011-07-14 Yew-Chung Sermon Wu Patterned Sapphire Substrate Manufacturing Method
CN101853911A (zh) * 2010-03-31 2010-10-06 晶能光电(江西)有限公司 改善出光率的发光二极管结构以及制造方法
KR20120029767A (ko) * 2010-09-17 2012-03-27 엘지디스플레이 주식회사 반도체 발광소자 제조 방법
TWI414647B (zh) * 2010-09-27 2013-11-11 私立中原大學 製作次微米圖樣化藍寶石基板之方法
TWI466287B (zh) * 2010-11-22 2014-12-21 Nat Univ Chung Hsing Substrate for epitaxy and its manufacturing method
US8796053B2 (en) * 2010-12-21 2014-08-05 Ultratech, Inc. Photolithographic LED fabrication using phase-shift mask
CN102184842B (zh) * 2011-03-30 2012-11-07 华灿光电股份有限公司 一种湿法腐蚀与干法刻蚀相结合图形化蓝宝石的方法
CN102244170B (zh) * 2011-06-15 2012-12-26 江苏晶瑞半导体有限公司 准光子晶体图形蓝宝石衬底及其制造方法、发光二极管及其制备方法
CN102522467A (zh) * 2012-01-04 2012-06-27 南京大学扬州光电研究院 一种蓝宝石衬底上亚微米级的图形的制备方法
JP2013157523A (ja) * 2012-01-31 2013-08-15 Toyoda Gosei Co Ltd 半導体発光素子、半導体発光素子の製造方法および発光装置
CN103378234B (zh) * 2012-04-25 2016-02-17 清华大学 发光二极管
CN105719963B (zh) * 2014-12-01 2018-08-24 北京北方华创微电子装备有限公司 衬底刻蚀方法
CN110854012A (zh) * 2019-11-04 2020-02-28 合肥元旭创芯半导体科技有限公司 一种图形化蓝宝石衬底的制备方法
US11804374B2 (en) 2020-10-27 2023-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strain relief trenches for epitaxial growth

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004471A (en) * 1998-02-05 1999-12-21 Opto Tech Corporation Structure of the sensing element of a platinum resistance thermometer and method for manufacturing the same
JP2004273661A (ja) * 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
US20050104081A1 (en) * 2003-11-18 2005-05-19 Kim Seong-Jin Semiconductor light emitting diode and method for manufacturing the same
JP2005285879A (ja) * 2004-03-29 2005-10-13 Kyocera Corp 半導体成膜用基板の製造方法およびその製造方法を用いた半導体基板、ならびに半導体発光素子
JP2005333122A (ja) * 2004-04-20 2005-12-02 Showa Denko Kk 化合物半導体発光素子ウェハーの製造方法
JP2005353804A (ja) * 2004-06-10 2005-12-22 Sharp Corp 半導体素子及びその製造方法
US7176138B2 (en) * 2004-10-21 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Selective nitride liner formation for shallow trench isolation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439402B1 (ko) * 2001-12-24 2004-07-09 삼성전기주식회사 발광다이오드 패키지
US6987062B2 (en) * 2003-10-29 2006-01-17 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
EP1738419B1 (en) * 2004-04-20 2012-07-11 Showa Denko K.K. Production method of compound semiconductor light-emitting device wafer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004471A (en) * 1998-02-05 1999-12-21 Opto Tech Corporation Structure of the sensing element of a platinum resistance thermometer and method for manufacturing the same
JP2004273661A (ja) * 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
US20060172512A1 (en) * 2003-03-07 2006-08-03 Kazumasa Hiramatsu Substrate of gallium nitride single crystal and process for producing the same
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
US20050104081A1 (en) * 2003-11-18 2005-05-19 Kim Seong-Jin Semiconductor light emitting diode and method for manufacturing the same
JP2005150675A (ja) * 2003-11-18 2005-06-09 Itswell Co Ltd 半導体発光ダイオードとその製造方法
JP2005285879A (ja) * 2004-03-29 2005-10-13 Kyocera Corp 半導体成膜用基板の製造方法およびその製造方法を用いた半導体基板、ならびに半導体発光素子
JP2005333122A (ja) * 2004-04-20 2005-12-02 Showa Denko Kk 化合物半導体発光素子ウェハーの製造方法
JP2005353804A (ja) * 2004-06-10 2005-12-22 Sharp Corp 半導体素子及びその製造方法
US7176138B2 (en) * 2004-10-21 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Selective nitride liner formation for shallow trench isolation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984041B1 (ko) 2008-08-12 2010-09-28 (주)더리즈 반도체 소자용 기판과 그 제조방법 및 이를 이용한 반도체 소자
KR100925768B1 (ko) 2008-09-23 2009-11-11 (주)큐엠씨 발광소자의 제조를 위한 장치 및 방법
WO2012121154A1 (ja) * 2011-03-07 2012-09-13 株式会社トクヤマ 下地基板、窒化ガリウム結晶積層基板及びその製造方法
JP2012184144A (ja) * 2011-03-07 2012-09-27 Tokuyama Corp 窒化ガリウム結晶積層基板及びその製造方法
KR101344646B1 (ko) 2011-04-27 2013-12-24 시노-아메리칸 실리콘 프로덕츠 인코포레이티드. 에피택셜 기판의 패턴화 방법, 발광 다이오드 및 발광 다이오드의 형성 방법
JP2017522721A (ja) * 2014-05-20 2017-08-10 サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、(セーエヌエルエス) 半極性iii族窒化物層を含む半導体材料の製造方法

Also Published As

Publication number Publication date
US20080070413A1 (en) 2008-03-20
TW200816508A (en) 2008-04-01

Similar Documents

Publication Publication Date Title
JP2008078603A (ja) パターン化されたサファイア基板および発光ダイオードの製造方法
US8426325B2 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
TWI647335B (zh) 利用化學腐蝕的方法剝離生長襯底的方法
US8501582B2 (en) Semiconductor structure having low thermal stress and method for manufacturing thereof
CN100594625C (zh) 一种氮化镓基发光二极管芯片及其制作方法
US7439091B2 (en) Light-emitting diode and method for manufacturing the same
KR100533910B1 (ko) 고품질 질화물 반도체 박막 성장 방법
US8673666B2 (en) Light-emitting devices with textured active layer
JP2010225787A (ja) サファイア基板の製造方法、および半導体装置
TWI425666B (zh) Growth of semi - polarized nitrides
CN110797442A (zh) 一种图形化衬底、led外延片及图形化衬底制备方法
KR20070079528A (ko) 질화물 반도체 발광 다이오드 및 이의 제조 방법
US20180182622A1 (en) Method making it possible to obtain on a crystalline substrate a semi-polar layer of nitride obtained with at least one of the following materials: gallium (ga), indium (in) and aluminium (al)
CN102255010B (zh) 一种氮化镓发光二极管的制作方法
KR100714626B1 (ko) 질화물 반도체 발광소자 및 제조방법
JP3157124U (ja) 窒化ガリウム系発光ダイオードの構造
US20120068196A1 (en) Semiconductor light-emitting device and a method of manufacture thereof
CN102306693A (zh) 图形化氮化镓基发光外延片、发光芯片及其制作方法
JP2012038955A (ja) 化合物半導体層の形成方法
JP2010532916A (ja) 区割りされた基板に作成された半導体デバイスに対する高品質境界を取得するための方法
CN111048637B (zh) 高落差台阶结构的多色led外延芯片及其制备方法
KR20150144936A (ko) 사파이어 기판의 표면 패턴 형성 방법
US20240313149A1 (en) Method of manufacturing micro devices
KR20110021561A (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101124