JP2005333122A - 化合物半導体発光素子ウェハーの製造方法 - Google Patents

化合物半導体発光素子ウェハーの製造方法 Download PDF

Info

Publication number
JP2005333122A
JP2005333122A JP2005121297A JP2005121297A JP2005333122A JP 2005333122 A JP2005333122 A JP 2005333122A JP 2005121297 A JP2005121297 A JP 2005121297A JP 2005121297 A JP2005121297 A JP 2005121297A JP 2005333122 A JP2005333122 A JP 2005333122A
Authority
JP
Japan
Prior art keywords
compound semiconductor
wafer
manufacturing
light emitting
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005121297A
Other languages
English (en)
Other versions
JP4683989B2 (ja
Inventor
Katsuteru Kusuki
克輝 楠木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2005121297A priority Critical patent/JP4683989B2/ja
Publication of JP2005333122A publication Critical patent/JP2005333122A/ja
Application granted granted Critical
Publication of JP4683989B2 publication Critical patent/JP4683989B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】 化合物半導体発光素子ウェハーの表面に汚れが付着していない高品質な化合物半導体ウェハーの製造方法を提供すること。
【解決手段】 基板上に多数の化合物半導体発光素子が分離帯域を介して規則的に且つ連続的に配列された化合物半導体発光素子ウェハーの表面(半導体側)および/または背面に保護膜を形成する工程、保護膜が形成された面の分離帯域にレーザー法でレーザー照射部にガスを噴きつけつつ割溝を形成する工程、および該保護膜の少なくとも一部を除去する工程をこの順序で含むことを特徴とする化合物半導体発光素子ウェハーの製造方法。
【選択図】図2

Description

本発明は、発光ダイオード、レーザーダイオードなどの発光デバイスの製造に有用な半導体ウェハーの製造方法に関する。
従来から、化合物半導体発光素子の一例としてpn接合型の発光ダイオード(LED)が周知である。例えば、導電性のリン化ガリウム(GaP)単結晶を基板上にエピタキシャル成長させたGaP層を発光層として利用したGaP系LEDが知られている。また、砒化アルミニウム・ガリウム混晶(組成式AlXGaYAs:0≦X,Y≦1でX+Y=1)やリン化アルミニウム・ガリウム・インジウム混晶(組成式AlXGaYInZP:0≦X,Y,Z≦1でX+Y+Z=1)を発光層とする、赤色帯、橙黄色帯から緑色帯LEDがある。また、窒化ガリウム・インジウム(組成式GaαInβN:0≦α,β≦1、α+β=1)等のIII族窒化物半導体層を発光層とする、近紫外帯、青色帯または緑色帯の短波長LEDが知られている。
上記の例えば、AlXGaYInZP系LEDにあって、導電性のn型またはp型の発光層は、導電性のp型またはn型の砒化ガリウム(GaAs)単結晶を基板として、その上に形成される。また、青色LEDでは、電気絶縁性のサファイア(α−Al23単結晶)等の単結晶が基板として利用されている。また、短波長LEDには、立方晶(3C結晶型)或いは六方晶(4Hまたは6H結晶型)の炭化珪素(SiC)も基板として利用されている。
これらの基板上に多数の化合物半導体発光素子が分離帯域を介して規則的に且つ連続的に配列された化合物半導体発光素子ウェハーから個々のチップ状の化合物半導体発光素子を作製するには、通常ダイサーやスクライバーが用いられる。ダイサーとは刃先をダイヤモンドとする円盤の回転運動によりウェハーをフルカットするか、又は刃先巾よりも広い巾の溝を切り込んだ後(ハーフカット)、外力によりカットする装置である。一方、スクライバーとは同じく先端をダイヤモンドとする針によりウェハーに極めて細い線(スクライブライン)を例えば碁盤目状に引いた後、外力によってカットする装置である。GaPやGaAs等のせん亜鉛構造の結晶は、へき開性が「110」方向にある。そのため、この性質を利用してGaAs、GaAlAs、GaPなどの半導体ウェハーを比較的簡単に所望形状に分離することができる。
しかしながら、例えば、窒化物半導体はサファイア基板上などに積層されるヘテロエピ構造であり、窒化物半導体とサファイア基板とは格子定数不整が大きい。サファイア基板は六方晶系という性質上、へき開性を有していない。さらに、サファイア、窒化物半導体ともモース硬度がほぼ9と非常に硬い物質である。したがって、スクライバーで切断することは困難であった。また、ダイサーでフルカットすると、その切断面にクラック、チッピングが発生しやすく綺麗に切断できなかった。場合によっては、形成された半導体層がサファイアから剥がれる場合もあった。
これらを改良するために、レーザー照射によるスクライブ加工が提案され、化合物半導体ウェハーにレーザー照射で割溝を形成すると、歩留まりと量産性が良いと報告されている(例えば特許文献1〜3参照)。しかし、実際には、発光素子の形状は非常に良いが、レーザー加工に伴う汚れが素子表面に付着し、発光素子の外部光取出し効率が低下する。また、半導体層側からレーザー加工した場合は、汚れが半導体層の側面部や負極形成面と正極形成面に跨って付着するため、逆耐電圧特性等の電気特性を悪化させる。
そこで、上記問題を改善するために、レーザー加工面に保護膜を形成し、レーザー溝形成後に保護膜上に積層した汚れを洗浄で除去すると、歩留まり良くIII族窒化物系化合物半導体素子が得られると報告されている(特許文献4)。この方法によれば、確かに逆耐電圧特性などの電気特性は改善され、外観及び特性起因による歩留まり低下は改善される。しかし、レーザー加工で割溝を形成した際、割溝の側面に溶融物が付着し、素子の発光出力が低下するという問題点は残ったままである。
特許第3449201号公報 特許第3230572号公報 特開平11‐177139号公報 特開2004−31526号公報
本発明の目的は、化合物半導体発光素子ウェハーの製造方法において、製造時にウェハー表面に付着する汚れの問題を解決し、汚れがなく、高品質な化合物半導体ウェハーを提供することである。
本発明は以下の発明を提供する。
(1)基板上に多数の化合物半導体発光素子が分離帯域を介して規則的に且つ連続的に配列された化合物半導体発光素子ウェハーの表面(半導体側)および/または背面に保護膜を形成する工程、保護膜が形成された面の分離帯域にレーザー法でレーザー照射部にガスを噴きつけつつ割溝を形成する工程、該保護膜の少なくとも一部を除去する工程をこの順序で含むことを特徴とする化合物半導体発光素子ウェハーの製造方法。
(2)レーザー照射部に噴きつけられたガスを吸引ダクトにより吸引することを特徴とする上記1項に記載の製造方法。
(3)化合物半導体がIII族窒化物半導体であることを特徴とする上記1または2項に記載の製造方法。
(4)ウェハー表面の分離帯域に溝部を形成する工程を保護膜形成工程の前にさらに有することを特徴とする上記1〜3項のいずれか一項に記載の製造方法。
(5)溝部をエッチング法により形成することを特徴とする上記4項に記載の製造方法。
(6)割溝を形成する工程の前または後に、基板を薄板化する工程をさらに有することを特徴とする上記1〜5項のいずれか一項に記載の製造方法。
(7)基板を薄板化する工程を、割溝を形成する工程の後に有することを特徴とする上記6項に記載の製造方法。
(8)保護膜がレジスト、透明樹脂、ガラス、金属、絶縁膜から選ばれた少なくとも1つであることを特徴とする上記1〜7項のいずれか一項に記載の製造方法。
(9)レーザーの焦点を保護膜の表面に合わせることを特徴する上記1〜8項のいずれか一項に記載の製造方法。
(10)上記1〜9項のいずれか一項に記載の製造方法から製造された化合物半導体発光素子ウェハー。
(11)割溝の断面形状がV字またはU字型であることを特徴とする上記10項に記載のウェハー。
(12)溝部に形成された保護膜が除去されていないことを特徴とする上記10または11項に記載のウェハー。
(13)保護膜が透明な絶縁膜であること特徴とする上記10〜12項のいずれか一項に記載のウェハー。
(14)溝部の底面と負極形成面が同一平面上にあることを特徴とする上記10〜13項のいずれか一項に記載のウェハー。
(15)上記10〜14項のいずれか一項に記載のウェハーから製造された発光素子であって、少なくとも素子の表面および背面(基板面)にアルミニウム、炭素、珪素、塩素および酸素の少なくとも1成分を含む汚れが実質的にないことを特徴とする化合物半導体発光素子。
(16)基板がサファイア、SiCおよび窒化物半導体単結晶からなる群から選ばれることを特徴とする上記15項に記載の化合物半導体発光素子。
(17)基板がサファイアであることを特徴とする上記16項に記載の化合物半導体発光素子。
本発明に従って、化合物半導体発光素子ウェハーに割溝を形成する前に、保護膜を形成し、割溝形成後に保護膜を除去することによって、割溝形成時に発生してウェハー表面に付着する汚れは保護膜と一緒に除去されるので、得られるウェハーには汚れの付着は割溝側面も含めて実質的にない。少なくとも割溝形成時に発生する汚れ(この際に発生する汚れが化合物半導体発光素子ウェハー製造における汚れのかなりの部分を占める)はない。
その理由は、レーザーを化合物半導体発光素子ウェハーに照射した際、照射部にガスを噴きつけることよって、溶融、蒸発した不要物が瞬時に吹き飛ばされるので、不要物が割溝側面に付着しない点があげられる。さらに、照射部付近に吸引ダクトを設け、噴きつけたガスを吸引しつつ行なうことによって、ウェハー表面に飛散する汚れ低減及び光学レンズ汚れなどの装置保護にも効果的である。
従って、ウェハーから製造されたチップ状の化合物半導体発光素子は、良好な光取り出し効率を示し、且つ、逆耐電圧特性等の電気特性に優れる。
本発明の化合物半導体ウェハーの基板には、ガラス、サファイア単結晶(Al23;A面、C面、M面、R面)、スピネル単結晶(MgAl24)、ZnO単結晶、LiAlO2単結晶、LiGaO2単結晶ならびにMgO単結晶などの酸化物単結晶、Si単結晶、GaAs単結晶、AlN単結晶ならびにGaN単結晶などの窒化物半導体単結晶およびZrB2などのホウ化物単結晶などの公知の基板材料を何ら制限なく用いることができる。なかでもサファイア単結晶、Si単結晶および窒化物半導体単結晶が好ましい。なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いし、オフ角を付与した基板であっても良い。
基板は通常単結晶インゴットから250〜1000μmの厚さで切り出されて用いられる。このような厚さの基板に化合物半導体を積層させた後、割溝を形成し、基板側を研磨して薄くする。もしくは、基板側を研磨して薄くしてから割溝を形成してもよい。研磨後の基板厚さは150μm以下が好ましく、100μm以下がさらに好ましい。基板厚さを抑えることで、切断距離を短縮でき、それによって切断が割溝の位置で確実におこるからである。
例えば、半導体層膜厚が5μm以上の場合は、半導体層側に割溝を形成した後、基板側を薄くした方が良い。半導体層膜厚が厚くなるほど、半導体層と基板の熱膨張係数の違いによって、薄板化後のウェハーの反りも大きくなるからである。このとき、半導体層側は凸面となる。さらに、ウェハーの反りが大きくなると、その後の割溝形成や素子形成が非常に困難となる。また、ウェハーの反りは基板側の表面粗さで調整することも可能である。表面粗さRa(算術平均粗さ)を高くするほど、ウェハーは平坦となる。Raは0.001μm以上が好ましく、0.01μm以上がさらに好ましい。但し、Raを高くしすぎると、半導体層側は逆に凹面となるので、好ましくは2μm以下であり、0.3μm以下がさらに好ましい。本明細書において、基板裏面のRa(算術平均粗さ)については、原子間力顕微鏡(GI社)を用いて測定した値であり、このときの視野は30×30μmであり、スキャンラインは256、スキャンレイトは1Hzである。
発光素子を構成する化合物半導体としては、例えばサファイア基板或いは炭化珪素またはシリコン基板等上に設けられたAlXGaYInZ1-aa(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素とは別の第V族元素を表し、0≦a<1である。)等のIII族窒化物半導体層がある。また、砒化ガリウム(GaAs)単結晶基板上に設けたAlXGaYAs(0≦X,Y≦1、X+Y=1)層やAlXGaYInZP(0≦X,Y,Z≦1,X+Y+Z=1)層等がある。また、GaP基板上に設けたGaP層がある。特に、切断が困難なIII族窒化物半導体は本発明の効果が顕著である。
これらの化合物半導体層は、目的とする機能に基づき、基板上に適所に配置されているべきである。例えば、ダブルヘテロ(二重異種)接合構造の発光部を構成するには、発光層の上下の両表面側にn型とp型の化合物半導体層を配置する。
これらの化合物半導体の成長方法は特に限定されず、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)、など化合物半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からMOCVD法である。
MOCVD法では、例えばIII族窒化物半導体の場合、キャリアガスとして水素(H2)または窒素(N2)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH3)、ヒドラジン(N24)などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH4)またはジシラン(Si26)を、Ge原料として有機ゲルマを用い、p型にはMg原料としては例えばビスシクロペンタジエニルマグネシウム(Cp2Mg)またはビスエチルシクロペンタジエニルマグネシウム((EtCp)2Mg)を用いる。
目的とする半導体層を積層したのち、所定の位置に正極および負極を形成する。化合物半導体発光素子用の正極および負極として、各種の構成および構造が知られており、これら公知の正極および負極を本発明においても何ら制限なく用いることができる。また、それらの製造方法も、真空蒸着法およびスパッタリング法等公知の方法を何ら制限なく用いることができる。
このようにして、基板上に所定の位置に電極を設けた多数の化合物半導体発光素子を規則的に且つ連続的に分離帯域を介して配列した後、ウェハーに保護膜を被覆し、その後分離帯域に割溝を形成する。なお、割溝形成後に電極を設けることも可能である。
割溝形成前に、分離帯域の化合物半導体の一部を除去して溝部を設けることもできる。基板側からn型層、発光層およびp型層の順序で積層された発光素子の場合、負極をn型層に設けるために化合物半導体層の一部を除去するので、この時同時に溝部を設けておくことが好ましい。
図1は実施例1で作製した本発明ウェハーの平面を示した模式図である。10は個々の発光素子であり、20は分離帯域である。30は負極形成面である。図2はその断面を示した模式図である。1は基板、2はn型層、3は発光層、4はp型層、5は正極である。分離帯域の半導体はn型層が露出するまで除去されて溝部40を形成している。50は割溝である。
溝部の幅は通常分離帯域の幅と等しいが、分離帯域の幅よりも小さくすることもできる。しかし、割溝の幅よりも大きくしておかなければならない。
溝部の深さは別に制限されずどのような深さでもよい。半導体層の厚さによって異なるが、一般に1〜10μm程度である。半導体層を全て除去して基板面を露出させることもできる。溝部の深さをn型層が露出する深さとして、エッチングにより負極形成面を露出させる際に、同時に溝部を形成することが製造工程を簡略化できて好ましい。
溝部の断面形状は、矩形、U字状およびV字状等どのような形状でもよいが、底面に割溝を形成するには矩形が好ましい。
溝部の形成には、エッチング法、ダイシング法、レーザー法およびスクライブ法など周知の手法を何ら制限なく用いることができる。しかし、ウェットエッチングおよびドライエッチングなどのエッチング方法を用いることが好ましい。なぜならエッチングが化合物半導体の表面および側面を傷めにくいからである。
ドライエッチングであれば、例えば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびECRエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば硫酸とリン酸の混酸を用いることができる。但し、エッチングを行う前に、化合物半導体表面に、所望のチップ形状となるように、所定のマスクを形成することはいうまでもない。
割溝はウェハーの表面(半導体側)および/または背面(基板側)に形成することができる。背面のみに形成する場合には、分離帯域に上記溝部が形成されている必要がある。溝部を設けずに割溝を背面のみに設けた場合、分離帯域に沿ってきれいに割れずに、不良率が増加することがある。
割溝の幅は分離帯域内に収まれば別に制限されない。深さは6μm以上であることが好ましい。これより浅いと、切断面が斜めに割れるため、不良チップ生成の原因となる。10μm以上あることがさらに好ましく、20μm以上あれば特に好ましい。
割溝の断面形状は矩形、U字状およびV字状等どのような形状でもよいが、好ましくはV字状にすると良い。なぜならば、チップ状に分割する際、V字状の最先端付近からクラックが発生するので、ほぼ垂直に切断させることができる。
割溝の形成には、レーザー法を用いる。なぜなら、レーザー加工は割溝を所望の深さまで形成することでき、また、エッチング法に比べて迅速に割溝を形成できるからである。さらに、スクライブ法やダイシング法に比べて、ブレードやダイヤモンド針の消耗および劣化による加工精度のバラツキが少ない。また、それらの刃先の交換などに発生するコストを低減することができる。
また、レーザー法で形成した割溝の側面を微分干渉系光学顕微鏡で観察すると、側面に凹凸があり、光の取り出し効率がよくなる。さらに、格子状割溝の交点、即ち、チップの角部において深さが深くなり、チップの分割が確実になる。
本発明に用いることができるレーザー加工機としては、半導体ウェハーを各チップに分離可能な割溝を形成できるものであればどのようなタイプでも良い。具体的にはCO2レーザー、YAGレーザー、エキシマ・レーザーおよびパルスレーザーなどを用いることができる。なかでもパルスレーザーが好ましい。さらに、レーザーの波数は1064nm、355nm、266nmなどを用いることができる。
レーザー加工機によって照射されるレーザーは、レンズなどの光学系によって所望の位置に焦点位置を調整させることができる。
レーザーで割溝を形成する際に、半導体ウェハー表面に焦点を結んでレーザー照射すると、照射された周辺部にも熱が伝導するため、化合物半導体層に熱損傷が発生し、歩留まり低下の原因となる。従って、レーザー焦点は化合物半導体ウェハー上に積層された保護膜の表面に結ばせることが好ましい。なぜなら、割溝を形成する際に、レーザー照射された周辺部に広がる熱が保護膜で吸収されるため、熱損傷を低減させることができるからである。
また、レーザー加工部にガスを吹き付けることによって、化合物半導体層の加工部周辺が冷却され、化合物半導体層の熱損傷を低減できる。さらには、加工で発生した溶融物が割溝側面に付着せず、ガス流によって吹き飛ばされるため、割溝側面からの光取り出し量を改善できる。さらに、レーザー照射部付近に吸引ダクトを設け、噴きつけたガスを吸引しつつ行なうことによって、ウェハー表面に飛散する汚れ低減及び光学レンズ汚れなどの装置保護にも効果的である。
加工部に吹き付けるガスとしては、酸素、窒素、ヘリウム、アルゴン、水素などを何ら制限無く用いることができる。冷却効果の高いヘリウム、水素および窒素などが好ましい。これらの中でも、窒素は安価であるから特に好ましい。ガスの吹き付けは、先端のノズル径が細いほど好ましい。ノズル径が細いほど、局所的な吹き付けが可能となり、ガス流速を早くすることができる。
レーザー法で割溝を形成する場合、他法に比べ汚れの飛散が特に激しい。従って、本発明はレーザー法で割溝を形成する場合に特に有効である。
割溝形成時に半導体ウェハーの表面および背面に付着する汚れは、電子顕微鏡(FE−SEM)でEDX分析した結果、Al、O、C、Cl、Siなどの少なくとも一つの元素を有する成分であった。
保護膜は当然割溝を形成する面にのみ設ければよい。溝部を形成する場合は溝部形成後に保護膜を設ける。
保護膜としては、レジスト、透明樹脂、ガラス、金属および絶縁膜などを何ら制限なく用いることができる。例えば、レジストとしてはフォトリソグラフィーで用いられる水溶性のレジストが挙げられる。透明樹脂としてはアクリル樹脂、ポリエステル、ポリイミド、塩ビおよびシリコン樹脂などが挙げられる。金属保護膜としてはニッケルおよびチタンなどが挙げられ、絶縁膜としては酸化珪素および窒化珪素などが挙げられる。これらの保護膜は、塗布法、蒸着法およびスパッタリング法など周知の手段により形成することができる。
保護膜の厚さは、割溝形成時に損傷しない程度の強度があればよく、その下限は0.001μm以上が好ましく、さらに好ましくは0.01μm以上である。また、あまり厚すぎると、レーザー法を用いて割溝を形成する場合、保護膜がレーザー光を吸収して剥がれる場合がある。従って、厚さの上限は5μm以下が好ましく、さらに好ましくは3μm以下、特に好ましくは1μm以下である。
割溝形成後、表面に付着した汚れと共に保護膜を除去する。除去方法は特に限定されずどのような方法でもよい。超音波、ジェット水流、シャワー、浸漬、エッチング、スクラブ洗浄など保護膜が完全に除去できれば何ら制限なく用いることができる。
水溶性のレジストは、スピンコーターで半導体ウェハーの表面全体に均一な膜厚の保護膜を形成することができ、割溝を形成後、簡単に水洗浄で除去することができるので好ましい。
絶縁膜を保護膜として使用した場合、除去する際に溝部の保護膜を残しておくと、正極および負極間のリーク防止になるので好ましい。この場合、透明な絶縁膜を用いることが好ましい。このように部分的に除去する場合は、エッチングマスクを用いて選択的にエッチングすればよい。
以下に実施例により本発明をさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
(実施例1)
窒化ガリウム系化合物半導体からなる青色発光素子を以下のとおり作製した。
サファイア基板上にAlNからなるバッファ層を介してアンドープGaNからなる厚さ2μmの下地層、Siドープ(濃度1×1019/cm3)GaNからなる厚さ2μmのnコンタクト層、Siドープ(濃度1×1018/cm3)In0.1Ga0.9Nからなる厚さ12.5nmのnクラッド層、GaNからなる厚さ16nmの障壁層とIn0.2Ga0.8Nからなる厚さ2.5nmの井戸層を交互に5回積層させた後、最後に障壁層を設けた多重量子井戸構造の発光層、Mgドープ(濃度1×1020/cm3)Al0.07Ga0.93Nからなる厚さ2.5nmのpクラッド層およびMgドープ(濃度8×1019/cm3)GaNからなる厚さ0.15μmのpコンタクト層を順次積層して化合物半導体積層物とした。
この化合物半導体積層物のpコンタクト層上の所定の位置に公知のフォトリソグラフィー技術およびリフトオフ技術を用いて、pコンタクト層側から順にAuおよびNiOを積層した構造を持つ透光性の正極を形成した。続いて、公知のフォトリソグラフィー技術を用い、半導体側からTi/Al/Ti/Au層構造よりなる正極ボンディング用パッドを形成した。
上記の方法により作製した透光性正極の波長470nmの光における透過率は60%であった。なお、透過率は、上記と同じ透光性正極を透過率測定用の大きさに形成したもので測定した。
次に、図1に示したようなピッチが350μm、幅が20μmの分離帯域を公知のフォトリソグラフィー技術および反応性イオンエッチング技術により深さが1μmになるようにエッチングして、溝部を形成した。同時に、図1に示したように、分離帯域に臨む位置で、半円状にエッチングし、nコンタクト層を露出させ、負極形成面(30)としている。続いて、この負極形成面にTi/Au二層構造の負極を当業者周知の方法で形成した。
以上のようにして得られた化合物半導体発光素子ウェハーのサファイア基板背面側をラッピングおよびポリッシングすることで、厚さが80μmとなるように薄板化した。また、ポリッシングでは基板背面を鏡面均一とし、容易にサファイア基板背面から前記分離帯域を確認できるようにした。
その後、半導体ウェハーの半導体層側の表面に水溶性のレジストをスピンコーターで表面全体に均一に塗布し、乾燥させて厚さ0.2μmの保護膜を形成した。
次に半導体ウェハーのサファイア基板側にUVテープを貼りつけた後、パルスレーザー加工機のステージ上に半導体ウェハーを真空チャックで固定した。ステージはX軸(左右)およびY軸(前後)方向に移動することができ、回転可能な構造となっている。固定後、レーザーの焦点が保護膜表面に結ばれるようにレーザー光学系を調整し、それから、窒素ガスをノズルからレーザー照射部に噴射し、照射部付近に設けられた吸引ダクトから吸引しつつ、サファイア基板のX軸方向に350μmピッチ、深さ25μm、幅10μmの割溝を溝部の底面に形成した。このとき、割溝の断面形状はV字状とした。さらに、ステージを90°回転させ、Y軸方向に同様にして割溝を形成した。割溝形成後、真空チャックを解放し、ウェハーをステージから剥ぎ取った。
次に、半導体ウェハーを洗浄機のステージに設置し、半導体ウェハーを回転させつつ、半導体層側の表面にシャワー水を流すことによって、形成した保護膜を除去した。最後は、高回転数で回転させ、シャワー水を吹き飛ばして乾燥させた。
得られた化合物半導体発光素子ウェハーの表面には目視検査で汚れは全く観察されなかった。このウェハーをサファイア基板側から押し割って分離することにより、350μm角のチップを多数得た。外形不良の無いものを取り出したところ、歩留まりは90%であった。さらに逆耐電圧特性不良なものを除去したところ、歩留まりは86%であった。
ベアチップマウントした状態の積分球測定において、この発光素子は電流20mAで5.1mWの発光出力を示した。
(比較例1)
保護膜を形成しないことを除いて、実施例1と同様にチップ状の化合物半導体発光素子を作製した。得られた発光素子の表面を目視観察したところ、素子の周辺部に汚れがかなり付着していた。その結果、得られた発光素子の光取り出し効率は悪く、電流20mAでの発光出力は4.5mWであった。
(比較例2)
レーザー加工部に窒素ガスの噴きつけと吸引を行なわないことを除いて、実施例1と同様にチップ状の化合物半導体発光素子を作製した。得られた発光素子の側面を顕微鏡観察したところ、割溝側面に溶融物が付着していた。その結果、得られた発光素子の光取り出し効率は悪く、電流20mAでの発光出力は4.8mWであった。
(実施例2)
溝部の形状および保護膜の形成ならびに除去工程を下記のとおりとした以外は、実施例1と同様に化合物半導体発光素子ウェハーを作製した。溝部は幅を12μm、深さを1μmおよびピッチを350μmとした。保護膜はスパッタリングにより厚さ1μmの酸化珪素絶縁膜を形成した。割溝形成後の保護膜の除去は、化合物半導体ウェハーの表面をエッチングマスクで被覆し、溝部以外のエッチングマスクを除去して開口部を形成した後、エッチングすることにより行なった。したがって、溝部には酸化珪素絶縁膜が残された。
得られた化合物半導体発光素子ウェハーを目視検査したところ、溝部には汚れが若干観察されたが、溝部以外には汚れは全く観察されなかった。このウェハーをサファイア基板側から押し割って分離することにより、350μm角のチップを多数得た。外形不良の無いものを取り出したところ、歩留まりは実施例1同様90%であった。さらに逆耐電圧特性不良なものを除去したところ、歩留まりは81%であった。また、電流20mAでの発光出力は5.0mWであった。
(実施例3)
窒化ガリウム系化合物半導体からなる青色発光素子を以下のとおり作製した。
サファイア基板上にAlNからなるバッファ層を介してアンドープGaNからなる厚さ8μmの下地層、Siドープ(濃度1×1019/cm3)GaNからなる厚さ2μmのnコンタクト層、Siドープ(濃度1×1018/cm3)In0.1Ga0.9Nからなる厚さ12.5nmのnクラッド層、GaNからなる厚さ16nmの障壁層とIn0.2Ga0.8Nからなる厚さ2.5nmの井戸層を交互に5回積層させた後、最後に障壁層を設けた多重量子井戸構造の発光層、Mgドープ(濃度1×1020/cm3)Al0.07Ga0.93Nからなる厚さ2.5nmのpクラッド層およびMgドープ(濃度8×1019/cm3)GaNからなる厚さ0.15μmのpコンタクト層を順次積層して化合物半導体積層物とした。
この化合物半導体積層物のpコンタクト層上の所定の位置に公知のフォトリソグラフィー技術およびリフトオフ技術を用いて、pコンタクト層側から順にAuおよびNiOを積層した構造を持つ透光性の正極を形成した。続いて、公知のフォトリソグラフィー技術を用い、半導体側からTi/Al/Ti/Au層構造よりなる正極ボンディング用パッドを形成した。
上記の方法により作製した透光性正極の波長470nmの光における透過率は60%であった。なお、透過率は、上記と同じ透光性正極を透過率測定用の大きさに形成したもので測定した。
次に、図1に示したようなピッチが350μm、幅が20μmの分離帯域を公知のフォトリソグラフィー技術および反応性イオンエッチング技術により深さが1μmになるようにエッチングして、溝部を形成した。同時に、図1に示したように、分離帯域に臨む位置で、半円状にエッチングし、nコンタクト層を露出させ、負極形成面(30)としている。続いて、この負極形成面にTi/Au二層構造の負極を当業者周知の方法で形成した。
以上のようにして得られた化合物半導体発光素子ウェハーのサファイア基板背面側をラッピングおよびポリッシングすることで、厚さが85μmとなるように薄板化した。その結果、基板の反りは、実施例1に比較して、かなり大きかった。
その後、半導体ウェハーの半導体層側の表面に水溶性のレジストをスピンコーターで表面全体に均一に塗布し、乾燥させて厚さ0.2μmの保護膜を形成した。
次に半導体ウェハーのサファイア基板側にUVテープを貼りつけた後、パルスレーザー加工機のステージ上に半導体ウェハーを真空チャックで固定した。ステージはX軸(左右)およびY軸(前後)方向に移動することができ、回転可能な構造となっている。固定後、レーザーの焦点が半導体表面に結ばれるようにレーザー光学系を調整し、それから、窒素ガスをノズルからレーザー照射部に噴射し、照射部付近に設けられた吸引ダクトから吸引しつつ、サファイア基板のX軸方向に350μmピッチ、深さ20μm、幅5μm、加工スピード70mm/secで割溝を溝部の底面に形成した。このとき、割溝の断面形状はV字状とした。さらに、ステージを90°回転させ、Y軸方向に同様にして割溝を形成した。割溝形成後、真空チャックを解放し、ウェハーをステージから剥ぎ取った。
次に、半導体ウェハーを洗浄機のステージに設置し、半導体ウェハーを回転させつつ、半導体層側の表面にシャワー水を流すことによって、形成した保護膜を除去した。最後は、高回転数で回転させ、シャワー水を吹き飛ばして乾燥させた。
得られた化合物半導体発光素子ウェハーを目視検査したところ、基板が大きくに反って、レーザーの焦点が化合物半導体層に安定して照射されなかったためか、化合物半導体層にはレーザーによる熱損傷部が若干発生していた。このウェハーをサファイア基板側から押し割って分離すると、ウェハーにクラックが発生して、歩留まりは70%であった。さらに逆耐電圧特性不良なものを除去したところ、歩留まりは65%であった。また、電流20mAでの発光出力は4.9mWであった。
(実施例4)
化合物半導体発光素子ウェハーのサファイア基板背面側をラッピングおよびポリッシングする工程をレーザー加工後としたことを除いて、実施例3と同様にチップ状の化合物半導体発光素子を作製した。その結果、350μm角のチップを多数得た。外形不良の無いものを取り出したところ、歩留まりは90%であった。さらに逆耐電圧特性不良なものを除去したところ、歩留まりは89%であった。また、電流20mAでの発光出力は5.3mWであった。
本発明によって得られる化合物半導体発光素子ウェハーは表面に汚れがないので、このウェハーから得られる発光素子は光取り出し効率が大きく、産業上の利用価値は極めて大きい。
実施例1で作製した本発明のウェハーの平面を示した模式図である。 実施例1で作製した本発明のウェハーの断面を示した模式図である。
符号の説明
1 基板
2 n型半導体層
3 発光層
4 p型半導体層
5 正極
10 発光素子
20 分離帯域
30 負極形成面
40 溝部
50 割溝

Claims (17)

  1. 基板上に多数の化合物半導体発光素子が分離帯域を介して規則的に且つ連続的に配列された化合物半導体発光素子ウェハーの表面(半導体側)および/または背面に保護膜を形成する工程、保護膜が形成された面の分離帯域にレーザー法でレーザー照射部にガスを噴きつけつつ割溝を形成する工程、該保護膜の少なくとも一部を除去する工程をこの順序で含むことを特徴とする化合物半導体発光素子ウェハーの製造方法。
  2. レーザー照射部に噴きつけられたガスを吸引ダクトにより吸引することを特徴とする請求項1に記載の製造方法。
  3. 化合物半導体が窒化ガリウム系化合物半導体であることを特徴とする請求項1または2に記載の製造方法。
  4. ウェハー表面の分離帯域に溝部を形成する工程を保護膜形成工程の前にさらに有することを特徴とする請求項1〜3のいずれか一項に記載の製造方法。
  5. 溝部をエッチング法により形成することを特徴とする請求項4に記載の製造方法。
  6. 割溝を形成する工程の前または後に、基板を薄板化する工程をさらに有することを特徴とする請求項1〜5のいずれか一項に記載の製造方法。
  7. 基板を薄板化する工程を、割溝を形成する工程の後に有することを特徴とする請求項6に記載の製造方法。
  8. 保護膜がレジスト、透明樹脂、ガラス、金属、絶縁膜から選ばれた少なくとも1つであることを特徴とする請求項1〜7のいずれか一項に記載の製造方法。
  9. レーザーの焦点を保護膜の表面に合わせることを特徴する請求項1〜8のいずれか一項に記載の製造方法。
  10. 請求項1〜9のいずれか一項に記載の製造方法から製造された化合物半導体発光素子ウェハー。
  11. 割溝の断面形状がV字またはU字型であることを特徴とする請求項10に記載のウェハー。
  12. 溝部に形成された保護膜が除去されていないことを特徴とする請求項10または11に記載のウェハー。
  13. 保護膜が透明な絶縁膜であること特徴とする請求項10〜12のいずれか一項に記載のウェハー。
  14. 溝部の底面と負極形成面が同一平面上にあることを特徴とする請求項10〜13のいずれか一項に記載のウェハー。
  15. 請求項10〜14のいずれか一項に記載のウェハーから製造された発光素子であって、少なくとも素子の表面および背面(基板面)にアルミニウム、炭素、珪素、塩素および酸素の少なくとも1成分を含む汚れが実質的にないことを特徴とする化合物半導体発光素子。
  16. 基板がサファイア、SiCおよび窒化物半導体単結晶からなる群から選ばれることを特徴とする請求項15に記載の化合物半導体発光素子。
  17. 基板がサファイアであることを特徴とする請求項16に記載の化合物半導体発光素子。
JP2005121297A 2004-04-20 2005-04-19 化合物半導体発光素子ウェハーの製造方法 Active JP4683989B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005121297A JP4683989B2 (ja) 2004-04-20 2005-04-19 化合物半導体発光素子ウェハーの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004124165 2004-04-20
JP2005121297A JP4683989B2 (ja) 2004-04-20 2005-04-19 化合物半導体発光素子ウェハーの製造方法

Publications (2)

Publication Number Publication Date
JP2005333122A true JP2005333122A (ja) 2005-12-02
JP4683989B2 JP4683989B2 (ja) 2011-05-18

Family

ID=35487529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005121297A Active JP4683989B2 (ja) 2004-04-20 2005-04-19 化合物半導体発光素子ウェハーの製造方法

Country Status (1)

Country Link
JP (1) JP4683989B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008068263A (ja) * 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd ウエハ加工方法及び装置
JP2008078603A (ja) * 2006-09-18 2008-04-03 National Central Univ パターン化されたサファイア基板および発光ダイオードの製造方法
JP2008194719A (ja) * 2007-02-13 2008-08-28 Seiko Epson Corp 基材の分割方法、液滴吐出ヘッドの製造方法、及び基板の製造方法
JP2009146923A (ja) * 2007-12-11 2009-07-02 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体装置の製造方法
JP2011249697A (ja) * 2010-05-31 2011-12-08 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
US8435869B2 (en) 2010-01-22 2013-05-07 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
JP2015205344A (ja) * 2014-04-18 2015-11-19 アップル インコーポレイテッド コーティング基板及びコーティング基板のカッティング方法
US11077525B2 (en) * 2018-04-04 2021-08-03 Infineon Technologies Ag Method of processing a silicon carbide containing crystalline substrate, silicon carbide chip, and processing chamber
US11233029B2 (en) 2013-04-10 2022-01-25 Mitsubishi Electric Corporation Semiconductor device having a device fixed on a substrate with an adhesive

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212943A (ja) * 1988-06-30 1990-01-17 Nec Corp セラミックス基板のスクライブ方法
JPH1140523A (ja) * 1997-07-22 1999-02-12 Mitsubishi Electric Corp 基板切断装置および基板切断方法
JPH11163405A (ja) * 1992-06-05 1999-06-18 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップ
JP2003151921A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 化合物半導体とその製造方法
JP2003151924A (ja) * 2001-08-28 2003-05-23 Tokyo Seimitsu Co Ltd ダイシング方法およびダイシング装置
JP2004031526A (ja) * 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd 3族窒化物系化合物半導体素子の製造方法
JP2004031619A (ja) * 2002-06-26 2004-01-29 Toshiba Corp 半導体素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212943A (ja) * 1988-06-30 1990-01-17 Nec Corp セラミックス基板のスクライブ方法
JPH11163405A (ja) * 1992-06-05 1999-06-18 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップ
JPH1140523A (ja) * 1997-07-22 1999-02-12 Mitsubishi Electric Corp 基板切断装置および基板切断方法
JP2003151924A (ja) * 2001-08-28 2003-05-23 Tokyo Seimitsu Co Ltd ダイシング方法およびダイシング装置
JP2003151921A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 化合物半導体とその製造方法
JP2004031526A (ja) * 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd 3族窒化物系化合物半導体素子の製造方法
JP2004031619A (ja) * 2002-06-26 2004-01-29 Toshiba Corp 半導体素子の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008068263A (ja) * 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd ウエハ加工方法及び装置
JP2008078603A (ja) * 2006-09-18 2008-04-03 National Central Univ パターン化されたサファイア基板および発光ダイオードの製造方法
JP2008194719A (ja) * 2007-02-13 2008-08-28 Seiko Epson Corp 基材の分割方法、液滴吐出ヘッドの製造方法、及び基板の製造方法
JP2009146923A (ja) * 2007-12-11 2009-07-02 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体装置の製造方法
US8435869B2 (en) 2010-01-22 2013-05-07 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
JP2011249697A (ja) * 2010-05-31 2011-12-08 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
US11233029B2 (en) 2013-04-10 2022-01-25 Mitsubishi Electric Corporation Semiconductor device having a device fixed on a substrate with an adhesive
JP2015205344A (ja) * 2014-04-18 2015-11-19 アップル インコーポレイテッド コーティング基板及びコーティング基板のカッティング方法
US10537963B2 (en) 2014-04-18 2020-01-21 Apple Inc. Coated substrate and process for cutting a coated substrate
US11077525B2 (en) * 2018-04-04 2021-08-03 Infineon Technologies Ag Method of processing a silicon carbide containing crystalline substrate, silicon carbide chip, and processing chamber

Also Published As

Publication number Publication date
JP4683989B2 (ja) 2011-05-18

Similar Documents

Publication Publication Date Title
JP4642138B2 (ja) 化合物半導体素子ウェハーの製造方法
US7700413B2 (en) Production method of compound semiconductor light-emitting device wafer
JP5179068B2 (ja) 化合物半導体素子の製造方法
JP4683989B2 (ja) 化合物半導体発光素子ウェハーの製造方法
JP3904585B2 (ja) 半導体素子の製造方法
JP5556657B2 (ja) Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
JP5370262B2 (ja) 半導体発光チップおよび基板の加工方法
US8110423B2 (en) Method of manufacturing semiconductor light-emitting device
JP5589942B2 (ja) 半導体発光チップの製造方法
JP2005252245A (ja) 窒化ガリウム系化合物半導体ウェハー
JP2006203251A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4683989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350