JP2004031619A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2004031619A JP2004031619A JP2002185490A JP2002185490A JP2004031619A JP 2004031619 A JP2004031619 A JP 2004031619A JP 2002185490 A JP2002185490 A JP 2002185490A JP 2002185490 A JP2002185490 A JP 2002185490A JP 2004031619 A JP2004031619 A JP 2004031619A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- semiconductor wafer
- chip
- protective film
- mask member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
Abstract
【課題】溝内壁面における破砕層の発生を防止し、且つチップの機械的強度を向上し、分割後のチップの割れを防止する。
【解決手段】半導体ウェーハ１表面チップ５ａの分割予定位置に異方性ドライエッチングにより溝４ａを形成し、この溝４ａの内壁面および底部に保護膜を形成する。その後、半導体ウェーハ１の裏面を溝４ａ底部に達するまで研削し、個々のチップ５ａに分割する。
【選択図】 図２
【解決手段】半導体ウェーハ１表面チップ５ａの分割予定位置に異方性ドライエッチングにより溝４ａを形成し、この溝４ａの内壁面および底部に保護膜を形成する。その後、半導体ウェーハ１の裏面を溝４ａ底部に達するまで研削し、個々のチップ５ａに分割する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、一枚の半導体ウェーハに形成された複数のチップを個々に分割して半導体素子を得る半導体素子の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体素子の製造方法を、図７乃至図１０を用いて説明する。図７乃至図１０は従来の半導体素子の製造工程断面図である。
【０００３】
先ず、図７に示すように、ウェーハプロセスにより半導体ウェーハ１表面に電極または配線２（以下、総称して電極という）含む表面保護層Ｐを有する多数のチップ５を形成した後、半導体ウェーハ１表面側に回路素子２を保護するための保護テープ３ａを貼付する。
【０００４】
次に、図８に示すように、半導体ウェーハ１の保護テープ３ａ側を研磨装置（図示せず）のチャッキング部で固定し、半導体ウェーハ１の裏面を通常の研削加工、例えばメッシュサイズが、＃１０００／＃１５００のダイアモンド砥粒をビトリファイド結合剤にて結合したカップ型砥石により研削加工し所望の厚さに加工する。
【０００５】
次に、図９に示すように、半導体ウェーハ１の表面から保護テープ３ａを剥がし、半導体ウェーハ１の裏面に別の保護テープ３ｂを貼付する。
【０００６】
次に、図１０に示すように、通常のダイシング装置（図示せず）を使用しダイアモンド砥粒を貼り付けた極薄の円形刃（以下ブレードと称する）９を用いたダイシング加工により、チップ５の分割予定位置に沿って半導体ウェーハ１の表面に幅（Ｗ１）の溝４を形成する。このとき、保護テープ３ｂの途中まで切り込み、互いに分離したチップ５を得る。
【０００７】
しかし、上記従来の半導体素子の製造方法では、溝４をブレード９を用いた機械的加工によって形成しているため、ブレード９の抜け側すなわち半導体ウェーハ１の裏面で割れが発生しやすい。
【０００８】
このような半導体ウェーハのダイシング加工による割れを防止するための半導体素子の製造方法の一例が特開平６−８５０５５号公報に開示されている。この半導体素子の製造方法は、ウェーハプロセスにより半導体ウェーハ表面に電極を含む表面保護層を有する多数のチップが形成された半導体ウェーハ表面側のチップ分割予定位置を半導体ウェーハの途中までブレードによるダイシング加工を行い有底の溝を形成した後、この溝内壁面と底部に光硬化性樹脂膜を形成しておく。これにより、半導体ウェーハ裏面から通常のカップ型砥石により、その有底の溝が貫通するまで研削し、個々のチップに分割する際、溝底部における割れを防止してなるものである。
【０００９】
しかし、この方法においては以下のような問題点がある。すなわち、図１０に示すように、その有底の溝４が、ブレード９を用いた機械的切断加工によって形成されるために、有底の溝４を形成する際に、溝４内壁面に残る傷、すなわち破砕層１０が発生する。この破砕層１０は分割されたチップ自身の機械的強度を低下させてしまう。そのため、ボンディング等の組み立て工程において、チップが割れる問題が発生する。このチップの割れは、特に最近のチップ薄型化において顕著である。
【００１０】
【発明が解決しようとする課題】
以上のように、従来の半導体素子の製造方法においては、ダイシング加工にブレードを用いているため、溝内壁面に破砕層が発生し、チップ分割後の工程で加わる衝撃によりチップ自身の割れの原因になり問題となっている。特に最近のチップ薄型化において問題となっている。
【００１１】
本発明は、上記問題を解決するためになされたもので、溝内壁面における破砕層の発生を防止し、且つチップの機械的強度を向上し、分割後のチップの割れを防止することができる半導体素子の製造方法を提供することができる。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体素子の製造方法は、半導体ウェーハ表面のチップ分割予定位置に異方性ドライエッチングにより半導体ウェーハの途中まで有底の溝を形成する溝形成工程と、前記溝底部に達し、且つ前記チップが個々に分割されるまで、前記半導体ウェーハの裏面を研削する裏面研削工程とを具備することを特徴としている。
【００１３】
本発明によれば、異方性ドライエッチングにより溝を形成するので、溝内壁面への機械的な力が加わらず、溝内側壁面には破砕層が発生しない。従って、個々に分割されたチップは機械的強度が大きく、チップ分割後の工程で加わる衝撃によるチップ自身の割れを防止することができる。
【００１４】
上記目的を達成するために、本発明の半導体素子の製造方法は、チップ分割予定位置に開口部を有するマスク部材を半導体ウエーハ表面に形成するマスク部材形成工程と、前記マスク部材形成工程後に、前記マスク部材をマスクとして異方性ドライエッチングにより半導体ウェーハの途中まで有底の溝を形成する溝形成工程と、前記溝形成工程後に、前記溝内壁面を含む前記マスク部材表面に保護膜を形成する保護膜形成工程と、前記保護膜形成工程後に、前記マスク部材を剥離する際に、前記溝内壁面に保護膜を残してそれ以外の部分の保護膜を除去するマスク部材剥離工程と、前記マスク部材剥離工程後に、前記溝底部に達し、且つ前記チップが個々に分割されるまで前記半導体ウェーハの裏面を研削する裏面研削工程とを具備することを特徴としている。
【００１５】
本発明によれば、異方性ドライエッチングにより溝を形成するので、溝内壁面への機械的な力が加わらず、溝内側壁面には破砕層が発生しない。従って、個々に分割されたチップは機械的強度が大きく、チップ分割後の工程で加わる衝撃によるチップ自身の割れを低減することができる。
【００１６】
また、溝内壁面を含むマスク部材表面に保護膜を形成した後、このマスク部材を剥離する際に、溝内壁面に保護膜を残してそれ以外の保護膜を除去することにより、溝内壁面にのみ選択的に保護膜を簡単に形成できる。
【００１７】
更に、溝内壁面に保護膜を形成しているので、裏面研削によって個々のチップに分割する際、溝底部における割れを低減できる。
【００１８】
更にまた、保護膜をチップ分割後も側壁面に残存させているため、チップの靭性が向上し、分割後のチップの割れが、さらに低減される。
【００１９】
【発明の実施の形態】
以下本発明の半導体素子の製造方法に係る実施の形態について、図１乃至図６を参照して説明する。図１乃至図６は本発明の半導体素子の製造工程断面図である。
【００２０】
先ず、図１に示すように、ウェーハプロセスにより、例えば厚さ６００μｍの半導体ウェーハ１表面に電極２含む表面保護層Ｐを有する多数のチップ５ａを形成した後、半導体ウェーハ１の表面にレジストを膜厚約１０ｕｍ塗布し、通常の光リソグラフィ法によりチップ分割予定位置に沿って幅約４０μｍの開口部１１を有するレジストマスク６を形成する。
【００２１】
次に、図２に示すように、このレジストマスク６をマスクにして、通常の異方性ドライエッチング、例えばＲＩＥにより有底の溝４ａを形成する。この溝４ａは、チップ５ａの寸法、例えば縦１０ｍｍ、横１０ｍｍに応じて格子状に形成する。また、各々の溝４ａの幅（Ｗ２）は、約４０ｕｍ、深さ（Ｄ１）は、裏面研削後の最終的な半導体ウェーハ１の厚さ（Ｔ１）、約２００μｍよりも例えば２０μｍ乃至２５μｍ程度大きくなるようにここでは、約２２０ｕｍに形成する。
【００２２】
次に、図３に示すように、溝４ａの内壁面および底部を含むレジストマスク６表面にＳｉＯ２、ＳｉＮ、ＳｉＨ４、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、Ａｌ、Ａｕ、Ａｇ、Ｎｉ、Ｎｂ、Ｃｒ等の保護膜７を通常のＣＶＤ法やスパッター法等により付着形成する。
【００２３】
次に、図４に示すように、通常のリフトオフ法によりレジストマスク６上の保護膜７を剥離し、保護膜７を溝４ａの内壁面と底部のみに残して、それ以外の部分の保護膜７を除去する。さらに、半導体ウェーハ１の電極２形成面に、この電極２を保護するための保護テープ３ｃを貼着する。
【００２４】
次に、図５に示すように、半導体ウェーハ１の保護テープ３ｃ側を研磨装置（図示せず）のチャッキング部で固定し、半導体ウェーハ１の裏面を通常の研削加工、例えばメッシュサイズが、＃１０００／＃１５００のダイアモンド砥粒をビトリファイド結合剤にて結合したカップ型砥石により、その有底の溝４ａが貫通するまで裏面研削して所望の厚さに加工する。
【００２５】
この裏面研削は、加工前の半導体ウェーハ１の厚さ（Ｔ３）、６００μｍから最終的な半導体ウェーハ１の厚さ（Ｔ１）、２００μｍを引いた厚さ４００μｍ行う。したがって、裏面研削後においては、溝４ａは半導体ウェーハ１の裏面側において開口し、その結果、チップ５ａは個々に分割された状態になる。
【００２６】
次に、図６に示すように、裏面研削後に半導体ウェーハ１の裏面側にマウンティング用テープ８を貼着する。このマウンティング用テープ８貼着後に電極２を保護していた保護テープ３ｃを半導体ウェーハ１の表面から剥離し、通常のマウンティング工程（図示せず）に送る。
【００２７】
この実施の形態による半導体素子の製造方法によれば、有底の溝４ａの加工は異方性ドライエッチングによる物理化学的分子レベルの切削加工であるため、溝内壁面への機械的な力が加わらず、溝４ａ内壁面に破砕層１０はほとんど発生しない。従って、個々に分割されたチップは機械的強度が大きく、チップ分割後の工程で加わる衝撃によるチップ自身の割れを低減することができる。
【００２８】
さらに、溝４ａ内壁面には保護膜７が形成されているので、裏面研削によって個々のチップに分割する際、溝底部における割れを低減できる。
【００２９】
さらに、保護膜をチップ分割後も側壁面に残存させているため、チップの靭性が向上し、チップ分割後のボンディング等組み立て工程でのチップの割れをさらに低減することができる。また、保護膜７は、チップ封止用樹脂との親和性が半導体ウェーハよりも良く、チップの封止特性を向上できる。
【００３０】
さらにブレード９を用いる機械的なダイシング加工にによる場合、現状では、溝４の幅（Ｗ１）は、破砕層１０を含めて約８０μｍが最小限界であるのに対し、異方性ドライエッチングによる場合、溝４ａの幅（Ｗ２）は、約４０μｍまで狭くでき、半導体ウェーハ１のチップに寄与する面積を増やすことができるため、半導体ウェーハ１からのチップの収率も向上する。
【００３１】
さらに、溝４ａは異方性ドライエッチングにより半導体ウェーハ１全面に対して一括加工できるので、溝加工の工程時間が短縮できる。
【００３２】
さらに、溝内壁面の保護膜は、溝内壁面を含むマスク部材表面に保護膜を形成した後、このマスク部材を剥離することにより、簡単に形成できる。
【００３３】
【発明の効果】
以上述べたように、本発明によれば、半導体ウェーハに形成された多数のチップを個々に分割するための溝を、異方性ドライエッチングにより形成しているので、機械的な力が溝に加わらず、溝内壁面には破砕層がほとんど発生しない。そのため個々のチップは機械的強度が大きく、分割後におけるチップの割れを低減することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子の製造工程断面図。
【図２】本発明の半導体素子の製造工程断面図。
【図３】本発明の半導体素子の製造工程断面図。
【図４】本発明の半導体素子の製造工程断面図。
【図５】本発明の半導体素子の製造工程断面図。
【図６】本発明の半導体素子の製造工程断面図。
【図７】従来の半導体素子の製造工程断面図。
【図８】従来の半導体素子の製造工程断面図。
【図９】従来の半導体素子の製造工程断面図。
【図１０】従来の半導体素子の製造工程断面図。
【符号の説明】
１ 半導体ウェーハ
２ 電極
３ａ、３ｂ、３ｃ 保護テープ
４、４ａ 溝
５、５ａ チップ
６ レジストマスク
７ 保護膜
８ マウンティング用テープ
９ ブレード
１０ 破砕層
１１ 開口部
Ｐ 表面保護層
Ｔ１ 裏面研削後の半導体ウェーハ１の厚さ
Ｔ２ 裏面研削における除去量
Ｔ３ 裏面研削前の半導体ウェーハ１の厚さ
Ｄ１ 溝４ａの深さ
Ｗ１ 溝４の幅
Ｗ２ 溝４ａの幅
【発明の属する技術分野】
本発明は、一枚の半導体ウェーハに形成された複数のチップを個々に分割して半導体素子を得る半導体素子の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体素子の製造方法を、図７乃至図１０を用いて説明する。図７乃至図１０は従来の半導体素子の製造工程断面図である。
【０００３】
先ず、図７に示すように、ウェーハプロセスにより半導体ウェーハ１表面に電極または配線２（以下、総称して電極という）含む表面保護層Ｐを有する多数のチップ５を形成した後、半導体ウェーハ１表面側に回路素子２を保護するための保護テープ３ａを貼付する。
【０００４】
次に、図８に示すように、半導体ウェーハ１の保護テープ３ａ側を研磨装置（図示せず）のチャッキング部で固定し、半導体ウェーハ１の裏面を通常の研削加工、例えばメッシュサイズが、＃１０００／＃１５００のダイアモンド砥粒をビトリファイド結合剤にて結合したカップ型砥石により研削加工し所望の厚さに加工する。
【０００５】
次に、図９に示すように、半導体ウェーハ１の表面から保護テープ３ａを剥がし、半導体ウェーハ１の裏面に別の保護テープ３ｂを貼付する。
【０００６】
次に、図１０に示すように、通常のダイシング装置（図示せず）を使用しダイアモンド砥粒を貼り付けた極薄の円形刃（以下ブレードと称する）９を用いたダイシング加工により、チップ５の分割予定位置に沿って半導体ウェーハ１の表面に幅（Ｗ１）の溝４を形成する。このとき、保護テープ３ｂの途中まで切り込み、互いに分離したチップ５を得る。
【０００７】
しかし、上記従来の半導体素子の製造方法では、溝４をブレード９を用いた機械的加工によって形成しているため、ブレード９の抜け側すなわち半導体ウェーハ１の裏面で割れが発生しやすい。
【０００８】
このような半導体ウェーハのダイシング加工による割れを防止するための半導体素子の製造方法の一例が特開平６−８５０５５号公報に開示されている。この半導体素子の製造方法は、ウェーハプロセスにより半導体ウェーハ表面に電極を含む表面保護層を有する多数のチップが形成された半導体ウェーハ表面側のチップ分割予定位置を半導体ウェーハの途中までブレードによるダイシング加工を行い有底の溝を形成した後、この溝内壁面と底部に光硬化性樹脂膜を形成しておく。これにより、半導体ウェーハ裏面から通常のカップ型砥石により、その有底の溝が貫通するまで研削し、個々のチップに分割する際、溝底部における割れを防止してなるものである。
【０００９】
しかし、この方法においては以下のような問題点がある。すなわち、図１０に示すように、その有底の溝４が、ブレード９を用いた機械的切断加工によって形成されるために、有底の溝４を形成する際に、溝４内壁面に残る傷、すなわち破砕層１０が発生する。この破砕層１０は分割されたチップ自身の機械的強度を低下させてしまう。そのため、ボンディング等の組み立て工程において、チップが割れる問題が発生する。このチップの割れは、特に最近のチップ薄型化において顕著である。
【００１０】
【発明が解決しようとする課題】
以上のように、従来の半導体素子の製造方法においては、ダイシング加工にブレードを用いているため、溝内壁面に破砕層が発生し、チップ分割後の工程で加わる衝撃によりチップ自身の割れの原因になり問題となっている。特に最近のチップ薄型化において問題となっている。
【００１１】
本発明は、上記問題を解決するためになされたもので、溝内壁面における破砕層の発生を防止し、且つチップの機械的強度を向上し、分割後のチップの割れを防止することができる半導体素子の製造方法を提供することができる。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体素子の製造方法は、半導体ウェーハ表面のチップ分割予定位置に異方性ドライエッチングにより半導体ウェーハの途中まで有底の溝を形成する溝形成工程と、前記溝底部に達し、且つ前記チップが個々に分割されるまで、前記半導体ウェーハの裏面を研削する裏面研削工程とを具備することを特徴としている。
【００１３】
本発明によれば、異方性ドライエッチングにより溝を形成するので、溝内壁面への機械的な力が加わらず、溝内側壁面には破砕層が発生しない。従って、個々に分割されたチップは機械的強度が大きく、チップ分割後の工程で加わる衝撃によるチップ自身の割れを防止することができる。
【００１４】
上記目的を達成するために、本発明の半導体素子の製造方法は、チップ分割予定位置に開口部を有するマスク部材を半導体ウエーハ表面に形成するマスク部材形成工程と、前記マスク部材形成工程後に、前記マスク部材をマスクとして異方性ドライエッチングにより半導体ウェーハの途中まで有底の溝を形成する溝形成工程と、前記溝形成工程後に、前記溝内壁面を含む前記マスク部材表面に保護膜を形成する保護膜形成工程と、前記保護膜形成工程後に、前記マスク部材を剥離する際に、前記溝内壁面に保護膜を残してそれ以外の部分の保護膜を除去するマスク部材剥離工程と、前記マスク部材剥離工程後に、前記溝底部に達し、且つ前記チップが個々に分割されるまで前記半導体ウェーハの裏面を研削する裏面研削工程とを具備することを特徴としている。
【００１５】
本発明によれば、異方性ドライエッチングにより溝を形成するので、溝内壁面への機械的な力が加わらず、溝内側壁面には破砕層が発生しない。従って、個々に分割されたチップは機械的強度が大きく、チップ分割後の工程で加わる衝撃によるチップ自身の割れを低減することができる。
【００１６】
また、溝内壁面を含むマスク部材表面に保護膜を形成した後、このマスク部材を剥離する際に、溝内壁面に保護膜を残してそれ以外の保護膜を除去することにより、溝内壁面にのみ選択的に保護膜を簡単に形成できる。
【００１７】
更に、溝内壁面に保護膜を形成しているので、裏面研削によって個々のチップに分割する際、溝底部における割れを低減できる。
【００１８】
更にまた、保護膜をチップ分割後も側壁面に残存させているため、チップの靭性が向上し、分割後のチップの割れが、さらに低減される。
【００１９】
【発明の実施の形態】
以下本発明の半導体素子の製造方法に係る実施の形態について、図１乃至図６を参照して説明する。図１乃至図６は本発明の半導体素子の製造工程断面図である。
【００２０】
先ず、図１に示すように、ウェーハプロセスにより、例えば厚さ６００μｍの半導体ウェーハ１表面に電極２含む表面保護層Ｐを有する多数のチップ５ａを形成した後、半導体ウェーハ１の表面にレジストを膜厚約１０ｕｍ塗布し、通常の光リソグラフィ法によりチップ分割予定位置に沿って幅約４０μｍの開口部１１を有するレジストマスク６を形成する。
【００２１】
次に、図２に示すように、このレジストマスク６をマスクにして、通常の異方性ドライエッチング、例えばＲＩＥにより有底の溝４ａを形成する。この溝４ａは、チップ５ａの寸法、例えば縦１０ｍｍ、横１０ｍｍに応じて格子状に形成する。また、各々の溝４ａの幅（Ｗ２）は、約４０ｕｍ、深さ（Ｄ１）は、裏面研削後の最終的な半導体ウェーハ１の厚さ（Ｔ１）、約２００μｍよりも例えば２０μｍ乃至２５μｍ程度大きくなるようにここでは、約２２０ｕｍに形成する。
【００２２】
次に、図３に示すように、溝４ａの内壁面および底部を含むレジストマスク６表面にＳｉＯ２、ＳｉＮ、ＳｉＨ４、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、Ａｌ、Ａｕ、Ａｇ、Ｎｉ、Ｎｂ、Ｃｒ等の保護膜７を通常のＣＶＤ法やスパッター法等により付着形成する。
【００２３】
次に、図４に示すように、通常のリフトオフ法によりレジストマスク６上の保護膜７を剥離し、保護膜７を溝４ａの内壁面と底部のみに残して、それ以外の部分の保護膜７を除去する。さらに、半導体ウェーハ１の電極２形成面に、この電極２を保護するための保護テープ３ｃを貼着する。
【００２４】
次に、図５に示すように、半導体ウェーハ１の保護テープ３ｃ側を研磨装置（図示せず）のチャッキング部で固定し、半導体ウェーハ１の裏面を通常の研削加工、例えばメッシュサイズが、＃１０００／＃１５００のダイアモンド砥粒をビトリファイド結合剤にて結合したカップ型砥石により、その有底の溝４ａが貫通するまで裏面研削して所望の厚さに加工する。
【００２５】
この裏面研削は、加工前の半導体ウェーハ１の厚さ（Ｔ３）、６００μｍから最終的な半導体ウェーハ１の厚さ（Ｔ１）、２００μｍを引いた厚さ４００μｍ行う。したがって、裏面研削後においては、溝４ａは半導体ウェーハ１の裏面側において開口し、その結果、チップ５ａは個々に分割された状態になる。
【００２６】
次に、図６に示すように、裏面研削後に半導体ウェーハ１の裏面側にマウンティング用テープ８を貼着する。このマウンティング用テープ８貼着後に電極２を保護していた保護テープ３ｃを半導体ウェーハ１の表面から剥離し、通常のマウンティング工程（図示せず）に送る。
【００２７】
この実施の形態による半導体素子の製造方法によれば、有底の溝４ａの加工は異方性ドライエッチングによる物理化学的分子レベルの切削加工であるため、溝内壁面への機械的な力が加わらず、溝４ａ内壁面に破砕層１０はほとんど発生しない。従って、個々に分割されたチップは機械的強度が大きく、チップ分割後の工程で加わる衝撃によるチップ自身の割れを低減することができる。
【００２８】
さらに、溝４ａ内壁面には保護膜７が形成されているので、裏面研削によって個々のチップに分割する際、溝底部における割れを低減できる。
【００２９】
さらに、保護膜をチップ分割後も側壁面に残存させているため、チップの靭性が向上し、チップ分割後のボンディング等組み立て工程でのチップの割れをさらに低減することができる。また、保護膜７は、チップ封止用樹脂との親和性が半導体ウェーハよりも良く、チップの封止特性を向上できる。
【００３０】
さらにブレード９を用いる機械的なダイシング加工にによる場合、現状では、溝４の幅（Ｗ１）は、破砕層１０を含めて約８０μｍが最小限界であるのに対し、異方性ドライエッチングによる場合、溝４ａの幅（Ｗ２）は、約４０μｍまで狭くでき、半導体ウェーハ１のチップに寄与する面積を増やすことができるため、半導体ウェーハ１からのチップの収率も向上する。
【００３１】
さらに、溝４ａは異方性ドライエッチングにより半導体ウェーハ１全面に対して一括加工できるので、溝加工の工程時間が短縮できる。
【００３２】
さらに、溝内壁面の保護膜は、溝内壁面を含むマスク部材表面に保護膜を形成した後、このマスク部材を剥離することにより、簡単に形成できる。
【００３３】
【発明の効果】
以上述べたように、本発明によれば、半導体ウェーハに形成された多数のチップを個々に分割するための溝を、異方性ドライエッチングにより形成しているので、機械的な力が溝に加わらず、溝内壁面には破砕層がほとんど発生しない。そのため個々のチップは機械的強度が大きく、分割後におけるチップの割れを低減することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子の製造工程断面図。
【図２】本発明の半導体素子の製造工程断面図。
【図３】本発明の半導体素子の製造工程断面図。
【図４】本発明の半導体素子の製造工程断面図。
【図５】本発明の半導体素子の製造工程断面図。
【図６】本発明の半導体素子の製造工程断面図。
【図７】従来の半導体素子の製造工程断面図。
【図８】従来の半導体素子の製造工程断面図。
【図９】従来の半導体素子の製造工程断面図。
【図１０】従来の半導体素子の製造工程断面図。
【符号の説明】
１ 半導体ウェーハ
２ 電極
３ａ、３ｂ、３ｃ 保護テープ
４、４ａ 溝
５、５ａ チップ
６ レジストマスク
７ 保護膜
８ マウンティング用テープ
９ ブレード
１０ 破砕層
１１ 開口部
Ｐ 表面保護層
Ｔ１ 裏面研削後の半導体ウェーハ１の厚さ
Ｔ２ 裏面研削における除去量
Ｔ３ 裏面研削前の半導体ウェーハ１の厚さ
Ｄ１ 溝４ａの深さ
Ｗ１ 溝４の幅
Ｗ２ 溝４ａの幅
Claims (3)
- 半導体ウェーハ表面のチップ分割予定位置に異方性ドライエッチングにより半導体ウェーハの途中まで有底の溝を形成する溝形成工程と、
前記溝底部に達し、且つ前記チップが個々に分割されるまで前記半導体ウェーハの裏面を研削する裏面研削工程と
を具備することを特徴とする半導体素子の製造方法。 - チップ分割予定位置に開口部を有するマスク部材を半導体ウエーハ表面に形成するマスク部材形成工程と、
前記マスク部材形成工程後に、前記マスク部材をマスクとして異方性ドライエッチングにより半導体ウェーハの途中まで有底の溝を形成する溝形成工程と、
前記溝形成工程後に、前記溝内壁面を含む前記マスク部材表面に保護膜を形成する保護膜形成工程と、
前記保護膜形成工程後に、前記マスク部材を剥離する際に、前記溝内壁面に保護膜を残してそれ以外の部分の保護膜を除去するマスク部材剥離工程と、
前記マスク部材剥離工程後に、前記溝底部に達し、且つ前記チップが個々に分割されるまで前記半導体ウェーハの裏面を研削する裏面研削工程と
を具備することを特徴とする半導体素子の製造方法。 - 前記保護膜は、ＳｉＯ２、ＳｉＮ、ＳｉＨ４、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、Ａｌ、Ａｕ、Ａｇ、Ｎｉ、Ｎｂ、Ｃｒのうちいずれか一つからなることを特徴とする請求項２記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002185490A JP2004031619A (ja) | 2002-06-26 | 2002-06-26 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002185490A JP2004031619A (ja) | 2002-06-26 | 2002-06-26 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004031619A true JP2004031619A (ja) | 2004-01-29 |
Family
ID=31181100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002185490A Pending JP2004031619A (ja) | 2002-06-26 | 2002-06-26 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004031619A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005333122A (ja) * | 2004-04-20 | 2005-12-02 | Showa Denko Kk | 化合物半導体発光素子ウェハーの製造方法 |
| JP2006156863A (ja) * | 2004-12-01 | 2006-06-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2008300870A (ja) * | 2008-08-18 | 2008-12-11 | Oki Data Corp | 半導体装置の製造方法、および半導体製造装置 |
| JP2013258233A (ja) * | 2012-06-12 | 2013-12-26 | Disco Abrasive Syst Ltd | 光デバイスの加工方法 |
| JP2015528212A (ja) * | 2012-07-13 | 2015-09-24 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス |
-
2002
- 2002-06-26 JP JP2002185490A patent/JP2004031619A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005333122A (ja) * | 2004-04-20 | 2005-12-02 | Showa Denko Kk | 化合物半導体発光素子ウェハーの製造方法 |
| JP4683989B2 (ja) * | 2004-04-20 | 2011-05-18 | 昭和電工株式会社 | 化合物半導体発光素子ウェハーの製造方法 |
| JP2006156863A (ja) * | 2004-12-01 | 2006-06-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2008300870A (ja) * | 2008-08-18 | 2008-12-11 | Oki Data Corp | 半導体装置の製造方法、および半導体製造装置 |
| JP2013258233A (ja) * | 2012-06-12 | 2013-12-26 | Disco Abrasive Syst Ltd | 光デバイスの加工方法 |
| JP2015528212A (ja) * | 2012-07-13 | 2015-09-24 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102251260B1 (ko) | 웨이퍼 가공 방법 | |
| CN101005021B (zh) | 半导体器件的制造方法 | |
| JP5401301B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20110278722A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP5165207B2 (ja) | 半導体装置の製造方法 | |
| KR100605433B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2006344816A (ja) | 半導体チップの製造方法 | |
| JP2007096115A (ja) | 半導体装置の製造方法 | |
| US8633086B2 (en) | Power devices having reduced on-resistance and methods of their manufacture | |
| CN105632911A (zh) | 降低边缘应力的晶圆级封装方法 | |
| CN110931428A (zh) | 分割多个半导体管芯的方法 | |
| JP2004146487A (ja) | 半導体装置の製造方法 | |
| JP2009302231A (ja) | 半導体装置の製造方法 | |
| JP4491036B2 (ja) | 半導体装置の製造方法 | |
| JP2004031619A (ja) | 半導体素子の製造方法 | |
| JP5568824B2 (ja) | 半導体装置の製造方法 | |
| US8835283B2 (en) | Fabrication method for producing semiconductor chips with enhanced die strength | |
| JPH09306872A (ja) | 半導体装置 | |
| US6264535B1 (en) | Wafer sawing/grinding process | |
| JPH07302772A (ja) | ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置 | |
| JP2005044901A (ja) | 半導体ウェハ分割方法 | |
| JP2003124147A (ja) | 半導体装置の製造方法 | |
| JP4744078B2 (ja) | 半導体ウェーハ | |
| JP2006287271A (ja) | 半導体装置の製造方法 | |
| JPH0521597A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |