JP2006156863A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】半導体チップの切断工程で生じる微小クラックを要因とする剥離を防止するため、保護膜をより信頼度を上げて形成する半導体装置及びその製造方法を提供する。
【解決手段】基板上面側に複数個の半導体素子を形成し、半導体素子の境界位置に基板の上面側から溝６を形成し、溝内の少なくとも両側面を保護用の薄膜層８にて被覆する。その際、溝幅中央部には薄膜の存在しない空隙部８ｃを形成する。そして、基板の下面側を研磨により除去し、空隙部８ｃに沿って各半導体素子を分離する。薄膜層８には、ポリイミドなどの有機絶縁材を用いて、塗布により形成する。
【選択図】図２

Description

本発明は、基板上に半導体素子を形成した半導体装置及びその製造方法に関する。

半導体素子からなる半導体装置（半導体チップ）は、シリコンウエハ上に多数個形成し、これから各チップに切り離して得られる。切断工程において、工程簡略化のため、半導体素子に含まれる絶縁層を残したまま、絶縁層とシリコンウエハを同時に切断することが多い。その結果、切断端面のシリコンウエハの微小クラックを起点として絶縁層とシリコンウエハが剥離しやすい。特に、飽和加圧水蒸気試験（ＰＣＴ：Pressure Cooker Test）を行った場合、その影響は顕著に現れる。

微小クラックの発生原因は、切断する際に用いているダイシングブレードで絶縁層（特に有機樹脂を用いた絶縁層）を切断した場合、その切断能力が低下することによる。微小クラックをなくすことが好ましいが、絶縁層とシリコンウエハの材料物性が異なるため、切断時に微小クラックを完全になくすことは困難である。

そこでこの対策として、例えば特許文献１には、切断したチップの表面、特にチップ切断面に保護用の薄膜（文献では封止膜）を形成し、微小クラック部分を覆い、絶縁層とシリコンウエハの界面剥離の発生を防止する技術が提案されている。

特開２００１−１４４１２１号公報

しかしながら上記特許文献１では、チップの境界に溝を形成し、保護膜（封止膜）を埋め込んでいる。そして、チップ切り離しの段階で、この保護膜を再度切断している。このため、保護膜に機械加工によるストレスが残留し、保護膜自身にクラックが発生し剥離する恐れがある。

本発明の目的は、半導体チップの切断工程で生じる微小クラックを要因とする剥離を防止するため、保護膜をより信頼度を上げて形成する半導体装置及びその製造方法を提供することである。

本発明による半導体装置の製造方法では、基板上面側に複数個の半導体素子を形成する工程と、該半導体素子の境界位置に該基板の上面側から溝を形成する工程と、該溝の溝幅中央部には空隙部を有し、該溝内の少なくとも両側面を被覆する保護用の薄膜層を形成する工程と、該基板の下面側を研磨により除去し、該空隙部に沿って各半導体素子を分離する工程とを備える。

好ましくは、前記薄膜層を形成する工程は、有機絶縁材を用いて塗布により形成する。また、前記有機絶縁材として、ポリイミドを用いる。

また好ましくは、前記基板はその上面に酸化膜または窒化膜を形成したシリコン材であり、前記溝を形成する工程では、酸化膜または窒化膜を含んで切削する。

本発明による半導体装置は、面積約３ｍｍ角以下のシリコン基材と、該シリコン基材の上面に形成した半導体素子と、該シリコン基材の下面を除き、該半導体素子及び該シリコン基材の少なくとも側面を被覆するポリイミド材の薄膜層とを備える構成とする。

本発明によれば、半導体素子の層間剥離を防止する信頼性の高い半導体装置及びその製法を提供する。

以下、本発明の実施の形態を図面を用いて説明する。

図１は、本発明にかかる半導体装置の一例を示し、（ａ）は平面図、（ｂ）はＡ−Ａ断面図である。図は模式的に示したもので、実寸法の比とは対応していない。本実施例の半導体装置は、その面積が約３ｍｍ角以下、特に１ｍｍ角以下の微小サイズの場合、好適な構造である。すなわち、半導体装置がこのような微小サイズの場合、個別のハンドリングが困難であり、ウエハ上に多数のチップを形成した状態で扱わざるを得ず、そのような製法に適した構造を提供するものである。

基材となるシリコンウエハ１の表面に、演算機能や記憶機能等を有する電子回路２が形成されている。基材（基板）としては、シリコンウエハが好ましいが、セラミクス、ガラス、化合物半導体、樹脂基板でも良い。特に本実施例では、シリコンウエハとして、表面部分をシリコン酸化膜、窒化膜などの半導体保護膜を形成したものを用いた。

電子回路２からは、絶縁層３１を介して導体５を接続している。導体５は、例えば図示したような平面アンテナ用コイルであり、その上を絶縁層３２で被覆し、半導体素子を形成している。そして、チップ全体の表面、すなわち上面及び側面に保護用の薄膜層８を形成し被覆する。薄膜層８は、チップ切断加工時の微小クラックを埋めるもので、スプレーを用いた絶縁材料、スピンナを用いた絶縁材料、ＣＶＤを用いた無機材料、スパッタリングを用いた金属材料などが、半導体素子の特性に合わせて採用可能である。薄膜層８としては、後述するように、ポリイミド材などの有機絶縁材料が好適である。

また、本実施例による半導体装置は、その下面には基材であるシリコンウエハ１が露出している。これは後述する製造工程の結果として得られる特徴である。

図２は、本発明による半導体装置の製造工程の一実施例を示す図である。その工程順に説明する。シリコンウエハ１には多数個の半導体素子（チップ）が形成されるが、図では簡単のために２チップだけを示し、図１における電子回路２の部分は省略する。

工程（１）では、シリコンウエハ１上に半導体素子として電子回路２（省略）、絶縁層３１、導体５を形成する。ここで絶縁層３１の材料は、有機物、無機物の何れでも良い。導体５についても材料を限定するものではない。導体５は単層構造としているが、多層構造としても良い。

工程（２）では、導体２の絶縁を確保するため、絶縁層３２を形成する。絶縁層３２は絶縁層３１と同様に、有機物、無機物の材料何れでも良い。

工程（３）では、シリコンウエハ１の下にダイシングテープ１０を貼り付け、ダイシングブレード９を用いて、各半導体素子の境界にシリコンウエハ１の上面側から溝６を形成する。このとき、シリコンウエハ１と絶縁層３２とが切断され、切断面に露出する。ここで溝６の深さは、シリコンウエハ１の下面に達しない深さとし、完全には切り離さない（ハーフカット）。例えば、厚さ０．５ｍｍのシリコンウエハ１に対し、溝幅１００μｍ、溝深さ７０μｍで形成する。なお、ダイシングテープ１０は、機械設備にシリコンウエハのハーフカットが行える機構が具備されていれば、必ずしも必要ではない。

工程（４）では、ダイシングが完了した段階を示す。ダイシングにより形成された溝６は、シリコンウエハ１の裏面に達することなく、後の工程（６）で裏面より研磨にて除去する厚み分を残しておく。この工程（４）、または次の工程（５）が完了した段階で、ダイシングテープ１０を剥離する。

工程（５）では、半導体素子保護用の薄膜層８を形成する。薄膜層８は、工程（３）にて溝形成した際に発生する微小クラックを埋めるためのものである。そして、この薄膜層８は、溝６の両側面（側壁）に形成し（８ａ、８ｂで示す）、溝内の溝幅中央部には薄膜層８の存在しない空隙部（空間）８ｃを設ける。この空隙部８ｃは、後でチップ切り離しの際に分離させるための部分である。なお、図では溝内の底面部にも薄膜層を形成したが、この部分には形成しなくとも良い。

薄膜層８の材料は、スプレーを用いた絶縁材料、スピンナを用いた絶縁材料、ＣＶＤを用いた無機材料、スパッタリング、蒸着を用いた金属材料などから適宜選択する。ここでは、絶縁材３１、絶縁材３２と同一の材料を用いることも可能である。

図１のような半導体装置（アンテナ用コイル付き）の場合、薄膜層８としては有機絶縁材料、特に感光性または非感光性ポリイミドが好ましい。これをスピンナにより、約３μｍの厚さに塗布する。その結果、図２（５）のようにほぼ溝６の形状に沿って薄膜層８を形成し、かつ空隙部８ｃを設けることができる。

工程（６）では、シリコンウエハ１の裏面をグラインダを用いて研磨する。そして、工程（４）で形成した溝の底面位置（底面の薄膜層を含む）まで研磨を進めてチップの連結部を除去し、チップを分割する。このとき、工程（５）で空隙部８ｃを設けたので、各チップは空隙部８ｃに沿って自動的に分離できる。そして、チップの底面には基材であるシリコンウエハ１が露出し、チップ側面を薄膜層が被覆する構造となる。このようにして、面積約３ｍｍ角以下の微小サイズのチップ（半導体装置）を容易に安定して製造することができる。

本実施例の工程によれば、工程（５）で形成した薄膜層８は、工程（６）の研磨により溝６底面に被着した一部の膜が除去されるだけで、最終的にチップ側面に残る膜８ａ，８ｂは、何ら機械的ダメージを受けない。よって、剥離対策として特に重要なチップ側面に残る膜は、膜形成時の状態で維持される。従来のように、機械切削加工により劣化することがなく十分な強度を確保することができる。

さらに本実施例では、シリコンウエハ１の表面を処理し、シリコン酸化膜、あるいは窒化膜を形成しており、その効果を説明する。図８は、本実施例の効果の一例を説明するチップ断面図である。（ａ）は従来の場合で、シリコンウエハ１の表面には保護膜等の処理はされていない。（ｂ）は本実施例の場合で、シリコンウエハ１の表面部分にシリコン酸化膜１ａを形成している。

飽和加圧水蒸気試験（ＰＣＴ）のような過酷な条件の下では、チップ側面に保護用の薄膜８を形成しても、応力等に耐えきれずに、符号Ｓ１で示すように下面側から剥離する恐れがある。その結果従来（ａ）では、剥離部Ｓ１に浸入した水分等で、さらに符号Ｓ２で示すように絶縁層３２がシリコンウエハ１から剥離することになり、半導体素子の劣化を引き起こす要因となる。これに対し本実施例（ｂ）では、仮に剥離部Ｓ１が発生したとしても、シリコンウエハ１の表面にはシリコン酸化膜１ａを形成しているため絶縁層３２との被着強度が高く、この部分に剥離が進行することを阻止できる。よって、半導体素子の劣化を防止し、その信頼性をさらに向上させることができる。

図３は、本発明による半導体装置の製造工程の他の実施例を示す図である。

工程（１）では、シリコンウエハ１上に絶縁層３１、導体５が形成されている。前記実施例１（図２）では、この後絶縁層３２を形成したが、本実施例では絶縁層３２を設けない点で相違する。

工程（２）では、シリコンウエハ１下にダイシングテープ１０を貼り付け、ダイシングブレード９を用いて溝６を形成する。この際、切断面はシリコンウエハ１のみであり、ダイシングによる微小クラックの発生は軽減する。ここでのダイシングは、シリコンウエハ１の中程までとし、完全には切り離さない。

工程（３）では、ダイシングが完了し、保護用の薄膜層８を形成する。薄膜層８は、微小クラックを埋めることと、さらに、上面の導体５を保護することを兼用している。本実施例においても、薄膜層８は溝の両側面８ａ，８ｂに形成し、溝の中央には膜の形成されない空隙部８ｃを設ける。薄膜層８の材料としては、スプレーを用いた絶縁材料、スピンナを用いた絶縁材料、ＣＶＤを用いた無機材料、スパッタリング、蒸着を用いた金属材料などから、適宜選択する。ここでは、絶縁材３１と同一の材料を用いることも可能である。

本実施例の薄膜層８としては有機絶縁材料、特に感光性または非感光性ポリイミドが好ましい。これをスピンナにより、約１２μｍの厚さに塗布する。その結果、ほぼ溝６の形状に沿った薄膜層８を形成し、かつ空隙部８ｃを設けることができる。

工程（４）では、シリコンウエハ１を裏面からグラインダを用いて研磨する。そして、工程（３）で形成した空隙部８ｃに沿って、チップを分割する。

本実施例では、最終的にチップ側面に残る膜８ａ，８ｂは、何ら機械的ダメージを受けない。よって、剥離対策として特に重要なチップ側面に残る膜の強度は、膜形成時の状態で維持される。さらに、薄膜層８をチップ上面の絶縁層と兼用しているので、工程がそれだけ簡素化できる。

次に、本発明を無線通信用チップの製造へ適用した実施例について説明する。

図４は、無線通信用チップの断面図を示し、（ａ）は比較のための従来構造、（ｂ）は本実施例の構造である。１１はウエハ１上に形成したコイル状導体、３２は絶縁層、８は本発明を適用してチップ側面に形成した薄膜層である（ここでは他の絶縁層等は省略している）。従来構造（ａ）では、薄膜層８を有さず、信頼性確保の観点からチップ端部からのコイル形成禁止幅Ｘを、例えば３０μｍの大きさに設定している。これに対し本実施例（ｂ）では、薄膜層８を有するため、コイル形成禁止幅Ｘを、例えば１０μｍの大きさに低減できる。その結果、例えば０．４ｍｍ角チップにおいて、コイル形成可能な有効面積は約３％増加する。あるいは、有効面積を一定としたときの１ウエハ当たりのチップ取得数は２０％増加する。

さらに図５は、無線通信用チップの平面図を示し、（ａ）は比較のための従来構造、（ｂ）は本実施例の構造である。１２は有効エリア境界、１３はダイシング中心ラインである。本実施例（ｂ）では有効エリアが拡大し、コイル状導体１１としてさらに破線１１ａで示すように追加することができる。無線通信用チップにおいてコイルに生じる誘起起電力Ｖは、磁束φ、磁束密度Ｂ，コイル面積Ｓ、時間ｔとすると、
Ｖ＝ｄφ／ｄｔ＝ｄＢＳ／ｄｔ （１）
で与えられる。本実施例では、チップ有効エリア、すなわちコイル面積Ｓが前記したように例えば３％増加するので、誘起起電力Ｖを３％増加させることができる。その結果、無線通信用チップの通信特性（通信距離）を向上させることが可能となる。

次に本発明を、半導体素子の検査パッドを含む半導体装置の製造に適用した実施例を説明する。

図６は、本実施例で対象とする半導体装置を形成したウエハ状態を示し、（ａ）は平面図、（ｂ）はそのＡＡ断面図である。符号１５は電子回路２からの引き出し線で、１６は半導体素子の性能をウエハ状態で検査するための検査用パッドである。検査用パッド１６は、性能検査後不要であり、またウエハの利用効率を向上させるため、ダイシングストリート１４内に形成する。絶縁層３１は引き出し線１５を被覆し、ダイシングストリート１４を避けて形成する。図では、その他の絶縁層や配線については省略してある。

図７は、上記図６に示した半導体装置（ウエハ状態）に対する製造工程の一実施例を示す図である。

工程（１）は、図１５（ｂ）で示したウエハ状態の半導体装置の断面図を再度示す。引き出し線１５および検査パッド１６などの配線パターンは、ダイシングストリート上に形成されている。電子回路２の部分は省略している。

工程（２）では、ダイシングストリート１４に沿ってダイシングブレード９を用いて溝を形成する。ダイシングストリート上には、引き出し線１５の一部および検査パッド１６が形成されているので、この工程で切削される。ここでのダイシングは、シリコンウエハ１の中程までとし、完全には切り離さない。ダイシング深さは、後の工程（５）で削り込むチップの厚さ以上とする。

工程（３）は、ダイシングが完了し、溝６を形成した状態を示す。

工程（４）は、切断面保護用の薄膜層８を形成する。薄膜層８は、切断により生じた引き出し線１５の切り口を埋め、かつ上面を被覆するものである。その際薄膜層８は、溝６の両側面に８ａ、８ｂの如く形成し、中央部には膜が形成されない空隙部８ｃを設ける。材料としては、スプレーを用いた絶縁材料、スピンナを用いた絶縁材料、ＣＶＤを用いた無機材料などから選択する。絶縁材３１と同一の材料を用いることも可能である。

工程（５）は、シリコンウエハ１の裏面をグラインダを用いて研磨する。そして、工程（４）の空隙部８ｃに沿って、チップを自動的に分割することが可能となる。

従来のチップ形状は、薄膜層８を有さない場合、引き出し線１５の端部が露出する状態になる。この端子露出部分は、通常アルミで形成され、その表面は安定した酸化膜で覆われている。しかし、高湿度、酸、アルカリ、腐食性ガス中など、アルミを浸食する条件下での使用については、別途パッケージ処理をするなどの対策が必要となる。本実施例による製法では、端子部分が薄膜層８で覆われ、信頼性を増すことが可能となる。しかもその薄膜層８は膜形成後の機械加工等による強度の劣化がなく、より信頼性を向上させる。

上記各実施例で述べた半導体素子の構造は、一例を示したにすぎない。本発明は、微小サイズの半導体装置の製造工程において、対象製品を限定せず幅広く適用できる。

本発明による半導体装置の一実施例を示す図。 本発明による半導体装置の製造工程の一実施例を示す図。 本発明による半導体装置の製造工程の他の実施例を示す図。 半導体装置が無線通信用チップの場合の例を示す断面図。 半導体装置が無線通信用チップの場合の例を示す平面図。 検査パターンを含む半導体装置（ウエハ状態）の一例を示す図。 図６の半導体装置に対する製造工程の一実施例を示す図。 本発明による実施例の効果の一例を説明する図。

符号の説明

１…シリコンウエハ（基材）、１ａ…酸化膜、２…電子回路、３１…絶縁層、３２…絶縁層、５…導体、６…溝、８…薄膜層、８ｃ…空隙部、９…ダイシングブレード、１０…ダイシングテープ、１１…コイル状導体、１２…有効エリア境界、１３…ダイシングライン中心、１４…ダイシングストリート、１５…引き出し線、１６…検査パッド。

Claims (12)

1. 基板上に半導体素子を形成した半導体装置の製造方法において、
   基板上面側に複数個の半導体素子を形成する工程と、
   該半導体素子の境界位置に該基板の上面側から該基板の下面に達しない深さの溝を形成する工程と、
   該溝の溝幅中央部には空隙部を有し、該溝内の少なくとも両側面を被覆する該半導体素子保護用の薄膜層を形成する工程と、
   該基板の下面側を研磨により除去し、該空隙部に沿って各半導体素子を分離する工程と、
   を備えることを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記半導体素子は絶縁層を含み、
   前記溝を形成する工程では、該絶縁層を含んで切削することを特徴とする半導体装置の製造方法。
3. 請求項１記載の半導体装置の製造方法において、
   前記半導体素子は導体層を含み、
   前記溝を形成する工程では、該導体層を含んで切削することを特徴とする半導体装置の製造方法。
4. 請求項３記載の半導体装置の製造方法において、
   前記導体層は、前記半導体素子を検査するための配線パターンであることを特徴とする半導体装置の製造方法。
5. 請求項１記載の半導体装置の製造方法において、
   前記薄膜層を形成する工程は、有機絶縁材を用いて塗布により形成することを特徴とする半導体装置の製造方法。
6. 請求項５記載の半導体装置の製造方法において、
   前記有機絶縁材として、ポリイミドを用いることを特徴とする半導体装置の製造方法。
7. 請求項１記載の半導体装置の製造方法において、
   前記薄膜層を形成する工程は、金属材を蒸着またはスパッタリング法により形成することを特徴とする半導体装置の製造方法。
8. 請求項１記載の半導体装置の製造方法において、
   前記基板はその上面に酸化膜または窒化膜を形成したシリコン材であり、
   前記溝を形成する工程では、該酸化膜または窒化膜を含んで切削することを特徴とする半導体装置の製造方法。
9. シリコン基材上に半導体素子を形成した半導体装置において、
   面積約３ｍｍ角以下のシリコン基材と、
   該シリコン基材の上面に形成した半導体素子と、
   該シリコン基材の下面を除き、該半導体素子及び該シリコン基材の少なくとも側面を被覆するポリイミド材の薄膜層と、を備えることを特徴とする半導体装置。
10. 請求項９記載の半導体装置において、
    前記シリコン基材は、その上面に酸化膜または窒化膜が形成されていることを特徴とする半導体装置。
11. 請求項９または１０に記載の半導体装置において、
    前記半導体素子は、前記シリコン基材の上面に沿ってコイル状導体が形成されていることを特徴とする半導体装置。
12. 請求項９または１０に記載の半導体装置において、
    前記半導体素子には、該半導体素子を検査するための導体パターンの一部が残留し、その端部は、前記薄膜層にて被覆されていることを特徴とする半導体装置。

Images