JP5468445B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5468445B2 JP5468445B2 JP2010082963A JP2010082963A JP5468445B2 JP 5468445 B2 JP5468445 B2 JP 5468445B2 JP 2010082963 A JP2010082963 A JP 2010082963A JP 2010082963 A JP2010082963 A JP 2010082963A JP 5468445 B2 JP5468445 B2 JP 5468445B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- wiring
- dummy pattern
- interlayer insulating
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dicing (AREA)
Description
先ず、本発明の第1の実施形態について説明する。
図1は、本実施形態に係る半導体装置を例示する平面図であり、
図2は、図1に示すA−A’線による断面図であり、
図3は、1本のダミーパターンを例示する断面図である。
なお、図1〜図3は半導体装置を模式的に示している。例えば、図1及び図2において、ダミーパターンは実際よりも大きく且つ少なく描かれている。また、図1においては、リング及びダミーパターンを模式的に示し、層間絶縁膜におけるリング及びダミーパターンよりも上方の部分、並びに集積回路は省略している。後述する類似の図についても同様である。
図4(a)〜(c)は、本実施形態に係る半導体装置の製造方法を例示する斜視図であり、
図5は、本実施形態におけるウェーハ積層体を例示する平面図であり、
図6は、図5に示すB−B’線による断面図である。
シリコンウェーハ61におけるスクライブライン領域Rscの各直線部分の幅は95μmとし、そのうち、ダイシング領域Rdcの幅は75μmとする。ダイシング領域Rdcの各直線部分は、スクライブライン領域Rscの各直線部分の幅方向中央部に配置されているため、非ダイシング領域Rndはスクライブライン領域Rscの各直線部分の幅方向両端部に配置され、その幅はそれぞれ10μmとなる。従って、ダイシング後の半導体装置1において、周辺領域Rcの幅は10μmとなる。また、上方から見て、ダミーパターン32の形状は、一辺の長さが1μmの正方形とする。この場合、非ダイシング領域Rnd(周辺領域Rc)の幅は10μmであるから、非ダイシング領域Rndにはダミーパターン32を6列程度配列させることができる。
本実施形態においては、スクライブライン領域Rscにおける非ダイシング領域Rndにダミーパターン32を設けているため、このダミーパターン32がストッパー(壁)の役割を果たし、層間絶縁膜13と配線14の剥離の起点を作らないという効果を発揮する。このため、ウェーハ積層体62を半導体装置1に切り分ける際のダイシングの衝撃によって層間絶縁膜13が剥離することを防止できる。また、半導体装置1をモールド樹脂によって封止して実装するときに、モールド樹脂と層間絶縁膜13との間に発生する熱応力により、層間絶縁膜13が剥離することを防止できる。
図7は、本実施形態におけるウェーハ積層体を例示する平面図であり、
図8は、図7に示すB−B’線による断面図である。
なお、図7においては、TEOS層25は図示を省略されている。
図9は、本比較例におけるウェーハ積層体を例示する平面図であり、
図10は、図9に示すB−B’線による断面図である。
なお、図9においては、TEOS層25は図示を省略されている。
Claims (3)
- 半導体基板と、
前記半導体基板上に設けられ、下部が低誘電率膜を含む層間絶縁膜と、
前記層間絶縁膜内に設けられた配線と、
前記層間絶縁膜内に設けられたビアと、
を備え、
デバイス領域の周囲の周辺領域における前記層間絶縁膜の内部には、前記配線及び前記ビアが上下方向に連結されたダミーパターンが形成されており、
前記周辺領域の周囲に配置され外縁部を構成する端縁領域における前記層間絶縁膜の前記下部には、前記配線及び前記ビアが上下方向に連結されたダミーパターンが形成されており、前記層間絶縁膜の上部には、前記配線及び前記ビアが形成されておらず、前記端縁領域の前記下部に形成された前記ダミーパターンは、外面に露出していることを特徴とする半導体装置。 - 前記デバイス領域の外縁には、前記配線及び前記ビアが上下方向及び前記デバイス領域の外縁が延びる方向に連結されたリングが形成されていることを特徴とする請求項1記載の半導体装置。
- 複数のデバイス領域がスクライブライン領域によって区画された半導体ウェーハ上に、層間絶縁膜内に配線及びビアが設けられた多層配線膜を形成する工程と、
前記スクライブライン領域内に設定されたダイシング領域の一部に配置された前記多層配線膜及び前記半導体ウェーハを除去することにより、前記多層配線膜及び前記半導体ウェーハを前記デバイス領域毎に切り分ける工程と、
を備え、
前記多層配線膜を形成する工程において、前記層間絶縁膜の下部に低誘電率膜を形成し、
前記多層配線膜を形成する工程において、前記スクライブライン領域における前記ダイシング領域を除く領域には、前記配線及び前記ビアを上下方向に連結させたダミーパターンを形成し、前記ダイシング領域における前記層間絶縁膜の前記下部には、前記配線及び前記ビアを上下方向に連結させたダミーパターンを形成し、前記ダイシング領域における前記層間絶縁膜の上部には、前記配線及び前記ビアを形成せず、
前記切り分ける工程において、前記ダイシング領域における前記下部に形成したダミーパターンが外面に露出することを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010082963A JP5468445B2 (ja) | 2010-03-31 | 2010-03-31 | 半導体装置及びその製造方法 |
TW100108723A TWI466257B (zh) | 2010-03-31 | 2011-03-15 | 半導體裝置及其製造方法 |
US13/052,334 US8384197B2 (en) | 2010-03-31 | 2011-03-21 | Semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010082963A JP5468445B2 (ja) | 2010-03-31 | 2010-03-31 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011216648A JP2011216648A (ja) | 2011-10-27 |
JP5468445B2 true JP5468445B2 (ja) | 2014-04-09 |
Family
ID=44708666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010082963A Active JP5468445B2 (ja) | 2010-03-31 | 2010-03-31 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8384197B2 (ja) |
JP (1) | JP5468445B2 (ja) |
TW (1) | TWI466257B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6026322B2 (ja) | 2013-03-12 | 2016-11-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびレイアウト設計システム |
US9431350B2 (en) * | 2014-03-20 | 2016-08-30 | United Microelectronics Corp. | Crack-stopping structure and method for forming the same |
JP2015213134A (ja) * | 2014-05-07 | 2015-11-26 | ソニー株式会社 | 半導体基板、半導体装置、半導体基板の製造方法、及び、半導体装置の製造方法 |
KR102399356B1 (ko) | 2017-03-10 | 2022-05-19 | 삼성전자주식회사 | 기판, 기판의 쏘잉 방법, 및 반도체 소자 |
US10734298B2 (en) * | 2018-06-22 | 2020-08-04 | Microchip Technology Incorporated | Methods of reinforcing integrated circuitry of semiconductor devices and related semiconductor devices and packages |
KR20210020683A (ko) * | 2019-08-16 | 2021-02-24 | 삼성전자주식회사 | 반도체 기판 및 이의 절단 방법 |
CN115602625A (zh) * | 2021-07-08 | 2023-01-13 | 联华电子股份有限公司(Tw) | 具有测试结构的晶片及切割晶片的方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4136684B2 (ja) | 2003-01-29 | 2008-08-20 | Necエレクトロニクス株式会社 | 半導体装置及びそのダミーパターンの配置方法 |
JP2008270232A (ja) * | 2005-07-08 | 2008-11-06 | Renesas Technology Corp | 半導体装置 |
JP2007184449A (ja) * | 2006-01-10 | 2007-07-19 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2008066716A (ja) * | 2006-08-10 | 2008-03-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP5175066B2 (ja) * | 2006-09-15 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4646993B2 (ja) * | 2008-02-27 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2009218504A (ja) * | 2008-03-12 | 2009-09-24 | Sanyo Electric Co Ltd | 半導体装置 |
JP2010219332A (ja) * | 2009-03-17 | 2010-09-30 | Toshiba Corp | 多層配線層の電源配線構造およびその製造方法 |
JP2011134893A (ja) * | 2009-12-24 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
-
2010
- 2010-03-31 JP JP2010082963A patent/JP5468445B2/ja active Active
-
2011
- 2011-03-15 TW TW100108723A patent/TWI466257B/zh active
- 2011-03-21 US US13/052,334 patent/US8384197B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW201208028A (en) | 2012-02-16 |
US8384197B2 (en) | 2013-02-26 |
TWI466257B (zh) | 2014-12-21 |
JP2011216648A (ja) | 2011-10-27 |
US20110241164A1 (en) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5468445B2 (ja) | 半導体装置及びその製造方法 | |
US7955955B2 (en) | Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures | |
US8368180B2 (en) | Scribe line metal structure | |
US7777304B2 (en) | Semiconductor device | |
US7223673B2 (en) | Method of manufacturing semiconductor device with crack prevention ring | |
US7952167B2 (en) | Scribe line layout design | |
US20060065953A1 (en) | Semiconductor die with protective layer and related method of processing a semiconductor wafer | |
JP4675159B2 (ja) | 半導体装置 | |
KR20060054145A (ko) | 실 링을 구비한 반도체장치 | |
JP2011134893A (ja) | 半導体装置 | |
KR20090046993A (ko) | 반도체 소자 및 그 제조 방법 | |
US20090302486A1 (en) | Semiconductor substrate and manufacturing method thereof | |
JP2009302231A (ja) | 半導体装置の製造方法 | |
US7358155B2 (en) | Scribe-line structures and methods of forming the same | |
JP2005260059A (ja) | 半導体装置、半導体ウェハおよび半導体装置の製造方法 | |
JP2007027324A (ja) | 半導体装置およびその製造方法 | |
JP2009218504A (ja) | 半導体装置 | |
US9190359B2 (en) | Scribe line structure for wafer dicing and method of making the same | |
US20050127495A1 (en) | Method of fabrication of a die oxide ring | |
JP2005327913A (ja) | 半導体装置 | |
KR101487082B1 (ko) | 휨 방지층을 구비하는 적층형 반도체 패키지 및 그 제조방법 | |
JP2012160547A (ja) | 半導体装置及びその製造方法 | |
JP2005101181A (ja) | 半導体装置のおよびその製造方法 | |
JP2006269837A (ja) | 半導体素子集合体、半導体素子製造方法、及び半導体素子 | |
JP2009218503A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140129 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5468445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |