JP4136684B2 - 半導体装置及びそのダミーパターンの配置方法 - Google Patents
半導体装置及びそのダミーパターンの配置方法 Download PDFInfo
- Publication number
- JP4136684B2 JP4136684B2 JP2003021084A JP2003021084A JP4136684B2 JP 4136684 B2 JP4136684 B2 JP 4136684B2 JP 2003021084 A JP2003021084 A JP 2003021084A JP 2003021084 A JP2003021084 A JP 2003021084A JP 4136684 B2 JP4136684 B2 JP 4136684B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy pattern
- semiconductor device
- pattern
- scribe line
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000000034 method Methods 0.000 title claims description 30
- 239000010410 layer Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 241000723438 Cercidiphyllum japonicum Species 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、本発明は集積回路を有する半導体装置に関し、特にダミーパターンとその配置方法に関する。
【０００２】
【従来の技術】
多層配線層を有する半導体装置で、配線層を、溝を金属で埋め込む方法で形成する手法を採用する場合、埋め込んだ金属を溝内部だけに残し、不要な金属を化学的機械的研磨法（Chemical Mechanical Polishing：CMP）で取り除くが、この際配線パターンの面内均一性による研磨速度の違いから生じる最終的な配線膜厚の変動を抑制することが重要な要素の一つとなっている。この目的のために、通常配線層にダミーパターンを配置するという手法が採用されている。ここで述べるダミーパターンとは、配線パターンと同時に、かつ同じ方法で、配線パターンが疎な領域に擬似配線パターンとして形成されるものである。ダミーパターンのデータ上での発生方法は、パターンデータ上全面に一定のダミーパターンを配置した上で、実配線パターンとの論理演算により不要な部分を除去するというものが最も容易な方法として一般的である。このような論理演算法については以下に示す特許文献に記載されている。この際正方形のパターンを図９のように桂馬とびで配置する方法が最も高い均一性でダミーパターンが発生できる。
【０００３】
【特許文献１】
特許第３１２８２０５号
【０００４】
【発明が解決しようとする課題】
しかしながら、半導体装置をウエハーからチップサイズにダイシングする際に、ダイヤモンドカッター等で切り取る工程が必要となるが、このカッターの切りしろ上のパターンが不均一であると、カッターに対する剛性の変動のためチッピングが生じやすい。特にパターンが疎であると、その部分で一定の剛性が保たれるため、一旦発生した剥がれが大きく広がりチッピング領域がより大きくなる傾向にある。前記したような桂馬とびの配置ではカッターの進行方向に対してダミーパターンの配列がまばらになり、より大きなチッピングが発生する可能性が高い。更に半導体装置の性能向上のために配線層間の絶縁膜に低誘電率膜を部分的に用いることが近年多くなっているが、一般に低誘電率膜は膜自体の剛性は低く、更に従来から用いられている層間絶縁膜であるシリコン酸化膜やシリコン窒化膜との密着性も低く、ダイシングの際のチッピングの問題は更に悪化する傾向にある。
【０００５】
そこで、例えばダミーパターンを格子状に緻密に配置すればカッターの進行方向に対して均等にダミーパターンが配置しているので、チッピングは小さな領域に抑制される。しかしチップ全面に格子状に配置すると、チップ内でのダミーパターンの発生が不均一となる。これはチップ内の配線パターンが通常のように各層とも一方向（縦、横）に配置されている場合、前記したように不要なパターンを除去する演算時（図１０〜図１２）に、図１２に示すようなダミーが残る領域と残らない領域が極端に分かれるためである。
【０００６】
本発明の主な目的の一つはチップ内には均一にダミーパターンを自動発生させ、かつスクライブ線上ではダイシング時のチッピング耐性に優れダミーパターンを有する半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明による半導体装置は、チップ内部にはダミーパターンを桂馬飛び配置し、スクライブ線内には格子状にダミーパターンを配置することを特徴としている。更に、本発明によれば、多層配線を有する半導体装置においてスクライブ線内のダミーパターンをビアで結合することを特徴としている。
【０００８】
このように、チップ内部とスクライブ線内のダミーパターンの配置方法をかえることで、チップ内には最も均一性の高い方法で、自動的にダミーパターンが発生し、スクライブ線内はダイシング時のカッターによるチッピング耐性の高いダミーパターンの配置・構造になっており、チップの歩留まり・信頼性が向上する。
【０００９】
【発明の実施の形態】
本発明の前記ならびにその他の目的、特徴、及び効果をより明確にすべく、以下図面を用いて本発明の実施の形態につき詳述する。
【００１０】
図1は、本発明の半導体装置の第1の実施例の形態を示す図面である。
【００１１】
図１は、本発明の一実施例としての半導体装置、特に配線形成に溝構造をもちいた半導体装置での配線ダミーパターンの配置方法で配置された平面図を示している。シリコンウエハー上に形成されたチップ領域１の外周にはスクライブ線領域２が幅100umで設けられている。そして、本発明に従って、チップ領域１には一辺が2umの正方形のダミーパターン３が桂馬飛びに配置されている。
【００１２】
具体的には図２に示すように５×５（一辺が1.7um）の格子のなかにダミーパターンを配置したものを1単位として、これを繰り返したものがチップ全面に配置される。この配置方法では、縦方向、横方向、斜め４５度方向にダミーパターンが一様に並ぶことがない。ダミーパターン３は、実施例では、一つの格子の図面上の下辺及び左辺が一致するように配置されている。また、実施例では、５×５の１単位に於いて、中央に位置したダミーパターンから見て、上下左右方向に全て時計回りであって桂馬飛びの配置で４つのダミーパターンが設けられている。なお、１単位において、中央に位置したダミーパターンから見て、全て反時計回りであって桂馬飛びの配置で４つのダミーパターンが設けられても良い。
【００１３】
なお、本実施例では、一つの格子に比べ一つのダミーパターンのサイズが大きいものであるが、ダミーパターンのサイズは適宜変化して設置される。ダミーパターンのサイズは配線レイアウトの密度を考慮して設けられるものであり、例えば、一つのダミーパターンのサイズは、一つの格子と同一のサイズも有りうるし、一つの格子よりも小さいサイズも有りうる。
【００１４】
図３乃至５は、本発明のダミーパターンの配置方法を示す図面である。
【００１５】
ダミーパターンを自動発生させる際には実パターンとの干渉を避けるため、論理演算を用い、配線実パターン５とダミーパターン３，４の論理積（AND）をとり（図３）、この配線実パターン５と重なったダミーパターン３，４を消去し（図４）、更に所望の大きさに達しないダミーパターンも消去する（図５）という方法をとる。
【００１６】
実パターンの配線は一般に縦方向、あるいは横方向に平行に配置されるため、仮にダミーパターンの配置が従来例のように格子状である場合、上記したような論理演算を用いると、ある領域ではダミーパターンがない領域が縦あるいは横方向に大面積にわたり発生する可能性がある。このため実パターン、ダミーパターンを含めた配線パターンの配置に不均一が生じ、CMP時の均一性が劣化する。これに対し桂馬飛びの配置は実パターンの配置方向とずれているため、上記の演算方法において一様にダミーパターンが残ることが期待できる。
【００１７】
スクライブ線領域２には一辺が２umの正方形のダミーパターン４が縦・横方向とも間隔２umで格子状に配置されている。ここでも前記した演算を用い、スクライブ線上の実パターン、例えば露光の目合わせ用パターン又はウエアレベルで製品チェックを行うためにチェックパターンと干渉するダミーパターンを除去する。スクライブ線領域２の全体に占める面積上の割合は小さいので、先に述べたような配線パターンの不均一が生じても影響は小さい。
【００１８】
一方、ダイシングの際にはスクライブ線領域２の中央部の幅約３０umの領域がカッターで削られることになるが、先に述べたようにこの領域ではダミーパターンとスペースが１：１で均等に並んでおり、カッターのサイズ（幅３０um）、速度（回転数36000rpm、ステージ移動速度3mm/sec.）に対してほぼ均一な材料とみなされ、チッピングが起こりにくくなり、仮にチッピングが発生しても、はがれの生じる界面（配線金属と層間絶縁膜）の変化が細かく一定周期（ダミーパターンのピッチ）になっているため、大面積で一定の剛性にならず、大きくはがれてしまうことがない。
【００１９】
本構成において、スクライブ線上のダミーパターンは図６に示すように長方形（例えば２um×４um、ダイシングの方向と長手方向が一致するように配置）としてもよい。
【００２０】
図７は、第２の実施例の半導体装置を示す図面である。
【００２１】
図７は、第２の実施例として多層配線を用いた半導体装置において、スクライブ線領域の対チッピング耐性を向上させた半導体装置を示す。本実施例では配線層が３層ある半導体装置での適用例を示している。各配線層のダミーパターンの配置や寸法は第１の実施例で示したものと同様である。
【００２２】
図７のA-Aでの断面を図８に示す。スクライブ線領域のダミーパターン８はビア９で上下が結合されている。ビアの形成はチップ内の実パターンにおけるビアの形成と同時に同じ方法で行う。図８は配線３層までしか示していないが、最終的な半導体装置では当然この上に絶縁膜層や配線層が加わる。
【００２３】
本発明の実施例によれば、上下のダミーパターンがビアで結合されることにより上下間の密着性が向上し、かつ剛性の均一性が増し、ダミーパターンー層間絶縁膜間の密着性の低さに起因するチッピングの拡大が抑制される。
【００２４】
【発明の効果】
以上説明したように、本発明によれば、チップ内は正方形のパターンを桂馬飛びに配置し、スクライブ線上には矩形のパターンを格子状に配置するという基本構成に基づき、チップ内での配線パターンの均一性とスクライブ線上での対チッピング耐性の向上を両立したダミーパターンが提供される。
【００２５】
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【図面の簡単な説明】
【図１】本発明の第一の実施例を示す半導体装置の平面図。
【図２】ダミーパターンの桂馬飛び配置の方法を示す平面図。
【図３】桂馬飛び配置のダミーパターンの自動発生方法の第一段階を示す平面図。
【図４】桂馬飛び配置のダミーパターンの自動発生方法の第一段階を示す平面図。
【図５】桂馬飛び配置のダミーパターンの自動発生方法の第一段階を示す平面図。
【図６】スクライブ線上ダミーパターンのその他の形状を示す平面図。
【図７】本発明の第二の実施例を示す半導体装置の平面図。
【図８】本発明の第二の実施例のスクライブ線上のダミーの断面図。
【図９】従来のダミーパターンの配置方法を示す平面図。
【図１０】矩形配置のダミーパターンの自動発生方法の第一段階を示す平面図。
【図１１】矩形配置のダミーパターンの自動発生方法の第一段階を示す平面図。
【図１２】矩形配置のダミーパターンの自動発生方法の第一段階を示す平面図。
【符号の説明】
１ チップ領域
２ スクライブ領域
３ ダミーパターン（チップ領域）
４ ダミーパターン（スクライブ領域）
５ 配線実パターン
６ ダミーパターン（スクライブ領域）
７ ダミーパターン（チップ領域）
８ ダミーパターン（スクライブ領域）
９ ビア
１０ 半導体（シリコン）基板
１１ 第１の層間絶縁膜
１２ 第２の層間絶縁膜
１３ 第３の層間絶縁膜
１４ 第４の層間絶縁膜
１５ 第５の層間絶縁膜
１６ 第６の層間絶縁膜
【発明の属する技術分野】
本発明は、本発明は集積回路を有する半導体装置に関し、特にダミーパターンとその配置方法に関する。
【０００２】
【従来の技術】
多層配線層を有する半導体装置で、配線層を、溝を金属で埋め込む方法で形成する手法を採用する場合、埋め込んだ金属を溝内部だけに残し、不要な金属を化学的機械的研磨法（Chemical Mechanical Polishing：CMP）で取り除くが、この際配線パターンの面内均一性による研磨速度の違いから生じる最終的な配線膜厚の変動を抑制することが重要な要素の一つとなっている。この目的のために、通常配線層にダミーパターンを配置するという手法が採用されている。ここで述べるダミーパターンとは、配線パターンと同時に、かつ同じ方法で、配線パターンが疎な領域に擬似配線パターンとして形成されるものである。ダミーパターンのデータ上での発生方法は、パターンデータ上全面に一定のダミーパターンを配置した上で、実配線パターンとの論理演算により不要な部分を除去するというものが最も容易な方法として一般的である。このような論理演算法については以下に示す特許文献に記載されている。この際正方形のパターンを図９のように桂馬とびで配置する方法が最も高い均一性でダミーパターンが発生できる。
【０００３】
【特許文献１】
特許第３１２８２０５号
【０００４】
【発明が解決しようとする課題】
しかしながら、半導体装置をウエハーからチップサイズにダイシングする際に、ダイヤモンドカッター等で切り取る工程が必要となるが、このカッターの切りしろ上のパターンが不均一であると、カッターに対する剛性の変動のためチッピングが生じやすい。特にパターンが疎であると、その部分で一定の剛性が保たれるため、一旦発生した剥がれが大きく広がりチッピング領域がより大きくなる傾向にある。前記したような桂馬とびの配置ではカッターの進行方向に対してダミーパターンの配列がまばらになり、より大きなチッピングが発生する可能性が高い。更に半導体装置の性能向上のために配線層間の絶縁膜に低誘電率膜を部分的に用いることが近年多くなっているが、一般に低誘電率膜は膜自体の剛性は低く、更に従来から用いられている層間絶縁膜であるシリコン酸化膜やシリコン窒化膜との密着性も低く、ダイシングの際のチッピングの問題は更に悪化する傾向にある。
【０００５】
そこで、例えばダミーパターンを格子状に緻密に配置すればカッターの進行方向に対して均等にダミーパターンが配置しているので、チッピングは小さな領域に抑制される。しかしチップ全面に格子状に配置すると、チップ内でのダミーパターンの発生が不均一となる。これはチップ内の配線パターンが通常のように各層とも一方向（縦、横）に配置されている場合、前記したように不要なパターンを除去する演算時（図１０〜図１２）に、図１２に示すようなダミーが残る領域と残らない領域が極端に分かれるためである。
【０００６】
本発明の主な目的の一つはチップ内には均一にダミーパターンを自動発生させ、かつスクライブ線上ではダイシング時のチッピング耐性に優れダミーパターンを有する半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明による半導体装置は、チップ内部にはダミーパターンを桂馬飛び配置し、スクライブ線内には格子状にダミーパターンを配置することを特徴としている。更に、本発明によれば、多層配線を有する半導体装置においてスクライブ線内のダミーパターンをビアで結合することを特徴としている。
【０００８】
このように、チップ内部とスクライブ線内のダミーパターンの配置方法をかえることで、チップ内には最も均一性の高い方法で、自動的にダミーパターンが発生し、スクライブ線内はダイシング時のカッターによるチッピング耐性の高いダミーパターンの配置・構造になっており、チップの歩留まり・信頼性が向上する。
【０００９】
【発明の実施の形態】
本発明の前記ならびにその他の目的、特徴、及び効果をより明確にすべく、以下図面を用いて本発明の実施の形態につき詳述する。
【００１０】
図1は、本発明の半導体装置の第1の実施例の形態を示す図面である。
【００１１】
図１は、本発明の一実施例としての半導体装置、特に配線形成に溝構造をもちいた半導体装置での配線ダミーパターンの配置方法で配置された平面図を示している。シリコンウエハー上に形成されたチップ領域１の外周にはスクライブ線領域２が幅100umで設けられている。そして、本発明に従って、チップ領域１には一辺が2umの正方形のダミーパターン３が桂馬飛びに配置されている。
【００１２】
具体的には図２に示すように５×５（一辺が1.7um）の格子のなかにダミーパターンを配置したものを1単位として、これを繰り返したものがチップ全面に配置される。この配置方法では、縦方向、横方向、斜め４５度方向にダミーパターンが一様に並ぶことがない。ダミーパターン３は、実施例では、一つの格子の図面上の下辺及び左辺が一致するように配置されている。また、実施例では、５×５の１単位に於いて、中央に位置したダミーパターンから見て、上下左右方向に全て時計回りであって桂馬飛びの配置で４つのダミーパターンが設けられている。なお、１単位において、中央に位置したダミーパターンから見て、全て反時計回りであって桂馬飛びの配置で４つのダミーパターンが設けられても良い。
【００１３】
なお、本実施例では、一つの格子に比べ一つのダミーパターンのサイズが大きいものであるが、ダミーパターンのサイズは適宜変化して設置される。ダミーパターンのサイズは配線レイアウトの密度を考慮して設けられるものであり、例えば、一つのダミーパターンのサイズは、一つの格子と同一のサイズも有りうるし、一つの格子よりも小さいサイズも有りうる。
【００１４】
図３乃至５は、本発明のダミーパターンの配置方法を示す図面である。
【００１５】
ダミーパターンを自動発生させる際には実パターンとの干渉を避けるため、論理演算を用い、配線実パターン５とダミーパターン３，４の論理積（AND）をとり（図３）、この配線実パターン５と重なったダミーパターン３，４を消去し（図４）、更に所望の大きさに達しないダミーパターンも消去する（図５）という方法をとる。
【００１６】
実パターンの配線は一般に縦方向、あるいは横方向に平行に配置されるため、仮にダミーパターンの配置が従来例のように格子状である場合、上記したような論理演算を用いると、ある領域ではダミーパターンがない領域が縦あるいは横方向に大面積にわたり発生する可能性がある。このため実パターン、ダミーパターンを含めた配線パターンの配置に不均一が生じ、CMP時の均一性が劣化する。これに対し桂馬飛びの配置は実パターンの配置方向とずれているため、上記の演算方法において一様にダミーパターンが残ることが期待できる。
【００１７】
スクライブ線領域２には一辺が２umの正方形のダミーパターン４が縦・横方向とも間隔２umで格子状に配置されている。ここでも前記した演算を用い、スクライブ線上の実パターン、例えば露光の目合わせ用パターン又はウエアレベルで製品チェックを行うためにチェックパターンと干渉するダミーパターンを除去する。スクライブ線領域２の全体に占める面積上の割合は小さいので、先に述べたような配線パターンの不均一が生じても影響は小さい。
【００１８】
一方、ダイシングの際にはスクライブ線領域２の中央部の幅約３０umの領域がカッターで削られることになるが、先に述べたようにこの領域ではダミーパターンとスペースが１：１で均等に並んでおり、カッターのサイズ（幅３０um）、速度（回転数36000rpm、ステージ移動速度3mm/sec.）に対してほぼ均一な材料とみなされ、チッピングが起こりにくくなり、仮にチッピングが発生しても、はがれの生じる界面（配線金属と層間絶縁膜）の変化が細かく一定周期（ダミーパターンのピッチ）になっているため、大面積で一定の剛性にならず、大きくはがれてしまうことがない。
【００１９】
本構成において、スクライブ線上のダミーパターンは図６に示すように長方形（例えば２um×４um、ダイシングの方向と長手方向が一致するように配置）としてもよい。
【００２０】
図７は、第２の実施例の半導体装置を示す図面である。
【００２１】
図７は、第２の実施例として多層配線を用いた半導体装置において、スクライブ線領域の対チッピング耐性を向上させた半導体装置を示す。本実施例では配線層が３層ある半導体装置での適用例を示している。各配線層のダミーパターンの配置や寸法は第１の実施例で示したものと同様である。
【００２２】
図７のA-Aでの断面を図８に示す。スクライブ線領域のダミーパターン８はビア９で上下が結合されている。ビアの形成はチップ内の実パターンにおけるビアの形成と同時に同じ方法で行う。図８は配線３層までしか示していないが、最終的な半導体装置では当然この上に絶縁膜層や配線層が加わる。
【００２３】
本発明の実施例によれば、上下のダミーパターンがビアで結合されることにより上下間の密着性が向上し、かつ剛性の均一性が増し、ダミーパターンー層間絶縁膜間の密着性の低さに起因するチッピングの拡大が抑制される。
【００２４】
【発明の効果】
以上説明したように、本発明によれば、チップ内は正方形のパターンを桂馬飛びに配置し、スクライブ線上には矩形のパターンを格子状に配置するという基本構成に基づき、チップ内での配線パターンの均一性とスクライブ線上での対チッピング耐性の向上を両立したダミーパターンが提供される。
【００２５】
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【図面の簡単な説明】
【図１】本発明の第一の実施例を示す半導体装置の平面図。
【図２】ダミーパターンの桂馬飛び配置の方法を示す平面図。
【図３】桂馬飛び配置のダミーパターンの自動発生方法の第一段階を示す平面図。
【図４】桂馬飛び配置のダミーパターンの自動発生方法の第一段階を示す平面図。
【図５】桂馬飛び配置のダミーパターンの自動発生方法の第一段階を示す平面図。
【図６】スクライブ線上ダミーパターンのその他の形状を示す平面図。
【図７】本発明の第二の実施例を示す半導体装置の平面図。
【図８】本発明の第二の実施例のスクライブ線上のダミーの断面図。
【図９】従来のダミーパターンの配置方法を示す平面図。
【図１０】矩形配置のダミーパターンの自動発生方法の第一段階を示す平面図。
【図１１】矩形配置のダミーパターンの自動発生方法の第一段階を示す平面図。
【図１２】矩形配置のダミーパターンの自動発生方法の第一段階を示す平面図。
【符号の説明】
１ チップ領域
２ スクライブ領域
３ ダミーパターン（チップ領域）
４ ダミーパターン（スクライブ領域）
５ 配線実パターン
６ ダミーパターン（スクライブ領域）
７ ダミーパターン（チップ領域）
８ ダミーパターン（スクライブ領域）
９ ビア
１０ 半導体（シリコン）基板
１１ 第１の層間絶縁膜
１２ 第２の層間絶縁膜
１３ 第３の層間絶縁膜
１４ 第４の層間絶縁膜
１５ 第５の層間絶縁膜
１６ 第６の層間絶縁膜
Claims (15)
- 半導体ウエハー上に形成された集積回路であって、前記集積回路はウエハーから切り出す際の切りしろとなるスクライブ線領域と機能素子を有するチップ内領域に分かれており、前記集積回路の配線層には、前記チップ内領域にダミーパターンを桂馬飛び配置し、前記スクライブ線領域にはダミーパターンを格子状に配置し、前記ダミーパターンは配線パターンと同時に、かつ同じ方法で形成されたものであることを特徴とする半導体装置のダミーパターンの配置方法。
- 前記チップ内領域のダミーパターンおよび前記スクライブ線領域のダミーパターンは、矩形であることを特徴とする請求項１に記載の半導体装置のダミーパターンの配置方法。
- 前記チップ内領域のダミーパターンは正方形であることを特徴とする請求項２に記載の半導体装置のダミーパターンの配置方法。
- 半導体ウエハー上に形成された多層配線構造を有する集積回路であって、前記集積回路はウエハーから切り出す際の切りしろとなるスクライブ線領域と機能素子を有するチップ内領域に分かれており、前記多層配線を有する集積回路の各配線層には前記チップ内領域にダミーパターンを桂馬飛び配置し、前記スクライブ線領域にはダミーパターンを格子状に配置し、前記ダミーパターンは配線パターンと同時に、かつ同じ方法で形成されたものであることを特徴とする半導体装置のダミーパターンの配置方法。
- 前記チップ内領域のダミーパターンおよび前記スクライブ線領域のダミーパターンは、矩形であることを特徴とする請求項４に記載の半導体装置のダミーパターンの配置方法。
- 前記チップ内領域のダミーパターンは正方形であることを特徴とする請求項５に記載の半導体装置のダミーパターンの配置方法。
- 前記スクライブ線領域の各配線層のダミーパターンはそれぞれ上下間でビアパターンにより接続されていることを特徴とする請求項４乃至６いずれかに記載の半導体装置のダミーパターンの配置方法。
- ウエハーから切り出す際の切りしろとなるスクライブ線領域と機能素子を有するチップ内領域とを備えた半導体装置であって、前記半導体装置は配線層を有し、前記チップ内領域に桂馬飛びに配置されたダミーパターンを有し、前記スクライブ線領域には格子状に配置されたダミーパターンを有し、前記ダミーパターンは配線パターンと同一層であることを特徴とする半導体装置。
- 前記チップ内領域のダミーパターンおよび前記スクライブ線領域のダミーパターンは、矩形であることを特徴とする請求項８に記載の半導体装置。
- 前記チップ内領域のダミーパターンは正方形であることを特徴とする請求項９に記載の半導体装置。
- 前記スクライブ線領域のダミーパターンは、正方形であることを特徴とする請求項９または１０に記載の半導体装置。
- 前記スクライブ線領域のダミーパターンは、長方形であることを特徴とする請求項９または１０に記載の半導体装置。
- 前記スクライブ線領域のダミーパターンは長手方向とダイシング方向が一致するよう配置されていることを特徴とする請求項１２に記載の半導体装置。
- 多層配線構造を備えることを特徴とする請求項８乃至１３いずれかに記載の半導体装置。
- 前記スクライブ線領域のダミーパターンは各配線層に形成され、それぞれ上下間でビアにより結合されていることを特徴とする請求項１４記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021084A JP4136684B2 (ja) | 2003-01-29 | 2003-01-29 | 半導体装置及びそのダミーパターンの配置方法 |
| US10/715,503 US6841880B2 (en) | 2003-01-29 | 2003-11-19 | Semiconductor device and method of fabricating semiconductor device with high CMP uniformity and resistance to loss that occurs in dicing |
| CNB200310120446XA CN1316584C (zh) | 2003-01-29 | 2003-12-11 | 半导体器件及其制造方法 |
| EP03090434A EP1443552B1 (en) | 2003-01-29 | 2003-12-12 | Semiconductor device and method of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021084A JP4136684B2 (ja) | 2003-01-29 | 2003-01-29 | 半導体装置及びそのダミーパターンの配置方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235357A JP2004235357A (ja) | 2004-08-19 |
| JP4136684B2 true JP4136684B2 (ja) | 2008-08-20 |
Family
ID=32652878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003021084A Expired - Lifetime JP4136684B2 (ja) | 2003-01-29 | 2003-01-29 | 半導体装置及びそのダミーパターンの配置方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6841880B2 (ja) |
| EP (1) | EP1443552B1 (ja) |
| JP (1) | JP4136684B2 (ja) |
| CN (1) | CN1316584C (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI222680B (en) * | 2003-11-20 | 2004-10-21 | United Microelectronics Corp | Scribe line structure of wafer |
| JP2005252099A (ja) * | 2004-03-05 | 2005-09-15 | Sharp Corp | 高周波用半導体装置 |
| JP4471852B2 (ja) * | 2005-01-21 | 2010-06-02 | パナソニック株式会社 | 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置 |
| JP4455356B2 (ja) * | 2005-01-28 | 2010-04-21 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| JP4809632B2 (ja) * | 2005-06-01 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7343581B2 (en) * | 2005-06-27 | 2008-03-11 | Tela Innovations, Inc. | Methods for creating primitive constructed standard cells |
| KR100794796B1 (ko) * | 2005-09-08 | 2008-01-15 | 삼성전자주식회사 | 가변 인덕터 |
| US7590968B1 (en) | 2006-03-01 | 2009-09-15 | Tela Innovations, Inc. | Methods for risk-informed chip layout generation |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US8247846B2 (en) * | 2006-03-09 | 2012-08-21 | Tela Innovations, Inc. | Oversized contacts and vias in semiconductor chip defined by linearly constrained topology |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US8225261B2 (en) * | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining contact grid in dynamic array architecture |
| US7943967B2 (en) * | 2006-03-09 | 2011-05-17 | Tela Innovations, Inc. | Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments |
| US7932545B2 (en) | 2006-03-09 | 2011-04-26 | Tela Innovations, Inc. | Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers |
| US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US8448102B2 (en) * | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| US9563733B2 (en) * | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US8245180B2 (en) * | 2006-03-09 | 2012-08-14 | Tela Innovations, Inc. | Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same |
| US8225239B2 (en) * | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining and utilizing sub-resolution features in linear topology |
| US7917879B2 (en) | 2007-08-02 | 2011-03-29 | Tela Innovations, Inc. | Semiconductor device with dynamic array section |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| JP4302720B2 (ja) * | 2006-06-28 | 2009-07-29 | 株式会社沖データ | 半導体装置、ｌｅｄヘッド及び画像形成装置 |
| US7586800B1 (en) | 2006-08-08 | 2009-09-08 | Tela Innovations, Inc. | Memory timing apparatus and associated methods |
| US7696607B2 (en) | 2006-08-10 | 2010-04-13 | Panasonic Corporation | Semiconductor device |
| DE102007004953A1 (de) * | 2007-01-26 | 2008-07-31 | Tesa Ag | Heizelement |
| US7979829B2 (en) | 2007-02-20 | 2011-07-12 | Tela Innovations, Inc. | Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods |
| US8286107B2 (en) * | 2007-02-20 | 2012-10-09 | Tela Innovations, Inc. | Methods and systems for process compensation technique acceleration |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| US7799612B2 (en) * | 2007-06-25 | 2010-09-21 | Spansion Llc | Process applying die attach film to singulated die |
| KR20090046993A (ko) | 2007-11-07 | 2009-05-12 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| US8648444B2 (en) * | 2007-11-29 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer scribe line structure for improving IC reliability |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US7939443B2 (en) * | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| JP5309728B2 (ja) * | 2008-06-27 | 2013-10-09 | 富士通セミコンダクター株式会社 | レチクルデータ作成方法及びレチクルデータ作成装置 |
| MY167970A (en) | 2008-07-16 | 2018-10-09 | Tela Innovations Inc | Methods for cell phasing and placement in dynamic array architecture and implementation of the same |
| US9122832B2 (en) * | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| US20100200957A1 (en) * | 2009-02-06 | 2010-08-12 | Qualcomm Incorporated | Scribe-Line Through Silicon Vias |
| JP5501668B2 (ja) | 2009-06-17 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、半導体チップ及び半導体ウェハ |
| JP5607317B2 (ja) | 2009-06-17 | 2014-10-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及び半導体ウェハ |
| US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| JP2011134893A (ja) * | 2009-12-24 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
| JP5468445B2 (ja) * | 2010-03-31 | 2014-04-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US8884402B2 (en) | 2010-04-28 | 2014-11-11 | United Microelectronics Corp. | Circuit layout structure |
| JP5516223B2 (ja) * | 2010-08-19 | 2014-06-11 | 富士通株式会社 | ダミーメタル配置評価装置、ダミーメタル配置評価方法及びダミーメタル配置評価プログラム |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
| CN102445864A (zh) * | 2011-10-21 | 2012-05-09 | 上海华力微电子有限公司 | 一种降低光刻对准失效率的方法 |
| CN103346129B (zh) * | 2013-05-21 | 2016-07-06 | 北京新雷能科技股份有限公司 | 一种陶瓷封装外壳及其制作方法、芯片封装方法 |
| KR20150062556A (ko) * | 2013-11-29 | 2015-06-08 | 삼성전기주식회사 | 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법 |
| KR102633112B1 (ko) | 2016-08-05 | 2024-02-06 | 삼성전자주식회사 | 반도체 소자 |
| KR20200102608A (ko) | 2019-02-21 | 2020-09-01 | 삼성전자주식회사 | Mim 커패시터 및 반도체 소자 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000340568A (ja) * | 1999-03-19 | 2000-12-08 | Toshiba Corp | 半導体装置 |
| JP2000286263A (ja) * | 1999-03-29 | 2000-10-13 | Nec Corp | 半導体装置及びその製造方法 |
| JP2000340529A (ja) * | 1999-05-31 | 2000-12-08 | Mitsubishi Electric Corp | 半導体装置 |
| US6528818B1 (en) * | 1999-12-14 | 2003-03-04 | Kla-Tencor | Test structures and methods for inspection of semiconductor integrated circuits |
| JP3551877B2 (ja) * | 2000-01-18 | 2004-08-11 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP2001332556A (ja) * | 2000-05-25 | 2001-11-30 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2002208676A (ja) * | 2001-01-10 | 2002-07-26 | Mitsubishi Electric Corp | 半導体装置、半導体装置の製造方法及び半導体装置の設計方法 |
| JP2003045876A (ja) * | 2001-08-01 | 2003-02-14 | Seiko Epson Corp | 半導体装置 |
-
2003
- 2003-01-29 JP JP2003021084A patent/JP4136684B2/ja not_active Expired - Lifetime
- 2003-11-19 US US10/715,503 patent/US6841880B2/en not_active Expired - Lifetime
- 2003-12-11 CN CNB200310120446XA patent/CN1316584C/zh not_active Expired - Lifetime
- 2003-12-12 EP EP03090434A patent/EP1443552B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1519908A (zh) | 2004-08-11 |
| US6841880B2 (en) | 2005-01-11 |
| CN1316584C (zh) | 2007-05-16 |
| EP1443552A3 (en) | 2005-04-20 |
| US20040145028A1 (en) | 2004-07-29 |
| EP1443552A2 (en) | 2004-08-04 |
| EP1443552B1 (en) | 2011-11-16 |
| JP2004235357A (ja) | 2004-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4136684B2 (ja) | 半導体装置及びそのダミーパターンの配置方法 | |
| US6486066B2 (en) | Method of generating integrated circuit feature layout for improved chemical mechanical polishing | |
| US8053337B2 (en) | Method of manufacturing semiconductor device | |
| JP2010267933A (ja) | ダミーパターンの配置方法及びダミーパターンを備えた半導体装置 | |
| US20100072578A1 (en) | Semiconductor chip and semiconductor wafer | |
| CN1790352A (zh) | 图形生成方法、半导体器件及其制造方法和控制方法 | |
| JP3556647B2 (ja) | 半導体素子の製造方法 | |
| JP5401301B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN100355035C (zh) | 半导体晶片、其制造方法以及制造半导体器件的方法 | |
| US6690045B2 (en) | Semiconductor device with reduced CMP dishing | |
| JP2005101463A (ja) | 半導体装置およびその製造方法 | |
| US11393786B2 (en) | Method for manufacturing electronic chips | |
| US11393785B2 (en) | Method for manufacturing electronic chips | |
| KR101416576B1 (ko) | 반도체 장치 | |
| KR101131496B1 (ko) | Ｃｍｐ 패드 컨디셔너 및 그 제조방법 | |
| JP2009016420A (ja) | 半導体装置の製造方法 | |
| JP2006013229A (ja) | 半導体装置及びその製造方法 | |
| JP2004296864A (ja) | 半導体装置及びパターン発生方法 | |
| JP2005101181A (ja) | 半導体装置のおよびその製造方法 | |
| JP2004303768A (ja) | 半導体装置及びパターン発生方法 | |
| JP2005072403A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003258049A (ja) | 半導体装置の製造方法 | |
| JPH07256560A (ja) | 研磨布及びその作製方法及び基板の平坦化方法 | |
| JP3449329B2 (ja) | 半導体集積回路 | |
| JP5055892B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070703 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080603 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4136684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |