JP2004296864A - 半導体装置及びパターン発生方法 - Google Patents
半導体装置及びパターン発生方法 Download PDFInfo
- Publication number
- JP2004296864A JP2004296864A JP2003088316A JP2003088316A JP2004296864A JP 2004296864 A JP2004296864 A JP 2004296864A JP 2003088316 A JP2003088316 A JP 2003088316A JP 2003088316 A JP2003088316 A JP 2003088316A JP 2004296864 A JP2004296864 A JP 2004296864A
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- wiring
- wiring layer
- pattern
- dummy pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体装置での配線密度を低下させることなく、配置するダミーパターンにより生じる容量を低減することができるようにする。
【解決手段】ＤＰ１はＮ配線層に配置されたダミーパターンであり、ＤＰ２は（Ｎ＋１）配線層に配置されたダミーパターンである。Ｎ配線層のダミーパターンＤＰ１の中心点ＤＯ１の位置（中心点の位置は、配線層に対して垂直な方向からダミーパターンを見たときのものである。）と（Ｎ＋１）配線層のダミーパターンＤＰ２の中心点ＤＯ２の位置とが異なるようにダミーパターンＤＰ１，ＤＰ２を配置する。
【選択図】 図１
【解決手段】ＤＰ１はＮ配線層に配置されたダミーパターンであり、ＤＰ２は（Ｎ＋１）配線層に配置されたダミーパターンである。Ｎ配線層のダミーパターンＤＰ１の中心点ＤＯ１の位置（中心点の位置は、配線層に対して垂直な方向からダミーパターンを見たときのものである。）と（Ｎ＋１）配線層のダミーパターンＤＰ２の中心点ＤＯ２の位置とが異なるようにダミーパターンＤＰ１，ＤＰ２を配置する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びパターン発生方法に関し、特に、多層配線を有する半導体装置におけるダミーの配線パターンの配置に関する。
【０００２】
【従来の技術】
近年、半導体装置においては、半導体装置の高密度化及び高集積化に伴い、配線（金属配線）を層間絶縁膜によって分割して複数積層する多層配線構造が用いられている。多層配線構造を適用することで、配線面積が実質的に縮小されチップの増大化が防止されるとともに、配線長が短くなり動作速度の遅延が抑制される。
【０００３】
多層配線を有する半導体装置を製造する際には、下層配線により生ずる凹凸を軽減し層間絶縁膜の表面を平坦化するために、層間絶縁膜及び配線を研磨して段差を抑制するＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程が必須である。しかし、各層内にて配線に大きな疎密差がある（配線密度の分布が大きい）とＳｔｅｐ Ｈｅｉｇｈｔ（エロージョン）等が起こり、その後の工程に支障をきたして配線の断線不良等を招き配線の歩留まりに大きな影響を与える。
【０００４】
この問題を解決する１つの方法として、レイアウト設計後に配線（配線データ）が存在しない領域にはダミーの配線パターンを発生させる方法がある（例えば、特許文献１参照。）。図１４は、従来のダミーパターンの配置例を示す図であり、ＬＳＩの多層配線における複数の配線層のうち、任意の１層の一部を示している。図１４において、ＷＰＡ、ＷＰＢは配線（実パターン）であり、ＤＰＡはダミーパターンである。図１４に示したように発生させたダミーパターンで製造する半導体装置にて定められた最低配線密度を保証することにより、半導体装置における配線の疎密差を軽減して層間絶縁膜の平坦性の改善を図っている。
【０００５】
【特許文献１】
特開平５−３４３５４０号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、ダミーパターンを配置することにより容量が生じ、ダミーパターンは総配線容量に多大な影響を与えることが知られている。さらに、従来、ダミーパターンは、配線密度の均等化等を考慮してランダムに配置されるので、配置したダミーパターンにより生ずる容量を見積もることは困難である。そのため、ダミーパターンにより生じた容量誤差により回路遅延の見積もりを誤るおそれがある。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、半導体装置での配線密度を低下させることなく、配置するダミーパターンにより生じる容量を低減することができるようにすることを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、実パターンとダミーパターンとが配置された複数の配線層を有し、第（Ｎ＋１）の配線層（Ｎは自然数）に配置されたダミーパターンの中心点の位置と、第Ｎの配線層に配置されたダミーパターンの中心点の位置又は実パターンの中心線上の位置の少なくとも一方とが異なる。
本発明の他の態様は、実パターンとダミーパターンとが配置された複数の配線層を有し、長方形の形状を有するダミーパターンを、実パターンが伸びる方向に対して所定の角度だけ回転して配置する。
【０００９】
本発明によれば、半導体装置での配線密度を低下させることなく、ダミーパターンにより生ずる容量を減少させるように、異なる配線層のダミーパターン間の距離、ダミーパターンの重なり面積、及びダミーパタンにおける同じ配線層の配線に対向する辺の長さの少なくとも１つを改善することができるようになる。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。なお、以下に説明する各実施形態において図示するダミーパターンの配置例は、ＬＳＩ等の半導体装置の多層配線における配線層の一部を示したものである。なお、以下の説明では、多層配線における複数の配線層にて下層側からＮ番目（Ｎは任意の自然数）の配線層を「Ｎ配線層」と称する。
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態を説明するためのダミーパターンの配置例を示す図である。
図１において、ＤＰ１はＮ配線層に配置されたダミーパターンであり、ＤＰ２は（Ｎ＋１）配線層に配置されたダミーパターンである。図１に示すように、第１の実施形態では、Ｎ配線層のダミーパターンＤＰ１の中心点ＤＯ１の位置（なお、中心点の位置は、配線層に対して垂直な方向からダミーパターンを見たときのものである。）と、（Ｎ＋１）配線層のダミーパターンＤＰ２の中心点ＤＯ２の位置とが異なるようにダミーパターンＤＰ１、ＤＰ２が配置される。
ここで、中心点とは、例えばダミーパターンの配線層に対して垂直な方向から見たときの重心位置であり、正方形、長方形のダミーパターンの場合は対角線の交点とすることができる。
【００１２】
図１に示したようにダミーパターンを配置する際のダミーパターン発生方法について説明する。
【００１３】
まず、通常のレイアウト設計が完了したレイアウトデータ（ＬＳＩの設計データ、例えばＧＤＳデータ等）を用いて、Ｎ配線層におけるダミーパターンＤＰ１を発生領域枠内にダミー発生基準に従って発生させ配置する。ここで、発生領域枠は、ダミーパターンを発生させる領域として予め定めたチップ内の領域の外周であり、当該領域はチップの外縁部を除く領域である。ダミーパターンＤＰ１は、発生する際の原点（以下、「発生原点」と称す。）に基づいて、ダミーパターンＤＰ１が発生可能な領域に所定の間隔で配置される。
【００１４】
次に、（Ｎ＋１）配線層におけるダミーパターンＤＰ２を発生領域枠内にダミー発生基準に従って発生させ配置する。ダミーパターンＤＰ２に係るダミー発生基準は、Ｎ配線層のダミーパターンＤＰ１の中心点ＤＯ１の位置と、ダミーパターンＤＰ２の中心点ＤＯ２の位置とが必ずずれた配置にすることが含まれる。これは、ダミーパターンＤＰ２の発生原点を、ダミーパターンＤＰ１の発生原点と異なる位置にすることで可能である。これにより、ダミーパターンＤＰ２は、中心点ＤＯ２の位置がダミーパターンＤＰ１の中心点ＤＯ１の位置と異なるようにして、ダミーパターンＤＰ２が発生可能な領域に所定の間隔で配置される。
【００１５】
なお、上述した説明では、Ｎ配線層と（Ｎ＋１）配線層との２つの配線層を一例として説明したが、ダミーパターンが発生されるすべての配線層について適用する。すなわち、多層配線を有する場合には、各配線層に配置されるダミーパターンは、その中心点の位置が配線層毎に互いに異なる位置になるように配置される。例えば、１０層の配線層を有する場合には、１〜１０配線層に配置されたダミーパターンの中心点の位置は１〜１０配線層でずらされた配置になる。
【００１６】
また、図１においては、ダミーパターンＤＰ１、ＤＰ２の一例として正方形の形状を有するダミーパターンを示しているが、ダミーパターンＤＰ１、ＤＰ２の形状は任意である。
【００１７】
次に、第１の実施形態の原理を図２（Ａ）、（Ｂ）に基づいて説明する。
図２（Ａ）は、第１の実施形態を適用して配置されたダミーパターン及び配線（実パターン）の位置関係を模式的に示した断面図であり、図２（Ｂ）は、従来の方法で配置されたダミーパターン及び配線の位置関係を模式的に示した断面図である。
【００１８】
図２（Ａ）、（Ｂ）において、ＬＮ、Ｌ（Ｎ＋４）は、Ｎ配線層、（Ｎ＋４）配線層に配置された配線であり、Ｌ（Ｎ＋１）、Ｌ（Ｎ＋２）、Ｌ（Ｎ＋３）は、（Ｎ＋１）配線層、（Ｎ＋２）配線層、（Ｎ＋３）配線層に配置されたダミーパターンである。また、図２（Ａ）、（Ｂ）において、各矢印はＮ配線層の配線ＬＮからの電気力線ＰＬである。
【００１９】
図２（Ｂ）に示すように、中心点の位置が一致した状態で重なったダミーパターンＬ（Ｎ＋１）、Ｌ（Ｎ＋２）、Ｌ（Ｎ＋３）の上下に配線ＬＮ、Ｌ（Ｎ＋４）が配置されると、各配線層のダミーパターンＬ（Ｎ＋１）、Ｌ（Ｎ＋２）、Ｌ（Ｎ＋３）と配線ＬＮ、Ｌ（Ｎ＋４）との距離はすべて最短になる。そのため、電気力線は最短経路を取り、配線容量は最大になる。
【００２０】
それに対して、第１の実施形態を適用すると図２（Ａ）に示すように、各配線層のダミーパターンＬ（Ｎ＋１）、Ｌ（Ｎ＋２）、Ｌ（Ｎ＋３）と配線ＬＮ、Ｌ（Ｎ＋４）との距離は、図２（Ａ）に示した従来と比較してそれぞれ長くなる。したがって、電荷の集中が避けられて分散することにより容量は従来と比較して減少する。
【００２１】
以上、説明したように第１の実施形態によれば、ダミーパターンの中心点の位置が配線層毎に互いに異なるように各配線層のダミーパターンを配置することにより、配線密度を低下させることなく、異なる配線層のダミーパターン間の距離を従来と比較して長くし、ダミーパターンにより生じる容量を低減することができる。したがって、ダミーパターンにより生じる容量による影響を緩和することができ、ＬＳＩ等の半導体装置の信頼性及び性能を向上させることができる。
【００２２】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図３は、本発明の第２の実施形態を説明するためのダミーパターンの配置例を示す図である。図３において、ＷＰ１はＮ配線層に配置された配線（実パターン）であり、ＤＰ２は（Ｎ＋１）配線層に配置されたダミーパターンである。図３に示すように、第２の実施形態では、ダミーパターンＤＰ２の中心点ＤＯ２の位置が、配線ＷＰ１の中心線（配線ＷＰ１が伸びる方向における中心線）上に位置しないようにダミーパターンＤＰ２が配置される。したがって、図３に示すダミーパターンＤＰ２Ｘは、その中心点ＤＯ２Ｘが配線ＷＰ１の中心線上にあるので配置されない。
【００２３】
図３に示したようにダミーパターンを配置する際のダミーパターン発生方法について説明する。
【００２４】
通常のレイアウト設計が完了したレイアウトデータを用いて、（Ｎ＋１）配線層におけるダミーパターンＤＰ２を発生領域枠内にダミー発生基準に従って発生させ配置する。この際、ダミー発生基準として、配線ＷＰ１の中心線とダミーパターンＤＰ２の中心点ＤＯ２の位置とを必ずずらすという基準を含ませる。これにより、ダミーパターンＤＰ２は、中心点ＤＯ２の位置が配線ＷＰ１の中心線上にならないようにして、ダミーパターンＤＰ２が発生可能な領域に所定の間隔で配置される。
【００２５】
なお、上述した説明では、Ｎ配線層と（Ｎ＋１）配線層との２つの配線層を一例として説明したが、第１の実施形態と同様にダミーパターンが発生されるすべての配線層について適用する。また、同様にダミーパターンＤＰ２の形状は任意である。
【００２６】
次に、第２の実施形態の原理を図４（Ａ）、（Ｂ）に基づいて説明する。
図４（Ａ）は、第２の実施形態を適用して配置されたダミーパターン及び配線の位置関係を模式的に示した断面図であり、図４（Ｂ）は、従来の方法で配置されたダミーパターン及び配線の位置関係を模式的に示した断面図である。ＬＮ、Ｌ（Ｎ＋１）、Ｌ（Ｎ＋２）、Ｌ（Ｎ＋３）、ＰＬは、図２と同様であるので説明は省略する。
【００２７】
図４（Ｂ）に示すように、ダミーパターンＬ（Ｎ＋１）、Ｌ（Ｎ＋２）、Ｌ（Ｎ＋３）の中心点が配線ＬＮの中心線上に存在すると、ダミーパターンと配線との距離がすべて最短になるので、電気力線は最短経路を取り、配線容量は最大になる。それに対して、第２の実施形態では図４（Ａ）に示すように、ダミーパターンと配線との距離がそれぞれ長くなり、従来と比較して容量が減少する。
【００２８】
以上、説明したように第２の実施形態によれば、ダミーパターンの中心点の位置が、配線の中心線上と異なるように各配線層のダミーパターンを配置することにより、配線密度を低下させることなく、ダミーパターンにより生じる容量を低減することができる。
【００２９】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
ＬＳＩ等の半導体装置における多層配線では、一般に、配線配置は直交配線である。直交配線は、配線が伸びる方向として配線層面内での水平（Ｘ）方向とそれに直交する垂直（Ｙ）方向とを配線層により使い分けており、水平（Ｘ）方向、垂直（Ｙ）方向を配線層毎に交互に繰り返す。つまり、１配線層での配線が伸びる方向を水平（Ｘ）方向にすると、２配線層では垂直（Ｙ）方向にし、３配線層では水平（Ｘ）方向にする。
【００３０】
図５は、本発明の第３の実施形態を説明するためのダミーパターンの配置例を示す図である。
図５において、ＷＰ１、ＷＰ２は、それぞれＮ配線層、（Ｎ＋１）配線層に配置された配線（実パターン）である。ＤＰ１Ａ、ＤＰ２Ａは、それぞれＮ配線層、（Ｎ＋１）配線層に配置されたダミーパターンであり、長方形の形状を有する。図５に示すように、第３の実施形態では、ダミーパターンＤＰ１Ａ、ＤＰ２Ａの長辺方向が、同じ配線層の直交配線された配線ＷＰ１、ＷＰ２の伸びる方向と同じ方向になるようにダミーパターンＤＰ１Ａ、ＤＰ２Ａが配置される。
【００３１】
図５に示したようにダミーパターンを配置する際のダミーパターン発生方法について説明する。
レイアウト設計が完了したレイアウトデータを用いて、Ｎ配線層におけるダミーパターンＤＰ１Ａを発生領域枠内にダミー発生基準に従って発生させ配置する。この際、ダミーパターンＤＰ１Ａに係るダミー発生基準は、ダミーパターンＤＰ１Ａの形状を長方形にするとともに、長方形の長辺方向を配線ＷＰ１が伸びる方向（垂直（Ｙ）方向）と同じ方向にすることが含まれる。これにより、ダミーパターンＤＰ１Ａは、長辺方向と配線ＷＰ１が伸びる方向とが同じ方向になるようにして、ダミーパターンＤＰ１Ａが発生可能な領域に所定の間隔で配置される。
【００３２】
他の配線層においても、ダミーパターンの形状を長方形にするとともに、長方形の長辺方向を各配線層で定義された配線が伸びる方向と同じ方向にすることをダミー発生基準に含ませて、それに従いダミーパターンを発生させ配置する。
【００３３】
次に、第３の実施形態の原理を図６に基づいて説明する。
図６は、第３の実施形態の原理を説明するための図であり、点線６１内が第３の実施形態を適用した例を示しており、点線６２内が従来例を示している。図６において、ＷＰ６１はＮ配線層に配置された配線であり、ＤＰ６１、ＤＰ６２は（Ｎ＋１）配線層に配置されたダミーパターンである。なお、ダミーパターンＤＰ６１、ＤＰ６２のそれぞれの形状は、２Ｗ×（Ｗ／２）、Ｗ×Ｗであり、面積は等しい。
【００３４】
第３の実施形態では、Ｎ配線層に配線が存在する場合には、異なる上下の（Ｎ−１）配線層、（Ｎ＋１）配線層のいずれかのダミーパターンとは必ず直交する。このとき、Ｎ配線層の配線と隣接する配線層のダミーパターンとの重なり面積を縮小させることにより、当該ダミーパターンにより生じる容量は減少する。例えば、図６において重なり面積Ｄは、従来例（Ｄ＝ＬＷ）と比較して１／２（Ｄ＝ＬＷ／２）になり、容量は減少する。
【００３５】
以上、説明したように第３の実施形態によれば、長方形の形状を有するダミーパターンの長辺方向が、同じ配線層の直交配線された配線の伸びる方向と同じ方向になるようにダミーパターンを配置することにより、配線密度を低下させることなく、配線と異なる配線層のダミーパターンとの重なり面積を従来と比較して縮小し、異なる配線層のダミーパターンにより生じる容量を低減することができる。
【００３６】
さらに、図７に示すように上述した第１の実施形態と同様にして、ダミーパターンＤＰ１Ａ、ＤＰ２Ａの中心点ＤＯ１Ａ、ＤＯ２Ａの位置が配線層毎に互いに異なるように各配線層のダミーパターンを配置するようにしても良い。
【００３７】
図７は、本発明の第３の実施形態におけるダミーパターンの他の配置例を示す図である。Ｎ配線層、（Ｎ＋１）配線層のダミーパターンＤＰ１Ａ、ＤＰ２Ａの長辺方向が、同じ配線層であるＮ配線層、（Ｎ＋１）配線層の配線ＷＰ１、ＷＰ２の伸びる方向と同じ方向になるとともに、ダミーパターンＤＰ１Ａ、ＤＰ２Ａの中心点ＤＯ１Ａ、ＤＯ２Ａの位置が異なるようにようにダミーパターンＤＰ１Ａ、ＤＰ２Ａが配置される。
【００３８】
これは、上述した第３の実施形態におけるダミー発生基準に加え、ダミーパターンの中心点の位置を互いに異なるようにずらすことをダミー発生基準に含ませることで実現される。なお、ダミーパターンが発生されるすべての配線層について、そのダミー発生基準を適用する。
【００３９】
図７に示したようにダミーパターンを配置することにより、上述した第３の実施形態での効果に加え、上述した第１の実施形態での効果を得ることができる。また、ダミーパターンの中心点の位置をずらす量を調整することで、異なる配線層のダミーパターンとの重なり面積をさらに縮小し、生じる容量をさらに低減することができる。
また、第３の実施形態に対して、上述した第２の実施形態を適用してもさらなる効果が得られる。
【００４０】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。
上述した第３の実施形態では、長方形の形状を有するダミーパターンの長辺方向が、同じ配線層の配線の伸びる方向と同じ方向になるようにダミーパターンが配置される。以下に説明する第４の実施形態は、長方形の形状を有するダミーパターンの長辺方向が、同じ配線層の配線の伸びる方向に直交するようにダミーパターンを配置したものである。
【００４１】
図８は、本発明の第４の実施形態を説明するためのダミーパターンの配置例を示す図である。
図８において、ＷＰ１、ＷＰ２は、それぞれＮ配線層、（Ｎ＋１）配線層に配置された配線（実パターン）である。ＤＰ１Ｂ、ＤＰ２Ｂは、それぞれＮ配線層、（Ｎ＋１）配線層に配置されたダミーパターンであり、長方形の形状を有する。図８に示すように、第４の実施形態では、ダミーパターンＤＰ１Ｂ、ＤＰ２Ｂの長辺方向が、同じ配線層の直交配線された配線ＷＰ１、ＷＰ２の伸びる方向に直交するようにダミーパターンＤＰ１Ｂ、ＤＰ２Ｂが配置される。
【００４２】
なお、図８に示したようにダミーパターンを配置する際のダミーパターン発生方法については、ダミー発生基準にて長辺方向の向きを変えるだけで上述した第３の実施形態と同様であるので説明は省略する。
【００４３】
次に、第４の実施形態の原理を図９に基づいて説明する。
図９は、第４の実施形態の原理を説明するための図であり、点線９１内が第４の実施形態を適用した例を示しており、点線９２内が従来例を示している。図９において、ＷＰ９１は配線、ＤＰ９１、ＤＰ９２はダミーパターンであり、すべてＮ配線層に配置されている。なお、ダミーパターンＤＰ９１、ＤＰ９２のそれぞれの形状は、２Ｗ×（Ｗ／２）、Ｗ×Ｗであり、面積は等しい。
【００４４】
同一の配線層において、ダミーパターンの配線に対向する辺の長さを短くすることにより、ダミーパターンに生じる容量は減少する。第４の実施形態では、例えば図９に示すように同じ配線層内では、ダミーパターンにおける配線に対向する辺の長さが従来例（Ｗ）と比較して１／２（Ｗ／２）になり、容量は減少する。
【００４５】
以上、説明したように第４の実施形態によれば、長方形の形状を有するダミーパターンの長辺方向が、同じ配線層の直交配線された配線の伸びる方向に直交するようにダミーパターンを配置する。これにより、配線密度を低下させることなく、配線と、これと同じ配線層のダミーパターンにより生じる容量を低減することができる。
【００４６】
さらに、図１０に示すように、ダミーパターンＤＰ１Ｂ、ＤＰ２Ｂの中心点ＤＯ１Ｂ、ＤＯ２Ｂの位置が配線層毎に互いに異なるように各配線層のダミーパターンを配置するようにしても良く、上述した第４の実施形態での効果に加え、上述した第１の実施形態での効果を得ることができる。また、ダミーパターンの中心点の位置をずらす量を調整することで、さらにダミーパターンにより生じる容量を低減することができる。
【００４７】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。
図１１は、本発明の第５の実施形態を説明するためのダミーパターンの配置例を示す図である。
図１１において、ＷＰ１及びＤＰ１Ｃは、それぞれＮ配線層に配置された配線（実パターン）、及び長方形の形状を有するダミーパターンである。図１１に示すように、第５の実施形態では、長方形の形状を有するダミーパターンＤＰ１Ｃが、同じ配線層の配線ＷＰ１の伸びる方向に対して斜めに配置されるように、ダミーパターンＤＰ１Ｃが所定の角度だけ回転させて配置される。
【００４８】
なお、図１１に示したようにダミーパターンを配置する際のダミーパターン発生方法については、ダミー発生基準にてダミーパターンを所定の角度だけ回転させて配置するように変えるだけで上述した第３及び第４の実施形態と同様であるので説明は省略する。
【００４９】
なお、図１２に示すように、ダミーパターンが発生されるすべての配線層について異なる配線層、例えばＮ配線層、（Ｎ＋１）配線層に配置されるダミーパターンＤＰ１Ｃ、ＤＰ２Ｃの中心点ＤＯ１Ｃ、ＤＯ２Ｃの位置を配線層毎に互いに異なるように、各配線層のダミーパターンを配置するようにしても良い。
【００５０】
また、図１３に示すように、ダミーパターンが発生されるすべての配線層について隣接する配線層、例えばＮ配線層、（Ｎ＋１）配線層に配置されるダミーパターンＤＰ１Ｃ、ＤＰ２Ｄが直交するように、隣接する配線層のダミーパターンに対して９０度回転させて各配線層のダミーパターンを配置するようにしても良い。このとき、（Ｎ−１）配線層、（Ｎ＋１）配線層に配置されるダミーパターンは同じ斜め方向になる。
ここで、図１２、図１３において、ＷＰ１、ＷＰ２は、それぞれＮ配線層、（Ｎ＋１）配線層に配置される配線である。
【００５１】
以上、説明したように第５の実施形態によれば、長方形の形状を有するダミーパターンを、同じ配線層の配線の伸びる方向に対して所定の角度だけ回転させて斜めに配置する。これにより、同じ配線層の配線とダミーパターンとの距離が長くなるので、配線密度を低下させることなく、ダミーパターンにより生じる容量を低減することができる。
【００５２】
さらに、ダミーパターンの中心点の位置を配線層毎に互いに異なるようにして各配線層のダミーパターンを配置することで、上述した第１の実施形態での効果を得ることができる。また、隣接する配線層における長方形の形状を有するダミーパターンが直交するようにダミーパターンを配置することで、異なる配線層のダミーパターンにより生じる容量を低減することができる。
【００５３】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００５４】
（付記１）実パターンとダミーパターンとが配置された複数の配線層を有し、
上記第（Ｎ＋１）の配線層（Ｎは自然数）に配置されたダミーパターンの中心点の位置が、上記第Ｎの配線層に配置されたダミーパターンの中心点の位置又は実パターンの中心線上の位置の少なくとも一方とは異なることを特徴とする半導体装置。
（付記２）上記複数の配線層におけるダミーパターンの中心点の位置が、配線層毎に互いに異なることを特徴とする付記１に記載の半導体装置。
（付記３）実パターンとダミーパターンとが配置された複数の配線層を有し、
上記ダミーパターンは、長方形の形状を有するとともに、上記実パターンが伸びる方向に対して所定の角度だけ回転して配置されていることを特徴とする半導体装置。
（付記４）上記ダミーパターンの長辺方向と直交配線された上記実パターンが伸びる方向とが同じ方向であることを特徴とする付記３に記載の半導体装置。
（付記５）上記ダミーパターンの長辺方向と上記実パターンが伸びる方向とが直交していることを特徴とする付記３に記載の半導体装置。
（付記６）上記実パターンは直交配線されていることを特徴とする付記５に記載の半導体装置。
（付記７）上記複数の配線層におけるダミーパターンの中心点の位置が、配線層毎に互いに異なることを特徴とする付記３に記載の半導体装置。
（付記８）上記複数の配線層におけるダミーパターンの中心点の位置が配線層毎に互いに異なるとともに、上記配線層が異なるダミーパターンの長辺方向が平行であることを特徴とする付記３に記載の半導体装置。
（付記９）上記隣接した配線層におけるダミーパターンの長辺方向が直交することを特徴とする付記３に記載の半導体装置。
（付記１０）第Ｎの配線層（Ｎは自然数）に配置したダミーパターンの中心点の位置又は実パターンの中心線上の位置の少なくとも一方と、第（Ｎ＋１）の配線層のダミーパターンの中心点の位置とを異ならせて当該ダミーパターンを上記第（Ｎ＋１）の配線層に配置することを特徴とする半導体装置のパターン発生方法。
（付記１１）第１〜第Ｎの配線層（Ｎは自然数）に配置したダミーパターンの中心点の位置と、第（Ｎ＋１）の配線層のダミーパターンの中心点の位置とを異ならせて当該ダミーパターンを上記第（Ｎ＋１）の配線層に配置することを特徴とする半導体装置のパターン発生方法。
（付記１２）長方形の形状を有するダミーパターンを、実パターンが伸びる方向に対して所定の角度だけ回転させて、当該実パターンが配置された配線層に配置することを特徴とする半導体装置のパターン発生方法。
（付記１３）上記ダミーパターンの長辺方向と直交配線された上記実パターンが伸びる方向とを同じ方向にし、上記ダミーパターンを配置することを特徴とする付記１２に記載の半導体装置のパターン発生方法。
（付記１４）上記ダミーパターンの長辺方向と直交配線された上記実パターンが伸びる方向とを直交させ、上記ダミーパターンを配置することを特徴とする付記１２に記載の半導体装置のパターン発生方法。
（付記１５）隣接する配線層における上記ダミーパターンの長辺方向が直交するように上記ダミーパターンを配置することを特徴とする付記１２に記載の半導体装置のパターン発生方法。
【００５５】
【発明の効果】
以上、説明したように本発明によれば、ダミーパターンを実パターン又は他の配線層のダミーパターンに応じて適切に配置することにより、配線密度を低下させることなく、異なる配線層のダミーパターン間の距離、ダミーパターンの重なり面積、及びダミーパタンにおける同じ配線層の配線に対向する辺の長さの少なくとも１つを改善し、ダミーパターンにより生ずる容量を低減させることができる。したがって、ダミーパターンにより生ずる容量による影響を緩和するとともに、ダミーパターンを含めた総配線容量を低減して、ＬＳＩ等の半導体装置の信頼性及び性能を向上させることができる。
【図面の簡単な説明】
【図１】第１の実施形態におけるダミーパターンの配置例を示す図である。
【図２】第１の実施形態の原理を説明するための図である。
【図３】第２の実施形態におけるダミーパターンの配置例を示す図である。
【図４】第２の実施形態の原理を説明するための図である。
【図５】第３の実施形態におけるダミーパターンの配置例を示す図である。
【図６】第３の実施形態の原理を説明するための図である。
【図７】第３の実施形態におけるダミーパターンの他の配置例を示す図である。
【図８】第４の実施形態におけるダミーパターンの配置例を示す図である。
【図９】第４の実施形態の原理を説明するための図である。
【図１０】第４の実施形態におけるダミーパターンの他の配置例を示す図である。
【図１１】第５の実施形態におけるダミーパターンの配置例を示す図である。
【図１２】第５の実施形態におけるダミーパターンの他の配置例を示す図である。
【図１３】第５の実施形態におけるダミーパターンの他の配置例を示す図である。
【図１４】従来のダミーパターンの配置例を示す図である。
【符号の説明】
ＷＰ１ 配線（Ｎ配線層）
ＷＰ２ 配線（Ｎ＋１配線層）
ＤＰ１、ＤＰ１Ａ、ＤＰ１Ｂ、ＤＰ１Ｃ ダミー配線（Ｎ配線層）
ＤＰ２、ＤＰ２Ａ、ＤＰ２Ｂ、ＤＰ２Ｃ、ＤＰ２Ｄ ダミー配線（Ｎ＋１配線層）
【発明の属する技術分野】
本発明は、半導体装置及びパターン発生方法に関し、特に、多層配線を有する半導体装置におけるダミーの配線パターンの配置に関する。
【０００２】
【従来の技術】
近年、半導体装置においては、半導体装置の高密度化及び高集積化に伴い、配線（金属配線）を層間絶縁膜によって分割して複数積層する多層配線構造が用いられている。多層配線構造を適用することで、配線面積が実質的に縮小されチップの増大化が防止されるとともに、配線長が短くなり動作速度の遅延が抑制される。
【０００３】
多層配線を有する半導体装置を製造する際には、下層配線により生ずる凹凸を軽減し層間絶縁膜の表面を平坦化するために、層間絶縁膜及び配線を研磨して段差を抑制するＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程が必須である。しかし、各層内にて配線に大きな疎密差がある（配線密度の分布が大きい）とＳｔｅｐ Ｈｅｉｇｈｔ（エロージョン）等が起こり、その後の工程に支障をきたして配線の断線不良等を招き配線の歩留まりに大きな影響を与える。
【０００４】
この問題を解決する１つの方法として、レイアウト設計後に配線（配線データ）が存在しない領域にはダミーの配線パターンを発生させる方法がある（例えば、特許文献１参照。）。図１４は、従来のダミーパターンの配置例を示す図であり、ＬＳＩの多層配線における複数の配線層のうち、任意の１層の一部を示している。図１４において、ＷＰＡ、ＷＰＢは配線（実パターン）であり、ＤＰＡはダミーパターンである。図１４に示したように発生させたダミーパターンで製造する半導体装置にて定められた最低配線密度を保証することにより、半導体装置における配線の疎密差を軽減して層間絶縁膜の平坦性の改善を図っている。
【０００５】
【特許文献１】
特開平５−３４３５４０号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、ダミーパターンを配置することにより容量が生じ、ダミーパターンは総配線容量に多大な影響を与えることが知られている。さらに、従来、ダミーパターンは、配線密度の均等化等を考慮してランダムに配置されるので、配置したダミーパターンにより生ずる容量を見積もることは困難である。そのため、ダミーパターンにより生じた容量誤差により回路遅延の見積もりを誤るおそれがある。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、半導体装置での配線密度を低下させることなく、配置するダミーパターンにより生じる容量を低減することができるようにすることを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、実パターンとダミーパターンとが配置された複数の配線層を有し、第（Ｎ＋１）の配線層（Ｎは自然数）に配置されたダミーパターンの中心点の位置と、第Ｎの配線層に配置されたダミーパターンの中心点の位置又は実パターンの中心線上の位置の少なくとも一方とが異なる。
本発明の他の態様は、実パターンとダミーパターンとが配置された複数の配線層を有し、長方形の形状を有するダミーパターンを、実パターンが伸びる方向に対して所定の角度だけ回転して配置する。
【０００９】
本発明によれば、半導体装置での配線密度を低下させることなく、ダミーパターンにより生ずる容量を減少させるように、異なる配線層のダミーパターン間の距離、ダミーパターンの重なり面積、及びダミーパタンにおける同じ配線層の配線に対向する辺の長さの少なくとも１つを改善することができるようになる。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。なお、以下に説明する各実施形態において図示するダミーパターンの配置例は、ＬＳＩ等の半導体装置の多層配線における配線層の一部を示したものである。なお、以下の説明では、多層配線における複数の配線層にて下層側からＮ番目（Ｎは任意の自然数）の配線層を「Ｎ配線層」と称する。
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態を説明するためのダミーパターンの配置例を示す図である。
図１において、ＤＰ１はＮ配線層に配置されたダミーパターンであり、ＤＰ２は（Ｎ＋１）配線層に配置されたダミーパターンである。図１に示すように、第１の実施形態では、Ｎ配線層のダミーパターンＤＰ１の中心点ＤＯ１の位置（なお、中心点の位置は、配線層に対して垂直な方向からダミーパターンを見たときのものである。）と、（Ｎ＋１）配線層のダミーパターンＤＰ２の中心点ＤＯ２の位置とが異なるようにダミーパターンＤＰ１、ＤＰ２が配置される。
ここで、中心点とは、例えばダミーパターンの配線層に対して垂直な方向から見たときの重心位置であり、正方形、長方形のダミーパターンの場合は対角線の交点とすることができる。
【００１２】
図１に示したようにダミーパターンを配置する際のダミーパターン発生方法について説明する。
【００１３】
まず、通常のレイアウト設計が完了したレイアウトデータ（ＬＳＩの設計データ、例えばＧＤＳデータ等）を用いて、Ｎ配線層におけるダミーパターンＤＰ１を発生領域枠内にダミー発生基準に従って発生させ配置する。ここで、発生領域枠は、ダミーパターンを発生させる領域として予め定めたチップ内の領域の外周であり、当該領域はチップの外縁部を除く領域である。ダミーパターンＤＰ１は、発生する際の原点（以下、「発生原点」と称す。）に基づいて、ダミーパターンＤＰ１が発生可能な領域に所定の間隔で配置される。
【００１４】
次に、（Ｎ＋１）配線層におけるダミーパターンＤＰ２を発生領域枠内にダミー発生基準に従って発生させ配置する。ダミーパターンＤＰ２に係るダミー発生基準は、Ｎ配線層のダミーパターンＤＰ１の中心点ＤＯ１の位置と、ダミーパターンＤＰ２の中心点ＤＯ２の位置とが必ずずれた配置にすることが含まれる。これは、ダミーパターンＤＰ２の発生原点を、ダミーパターンＤＰ１の発生原点と異なる位置にすることで可能である。これにより、ダミーパターンＤＰ２は、中心点ＤＯ２の位置がダミーパターンＤＰ１の中心点ＤＯ１の位置と異なるようにして、ダミーパターンＤＰ２が発生可能な領域に所定の間隔で配置される。
【００１５】
なお、上述した説明では、Ｎ配線層と（Ｎ＋１）配線層との２つの配線層を一例として説明したが、ダミーパターンが発生されるすべての配線層について適用する。すなわち、多層配線を有する場合には、各配線層に配置されるダミーパターンは、その中心点の位置が配線層毎に互いに異なる位置になるように配置される。例えば、１０層の配線層を有する場合には、１〜１０配線層に配置されたダミーパターンの中心点の位置は１〜１０配線層でずらされた配置になる。
【００１６】
また、図１においては、ダミーパターンＤＰ１、ＤＰ２の一例として正方形の形状を有するダミーパターンを示しているが、ダミーパターンＤＰ１、ＤＰ２の形状は任意である。
【００１７】
次に、第１の実施形態の原理を図２（Ａ）、（Ｂ）に基づいて説明する。
図２（Ａ）は、第１の実施形態を適用して配置されたダミーパターン及び配線（実パターン）の位置関係を模式的に示した断面図であり、図２（Ｂ）は、従来の方法で配置されたダミーパターン及び配線の位置関係を模式的に示した断面図である。
【００１８】
図２（Ａ）、（Ｂ）において、ＬＮ、Ｌ（Ｎ＋４）は、Ｎ配線層、（Ｎ＋４）配線層に配置された配線であり、Ｌ（Ｎ＋１）、Ｌ（Ｎ＋２）、Ｌ（Ｎ＋３）は、（Ｎ＋１）配線層、（Ｎ＋２）配線層、（Ｎ＋３）配線層に配置されたダミーパターンである。また、図２（Ａ）、（Ｂ）において、各矢印はＮ配線層の配線ＬＮからの電気力線ＰＬである。
【００１９】
図２（Ｂ）に示すように、中心点の位置が一致した状態で重なったダミーパターンＬ（Ｎ＋１）、Ｌ（Ｎ＋２）、Ｌ（Ｎ＋３）の上下に配線ＬＮ、Ｌ（Ｎ＋４）が配置されると、各配線層のダミーパターンＬ（Ｎ＋１）、Ｌ（Ｎ＋２）、Ｌ（Ｎ＋３）と配線ＬＮ、Ｌ（Ｎ＋４）との距離はすべて最短になる。そのため、電気力線は最短経路を取り、配線容量は最大になる。
【００２０】
それに対して、第１の実施形態を適用すると図２（Ａ）に示すように、各配線層のダミーパターンＬ（Ｎ＋１）、Ｌ（Ｎ＋２）、Ｌ（Ｎ＋３）と配線ＬＮ、Ｌ（Ｎ＋４）との距離は、図２（Ａ）に示した従来と比較してそれぞれ長くなる。したがって、電荷の集中が避けられて分散することにより容量は従来と比較して減少する。
【００２１】
以上、説明したように第１の実施形態によれば、ダミーパターンの中心点の位置が配線層毎に互いに異なるように各配線層のダミーパターンを配置することにより、配線密度を低下させることなく、異なる配線層のダミーパターン間の距離を従来と比較して長くし、ダミーパターンにより生じる容量を低減することができる。したがって、ダミーパターンにより生じる容量による影響を緩和することができ、ＬＳＩ等の半導体装置の信頼性及び性能を向上させることができる。
【００２２】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図３は、本発明の第２の実施形態を説明するためのダミーパターンの配置例を示す図である。図３において、ＷＰ１はＮ配線層に配置された配線（実パターン）であり、ＤＰ２は（Ｎ＋１）配線層に配置されたダミーパターンである。図３に示すように、第２の実施形態では、ダミーパターンＤＰ２の中心点ＤＯ２の位置が、配線ＷＰ１の中心線（配線ＷＰ１が伸びる方向における中心線）上に位置しないようにダミーパターンＤＰ２が配置される。したがって、図３に示すダミーパターンＤＰ２Ｘは、その中心点ＤＯ２Ｘが配線ＷＰ１の中心線上にあるので配置されない。
【００２３】
図３に示したようにダミーパターンを配置する際のダミーパターン発生方法について説明する。
【００２４】
通常のレイアウト設計が完了したレイアウトデータを用いて、（Ｎ＋１）配線層におけるダミーパターンＤＰ２を発生領域枠内にダミー発生基準に従って発生させ配置する。この際、ダミー発生基準として、配線ＷＰ１の中心線とダミーパターンＤＰ２の中心点ＤＯ２の位置とを必ずずらすという基準を含ませる。これにより、ダミーパターンＤＰ２は、中心点ＤＯ２の位置が配線ＷＰ１の中心線上にならないようにして、ダミーパターンＤＰ２が発生可能な領域に所定の間隔で配置される。
【００２５】
なお、上述した説明では、Ｎ配線層と（Ｎ＋１）配線層との２つの配線層を一例として説明したが、第１の実施形態と同様にダミーパターンが発生されるすべての配線層について適用する。また、同様にダミーパターンＤＰ２の形状は任意である。
【００２６】
次に、第２の実施形態の原理を図４（Ａ）、（Ｂ）に基づいて説明する。
図４（Ａ）は、第２の実施形態を適用して配置されたダミーパターン及び配線の位置関係を模式的に示した断面図であり、図４（Ｂ）は、従来の方法で配置されたダミーパターン及び配線の位置関係を模式的に示した断面図である。ＬＮ、Ｌ（Ｎ＋１）、Ｌ（Ｎ＋２）、Ｌ（Ｎ＋３）、ＰＬは、図２と同様であるので説明は省略する。
【００２７】
図４（Ｂ）に示すように、ダミーパターンＬ（Ｎ＋１）、Ｌ（Ｎ＋２）、Ｌ（Ｎ＋３）の中心点が配線ＬＮの中心線上に存在すると、ダミーパターンと配線との距離がすべて最短になるので、電気力線は最短経路を取り、配線容量は最大になる。それに対して、第２の実施形態では図４（Ａ）に示すように、ダミーパターンと配線との距離がそれぞれ長くなり、従来と比較して容量が減少する。
【００２８】
以上、説明したように第２の実施形態によれば、ダミーパターンの中心点の位置が、配線の中心線上と異なるように各配線層のダミーパターンを配置することにより、配線密度を低下させることなく、ダミーパターンにより生じる容量を低減することができる。
【００２９】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
ＬＳＩ等の半導体装置における多層配線では、一般に、配線配置は直交配線である。直交配線は、配線が伸びる方向として配線層面内での水平（Ｘ）方向とそれに直交する垂直（Ｙ）方向とを配線層により使い分けており、水平（Ｘ）方向、垂直（Ｙ）方向を配線層毎に交互に繰り返す。つまり、１配線層での配線が伸びる方向を水平（Ｘ）方向にすると、２配線層では垂直（Ｙ）方向にし、３配線層では水平（Ｘ）方向にする。
【００３０】
図５は、本発明の第３の実施形態を説明するためのダミーパターンの配置例を示す図である。
図５において、ＷＰ１、ＷＰ２は、それぞれＮ配線層、（Ｎ＋１）配線層に配置された配線（実パターン）である。ＤＰ１Ａ、ＤＰ２Ａは、それぞれＮ配線層、（Ｎ＋１）配線層に配置されたダミーパターンであり、長方形の形状を有する。図５に示すように、第３の実施形態では、ダミーパターンＤＰ１Ａ、ＤＰ２Ａの長辺方向が、同じ配線層の直交配線された配線ＷＰ１、ＷＰ２の伸びる方向と同じ方向になるようにダミーパターンＤＰ１Ａ、ＤＰ２Ａが配置される。
【００３１】
図５に示したようにダミーパターンを配置する際のダミーパターン発生方法について説明する。
レイアウト設計が完了したレイアウトデータを用いて、Ｎ配線層におけるダミーパターンＤＰ１Ａを発生領域枠内にダミー発生基準に従って発生させ配置する。この際、ダミーパターンＤＰ１Ａに係るダミー発生基準は、ダミーパターンＤＰ１Ａの形状を長方形にするとともに、長方形の長辺方向を配線ＷＰ１が伸びる方向（垂直（Ｙ）方向）と同じ方向にすることが含まれる。これにより、ダミーパターンＤＰ１Ａは、長辺方向と配線ＷＰ１が伸びる方向とが同じ方向になるようにして、ダミーパターンＤＰ１Ａが発生可能な領域に所定の間隔で配置される。
【００３２】
他の配線層においても、ダミーパターンの形状を長方形にするとともに、長方形の長辺方向を各配線層で定義された配線が伸びる方向と同じ方向にすることをダミー発生基準に含ませて、それに従いダミーパターンを発生させ配置する。
【００３３】
次に、第３の実施形態の原理を図６に基づいて説明する。
図６は、第３の実施形態の原理を説明するための図であり、点線６１内が第３の実施形態を適用した例を示しており、点線６２内が従来例を示している。図６において、ＷＰ６１はＮ配線層に配置された配線であり、ＤＰ６１、ＤＰ６２は（Ｎ＋１）配線層に配置されたダミーパターンである。なお、ダミーパターンＤＰ６１、ＤＰ６２のそれぞれの形状は、２Ｗ×（Ｗ／２）、Ｗ×Ｗであり、面積は等しい。
【００３４】
第３の実施形態では、Ｎ配線層に配線が存在する場合には、異なる上下の（Ｎ−１）配線層、（Ｎ＋１）配線層のいずれかのダミーパターンとは必ず直交する。このとき、Ｎ配線層の配線と隣接する配線層のダミーパターンとの重なり面積を縮小させることにより、当該ダミーパターンにより生じる容量は減少する。例えば、図６において重なり面積Ｄは、従来例（Ｄ＝ＬＷ）と比較して１／２（Ｄ＝ＬＷ／２）になり、容量は減少する。
【００３５】
以上、説明したように第３の実施形態によれば、長方形の形状を有するダミーパターンの長辺方向が、同じ配線層の直交配線された配線の伸びる方向と同じ方向になるようにダミーパターンを配置することにより、配線密度を低下させることなく、配線と異なる配線層のダミーパターンとの重なり面積を従来と比較して縮小し、異なる配線層のダミーパターンにより生じる容量を低減することができる。
【００３６】
さらに、図７に示すように上述した第１の実施形態と同様にして、ダミーパターンＤＰ１Ａ、ＤＰ２Ａの中心点ＤＯ１Ａ、ＤＯ２Ａの位置が配線層毎に互いに異なるように各配線層のダミーパターンを配置するようにしても良い。
【００３７】
図７は、本発明の第３の実施形態におけるダミーパターンの他の配置例を示す図である。Ｎ配線層、（Ｎ＋１）配線層のダミーパターンＤＰ１Ａ、ＤＰ２Ａの長辺方向が、同じ配線層であるＮ配線層、（Ｎ＋１）配線層の配線ＷＰ１、ＷＰ２の伸びる方向と同じ方向になるとともに、ダミーパターンＤＰ１Ａ、ＤＰ２Ａの中心点ＤＯ１Ａ、ＤＯ２Ａの位置が異なるようにようにダミーパターンＤＰ１Ａ、ＤＰ２Ａが配置される。
【００３８】
これは、上述した第３の実施形態におけるダミー発生基準に加え、ダミーパターンの中心点の位置を互いに異なるようにずらすことをダミー発生基準に含ませることで実現される。なお、ダミーパターンが発生されるすべての配線層について、そのダミー発生基準を適用する。
【００３９】
図７に示したようにダミーパターンを配置することにより、上述した第３の実施形態での効果に加え、上述した第１の実施形態での効果を得ることができる。また、ダミーパターンの中心点の位置をずらす量を調整することで、異なる配線層のダミーパターンとの重なり面積をさらに縮小し、生じる容量をさらに低減することができる。
また、第３の実施形態に対して、上述した第２の実施形態を適用してもさらなる効果が得られる。
【００４０】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。
上述した第３の実施形態では、長方形の形状を有するダミーパターンの長辺方向が、同じ配線層の配線の伸びる方向と同じ方向になるようにダミーパターンが配置される。以下に説明する第４の実施形態は、長方形の形状を有するダミーパターンの長辺方向が、同じ配線層の配線の伸びる方向に直交するようにダミーパターンを配置したものである。
【００４１】
図８は、本発明の第４の実施形態を説明するためのダミーパターンの配置例を示す図である。
図８において、ＷＰ１、ＷＰ２は、それぞれＮ配線層、（Ｎ＋１）配線層に配置された配線（実パターン）である。ＤＰ１Ｂ、ＤＰ２Ｂは、それぞれＮ配線層、（Ｎ＋１）配線層に配置されたダミーパターンであり、長方形の形状を有する。図８に示すように、第４の実施形態では、ダミーパターンＤＰ１Ｂ、ＤＰ２Ｂの長辺方向が、同じ配線層の直交配線された配線ＷＰ１、ＷＰ２の伸びる方向に直交するようにダミーパターンＤＰ１Ｂ、ＤＰ２Ｂが配置される。
【００４２】
なお、図８に示したようにダミーパターンを配置する際のダミーパターン発生方法については、ダミー発生基準にて長辺方向の向きを変えるだけで上述した第３の実施形態と同様であるので説明は省略する。
【００４３】
次に、第４の実施形態の原理を図９に基づいて説明する。
図９は、第４の実施形態の原理を説明するための図であり、点線９１内が第４の実施形態を適用した例を示しており、点線９２内が従来例を示している。図９において、ＷＰ９１は配線、ＤＰ９１、ＤＰ９２はダミーパターンであり、すべてＮ配線層に配置されている。なお、ダミーパターンＤＰ９１、ＤＰ９２のそれぞれの形状は、２Ｗ×（Ｗ／２）、Ｗ×Ｗであり、面積は等しい。
【００４４】
同一の配線層において、ダミーパターンの配線に対向する辺の長さを短くすることにより、ダミーパターンに生じる容量は減少する。第４の実施形態では、例えば図９に示すように同じ配線層内では、ダミーパターンにおける配線に対向する辺の長さが従来例（Ｗ）と比較して１／２（Ｗ／２）になり、容量は減少する。
【００４５】
以上、説明したように第４の実施形態によれば、長方形の形状を有するダミーパターンの長辺方向が、同じ配線層の直交配線された配線の伸びる方向に直交するようにダミーパターンを配置する。これにより、配線密度を低下させることなく、配線と、これと同じ配線層のダミーパターンにより生じる容量を低減することができる。
【００４６】
さらに、図１０に示すように、ダミーパターンＤＰ１Ｂ、ＤＰ２Ｂの中心点ＤＯ１Ｂ、ＤＯ２Ｂの位置が配線層毎に互いに異なるように各配線層のダミーパターンを配置するようにしても良く、上述した第４の実施形態での効果に加え、上述した第１の実施形態での効果を得ることができる。また、ダミーパターンの中心点の位置をずらす量を調整することで、さらにダミーパターンにより生じる容量を低減することができる。
【００４７】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。
図１１は、本発明の第５の実施形態を説明するためのダミーパターンの配置例を示す図である。
図１１において、ＷＰ１及びＤＰ１Ｃは、それぞれＮ配線層に配置された配線（実パターン）、及び長方形の形状を有するダミーパターンである。図１１に示すように、第５の実施形態では、長方形の形状を有するダミーパターンＤＰ１Ｃが、同じ配線層の配線ＷＰ１の伸びる方向に対して斜めに配置されるように、ダミーパターンＤＰ１Ｃが所定の角度だけ回転させて配置される。
【００４８】
なお、図１１に示したようにダミーパターンを配置する際のダミーパターン発生方法については、ダミー発生基準にてダミーパターンを所定の角度だけ回転させて配置するように変えるだけで上述した第３及び第４の実施形態と同様であるので説明は省略する。
【００４９】
なお、図１２に示すように、ダミーパターンが発生されるすべての配線層について異なる配線層、例えばＮ配線層、（Ｎ＋１）配線層に配置されるダミーパターンＤＰ１Ｃ、ＤＰ２Ｃの中心点ＤＯ１Ｃ、ＤＯ２Ｃの位置を配線層毎に互いに異なるように、各配線層のダミーパターンを配置するようにしても良い。
【００５０】
また、図１３に示すように、ダミーパターンが発生されるすべての配線層について隣接する配線層、例えばＮ配線層、（Ｎ＋１）配線層に配置されるダミーパターンＤＰ１Ｃ、ＤＰ２Ｄが直交するように、隣接する配線層のダミーパターンに対して９０度回転させて各配線層のダミーパターンを配置するようにしても良い。このとき、（Ｎ−１）配線層、（Ｎ＋１）配線層に配置されるダミーパターンは同じ斜め方向になる。
ここで、図１２、図１３において、ＷＰ１、ＷＰ２は、それぞれＮ配線層、（Ｎ＋１）配線層に配置される配線である。
【００５１】
以上、説明したように第５の実施形態によれば、長方形の形状を有するダミーパターンを、同じ配線層の配線の伸びる方向に対して所定の角度だけ回転させて斜めに配置する。これにより、同じ配線層の配線とダミーパターンとの距離が長くなるので、配線密度を低下させることなく、ダミーパターンにより生じる容量を低減することができる。
【００５２】
さらに、ダミーパターンの中心点の位置を配線層毎に互いに異なるようにして各配線層のダミーパターンを配置することで、上述した第１の実施形態での効果を得ることができる。また、隣接する配線層における長方形の形状を有するダミーパターンが直交するようにダミーパターンを配置することで、異なる配線層のダミーパターンにより生じる容量を低減することができる。
【００５３】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００５４】
（付記１）実パターンとダミーパターンとが配置された複数の配線層を有し、
上記第（Ｎ＋１）の配線層（Ｎは自然数）に配置されたダミーパターンの中心点の位置が、上記第Ｎの配線層に配置されたダミーパターンの中心点の位置又は実パターンの中心線上の位置の少なくとも一方とは異なることを特徴とする半導体装置。
（付記２）上記複数の配線層におけるダミーパターンの中心点の位置が、配線層毎に互いに異なることを特徴とする付記１に記載の半導体装置。
（付記３）実パターンとダミーパターンとが配置された複数の配線層を有し、
上記ダミーパターンは、長方形の形状を有するとともに、上記実パターンが伸びる方向に対して所定の角度だけ回転して配置されていることを特徴とする半導体装置。
（付記４）上記ダミーパターンの長辺方向と直交配線された上記実パターンが伸びる方向とが同じ方向であることを特徴とする付記３に記載の半導体装置。
（付記５）上記ダミーパターンの長辺方向と上記実パターンが伸びる方向とが直交していることを特徴とする付記３に記載の半導体装置。
（付記６）上記実パターンは直交配線されていることを特徴とする付記５に記載の半導体装置。
（付記７）上記複数の配線層におけるダミーパターンの中心点の位置が、配線層毎に互いに異なることを特徴とする付記３に記載の半導体装置。
（付記８）上記複数の配線層におけるダミーパターンの中心点の位置が配線層毎に互いに異なるとともに、上記配線層が異なるダミーパターンの長辺方向が平行であることを特徴とする付記３に記載の半導体装置。
（付記９）上記隣接した配線層におけるダミーパターンの長辺方向が直交することを特徴とする付記３に記載の半導体装置。
（付記１０）第Ｎの配線層（Ｎは自然数）に配置したダミーパターンの中心点の位置又は実パターンの中心線上の位置の少なくとも一方と、第（Ｎ＋１）の配線層のダミーパターンの中心点の位置とを異ならせて当該ダミーパターンを上記第（Ｎ＋１）の配線層に配置することを特徴とする半導体装置のパターン発生方法。
（付記１１）第１〜第Ｎの配線層（Ｎは自然数）に配置したダミーパターンの中心点の位置と、第（Ｎ＋１）の配線層のダミーパターンの中心点の位置とを異ならせて当該ダミーパターンを上記第（Ｎ＋１）の配線層に配置することを特徴とする半導体装置のパターン発生方法。
（付記１２）長方形の形状を有するダミーパターンを、実パターンが伸びる方向に対して所定の角度だけ回転させて、当該実パターンが配置された配線層に配置することを特徴とする半導体装置のパターン発生方法。
（付記１３）上記ダミーパターンの長辺方向と直交配線された上記実パターンが伸びる方向とを同じ方向にし、上記ダミーパターンを配置することを特徴とする付記１２に記載の半導体装置のパターン発生方法。
（付記１４）上記ダミーパターンの長辺方向と直交配線された上記実パターンが伸びる方向とを直交させ、上記ダミーパターンを配置することを特徴とする付記１２に記載の半導体装置のパターン発生方法。
（付記１５）隣接する配線層における上記ダミーパターンの長辺方向が直交するように上記ダミーパターンを配置することを特徴とする付記１２に記載の半導体装置のパターン発生方法。
【００５５】
【発明の効果】
以上、説明したように本発明によれば、ダミーパターンを実パターン又は他の配線層のダミーパターンに応じて適切に配置することにより、配線密度を低下させることなく、異なる配線層のダミーパターン間の距離、ダミーパターンの重なり面積、及びダミーパタンにおける同じ配線層の配線に対向する辺の長さの少なくとも１つを改善し、ダミーパターンにより生ずる容量を低減させることができる。したがって、ダミーパターンにより生ずる容量による影響を緩和するとともに、ダミーパターンを含めた総配線容量を低減して、ＬＳＩ等の半導体装置の信頼性及び性能を向上させることができる。
【図面の簡単な説明】
【図１】第１の実施形態におけるダミーパターンの配置例を示す図である。
【図２】第１の実施形態の原理を説明するための図である。
【図３】第２の実施形態におけるダミーパターンの配置例を示す図である。
【図４】第２の実施形態の原理を説明するための図である。
【図５】第３の実施形態におけるダミーパターンの配置例を示す図である。
【図６】第３の実施形態の原理を説明するための図である。
【図７】第３の実施形態におけるダミーパターンの他の配置例を示す図である。
【図８】第４の実施形態におけるダミーパターンの配置例を示す図である。
【図９】第４の実施形態の原理を説明するための図である。
【図１０】第４の実施形態におけるダミーパターンの他の配置例を示す図である。
【図１１】第５の実施形態におけるダミーパターンの配置例を示す図である。
【図１２】第５の実施形態におけるダミーパターンの他の配置例を示す図である。
【図１３】第５の実施形態におけるダミーパターンの他の配置例を示す図である。
【図１４】従来のダミーパターンの配置例を示す図である。
【符号の説明】
ＷＰ１ 配線（Ｎ配線層）
ＷＰ２ 配線（Ｎ＋１配線層）
ＤＰ１、ＤＰ１Ａ、ＤＰ１Ｂ、ＤＰ１Ｃ ダミー配線（Ｎ配線層）
ＤＰ２、ＤＰ２Ａ、ＤＰ２Ｂ、ＤＰ２Ｃ、ＤＰ２Ｄ ダミー配線（Ｎ＋１配線層）
Claims (10)
- 実パターンとダミーパターンとが配置された複数の配線層を有し、
上記第（Ｎ＋１）の配線層（Ｎは自然数）に配置されたダミーパターンの中心点の位置が、上記第Ｎの配線層に配置されたダミーパターンの中心点の位置又は実パターンの中心線上の位置の少なくとも一方とは異なることを特徴とする半導体装置。 - 上記複数の配線層におけるダミーパターンの中心点の位置が、配線層毎に互いに異なることを特徴とする請求項１に記載の半導体装置。
- 実パターンとダミーパターンとが配置された複数の配線層を有し、
上記ダミーパターンは、長方形の形状を有するとともに、上記実パターンが伸びる方向に対して所定の角度だけ回転して配置されていることを特徴とする半導体装置。 - 上記ダミーパターンの長辺方向と直交配線された上記実パターンが伸びる方向とが同じ方向であることを特徴とする請求項３に記載の半導体装置。
- 上記ダミーパターンの長辺方向と上記実パターンが伸びる方向とが直交していることを特徴とする請求項３に記載の半導体装置。
- 上記複数の配線層におけるダミーパターンの中心点の位置が、配線層毎に互いに異なることを特徴とする請求項３〜５の何れか１項に記載の半導体装置。
- 上記隣接した配線層におけるダミーパターンの長辺方向が直交することを特徴とする請求項３に記載の半導体装置。
- 第Ｎの配線層（Ｎは自然数）に配置したダミーパターンの中心点の位置又は実パターンの中心線上の位置の少なくとも一方と、第（Ｎ＋１）の配線層のダミーパターンの中心点の位置とを異ならせて当該ダミーパターンを上記第（Ｎ＋１）の配線層に配置することを特徴とする半導体装置のパターン発生方法。
- 第１〜第Ｎの配線層（Ｎは自然数）に配置したダミーパターンの中心点の位置と、第（Ｎ＋１）の配線層のダミーパターンの中心点の位置とを異ならせて当該ダミーパターンを上記第（Ｎ＋１）の配線層に配置することを特徴とする半導体装置のパターン発生方法。
- 長方形の形状を有するダミーパターンを、実パターンが伸びる方向に対して所定の角度だけ回転させて、当該実パターンが配置された配線層に配置することを特徴とする半導体装置のパターン発生方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003088316A JP2004296864A (ja) | 2003-03-27 | 2003-03-27 | 半導体装置及びパターン発生方法 |
| US10/786,027 US20040188849A1 (en) | 2003-03-27 | 2004-02-26 | Semiconductor device and pattern generating method |
| US11/797,200 US20070200245A1 (en) | 2003-03-27 | 2007-05-01 | Semiconductor device and pattern generating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003088316A JP2004296864A (ja) | 2003-03-27 | 2003-03-27 | 半導体装置及びパターン発生方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004296864A true JP2004296864A (ja) | 2004-10-21 |
Family
ID=32985207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003088316A Pending JP2004296864A (ja) | 2003-03-27 | 2003-03-27 | 半導体装置及びパターン発生方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20040188849A1 (ja) |
| JP (1) | JP2004296864A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006095655A1 (ja) * | 2005-03-11 | 2006-09-14 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路 |
| WO2012160736A1 (ja) * | 2011-05-20 | 2012-11-29 | パナソニック株式会社 | 半導体装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701034B2 (en) * | 2005-01-21 | 2010-04-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy patterns in integrated circuit fabrication |
| JP6798318B2 (ja) * | 2017-01-05 | 2020-12-09 | 富士通株式会社 | 設計支援装置、設計支援方法、および設計支援プログラム |
| US11334703B2 (en) * | 2017-06-29 | 2022-05-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit layouts with fill feature shapes |
| CN115377056A (zh) * | 2021-05-19 | 2022-11-22 | 长鑫存储技术有限公司 | 半导体结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3366471B2 (ja) * | 1994-12-26 | 2003-01-14 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US5854125A (en) * | 1997-02-24 | 1998-12-29 | Vlsi Technology, Inc. | Dummy fill patterns to improve interconnect planarity |
| US6940108B2 (en) * | 2002-12-05 | 2005-09-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Slot design for metal interconnects |
-
2003
- 2003-03-27 JP JP2003088316A patent/JP2004296864A/ja active Pending
-
2004
- 2004-02-26 US US10/786,027 patent/US20040188849A1/en not_active Abandoned
-
2007
- 2007-05-01 US US11/797,200 patent/US20070200245A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006095655A1 (ja) * | 2005-03-11 | 2006-09-14 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路 |
| US7541625B2 (en) | 2005-03-11 | 2009-06-02 | Panasonic Corporation | Semiconductor integrated circuit |
| WO2012160736A1 (ja) * | 2011-05-20 | 2012-11-29 | パナソニック株式会社 | 半導体装置 |
| US9305863B2 (en) | 2011-05-20 | 2016-04-05 | Panasonic Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070200245A1 (en) | 2007-08-30 |
| US20040188849A1 (en) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4136684B2 (ja) | 半導体装置及びそのダミーパターンの配置方法 | |
| JP4642908B2 (ja) | 半導体集積回路装置 | |
| JP2010219332A (ja) | 多層配線層の電源配線構造およびその製造方法 | |
| JPH09162279A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2010267933A (ja) | ダミーパターンの配置方法及びダミーパターンを備えた半導体装置 | |
| JP2011134893A (ja) | 半導体装置 | |
| JPWO2006095655A1 (ja) | 半導体集積回路 | |
| JPH0684912A (ja) | 半導体装置 | |
| US20070200245A1 (en) | Semiconductor device and pattern generating method | |
| US8239809B2 (en) | 3-dimensional integrated circuit designing method | |
| JP2005044856A (ja) | 半導体集積回路装置 | |
| JP2007250754A (ja) | 三次元集積回路設計装置および三次元集積回路設計方法 | |
| JP2005057003A (ja) | 半導体集積回路装置 | |
| US20060223304A1 (en) | Semiconductor device and pattern generating method | |
| JP2009169366A (ja) | レチクル、配線およびビアのレイアウト方法、および半導体装置の製造方法 | |
| JP2009252806A (ja) | 半導体装置及びそのレイアウト方法 | |
| JP7434118B2 (ja) | 半導体装置 | |
| US11062984B2 (en) | Methods for forming semiconductor devices | |
| JP2008277731A (ja) | 半導体素子及びその製造方法 | |
| JP2007129018A (ja) | 半導体装置 | |
| JP2012146845A (ja) | ダミーパターンの設計方法 | |
| JP2007087989A (ja) | 半導体集積回路装置 | |
| JP2762844B2 (ja) | 半導体装置 | |
| JP2011071541A (ja) | 半導体集積回路装置 | |
| JP2007180098A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040726 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080226 |