JP4642908B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4642908B2 JP4642908B2 JP2009032318A JP2009032318A JP4642908B2 JP 4642908 B2 JP4642908 B2 JP 4642908B2 JP 2009032318 A JP2009032318 A JP 2009032318A JP 2009032318 A JP2009032318 A JP 2009032318A JP 4642908 B2 JP4642908 B2 JP 4642908B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- dummy
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 239000000758 substrate Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
図1は本発明の第1の実施形態に係る半導体集積回路装置の構成を示す図である。同図中、(a)は縦断面図、(b)は(a)の線A−A’における平面図である。図1に示すように、本実施形態に係る半導体集積回路装置は、基板1と、基板1上に形成された3層以上の配線層とを有する。図1では、配線層2a,2b,2cを図示している。
図3は本発明の第2の実施形態に係る半導体集積回路装置の構成を示す縦断面図である。図3に示すように、本実施形態に係る半導体集積回路装置は、基板1と、基板1上に形成された3層以上の配線層とを有する。図3では、配線層3a,3b,3c,3dを図示している。
図4は本発明の第3の実施形態に係る半導体集積回路装置の構成を示す縦断面図である。図4の構成は、上述の第1の実施形態における図1(a)とほぼ同様であり、図1(a)と共通の構成要素には図1(a)と同一の符号を付している。
図5は本発明の第4の実施形態に係る半導体集積回路装置の構成を示す図である。同図中、(a)は縦断面図、(b)は(a)の線A−A’における平面図である。図5の構成は、上述の第1の実施形態における図1とほぼ同様であり、図1と共通の構成要素には図1と同一の符号を付している。
図6は本発明の第5の実施形態に係る半導体集積回路装置の構成を示す図である。同図中、(a)は縦断面図、(b)は(a)の線A−A’における平面図、(c)は(a)の線B−B’における平面図である。図6の構成は、上述の第1の実施形態における図1とほぼ同様であり、図1と共通の構成要素には図1と同一の符号を付している。
上述の各実施形態では、各配線層の配線方向は同一であるものとして図示したが、実際の半導体集積回路装置では、各配線層において、配線方向が縦・横交互になる場合が多い。このような構成であっても、上述の各実施形態と同様に配線およびビアを形成することによって、同様の作用効果を得ることができる。
上述の各実施形態では、ダミー配線には1個のダミービアに接続されているものとしたが、ダミー配線に2個以上のダミービアが接続されていてもかまわない。このような構成であっても、上述の各実施形態と同様に配線およびビアを形成することによって、同様の作用効果を得ることができる。
2a 配線層(第1の配線層)
2b 配線層(第2の配線層)
3b 配線層(第2の配線層)
3c 配線層(第1の配線層)
4a 配線層(第1の配線層)
4b 配線層(第2の配線層)
5a 配線層(第1の配線層)
5b 配線層(第2の配線層)
11,11A ダミービア
12 ダミー配線
20,20A スタックビア構造
23 配線
23A 配線
24 中間配線
31 ダミービア
32 ダミー配線
40 スタックビア構造
45 中間配線
51 ダミービア
52 ダミー配線
60 スタックビア構造
64 中間配線
71 ダミービア
72 ダミー配線
80 スタックビア構造
84 中間配線
Claims (8)
- 基板と、前記基板上に形成された3層以上の配線層とを有する半導体集積回路装置であって、
前記3層以上の配線層の中の隣り合う2つの配線層である、第1および第2の配線層の間に形成されたダミービアと、
前記第2の配線層に形成されており、前記ダミービアと接続されたダミー配線と、
前記3層以上の配線層に形成されており、前記第2の配線層に形成された中間配線を有する、少なくとも1つのスタックビア構造とを備え、
前記ダミー配線は、いずれの前記スタックビア構造の前記中間配線よりも、突き出し量が小さい
ことを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記ダミー配線の突き出し量は、いずれか1つの前記スタックビア構造の最上層または最下層の配線の配線端側突き出し量と、等しくなっている
ことを特徴とする半導体集積回路装置。 - 請求項1または2記載の半導体集積回路装置において、
前記ダミー配線が形成されている前記第2の配線層は、前記ダミービアの上側の配線層である
ことを特徴とする半導体集積回路装置。 - 請求項1または2記載の半導体集積回路装置において、
前記ダミー配線が形成されている前記第2の配線層は、前記ダミービアの下側の配線層である
ことを特徴とする半導体集積回路装置。 - 請求項1〜4のうちいずれか1項記載の半導体集積回路装置において、
前記ダミービアは、前記第1の配線層に形成された、いずれか1つの前記スタックビア構造が有する配線と、接続されている
ことを特徴とする半導体集積回路装置。 - 請求項1〜5のうちいずれか1項記載の半導体集積回路装置において、
前記ダミービアは、いずれの前記スタックビア構造が有するビアよりも、断面積が小さい
ことを特徴とする半導体集積回路装置。 - 請求項1〜6のうちいずれか1項記載の半導体集積回路装置において、
前記ダミー配線に接続されている前記ダミービアは、2個以上である
ことを特徴とする半導体集積回路装置。 - 請求項1〜7のうちいずれか1項記載の半導体集積回路装置において、
前記第1の配線層、前記第2の配線層、および、前記第2の配線層に前記第1の配線層の反対側で隣り合う第3の配線層において、配線方向が縦横交互になっている
ことを特徴とする半導体集積回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009032318A JP4642908B2 (ja) | 2008-03-11 | 2009-02-16 | 半導体集積回路装置 |
US12/391,359 US8039968B2 (en) | 2008-03-11 | 2009-02-24 | Semiconductor integrated circuit device |
CN2009100046269A CN101533827B (zh) | 2008-03-11 | 2009-03-02 | 半导体集成电路装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008061665 | 2008-03-11 | ||
JP2009032318A JP4642908B2 (ja) | 2008-03-11 | 2009-02-16 | 半導体集積回路装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010266875A Division JP2011071541A (ja) | 2008-03-11 | 2010-11-30 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246341A JP2009246341A (ja) | 2009-10-22 |
JP4642908B2 true JP4642908B2 (ja) | 2011-03-02 |
Family
ID=41062145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009032318A Active JP4642908B2 (ja) | 2008-03-11 | 2009-02-16 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8039968B2 (ja) |
JP (1) | JP4642908B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5324822B2 (ja) * | 2008-05-26 | 2013-10-23 | ラピスセミコンダクタ株式会社 | 半導体装置 |
US8847393B2 (en) * | 2011-02-28 | 2014-09-30 | Freescale Semiconductor, Inc. | Vias between conductive layers to improve reliability |
JPWO2012160736A1 (ja) * | 2011-05-20 | 2014-07-31 | パナソニック株式会社 | 半導体装置 |
KR101887200B1 (ko) | 2012-03-15 | 2018-08-09 | 삼성전자주식회사 | 반도체 소자 |
CN103700647B (zh) * | 2013-12-31 | 2018-03-16 | 日月光半导体(上海)有限公司 | 封装基板及包含该封装基板的集成电路 |
EP3007224A1 (en) * | 2014-10-08 | 2016-04-13 | Nxp B.V. | Metallisation for semiconductor device |
KR101676810B1 (ko) * | 2014-10-30 | 2016-11-16 | 삼성전자주식회사 | 반도체 소자, 이를 포함하는 디스플레이 드라이버 집적 회로 및 디스플레이 장치 |
KR102512988B1 (ko) * | 2016-05-11 | 2023-03-22 | 삼성전자주식회사 | 비아 플러그를 포함하는 반도체 소자 |
JP6806252B2 (ja) * | 2017-07-13 | 2021-01-06 | 富士電機株式会社 | 半導体装置 |
JP7082019B2 (ja) * | 2018-09-18 | 2022-06-07 | 株式会社東芝 | 固体撮像装置 |
US11036911B2 (en) * | 2019-09-26 | 2021-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Charging prevention method and structure |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144809A (ja) * | 1991-11-15 | 1993-06-11 | Nec Corp | 半導体装置 |
JP2001053148A (ja) * | 1999-08-09 | 2001-02-23 | Denso Corp | 半導体装置 |
JP2002184950A (ja) * | 2000-12-15 | 2002-06-28 | Fujitsu Ltd | 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体 |
JP2005135971A (ja) * | 2003-10-28 | 2005-05-26 | Toshiba Microelectronics Corp | 半導体集積回路の配線設計方法及び半導体集積回路 |
JP2005191540A (ja) * | 2003-12-03 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 配線構造及びその製造方法 |
JP2007305713A (ja) * | 2006-05-10 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 半導体装置及び配線補助パターン生成方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685080A (ja) | 1992-08-31 | 1994-03-25 | Nippon Steel Corp | 半導体装置及びその製造方法 |
JP2972662B2 (ja) | 1997-07-11 | 1999-11-08 | 松下電子工業株式会社 | 半導体装置 |
DE19955105A1 (de) | 1998-11-17 | 2000-05-18 | Rohm Co Ltd | Halbleitervorrichtung und deren Herstellungsverfahren |
JP2001196372A (ja) | 2000-01-13 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置 |
JP2001274163A (ja) | 2000-03-27 | 2001-10-05 | Toshiba Corp | 半導体装置 |
JP2002270776A (ja) | 2001-03-13 | 2002-09-20 | Sanyo Electric Co Ltd | 半導体装置の配線構造 |
JP2004153015A (ja) | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2005158803A (ja) | 2003-11-20 | 2005-06-16 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP4799858B2 (ja) | 2004-12-24 | 2011-10-26 | オンセミコンダクター・トレーディング・リミテッド | 半導体集積回路の自動設計方法 |
JP5230061B2 (ja) | 2005-07-25 | 2013-07-10 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
US7977795B2 (en) | 2006-01-05 | 2011-07-12 | Kabushiki Kaisha Toshiba | Semiconductor device, method of fabricating the same, and pattern generating method |
-
2009
- 2009-02-16 JP JP2009032318A patent/JP4642908B2/ja active Active
- 2009-02-24 US US12/391,359 patent/US8039968B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144809A (ja) * | 1991-11-15 | 1993-06-11 | Nec Corp | 半導体装置 |
JP2001053148A (ja) * | 1999-08-09 | 2001-02-23 | Denso Corp | 半導体装置 |
JP2002184950A (ja) * | 2000-12-15 | 2002-06-28 | Fujitsu Ltd | 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体 |
JP2005135971A (ja) * | 2003-10-28 | 2005-05-26 | Toshiba Microelectronics Corp | 半導体集積回路の配線設計方法及び半導体集積回路 |
JP2005191540A (ja) * | 2003-12-03 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 配線構造及びその製造方法 |
JP2007305713A (ja) * | 2006-05-10 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 半導体装置及び配線補助パターン生成方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090230562A1 (en) | 2009-09-17 |
US8039968B2 (en) | 2011-10-18 |
JP2009246341A (ja) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4642908B2 (ja) | 半導体集積回路装置 | |
US7370307B2 (en) | Computer automated design system, a computer automated design method, and a semiconductor integrated circuit | |
JP6966686B2 (ja) | 半導体装置 | |
JP5938712B2 (ja) | 半導体装置 | |
JP2010219332A (ja) | 多層配線層の電源配線構造およびその製造方法 | |
JP2010171243A (ja) | 半導体集積回路 | |
JP2009111013A (ja) | 半導体装置 | |
JP2007207878A (ja) | 半導体装置 | |
JP2008300765A (ja) | 半導体集積回路装置 | |
JP2008227130A (ja) | 半導体集積回路およびレイアウト設計方法 | |
US20070200245A1 (en) | Semiconductor device and pattern generating method | |
JP6025190B2 (ja) | Sram | |
JP2012212697A (ja) | 半導体装置 | |
TWI511259B (zh) | 具有介層棒內連線之積體電路(ic)及相關方法 | |
JP2011071541A (ja) | 半導体集積回路装置 | |
JP7041368B2 (ja) | 半導体集積回路装置 | |
JP2006229186A (ja) | 半導体集積回路およびその製造方法 | |
JP5431037B2 (ja) | 多層配線、多層配線のダミー配線配置方法、半導体装置およびその製造方法 | |
JP2009252806A (ja) | 半導体装置及びそのレイアウト方法 | |
JP2014086439A (ja) | マスクパターンの製造方法 | |
US8726221B2 (en) | Topology density aware flow (TDAF) | |
JP5189852B2 (ja) | 配線配置方法及び半導体集積回路装置 | |
JP2009038240A (ja) | 半導体集積回路装置の配置配線方法 | |
JP2007087989A (ja) | 半導体集積回路装置 | |
JP2007250835A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4642908 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |