JPH05144809A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05144809A JPH05144809A JP32712191A JP32712191A JPH05144809A JP H05144809 A JPH05144809 A JP H05144809A JP 32712191 A JP32712191 A JP 32712191A JP 32712191 A JP32712191 A JP 32712191A JP H05144809 A JPH05144809 A JP H05144809A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- dummy
- interlayer insulating
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ダミー配線を使用した多層配線構造において、
配線容量を減少させる。 【構成】第１層間絶縁膜１６と、第２層間絶縁膜１８と
の間に設けられ一定間隔を隔てて平行に且交互に配置さ
れた金属配線１７とダミー配線２１とを有している。そ
して、ダミー配線２１の幅寸法金属配線１７の幅寸法よ
りも小さく形成されている。 【効果】ダミー配線を使用しているので、層間絶縁膜の
平坦化，上層金属配線のカバレージを十分確保しつつ、
配線容量を減少させることができる。結果的に、半導体
装置の動作スピードを向上させることができる。
配線容量を減少させる。 【構成】第１層間絶縁膜１６と、第２層間絶縁膜１８と
の間に設けられ一定間隔を隔てて平行に且交互に配置さ
れた金属配線１７とダミー配線２１とを有している。そ
して、ダミー配線２１の幅寸法金属配線１７の幅寸法よ
りも小さく形成されている。 【効果】ダミー配線を使用しているので、層間絶縁膜の
平坦化，上層金属配線のカバレージを十分確保しつつ、
配線容量を減少させることができる。結果的に、半導体
装置の動作スピードを向上させることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
層間絶縁膜の平坦化を図るべく電気的に固定されていな
いダミー配線を採用した半導体装置に関する。
層間絶縁膜の平坦化を図るべく電気的に固定されていな
いダミー配線を採用した半導体装置に関する。
【０００２】
【従来の技術】半導体装置の高密度・高集積化に伴い、
多層配線構造が広く採用されている。この多層配線構造
の半導体装置の従来例が図５に示されている。この図に
おいて、半導体基板１１上には酸化膜１２が形成され、
この酸化膜１２上にはゲート電極１３、絶縁膜の一種で
あるＢＰＳＧ（Boro-Phospho-Silicate Glass）膜１
４、第１金属配線１５、第１層間絶縁膜１６、第２金属
配線１７、第２層間絶縁膜１８、第３金属配線１９が順
次形成されている。ここに、金属配線の材料としては、
一般的には、アルミニウム合金が使用され、層間絶縁膜
は、プラズマ酸化膜，塗布系酸化膜を組み合わせて形成
されることが多い。
多層配線構造が広く採用されている。この多層配線構造
の半導体装置の従来例が図５に示されている。この図に
おいて、半導体基板１１上には酸化膜１２が形成され、
この酸化膜１２上にはゲート電極１３、絶縁膜の一種で
あるＢＰＳＧ（Boro-Phospho-Silicate Glass）膜１
４、第１金属配線１５、第１層間絶縁膜１６、第２金属
配線１７、第２層間絶縁膜１８、第３金属配線１９が順
次形成されている。ここに、金属配線の材料としては、
一般的には、アルミニウム合金が使用され、層間絶縁膜
は、プラズマ酸化膜，塗布系酸化膜を組み合わせて形成
されることが多い。
【０００３】図５では、ゲート電極１３、第１金属配線
１５、第２金属配線１７が平行にかつ直上に形成されて
おり、その上に第３金属配線１９がこれらに直交する方
向に配置されている。このような場合、第２層間絶縁膜
１８の表面の平坦性は非常に悪く、しかも金属配線は一
般的にスパッタ法により形成されるため段差部での金属
配線のステップ・カバレージ（以下、「カバレージ」と
いう。）が著しく悪化する。特に、金属配線の膜厚が
０．５〜１．０μｍ程度の場合、金属配線間隔が４〜６
μｍのときにカバレ−ジが最悪の状態となる。かかる場
合、図５からも明らかなように、第３金属配線１９は断
差底部で膜厚が薄くなり断線の可能性が高くなり、仮に
断線しなくてもエレクトロマイグレーションやストレス
マイグレーションに対して弱くなるため、半導体装置の
信頼性を十分確保することができないという問題点があ
った。このため、近年になって、図６に示すようなダミ
ー配線を使用した構造が考案されている。
１５、第２金属配線１７が平行にかつ直上に形成されて
おり、その上に第３金属配線１９がこれらに直交する方
向に配置されている。このような場合、第２層間絶縁膜
１８の表面の平坦性は非常に悪く、しかも金属配線は一
般的にスパッタ法により形成されるため段差部での金属
配線のステップ・カバレージ（以下、「カバレージ」と
いう。）が著しく悪化する。特に、金属配線の膜厚が
０．５〜１．０μｍ程度の場合、金属配線間隔が４〜６
μｍのときにカバレ−ジが最悪の状態となる。かかる場
合、図５からも明らかなように、第３金属配線１９は断
差底部で膜厚が薄くなり断線の可能性が高くなり、仮に
断線しなくてもエレクトロマイグレーションやストレス
マイグレーションに対して弱くなるため、半導体装置の
信頼性を十分確保することができないという問題点があ
った。このため、近年になって、図６に示すようなダミ
ー配線を使用した構造が考案されている。
【０００４】この図６のものは、製造方法は図５の従来
例とほぼ同様であるが、隣接する第１金属配線１５相互
間，第２金属配線１７相互間に、間隔が一定となるよう
に電気的に固定されていないダミー配線２０，２１がこ
れらの金属配線と平行に配置されている。ここで、金属
配線と同一層のダミー配線とは同一の幅寸法を有してお
り、また、金属配線−金属配線間、ダミー配線−ダミー
配線間、金属配線−ダミー配線間の間隔は３μｍ以下に
設定されている。ダミー配線２０，２１を採用すること
で図６と図５を比較しても明らかなように、第２層間絶
縁膜１８の平坦性が著しく向上している。このため、こ
の図６の場合は、第３金属配線１９のカバレージが向上
し、断線発生の可能性が低下しエレクトロマイグレーシ
ョンやストレスマイグレーションに対する信頼性を十分
確保することができる。
例とほぼ同様であるが、隣接する第１金属配線１５相互
間，第２金属配線１７相互間に、間隔が一定となるよう
に電気的に固定されていないダミー配線２０，２１がこ
れらの金属配線と平行に配置されている。ここで、金属
配線と同一層のダミー配線とは同一の幅寸法を有してお
り、また、金属配線−金属配線間、ダミー配線−ダミー
配線間、金属配線−ダミー配線間の間隔は３μｍ以下に
設定されている。ダミー配線２０，２１を採用すること
で図６と図５を比較しても明らかなように、第２層間絶
縁膜１８の平坦性が著しく向上している。このため、こ
の図６の場合は、第３金属配線１９のカバレージが向上
し、断線発生の可能性が低下しエレクトロマイグレーシ
ョンやストレスマイグレーションに対する信頼性を十分
確保することができる。
【０００５】
【発明が解決しようとする課題】上述したように、ダミ
ー配線を採用した半導体装置は層間絶縁膜の平坦性が向
上し、その結果として、上層の金属配線のカバレージが
良好となり、その信頼性の向上をもたらすが、ダミー配
線がない場合に比較してダミー配線の分だけ配線容量が
増大する。配線容量の増大は、半導体装置の遅延時間の
増大をもたらし、性能の低下につながる。しかし、金属
配線が４層または５層以上になった場合、層間絶縁膜の
平坦性を確保するにはダミー配線の使用が必要不可欠に
なるので、ゲートアレイのような配線長の長い製品では
動作スピードの低下は避けることができないという不都
合があった。
ー配線を採用した半導体装置は層間絶縁膜の平坦性が向
上し、その結果として、上層の金属配線のカバレージが
良好となり、その信頼性の向上をもたらすが、ダミー配
線がない場合に比較してダミー配線の分だけ配線容量が
増大する。配線容量の増大は、半導体装置の遅延時間の
増大をもたらし、性能の低下につながる。しかし、金属
配線が４層または５層以上になった場合、層間絶縁膜の
平坦性を確保するにはダミー配線の使用が必要不可欠に
なるので、ゲートアレイのような配線長の長い製品では
動作スピードの低下は避けることができないという不都
合があった。
【０００６】
【発明の目的】本発明の目的は、かかる従来技術の有す
る不都合を改善し、とくに、層間絶縁膜の平坦化を図る
ことにより金属配線のカバレージを十分確保しつつ配線
容量を減少せしめることができる半導体装置を提供する
ことにある。
る不都合を改善し、とくに、層間絶縁膜の平坦化を図る
ことにより金属配線のカバレージを十分確保しつつ配線
容量を減少せしめることができる半導体装置を提供する
ことにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
第１層間絶縁膜と、第２層間絶縁膜と、これらの絶縁膜
相互間に設けられ一定間隔を隔てて平行に且交互に配置
された金属配線とダミー配線とを有している。そして、
ダミー配線の幅寸法が金属配線の幅寸法よりも小さく形
成されている。このような構成によって、前述した目的
を達成しようとするものである。
第１層間絶縁膜と、第２層間絶縁膜と、これらの絶縁膜
相互間に設けられ一定間隔を隔てて平行に且交互に配置
された金属配線とダミー配線とを有している。そして、
ダミー配線の幅寸法が金属配線の幅寸法よりも小さく形
成されている。このような構成によって、前述した目的
を達成しようとするものである。
【０００８】
【第１実施例】以下、本発明の第１実施例を図１ないし
図３に基づいて説明する。ここで、前述した図６の従来
例と同一もしくは同等の構成部分については同一の符号
を付すとともに、その説明を省略するものとする。
図３に基づいて説明する。ここで、前述した図６の従来
例と同一もしくは同等の構成部分については同一の符号
を付すとともに、その説明を省略するものとする。
【０００９】図１には、本発明の第１実施例の構成が示
されている。この図１の実施例は、前述した図６の従来
例において、第１層間絶縁膜１６と第２層間絶縁膜１８
との間に設けられ一定間隔を隔てて平行に且交互に配置
された第２金属配線１７とダミー配線２１の内、ダミー
配線２１の幅寸法が第２金属配線１７の幅寸法よりも小
さく形成されている点に特徴を有するものである。その
他の構成は、前述した図６の従来例と同一になってい
る。
されている。この図１の実施例は、前述した図６の従来
例において、第１層間絶縁膜１６と第２層間絶縁膜１８
との間に設けられ一定間隔を隔てて平行に且交互に配置
された第２金属配線１７とダミー配線２１の内、ダミー
配線２１の幅寸法が第２金属配線１７の幅寸法よりも小
さく形成されている点に特徴を有するものである。その
他の構成は、前述した図６の従来例と同一になってい
る。
【００１０】ここで、図２ないし図３を参照しつつ本第
１実施例の作用・効果について説明する。図２は、本実
施例と従来例との相違を明らかにするために、必要な主
要な構成部分の寸法を示した図であり、図３は、配線容
量を示した図である。なお、これらの図では、第１層間
絶縁膜１６，第２層間絶縁膜１８等が完全に平坦化され
て図示されているが、これは、このようにしても本実施
例の作用効果には特段の影響を与えないこと、及び図面
の明確化を図る上で好ましいこと等の理由による。
１実施例の作用・効果について説明する。図２は、本実
施例と従来例との相違を明らかにするために、必要な主
要な構成部分の寸法を示した図であり、図３は、配線容
量を示した図である。なお、これらの図では、第１層間
絶縁膜１６，第２層間絶縁膜１８等が完全に平坦化され
て図示されているが、これは、このようにしても本実施
例の作用効果には特段の影響を与えないこと、及び図面
の明確化を図る上で好ましいこと等の理由による。
【００１１】図２に示すように、本実施例では、ダミー
配線２１の幅寸法Ｌb1は第２金属配線１７の幅Ｌa より
も短く形成されているが、従来技術では、図２中仮想線
で示すように、ダミー配線２１の幅寸法Ｌb2は、第２金
属配線１７の幅寸法Ｌa と同じ（Ｌa ＝Ｌb2）であった
（参考文献１９９０年電子情報通信学会秋期全国大学Ｃ
─５１８『ダミー配線パターンを用いたＣＭＯＳゲート
アレイの動作速度の検討』）。
配線２１の幅寸法Ｌb1は第２金属配線１７の幅Ｌa より
も短く形成されているが、従来技術では、図２中仮想線
で示すように、ダミー配線２１の幅寸法Ｌb2は、第２金
属配線１７の幅寸法Ｌa と同じ（Ｌa ＝Ｌb2）であった
（参考文献１９９０年電子情報通信学会秋期全国大学Ｃ
─５１８『ダミー配線パターンを用いたＣＭＯＳゲート
アレイの動作速度の検討』）。
【００１２】即ち、本実施例では、Ｌb1＜Ｌa とするこ
とにより半導体装置の設計基準による配線の最小ピッチ
を守りながらも配線間隔ＬS1を従来技術による配線間隔
ＬS2よりも広くすることが可能になる。図３において、
容量Ｃ0 に特に注目すると、容量Ｃ0 は、次のように記
述できる。
とにより半導体装置の設計基準による配線の最小ピッチ
を守りながらも配線間隔ＬS1を従来技術による配線間隔
ＬS2よりも広くすることが可能になる。図３において、
容量Ｃ0 に特に注目すると、容量Ｃ0 は、次のように記
述できる。
【００１３】 Ｃ0 ＝εε0 ｌ・ｄ／ＬS ……………………………
【００１４】式中、εは層間絶縁膜の比誘電率、ε0
は真空の誘電率、ｌは配線長、ｄは配線膜厚、ＬS は配
線間隔である。
は真空の誘電率、ｌは配線長、ｄは配線膜厚、ＬS は配
線間隔である。
【００１５】式より、容量Ｃ0 は配線間隔ＬS が大き
いほど減少するのは明らかである。同様の考察から配線
間隔が広がれば、容量Ｃ1 、Ｃ2 も減少する。従って、
本実施例の方が、従来技術よりも配線間隔が広い（ＬS1
＞ＬS2）ため半導体装置の設計基準による配線の最小ピ
ッチを守りながら配線容量を小さくすることができる。
いほど減少するのは明らかである。同様の考察から配線
間隔が広がれば、容量Ｃ1 、Ｃ2 も減少する。従って、
本実施例の方が、従来技術よりも配線間隔が広い（ＬS1
＞ＬS2）ため半導体装置の設計基準による配線の最小ピ
ッチを守りながら配線容量を小さくすることができる。
【００１６】
【第２実施例】次に、本発明の第２実施例を図４に基づ
いて説明する。
いて説明する。
【００１７】この図４の実施例は、前述した第１実施例
において、第２層のダミー配線２１のみでなく、ＢＰＳ
Ｇ膜１４と第１層間絶縁膜１６との間に設けられた第１
層のダミー配線２０も同一層の第１金属配線１５より幅
寸法が小さくなっている。その他の構成は、第１実施例
と同一である。
において、第２層のダミー配線２１のみでなく、ＢＰＳ
Ｇ膜１４と第１層間絶縁膜１６との間に設けられた第１
層のダミー配線２０も同一層の第１金属配線１５より幅
寸法が小さくなっている。その他の構成は、第１実施例
と同一である。
【００１８】このように構成しても、第１実施例と同等
の作用効果を得ることができる。
の作用効果を得ることができる。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
ダミー配線を使用することで層間絶縁膜の平坦化を図る
ことができ、これにより金属配線のカバレージを十分確
保することができ、しかもダミー配線の幅寸法を同一層
の金属配線の幅寸法より小さくしたので、その分配線間
隔を広げることができ、結果的に配線容量を減少せしめ
ることができる。従って、上層の金属配線の信頼性を確
保し得るとともに、従来のダミー配線を使用した構造の
ものに比し動作スピードを向上させることができるとい
う従来にない優れた半導体装置を提供することができ
る。
ダミー配線を使用することで層間絶縁膜の平坦化を図る
ことができ、これにより金属配線のカバレージを十分確
保することができ、しかもダミー配線の幅寸法を同一層
の金属配線の幅寸法より小さくしたので、その分配線間
隔を広げることができ、結果的に配線容量を減少せしめ
ることができる。従って、上層の金属配線の信頼性を確
保し得るとともに、従来のダミー配線を使用した構造の
ものに比し動作スピードを向上させることができるとい
う従来にない優れた半導体装置を提供することができ
る。
【図１】本発明の第１実施例の構成を示す断面図であ
る。
る。
【図２ないし図３】図１の実施例の作用効果を説明する
ための図である。
ための図である。
【図４】本発明の第２実施例の構成を示す断面図であ
る。
る。
【図５ないし図６】従来例の構成を示す断面図である。
１４ 絶縁膜の一種であるＢＰＳＧ膜 １５ 第１金属配線 １６ 第１層間絶縁膜 １７ 第２金属配線 １８ 第２層間絶縁膜 ２０ ダミー配線 ２１ ダミー配線
Claims (2)
- 【請求項１】 第１層間絶縁膜と、第２層間絶縁膜と、
これらの絶縁膜相互間に設けられ一定間隔を隔てて平行
に且交互に配置された金属配線とダミー配線とを有する
半導体装置において、前記ダミー配線の幅寸法が前記金
属配線の幅寸法よりも小さく形成されていることを特徴
とした半導体装置。 - 【請求項２】 上下方向に隣接する絶縁膜相互間に設け
られ平行に且交互に配置された金属配線とダミー配線と
を少なくとも２層以上有する多層構造の半導体装置にお
いて、少なくとも２層のダミー配線の幅寸法が同一層の
金属配線の幅寸法よりも小さく形成されていることを特
徴とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03327121A JP3104345B2 (ja) | 1991-11-15 | 1991-11-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03327121A JP3104345B2 (ja) | 1991-11-15 | 1991-11-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05144809A true JPH05144809A (ja) | 1993-06-11 |
| JP3104345B2 JP3104345B2 (ja) | 2000-10-30 |
Family
ID=18195543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03327121A Expired - Fee Related JP3104345B2 (ja) | 1991-11-15 | 1991-11-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104345B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100269632B1 (ko) * | 1998-02-18 | 2000-12-01 | 김영환 | 다층배선의형성방법 |
| KR100487506B1 (ko) * | 1998-01-15 | 2005-08-12 | 삼성전자주식회사 | 더미패턴에의한층간절연막평탄화방법 |
| KR100753390B1 (ko) * | 2001-12-15 | 2007-08-30 | 매그나칩 반도체 유한회사 | 산화막 연마 공정의 두께 모니터링 패턴 |
| JP2009246341A (ja) * | 2008-03-11 | 2009-10-22 | Panasonic Corp | 半導体集積回路装置 |
| JP2010199386A (ja) * | 2009-02-26 | 2010-09-09 | Oki Semiconductor Co Ltd | 半導体装置 |
-
1991
- 1991-11-15 JP JP03327121A patent/JP3104345B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487506B1 (ko) * | 1998-01-15 | 2005-08-12 | 삼성전자주식회사 | 더미패턴에의한층간절연막평탄화방법 |
| KR100269632B1 (ko) * | 1998-02-18 | 2000-12-01 | 김영환 | 다층배선의형성방법 |
| KR100753390B1 (ko) * | 2001-12-15 | 2007-08-30 | 매그나칩 반도체 유한회사 | 산화막 연마 공정의 두께 모니터링 패턴 |
| JP2009246341A (ja) * | 2008-03-11 | 2009-10-22 | Panasonic Corp | 半導体集積回路装置 |
| JP4642908B2 (ja) * | 2008-03-11 | 2011-03-02 | パナソニック株式会社 | 半導体集積回路装置 |
| US8039968B2 (en) | 2008-03-11 | 2011-10-18 | Panasonic Corporation | Semiconductor integrated circuit device |
| JP2010199386A (ja) * | 2009-02-26 | 2010-09-09 | Oki Semiconductor Co Ltd | 半導体装置 |
| US9129966B2 (en) | 2009-02-26 | 2015-09-08 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3104345B2 (ja) | 2000-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7659629B2 (en) | Semiconductor integrated circuit | |
| JP2570147B2 (ja) | 半導体装置 | |
| JPH05144809A (ja) | 半導体装置 | |
| JPS61127161A (ja) | 半導体記憶装置 | |
| JP2752863B2 (ja) | 半導体装置 | |
| JP3820003B2 (ja) | 薄膜キャパシタの製造方法 | |
| JPS6049649A (ja) | 半導体集積回路装置 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JPH01248537A (ja) | 半導体集積回路 | |
| JPS61112349A (ja) | 半導体集積回路装置 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPH04186828A (ja) | 半導体装置 | |
| JP2663833B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| JP2758729B2 (ja) | 半導体装置 | |
| JPH05347299A (ja) | 半導体装置 | |
| JPS61102754A (ja) | 半導体装置 | |
| JPH0620067B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06151610A (ja) | 集積回路装置の多層配線構造 | |
| JPS63160363A (ja) | 多層配線構造を有する半導体装置 | |
| JPH04373151A (ja) | 半導体装置 | |
| JPS61193469A (ja) | 半導体装置の製造方法 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPS6095961A (ja) | 半導体集積回路装置 | |
| JPS62156834A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000801 |
|
| LAPS | Cancellation because of no payment of annual fees |