JP2758729B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2758729B2
JP2758729B2 JP3071347A JP7134791A JP2758729B2 JP 2758729 B2 JP2758729 B2 JP 2758729B2 JP 3071347 A JP3071347 A JP 3071347A JP 7134791 A JP7134791 A JP 7134791A JP 2758729 B2 JP2758729 B2 JP 2758729B2
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
wiring
silicon layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3071347A
Other languages
English (en)
Other versions
JPH04307739A (ja
Inventor
敏和 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Original Assignee
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI AISHII MAIKON SHISUTEMU KK filed Critical NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority to JP3071347A priority Critical patent/JP2758729B2/ja
Publication of JPH04307739A publication Critical patent/JPH04307739A/ja
Application granted granted Critical
Publication of JP2758729B2 publication Critical patent/JP2758729B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
層間絶縁膜に関する。
【０００２】
【従来の技術】従来の半導体装置は、図３に示す様に、
シリコン基板１の上に設けたフィールド酸化膜２の上に
第１及び第２の層間絶縁膜７，８を設け、層間絶縁膜８
の上に配線６を形成している。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
は、半導体基板と配線との間の寄生容量は、フィールド
酸化膜と層間絶縁膜の誘電率に比例し膜厚に反比例す
る。従って、半導体基板と配線との間の容量は層間絶縁
膜の誘電率が大きく膜厚が薄い場合に大きくなり、配線
の伝播遅延時間が遅くなる。
【０００４】また、容量低減のため、膜厚を厚くすると
層間絶縁膜に設けるコンタクト孔のステップカバレージ
が低下するという欠点がある。
【０００５】本発明の目的は、層間絶縁膜の厚さを厚く
することなく半導体基板と配線との間の厚さを増し、配
線に寄生する容量を低減させて、伝播遅延時間の増加を
抑制する半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に設けられたフィールド絶縁膜と、前記フ
ィールド絶縁膜の配線形成領域の上面に被着され、たが
いに所定の間隔を有して設けられたブロック状の複数の
多結晶シリコン層と、前記間隔を充填してブロック状の
複数の前記多結晶シリコン層を覆って設けられ上面を平
坦化し、かつ前記多結晶シリコン層上の膜厚が該多結晶
シリコン層の膜厚より薄くなるように形成されたスピン
塗布法によるシリカ膜と、ブロック状の複数の前記多結
晶シリコン層上および複数の前記間隔上をその幅方向で
跨いで前記シリカ膜の上面上に設けられた配線とを有す
る。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
【０００８】図１は本発明の第１の実施例を示す断面図
である。
【０００９】図１に示すように、シリコン基板１に素子
形成領域を区画するフィールド酸化膜２を形成し、フィ
ールド酸化膜２を含む表面に多結晶シリコン層を堆積し
て選択的にエッチングし、フィールド酸化膜２の上の配
線形成領域にブロック状の多結晶シリコン層３を配置し
て形成する。次に多結晶シリコン層３を含む表面にスピ
ン法により塗布して形成したシリカ膜４を形成して上面
を平坦化し、シリカ膜４の上に酸化シリコン膜５を堆積
する。次に、多結晶シリコン層３を配置した領域の酸化
シリコン膜５の上に配線６を形成する。
【００１０】図２は本発明の第２の実施例を示す断面図
である。
【００１１】図２に示すように、フィールド酸化膜２の
上に酸化シリコン膜５を設け、酸化シリコン膜５の上に
多結晶シリコン層３及びシリカ膜４を設け、シリカ膜４
の上に配線６を設けた以外は第１の実施例と同様の構成
を有している。
【００１２】なお、多結晶シリコン層３は素子形成領域
に形成した素子領域の引出電極と同時に形成しても良
く、酸化シリコン膜５の代わりに窒化シリコン膜や酸化
タンタル膜を使用しても良い。
【００１３】
【発明の効果】以上説明した様に本発明は、層間絶縁膜
の厚さを変えずに半導体基板と配線層の間の層間膜の厚
さを実質的に増加させることにより、配線と半導体基板
との間の寄生容量が低減できるので、配線の伝播遅延時
間の増加を抑制できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す断面図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】従来の半導体装置の一例を示す断面図である。
【符号の説明】
１ シリコン基板 ２ フィールド酸化膜 ３ 多結晶シリコン層 ４ シリカ膜 ５ 酸化シリコン膜 ６ 配線 ７，８ 層間絶縁膜
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に設けられたフィールド絶
    縁膜と、前記フィールド絶縁膜の配線形成領域の上面に
    被着され、たがいに所定の間隔を有して設けられたブロ
    ック状の複数の多結晶シリコン層と、前記間隔を充填し
    てブロック状の複数の前記多結晶シリコン層を覆って設
    けられ上面を平坦化し、かつ前記多結晶シリコン層上の
    膜厚が該多結晶シリコン層の膜厚より薄くなるように形
    成されたスピン塗布法によるシリカ膜と、ブロック状の
    複数の前記多結晶シリコン層上および複数の前記間隔上
    をその幅方向で跨いで前記シリカ膜の上面上に設けられ
    た配線とを有することを特徴とする半導体装置。
JP3071347A 1991-04-04 1991-04-04 半導体装置 Expired - Fee Related JP2758729B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3071347A JP2758729B2 (ja) 1991-04-04 1991-04-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3071347A JP2758729B2 (ja) 1991-04-04 1991-04-04 半導体装置

Publications (2)

Publication Number Publication Date
JPH04307739A JPH04307739A (ja) 1992-10-29
JP2758729B2 true JP2758729B2 (ja) 1998-05-28

Family

ID=13457877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3071347A Expired - Fee Related JP2758729B2 (ja) 1991-04-04 1991-04-04 半導体装置

Country Status (1)

Country Link
JP (1) JP2758729B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61152038A (ja) * 1984-12-26 1986-07-10 Hitachi Ltd 多層配線
JPS61270849A (ja) * 1985-05-24 1986-12-01 Nec Corp 集積回路装置
JPH0283953A (ja) * 1988-09-21 1990-03-26 Hitachi Ltd 半導体集積回路
JPH0335529A (ja) * 1989-06-30 1991-02-15 Fujitsu Ltd バイポーラ半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH04307739A (ja) 1992-10-29

Similar Documents

Publication Publication Date Title
US5930648A (en) Semiconductor memory device having different substrate thickness between memory cell area and peripheral area and manufacturing method thereof
US5284787A (en) Method of making a semiconductor memory device having improved electrical characteristics
US4713356A (en) Manufacturing MOS semiconductor device with planarized conductive layer
JPH04174541A (ja) 半導体集積回路及びその製造方法
KR20010072659A (ko) 반도체 부품 제조 방법
JPH05136132A (ja) 半導体素子の多層構造の段差を緩和させる方法及び多層構造の段差緩和用ダミー層を備えた半導体素子
US5702974A (en) Method for fabricating capacitor of semiconductor device
JP2758729B2 (ja) 半導体装置
JP2809131B2 (ja) 半導体装置の製造方法
JP2503621B2 (ja) 半導体装置の製造方法
JP3149930B2 (ja) 半導体装置およびその製造方法
JPH0254960A (ja) 半導体装置の製造方法
JP2560639B2 (ja) Ｍｉｍキャパシタ
JP2554043B2 (ja) 半導体装置及びその製造方法
KR20060074715A (ko) 반도체메모리장치 및 그 제조 방법
JPH01273347A (ja) 半導体装置
KR0155787B1 (ko) 반도체 메모리장치의 매몰접촉창 형성방법
KR0166041B1 (ko) 커플링 노이즈 감소를 위한 반도체 장치 및 그 제조방법
JP2803940B2 (ja) 半導体装置
JPH06310607A (ja) 接触孔の製造方法
JPH11260967A (ja) 半導体装置及びその製造方法
JP2956234B2 (ja) 半導体メモリ装置とその製造方法
KR930011125B1 (ko) 반도체 메모리장치
JP2720657B2 (ja) 半導体装置及びその製造方法
KR950011982B1 (ko) 전도물질 패드를 갖는 반도체 접속장치 및 그 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980217

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees