JPH0283953A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH0283953A
JPH0283953A JP23505688A JP23505688A JPH0283953A JP H0283953 A JPH0283953 A JP H0283953A JP 23505688 A JP23505688 A JP 23505688A JP 23505688 A JP23505688 A JP 23505688A JP H0283953 A JPH0283953 A JP H0283953A
Authority
JP
Japan
Prior art keywords
wiring
wire
substrate
integrated circuit
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23505688A
Other languages
English (en)
Inventor
Satoshi Kayama
聡 香山
Masaru Miyazaki
勝 宮崎
Nobuo Kodera
小寺 信夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP23505688A priority Critical patent/JPH0283953A/ja
Publication of JPH0283953A publication Critical patent/JPH0283953A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高周波で動作する集積回路の配線に係り、特に
隣接する配線間の容量及び対接地容量を低減するのに好
適な集積回路の配線に関する。
〔従来の技術〕
一般にGaAs  ICなとでは数百μmの比較的厚い
半絶縁性基板上に形成された厚さ〜数μmの絶縁薄膜上
に配線導体が形成されており、基板の裏面が接地されて
いる。そのため、対接地容量は小さく、数G Hzの高
速動作に適しているが、配線が接近して存在するとその
間の容量が大きくクロスドーグノイズが大きいという欠
点がある。
この欠点を改善するため、従来は特開昭61−2164
48号に記載のように、配線導体を誘電体を介して接地
導体で覆うか、電子通信学会技術研究報告 5SD84
−105.第17頁から第23頁に述べられているよう
に、配線上にt4Ag薄膜を介して接地導体を設けてい
た。
〔発明が解決しようとする課題〕
上記従来技術は薄い絶縁膜を介して接地導体を配線の上
に置き、配線間にあった電気力線を接地導体に集中させ
ることで線間容量会小さくしている。しかし、通常集積
回路で基板上に形成する膜は〜数μmと薄いので、逆に
対接地容量は接地導体がない場合に比べて大きく増太し
2回路の高速動作を妨げるという言う問題があった。ま
た、接地導体を設けるための工程が必要になると言う問
題があった。
本発明の目的は、配線間の容量および対接地容量を小さ
くできる配線の構造を提供することにある。
〔課題を解決するための手段〕
が信号伝送路となる隣接配線導体の少なくとも信号伝送
路の下に、絶縁薄膜で絶縁してフローティングの導体(
ダミー配線と呼ぶ)を設けろτとにより達成される。配
線とダミー配線の間の絶縁膜の厚さは、隣接配線の間隔
よりは小さい方が良く、通常、集積回路の層間絶縁膜と
して用いる場合と同じ〜数μmで良い。
ダミー配線の形状をより詳細に配置するため、2つの配
線が隣接している場合を考える。ダミー配線は1例えば
F E Tのゲートやドレインと接続されるコンタクト
部から数μmの範囲を除いた2つの配線の下に同じ形状
、すなわち幅や長さ、スペースの寸法を同じにして形成
する。しかし、本発明は形状をこれに限定するものでは
なく、ダミー配線の幅、長さ、スペースの寸法は配線と
全く同じである必要はなく、極端な場合、配線間容量を
低減する効果はやや小さくなるが、ダミー配線にはスペ
ースを設けず、すなわち2つの配線のスペース部分を含
めた部分の下全面を1つのダミー配線としても良い。ま
た、ダミー配線は配線の下全面に設けずども長さ方向に
分割して設けても良い。あるいは配線幅が例えば数十μ
と大きい場合ても良い。
また、従来技術の例では、配線の上に接地導体を設ける
工程が必要であったが、本発明では配線の下にダミー配
線を作るので、通常集積回路で配線の下に作るFETの
ソース、ドレイン、ゲートなどの電極を作る工程を兼用
して、その雷1金属を用いてダミー配線を作製すること
ができる。
〔作用〕
本発明では、配線の下にダミー配線を配線間のスペース
より小さい距離で配置することで配線間に集中していた
電気力線をその導体の方に向けてその導体に終端させ、
直接、比較的誘電率の高い基板を通って隣接配線に向う
電気力線を少なくすることで配線間の容量を小さくでき
る。また、その導体は接地面上の比較的厚い絶縁性基板
の上にフローティング電位であるために対接地容量も小
さくすることができる。
以下詳細に説明する。本発明のような配線間の容量は1
例えばアイ・イー・イー、トランぜクション オン エ
レクトロン デバイシズ、イーデイ−32,(1985
)、第2408頁から第2414頁(IEEE、 Tr
ans、 Electron Devices。
ED32 (+ 975)、ρρ、2408〜2414
)に従べられているように (Q)=  (C)  (V) のラプラス方程式を解いて得られる。ここで、[Q)、
(C〕、(V)は、各配線の電荷、容量、電位を表すマ
トリックスである。
第4図(c)に第4図(a)および第・1図(b)の2
つの配線構造について、対接地容量、線間容量をこの方
法で計算した結果を示す。第4図(a)は対接地容量は
小さいが、配線容量の大きい従来例として、半絶縁性G
aAs基板上に配線がある場合、第4図(b)は本発明
の例で、配線間容量を低減するためのダミー配線42を
配線41の下に設けである。
第4図(a)の構造の場合には、比較的厚い絶縁性基板
をはさんで接地面と配線が向い合っているだめに対接地
容量は小さくなっているが、隣接する配線間に比較的誘
電率の高いGaAs基板中を通る電気力線が発生して線
間容量は大きくなっている6一方、第4図(b)の構造
では、配線の下に導体を置いてこの電気力線をこれに集
中させて線間容量を低減させている。第4図(c)に示
す計算結果から分るように、本発明の構造では。
配線間のスペースが2μm以上で線間容量がほぼ一定と
なり、配線間のスペース2μmでは従来の板をはさんで
接地面と向い合っているために、従来と同様に小さい。
また、このダミー配線は、例えばFETのソース、ゲー
ト、ドレインなどの電極と同じ金5’、Mで作れるので
特に余分な工程を必要としない。
〔実施例〕
実施例1゜ 本発明の実施例1を第1図により説明する6図に示すよ
うに1は問題となる隣接する配線導体(幅3μm、配線
間スペース3μm)、2はその配線間の容量を低減する
ためのダミー配線(幅3μm、ダミー配線間スペース3
μm)、3は半絶縁性のG a A、 s基板、4は配
線とダミー配線を絶縁する第1N間NAa膜(厚さ0.
6μm)、5は配線導体1とその上に設ける第2層目の
配線を絶縁するための第2層間絶縁膜、6は接地導体で
ある。
配線導体1は通常、集積回路内のF E Tのゲートや
ドレインなどの電極8にコンタクト部7で接続され、隣
接する配線は異なる信号の伝送路となっている6第1図
の向かって右側のダミー配線2はコンタクト部7を避け
て設けである。
次に、第1図の配線構造を作製する工程をGaAs I
Cを作製する場合について説明する。
まず、ダミー配線はFETのソースやドレインなどのオ
ーミック電極を作るのと同じ工程で作製でき、GaAs
基板上に化学気相成分法で0.1μmの5in2膜(図
示せず)を被着し、その上にホトレジストを被着し、ホ
ト・エツチング工程でダミー配線を設ける部分を窓開け
した後、その窓開けした部分に電子ビーム蒸着法を用い
てAuGe、NiおよびAuをQ、3μm堆積する。
不要の部分をレジストの除去と同時にリフトオフではが
し熱処理を行ってでき上がる。
次にこのダミー配線2やFETのオーミック電極と第1
層目の配線1を絶縁する第層間絶縁11g4となる0、
6μm厚の燐シリケートガラスを被着し1次に配線導体
1となるMoおよびAuを0.3μm堆積し、ホトエツ
チング工程で配線1のパターンを形成して、イオンミリ
ングあるいはドライエツチングによりAuおよびMoを
加工して配線導体を作る。さらに、その上に第2 Nf
’J] M縁膜5や保護膜となる燐シリケートガラス膜
を被着する。GaAs基板3の裏面にはA、 uを蒸看
し。
接地面6として使用する。
第1図の実施例では、ダミー配線2は配a導体1と同じ
パターンにしたが、同じにすることを限定するものでは
なく、線間容量を低減する効果はやや小さくなるが、第
2図(a)〜第2図(g)に示すような種々の形状にし
て良い。第2図(a)は配線21とダミー配線22の関
係の一例を示す立体図で、第2図(b)はその断面図で
ある。この例は、配!21の下全面にダミー配線22が
ある場合である。このダミー配線は第2図(C)。
第2図(d)に示すような形状でも良い。また。
第2図(e)に示すように、一方の配線21の下にだけ
設けても良く、第2図(f)のように一方がコンタクト
部24となっている場合にそれに向い合う部分でダミー
配線を設けても良い。また、配821の1癌が大きい場
合には第2図(g)のように配線21の下の一部、特に
配線21が向合っている部分に設けても良く、第2図(
c )のような形で全面に分散させて設けてもよい。
さらには、ダミー配線は、イオン注入やエピタキシャル
成長で形成した比較的高いキャリア濃度をもつ半導体層
で形成しても良く、また、この半導体層と金属溜との積
層体であっても良い。
通常、配線導体の幅は数μm〜数十μm、長さは〜数m
m程度である。G a A s is板の厚さは〜50
0μmである。
配線やtI!A!膜、基板の材料は限定するものではな
く、配線やダミー配線はAQ、W、WSiなどでも良く
、基板もGaP、GaAsP。
A Q G a A s、InPなどでも良い。また、
N間の絶縁膜は燐シリケートガラスに限らずp−8iN
膜やポリイミド樹脂などでも良く、また部分的に空気で
あっても良い。
実施例2゜ 第3図は本発明の実施例2の立体図である。この図は、
2暦配線の集積回路の第2層目の配a37に本発明を適
用する場合の例を示したものである。本図は第1図に比
へて第2溜目の配線導体37とその上の保護膜38が加
っている。また、配線導体37の下に第1層目の配線を
作るのと同じ金属層でダミー配線31が設けてあり、さ
らにその下に設けたダミー配線32を合せて1つのダミ
これはホトマスクを作る際のコンピュータ処理(例えば
第1層目と第2N目の配線の重なる部分を避ける)など
して容易にダミー配線のパターンを作ることができる。
また、ダミー配5s3tは必ずしも設けなくとも良くダ
ミー配線32だけでも良い。
実施例3゜ 第5図は本発明の実施例3の断面図である1本実施例は
、基板がSiなどの半導体基板である場合に、その半導
体基板中に比較的厚い絶縁物の層を設け、その上に実施
例1の配線を設けたものである。半導体基板中の絶縁領
域はドライエツチングによって半導体基板に穴をあけ、
そこにSlO。
などの絶縁物を埋込むことにより形成できる6また、イ
オン打込みでO+などを打込んで作ることもできる。一
般に基板が半導体基板である場合は。
その抵抗率が比較的小さいために、基板の表面が接地面
と同等になり配線の対接地容量が大きいが、本実施例の
ようにすれば、第1の実施例と同じ効果を得る事ができ
る。
本実施例によれば、対接地容量をダミー配線がない場合
と同等に保ちつつ、配線間の容量を低減して、集積回路
の高速化と、クロストークノイズの低減を達成すること
ができる。
実施例4゜ 第6図に本発明を実装基板に適用した実施例4を示す。
本実施例ではL S I 61からボンデングワイヤ6
2で引出したポリイミツドなどのIf! a物店抜66
上の(75号伝送路63と基板66の裏面の接地面65
の間に絶縁物67により配置63との絶縁をとりダミー
配線64を設けた。
〔発明の効果〕
本発明によれば、対接地容量は従来と同じように小さく
保持でき、線間容量は従来の半分程度にできるので、高
速動作に適し、クロストークノイズの小さい配線を作る
ことができる。
【図面の簡単な説明】
第1図は本発明の実施例1の立体図、第2図(a)〜第
2図(g)は本発明のダミー配線の種々の形状の例を示
す立体図(第2図<a>、(c)(d))又は断面図、
(第2図(b)、(e)、(f)、(g))、第3図は
本発明の実施例2の立体図、第4図(a)は従来例の配
線構造断面図、第4図(b)は本発明の一実施例の配線
構造断面図、第4図(c)は第4図(a)および第4図
(b)に示した従来および本発明の配線構造における対
接地容量と線間容量の計算値と配線間のスペースとの関
係を示す図、第5図は本発明の実施例3の断面図、第6
図は本発明の実装基板上の配線への適用を示す実施例4
の立体図である。 符号の説明 1.21.37,41.51・・・配線導体、2,22
.31,32,42,52.64・・ダミー配線、3.
33.66・・・#4A縁性基板、4,5,23.34
.35,53,55.67・・・絶縁膜、6.36゜4
3.56.65・・・接地導体、7,24・・・コンタ
クト部、8・・・FETなとの電極、54・・・半導体
基板、61・・・LSIチップ、63・・・信号伝送路
。 、3 ま色P4生某坂 薄地導体 廼3回 33賛慧・)生弄籾31 坏忙↓体 2/配今駁禰4木 2φ コシタクp帥22  タ゛ξ
−扼N 23 刹I雰旙 、S′2m) 第 夕 図 、?1 ダ/配媒導依タ4子鼾鴎瓶 C27゛ミー助己4りた 5ダ 秀邑J曙に才力f3 
 tea 月ス   タg 岩伊キ也瘍体4イ、51ケ
11.フ゛ 7′42°ミー油乙京暖托龜物

Claims (1)

  1. 【特許請求の範囲】 1、裏面に接地面をもつ半絶縁性あるいは絶縁性の基板
    と、該基板の表面に形成された半導体装置と、該半導体
    装置間を電気的に接続する隣接配線と、該隣接配線の少
    なくとも信号伝送用配線と上記基板との間に絶縁膜を介
    して形成されたダミー配線を有し、かつ該ダミー配線は
    フローティングであることを特徴とする半導体集積回路
    。 2、上記ダミー配線は、金属導体、比較的キャリア濃度
    の高い半導体層あるいは半導体層と金属層の積層体であ
    る特許請求の範囲第1項記載の半導体集積回路。 3、上記基板は半導体基板中に絶縁領域を設けたもので
    ある特許請求の範囲第1項記載の半導体集積回路。 4、上記基板は上記半導体装置を実装する実装基板であ
    る特許請求の範囲第1項記載の半導体集積回路。
JP23505688A 1988-09-21 1988-09-21 半導体集積回路 Pending JPH0283953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23505688A JPH0283953A (ja) 1988-09-21 1988-09-21 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23505688A JPH0283953A (ja) 1988-09-21 1988-09-21 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH0283953A true JPH0283953A (ja) 1990-03-26

Family

ID=16980431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23505688A Pending JPH0283953A (ja) 1988-09-21 1988-09-21 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH0283953A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04307739A (ja) * 1991-04-04 1992-10-29 Nec Ic Microcomput Syst Ltd 半導体装置
US6433408B1 (en) * 1999-01-08 2002-08-13 Nec Corporation Highly integrated circuit including transmission lines which have excellent characteristics
JP2006216664A (ja) * 2005-02-02 2006-08-17 Renesas Technology Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04307739A (ja) * 1991-04-04 1992-10-29 Nec Ic Microcomput Syst Ltd 半導体装置
US6433408B1 (en) * 1999-01-08 2002-08-13 Nec Corporation Highly integrated circuit including transmission lines which have excellent characteristics
JP2006216664A (ja) * 2005-02-02 2006-08-17 Renesas Technology Corp 半導体装置

Similar Documents

Publication Publication Date Title
US6255600B1 (en) Electronic interconnection medium having offset electrical mesh plane
JPS62500413A (ja) ウエ−ハ スケ−ル集積アセンブリ
US5723908A (en) Multilayer wiring structure
JP3158621B2 (ja) マルチチップモジュール
US9559056B2 (en) Electronic component
US4551789A (en) Multilayer ceramic substrates with several metallization planes
US7466021B2 (en) Memory packages having stair step interconnection layers
US4833521A (en) Means for reducing signal propagation losses in very large scale integrated circuits
JP3359780B2 (ja) 配線装置
JPH04245665A (ja) 半導体集積回路構造
US7170361B1 (en) Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices
US4908680A (en) Semiconductor integrated circuit
JPH0283953A (ja) 半導体集積回路
US3518504A (en) Transistor with lead-in electrodes
KR930020641A (ko) 다층배선 형성방법
JP2830653B2 (ja) マルチチップモジュール
JP2004319627A (ja) 半導体装置
JPS62259500A (ja) 回路基板
JPS62229958A (ja) 半導体装置
JPS60165752A (ja) 半導体集積回路
JPS60105251A (ja) 半導体集積回路
EP0163795A2 (en) A method and means for reducing signal propagation losses in very large scale integrated circuits
JPH03278533A (ja) 半導体集積回路装置
JPS5824957B2 (ja) ハンドウタイシユセキカイロヨウタソウハイセンキバン
US20030197249A1 (en) Contactable integrated circuit and method of producing such a circuit