JPS5824957B2 - ハンドウタイシユセキカイロヨウタソウハイセンキバン - Google Patents

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、マルチチップ形式の大規模集積回路に適する
配線基板構造の改良に関する。

〔従来技術の説明〕 大規模集積回路（以下「ＬＳＩ」と略称する。

）の実装形式の一つとして、シリコンチップの外部接続
用端子部を直接にセラミック基板等の配線部に接続する
いわゆるマルチチップ形式が知られている。

このマルチチップ形式のＬＳＩはシリコンチップの回路
素子の表面に不活性化処理を施し、外部端子部をいわゆ
るビームリード方式、フリップチップ方式等の配線と直
接接続可能な形態を形成することによって、外見上棟の
チップを高密度に実装することができるものである。

近時半導体製造技術の急速な進歩に伴い、回路素子の特
性改善がすすみ、また回路形式にも改良が加えられ、低
消費電力で高速な論理回路、たとえばゲート１段当り０
．６〜１ｎＳのものが実用に供されるようになった。

しかしこのような高速の集積回路を用いて、実際の論理
装置を構成するには、ストレーインピーダンス回路によ
る時間遅れ、集積回路相互間の幾何学的な距離に起因す
る伝送遅れ、伝送路の分岐等にもとづくインピーダンス
の不整合による波形の乱れ、などいくつかの遅延要素を
考慮して使用する必要があり、これらはしばしば論理ゲ
ートの基本遅延と同等あるいは数倍にも達する。

高集積度化および高密度実装はこれらの欠点を除去する
のに必須な方法であり、マルチチップ形式がこの目的に
かなう一つの方法であり、さまざまな改良が行われてき
た。

さて、従来のマルチチップ形式ＬＳＩを実現する配線基
板の構造は、多くは１層ないし２層の信号配線層と、低
いインピーダンスで電源を供給し、かつ信号層を一定の
特性インピーダンスに保つための１層あるいは２層のア
ース電源層とからなっている。

なお、この明細書で「アース電源層」とは信号周波数で
はアース電位であり、直流に対してはアースまたは電源
電位になる導体層をいう。

第１図はこれら従来の構造例を模型的に表わしたもので
ある。

ａは外見図、ｂは断面図である。第１図において符号１
３はたとえば高純度のアルミナ（Ａ１２０３）を主成分
とする基板であって表面にアース電源層１４、および２
層の信号配線層１６がガラスあるいはアルミナ等の絶縁
層１５をはさんで積層されている。

ビームリード化されたシリコンチップ１１は、この基板
の最上層に配置され、電気的に必要な接続は信号配線層
１６およびコンタクトホール１７を介して行われ、所望
Ｃ回路を構成する。

この種の回路構成では信号配線層１６の特性インピーダ
ンスを一定に保つこと、およびこの特性インピーダンス
に整合した終端整合を行うことか信号伝送速度の改善に
必要である。

このため、信号配線層１６の導体はアース電源層１４と
対面して、マイクロストリップラインをなすように構成
し、そのパターン幅およびその厚さを調節することによ
って、定インピーダンスとすることが行われている。

このインピーダンスに等しい抵抗を伝送線となる信号配
線層１６の導体の端に終端接続するために、シリコンチ
ップ上にあらかじめ余分の抵抗器を準備しておき端子を
出しておく方法、あるいは別個に抵抗素子集合のチップ
を用意する方法などが従来性われている。

このような方法によれば、シリコンチップからとり出し
得る端子を電源、アース、信号端子の他に終端用抵抗入
力端子として割当てなければならず、信号端子の数ひい
ては搭載可能な論理ゲートの数に制約を生ずる欠点があ
る。

また本来論理ゲート用のシリコンチップが搭載されるべ
き位置を抵抗素子チップに割当てるために、基板全体と
してのゲート数の減少、配線の延長、配線の幅そうなど
の欠点が生じていた。

〔発明の目的〕

本発明の目的はマルチチップ形式のＬＳＩにおいてチッ
プ間を接続する信号配線層の導体の伝送特性改善に有効
な配線基板の構造を提供することと、および半導体チッ
プの実装密度の向上にある。

さらに他の目的は、放熱特性のよい終端抵抗を提供する
ことにある。

〔発明の特徴〕

本発明は、アース電源層と信号配線層とが絶縁層を介し
て積層された多層配線基板において、基板のアース電源
層に最も近い層内位置に抵抗体層を設け、この抵抗体層
には、その抵抗値が前記基板の信号配線層に形成された
信号配線回路の特性インピーダンスにほぼ等しい値を有
する終端抵抗を集積回路技術により形成することを特徴
とする。

〔実施例による説明〕

以下本発明を実施例によって説明する。

第２図は本発明の一実施例を示す図である。

ａは外観図、ｂは断面図を示す。

図で、１１はシリコンチップ、１２は外部接続用端子、
１３はアルミナセラミック基板、１４はアース電源層、
１５は絶縁層、１６は信号配線層、１７．１８．１９は
コンタクトホール、２０は基板、２１は抵抗体を示す。

本発明による配線基板構造の特徴は、アルミナセラミッ
ク基板１３の上にまずアース電源層１４を配し、次に絶
縁層１５を介して窒化タンタルあるいはニッケルクロム
等により形成された抵抗体層２１を設ける点にある。

この抵抗体層２１は厚膜印刷技術あるいは薄膜によって
作られ、この層に形成される抵抗は信号配線層１６の導
体の特性インピーダンスに等しい抵抗値を有するように
形成されることにある。

この抵抗体層１６に形成された抵抗の一端は、コンタク
トホール１８を介してアース電源層１４に接続しておき
、他の一端は各々必要な配線と接続できるように、あら
かじめ基板の上に分散して配置しである。

第３図は、この様子を説明するための層断面の一例を示
す図である。

第３図は基板を抵抗体層１４に沿って切断した図で、中
央部のコンタクトホール１８はさらに１１層下のアース
電源層１４との接続用であり、左方のコンタクトホール
１９は信号配線層との接続に使用されるコンタクト部を
示す。

使用されない抵抗体層２１があれば、これは一端がアー
ス電源層に接続されているが他端は解放状態にしておく
。

このようにすれば電力の消費は全くない。

さらに、使用されている抵抗体層２１の電力消費により
発熱が生じても、この抵抗体層２１が基板に密着したア
ース電源層１４に最も近く配置されているので、この熱
を基板１３に導出することができ、基板の裏面から効率
的に放出することが可能となる。

さらに、超高速の論理ゲート回路の使用により終端抵抗
素子が電気的に純抵抗として扱うことができない周波数
銅酸においては、抵抗素子のパターン幅、アース面から
の高さ等を適切な値に調節するこさにより良好な整合を
とることが可能になる。

複数個の集積論理ゲート回路を含むシリコンチップ１１
は、多層積層された配線基板の最上層に配置され信号配
線層１６およびコンタクトホール１７を介して、他の複
数のシリコンチップの入力端子に接続される。

このとき出力端子から最も遠い配線距離にある入力端子
の近傍で、さらにコンタクトホール１９を介して終端用
の抵抗体層２１に接続される。

なお、上記説明では、セラミック基板の片側のみに多層
回路配線層を設ける例を述べたが、両側に設けることに
よっても同様に本発明を実施することができる。

この場合に、基板面にアース電源層を設け、一層の絶縁
層を介して隣接する一方の側に信号配線層、他方の側に
終端抵抗体用の抵抗体層を設けるように構成すれば、特
性インピーダンスはさらに安定な値を保つことができる
。

〔効果の説明〕

以上説明したとおり、本発明の配線基板は定インピーダ
ンスの信号伝送路と配線領域における信号線の通路を妨
げることのない整合終端抵抗を実現し得るものであって
、反射のない高速の信号伝達が可能になる優れた効果が
ある。

また最少の配線領域で高密度に半導体チップを実装する
ことができる。

さらに、抵抗による発熱は良好な放熱路を介して放散す
ることができるなど工業上多大の効果を有するものであ
る。

【図面の簡単な説明】

第１図は従来例配線基板の構造図。 ａはその斜視図、ｂはその断面図を示す。 第２図は本発明実施例配線基板の構造図。 ａはその斜視図、ｂはその断面図を示す。 第３図は本発明実施例構造の一部断面図。 １０・・・・・・従来例の配線基板、１１・・・・・・
シリコンチップ、１２・・・・・・外部接続用端子、１
３・・・・・・アルミナセラミックによる基板、１４・
・曲アース電源層、１５・・・・・・絶縁層、１６・・
・・・・信号配線層、１７゜１８．１９・・・・・・コ
ンタクトホール、２０・・曲配線基板、２１・・・・・
・終端抵抗を形成するための抵抗体層。

Claims (1)

1. 【特許請求の範囲】 １ 導体により形成された１以上のアース電源層と、導
   体により形成された１以上の信号配線層とが絶縁層を介
   して積層された半導体集積回路用多層配線基板において
   、 前記アース電源層に最も近い層に抵抗体層を設け、 この抵抗体層には、前記信号配線層に形成された信号配
   線回路の有する特性インピーダンスにほぼ等しい値の抵
   抗をあらかじめ形成させたことを特徴とする半導体集積
   回路用多層配線基板。