JPS62259500A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPS62259500A JPS62259500A JP61102457A JP10245786A JPS62259500A JP S62259500 A JPS62259500 A JP S62259500A JP 61102457 A JP61102457 A JP 61102457A JP 10245786 A JP10245786 A JP 10245786A JP S62259500 A JPS62259500 A JP S62259500A
- Authority
- JP
- Japan
- Prior art keywords
- signal wiring
- ground
- circuit board
- ground conductor
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 9
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100313164 Caenorhabditis elegans sea-1 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- WDQNIWFZKXZFAY-UHFFFAOYSA-M fentin acetate Chemical compound CC([O-])=O.C1=CC=CC=C1[Sn+](C=1C=CC=CC=1)C1=CC=CC=C1 WDQNIWFZKXZFAY-UHFFFAOYSA-M 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
本発明は回路基板、特にマイクロアンペアからフェムト
アンペアのオーダーの微小電流を扱う回路基板に関する
。
アンペアのオーダーの微小電流を扱う回路基板に関する
。
(従来の技術〉
一般に、とコアンペアオーダーの微小電流を電圧に変換
する第2図の如き電流−電圧変換回路では、演算増幅器
OAの出力端から反転入力端への帰還抵抗Rfと、その
両端に入る寄生容ff1c。
する第2図の如き電流−電圧変換回路では、演算増幅器
OAの出力端から反転入力端への帰還抵抗Rfと、その
両端に入る寄生容ff1c。
との時定数(τ=Rf −Cp )で応答速度が決まる
。帰還抵抗Rrの値は必要な出力電圧で決まり、例えば
入力電流が1nAのとき1Vの出力電圧が得られるよう
にすると、Rfの値は1GΩとなる。
。帰還抵抗Rrの値は必要な出力電圧で決まり、例えば
入力電流が1nAのとき1Vの出力電圧が得られるよう
にすると、Rfの値は1GΩとなる。
従って、寄生容ff1cl)によって周波数特性の上限
が決まってしまう。
が決まってしまう。
この寄生容ff1cl)を小さくするため、第2図に示
すように入力端子から@樟増幅器OAの入力塙および帰
還抵抗Rfの一端に至る信号配線S1を接地導体Gでガ
ードする方法がとられる。従来ではこの接地導体Gとし
て、信号配線$1が形成された絶縁性基体の表面に信号
配線S1の両側に位置しかつこれと平行な接地配線を形
成し、ざらに絶縁性基体の裏面に接地導体層を形成して
いた。
すように入力端子から@樟増幅器OAの入力塙および帰
還抵抗Rfの一端に至る信号配線S1を接地導体Gでガ
ードする方法がとられる。従来ではこの接地導体Gとし
て、信号配線$1が形成された絶縁性基体の表面に信号
配線S1の両側に位置しかつこれと平行な接地配線を形
成し、ざらに絶縁性基体の裏面に接地導体層を形成して
いた。
しかしながら、このような構造では信号配線S1から側
方および下方に向かう電気力線はそれぞれ接地配線およ
び接地導体層によってほぼ遮断されるが、信号配線S1
から上方への電気力線の漏れを防ぐことはできない。従
って、信号配線S1の近傍に出力の信号配IS2がある
と両信号配ISx 、32間の結合が生じ、その結合容
量によって奇生容置Cpを十分に小さくできないという
問題がある。
方および下方に向かう電気力線はそれぞれ接地配線およ
び接地導体層によってほぼ遮断されるが、信号配線S1
から上方への電気力線の漏れを防ぐことはできない。従
って、信号配線S1の近傍に出力の信号配IS2がある
と両信号配ISx 、32間の結合が生じ、その結合容
量によって奇生容置Cpを十分に小さくできないという
問題がある。
また、信号配線S1の周囲を絶縁体(誘電体)を介して
接地導体で覆った完全な同軸構造にできれば理想的であ
るが、回路基板上で完全な同軸構造を突堤することは困
難である。
接地導体で覆った完全な同軸構造にできれば理想的であ
るが、回路基板上で完全な同軸構造を突堤することは困
難である。
(発明が解決しようとする問題点)
このように従来の回路基板では、特に微小な電流が流れ
る信号配線と他の信号配線等との間の結合容はを小さく
することが難しく、回路の応答速度等の面で障害となっ
ていた。
る信号配線と他の信号配線等との間の結合容はを小さく
することが難しく、回路の応答速度等の面で障害となっ
ていた。
本発明は微小電流が流れる信号配線と他の信号配線等と
の間の結合容量を糧力小さくできる回路基板を提供する
ことを目的とする。
の間の結合容量を糧力小さくできる回路基板を提供する
ことを目的とする。
[発明の構成]
(問題点を解決するための手段)
本発明は微小電流が流れる信号配線が形成された絶縁性
基体の表面に、該信号配線の両側に位置しかつ該信号配
線と平行な接地配線を形成し、裏面に第1の接地導体層
を設けるとともに、絶縁性基体の表面上に絶縁層を設け
、この絶縁層上の該信号配線に対向した位置に第2の接
地導体層を形成して、微小電流が流れる信号配線をか右
上下から接地導体で囲んだ疑似同軸構造としたものであ
る。
基体の表面に、該信号配線の両側に位置しかつ該信号配
線と平行な接地配線を形成し、裏面に第1の接地導体層
を設けるとともに、絶縁性基体の表面上に絶縁層を設け
、この絶縁層上の該信号配線に対向した位置に第2の接
地導体層を形成して、微小電流が流れる信号配線をか右
上下から接地導体で囲んだ疑似同軸構造としたものであ
る。
(作用)
本発明においては、微小電流が流れる信号配線の両側に
形成された接地配線によって、該信号配線から側方への
電気力線の漏れが抑制されるととともに、絶縁性基体の
裏面側にある第1の接地導体層によって下方への電気力
線の漏れが防止され、さらに絶縁層を介して設けられた
第2の接地導体層によって上方への電気力線の漏れも防
止される。
形成された接地配線によって、該信号配線から側方への
電気力線の漏れが抑制されるととともに、絶縁性基体の
裏面側にある第1の接地導体層によって下方への電気力
線の漏れが防止され、さらに絶縁層を介して設けられた
第2の接地導体層によって上方への電気力線の漏れも防
止される。
(実施例)
第1図は本発明の一実塵例に係る回路基板の構遍を示す
断面図である。図において、絶縁性基板1は例えばセラ
ミック基板であり、この基板1上に第1の接地導体層2
が形成されている。この第1の接地導体層2の上に第1
の絶縁層3が形成され、この絶縁層3の上に微小電流が
流れる信号配線4と、その両側に位置してこれと平行に
接地配線5.6が形成されている。信号配線4は例えば
第2図における入力側信号配線S1である。
断面図である。図において、絶縁性基板1は例えばセラ
ミック基板であり、この基板1上に第1の接地導体層2
が形成されている。この第1の接地導体層2の上に第1
の絶縁層3が形成され、この絶縁層3の上に微小電流が
流れる信号配線4と、その両側に位置してこれと平行に
接地配線5.6が形成されている。信号配線4は例えば
第2図における入力側信号配線S1である。
そして、第1の絶縁層3の上に第2の絶縁層7が形成さ
れ、この第2の絶縁層7の上に第2の接地導体層8が形
成されている。第2の接地導体層8は少なくとも信号配
′fA4に対向した位置、図の例では信号配線4および
接地配線5,6に対向した位置に形成されている。第1
および第2の接地導体層2,8および接地配線5,6は
、図示しないスルーホールにより電気的に接続され、全
て接地電位に保たれているものとする。
れ、この第2の絶縁層7の上に第2の接地導体層8が形
成されている。第2の接地導体層8は少なくとも信号配
′fA4に対向した位置、図の例では信号配線4および
接地配線5,6に対向した位置に形成されている。第1
および第2の接地導体層2,8および接地配線5,6は
、図示しないスルーホールにより電気的に接続され、全
て接地電位に保たれているものとする。
$2の絶縁層7の上にさらに第3の絶縁筒9が設けられ
、この絶縁層9の上に例えば第2図における演算増幅器
OAに相当するICチップ10かダイポンディングパッ
ド1コを介して実装されるとともに、第2図における出
力側信号配線S2に相当する信号配Pii13等が形成
されている。信号配線13とICチップ10とはワイヤ
14により接続されている。また、入力側信号配線S1
に相当する信号配線4は、例えば第2.第3の絶縁層7
.9を貫通する図示しないスルーホールを介して、第3
の絶縁層90表面上に形成された信号配線に接続され、
その信号配線とICチップ10とが同様にワイヤボンデ
ィングにより接続される。
、この絶縁層9の上に例えば第2図における演算増幅器
OAに相当するICチップ10かダイポンディングパッ
ド1コを介して実装されるとともに、第2図における出
力側信号配線S2に相当する信号配Pii13等が形成
されている。信号配線13とICチップ10とはワイヤ
14により接続されている。また、入力側信号配線S1
に相当する信号配線4は、例えば第2.第3の絶縁層7
.9を貫通する図示しないスルーホールを介して、第3
の絶縁層90表面上に形成された信号配線に接続され、
その信号配線とICチップ10とが同様にワイヤボンデ
ィングにより接続される。
上述した多層の回路基板は、例えば厚摸印刷法によって
所定パターンのタングステン等による導体層が形成され
た未焼成のセラミックシート(グリーンシートと呼ばれ
る)を所定枚数積層した後、焼成を行なう、いわゆるグ
リーンシー1−積層法により作製することができる。勿
論、印刷回路基板の製造法として知られている他の方法
を用いてもよい。例えば絶縁体としてポリイミド、エポ
キシ等の樹脂を用いてもよいし、導体材料として金。
所定パターンのタングステン等による導体層が形成され
た未焼成のセラミックシート(グリーンシートと呼ばれ
る)を所定枚数積層した後、焼成を行なう、いわゆるグ
リーンシー1−積層法により作製することができる。勿
論、印刷回路基板の製造法として知られている他の方法
を用いてもよい。例えば絶縁体としてポリイミド、エポ
キシ等の樹脂を用いてもよいし、導体材料として金。
銅、銀等を用いてもよい。
上記の1シ成によれば、微小電流が流れる信号配線4か
ら出る電気力線のうち、左右方向への漏れは信号配置4
と同一平面上にある接地配線5,6によって抑制され、
また下方への漏れは第1の接地導体層2によって防止さ
れ、さらに上方への漏れも絶縁層7を介して新たに設け
られた第2の接地導体層8によって防止される。従って
、第1図に示すように該信号配線4の上に他の信号配線
13が存在する場合でも、両信号配線4,13間の結合
容量を小さくできる。これにより例えば第2図における
入力側信号配線S1と出力側信号配?!S2との結合容
量を小さくして、帰還抵抗Rfに並列に入る寄生容量C
pを大幅に低下させ、応答速度の向上を図ることが可能
となる。
ら出る電気力線のうち、左右方向への漏れは信号配置4
と同一平面上にある接地配線5,6によって抑制され、
また下方への漏れは第1の接地導体層2によって防止さ
れ、さらに上方への漏れも絶縁層7を介して新たに設け
られた第2の接地導体層8によって防止される。従って
、第1図に示すように該信号配線4の上に他の信号配線
13が存在する場合でも、両信号配線4,13間の結合
容量を小さくできる。これにより例えば第2図における
入力側信号配線S1と出力側信号配?!S2との結合容
量を小さくして、帰還抵抗Rfに並列に入る寄生容量C
pを大幅に低下させ、応答速度の向上を図ることが可能
となる。
第3図(a)(b)は第1図に示した本発明に基づく構
造の回路基板と、第2の接地導体層8を有しない従来構
造の回路基板とについて、信号配置i14と信号配?!
13との間の静電容量(結合容量)を比較した結果を示
したものである。前者は後者に比べ結合容量が約1/
30000唖に減少しており、本発明の有用性が明らか
である。
造の回路基板と、第2の接地導体層8を有しない従来構
造の回路基板とについて、信号配置i14と信号配?!
13との間の静電容量(結合容量)を比較した結果を示
したものである。前者は後者に比べ結合容量が約1/
30000唖に減少しており、本発明の有用性が明らか
である。
なお、第1図において信号配線4の上方に設けた第2の
接地導体層8は、信号配線4から上方へ向かう電気力線
を遮蔽する効果を持つが、信号配線4から上方を経て側
方への電気力線の回り込みをも防止する効果を持つ。従
って、この信号配線4との結合を極力小さくすべき他の
信号配、¥Sが上方のみでなく、側方や斜め上方等にあ
る場合でも、第2の接地導体層8を設けることは有効で
ある。
接地導体層8は、信号配線4から上方へ向かう電気力線
を遮蔽する効果を持つが、信号配線4から上方を経て側
方への電気力線の回り込みをも防止する効果を持つ。従
って、この信号配線4との結合を極力小さくすべき他の
信号配、¥Sが上方のみでなく、側方や斜め上方等にあ
る場合でも、第2の接地導体層8を設けることは有効で
ある。
第4図は本発明の他の実施例であり、接地配線5.6と
、第1.第2の接地導体層2.8との間を、第1.第2
の絶縁層3.7をそれぞれ貫通し、かつ信号配、14お
よび接地配線5.6の長手方向に沿って配列された各々
複数のスルーホール14゜15および16.17によっ
て接続したものである。
、第1.第2の接地導体層2.8との間を、第1.第2
の絶縁層3.7をそれぞれ貫通し、かつ信号配、14お
よび接地配線5.6の長手方向に沿って配列された各々
複数のスルーホール14゜15および16.17によっ
て接続したものである。
このようにスルーホールを配列すると、信号配線4から
側方への電気力線の漏れがスルーボールによってざらに
抑制されるという利点がある。
側方への電気力線の漏れがスルーボールによってざらに
抑制されるという利点がある。
また、この場合スルーホールは製造上の制約から一定間
隔を置いて配列する必要があるため、その相互間からの
電気力線の漏れが若干残ることなるが、第4図に示すよ
うに信号配線4の両側にそれぞれ二列のスルーホールを
配列し、かつその二列のスルーホールを千鳥状に配列す
れば、信号配線4の長手方向におけるスルーホールの実
効間隔を1/2にでき、それだけ電気力線の漏れは少な
くなる。スルーホールをさらに多数列設けたり、網目状
に配列したりすることによって、電気力1線の漏れ防止
効果をざらに上げることも可能である。
隔を置いて配列する必要があるため、その相互間からの
電気力線の漏れが若干残ることなるが、第4図に示すよ
うに信号配線4の両側にそれぞれ二列のスルーホールを
配列し、かつその二列のスルーホールを千鳥状に配列す
れば、信号配線4の長手方向におけるスルーホールの実
効間隔を1/2にでき、それだけ電気力線の漏れは少な
くなる。スルーホールをさらに多数列設けたり、網目状
に配列したりすることによって、電気力1線の漏れ防止
効果をざらに上げることも可能である。
[発明の効果]
本発明によれば、微小電流が流れる信号配線において特
に問題となる他の信号配線との結合容量を極力小さくす
ることができ、応答速度の向上を図ることができる。
に問題となる他の信号配線との結合容量を極力小さくす
ることができ、応答速度の向上を図ることができる。
第1図は本発明の一実施例に係る回路基板の断面図、第
2図は本発明の回路基板が適用される回路装置の一例で
ある微小電流−電圧変換回路を示す図、第3図(a)(
b)は同実施例の効果を説明するための図、第4図(a
)(b)は本発明の他の実施例に係る回路基板の断面図
およびA−A断面図である。 1・・・絶縁性基板、2・・・第1の接地導体層、3・
・・第1の絶縁層(絶縁性基体)、4・・・微小電流が
流れる信号配線、5,6・・・接地配線、7・・・第2
の絶縁糸、8・・・第2の接地導体、@、10・・・I
Cチップ、11・・・グイポンディングパッド、13・
・・信号配線、14.15.16.17・・・スルーホ
ール。 出願人代理人 弁理士 鈴?yL弐尽 第1図 黒 第2図 □ 2400um −一−−−−−−−(a) (b) 第3図
2図は本発明の回路基板が適用される回路装置の一例で
ある微小電流−電圧変換回路を示す図、第3図(a)(
b)は同実施例の効果を説明するための図、第4図(a
)(b)は本発明の他の実施例に係る回路基板の断面図
およびA−A断面図である。 1・・・絶縁性基板、2・・・第1の接地導体層、3・
・・第1の絶縁層(絶縁性基体)、4・・・微小電流が
流れる信号配線、5,6・・・接地配線、7・・・第2
の絶縁糸、8・・・第2の接地導体、@、10・・・I
Cチップ、11・・・グイポンディングパッド、13・
・・信号配線、14.15.16.17・・・スルーホ
ール。 出願人代理人 弁理士 鈴?yL弐尽 第1図 黒 第2図 □ 2400um −一−−−−−−−(a) (b) 第3図
Claims (3)
- (1)微小電流が流れる信号配線が形成された絶縁性基
体の表面に、該信号配線の両側に位置しかつ該信号配線
と平行な接地配線を形成するとともに、前記絶縁性基体
の裏面に第1の接地導体層を有する回路基板において、
前記絶縁性基体の表面上に絶縁層を設け、この絶縁層上
の少なくとも前記信号配線に対向した位置に第2の接地
導体層を形成したことを特徴とする回路基板。 - (2)前記接地配線と前記第1および/または第2の接
地導体層は、前記絶縁層を貫通しかつ前記信号配線の長
手方向に沿つて配列された複数のスルーホールによって
接続されていることを特徴とする特許請求の範囲第1項
記載の回路基板。 - (3)前記スルーホールは前記信号配線の両側に少なく
とも二列ずつ設けられ、該少なくとも二列のスルーホー
ルは千鳥状に配列されていることを特徴とする特許請求
の範囲第2項記載の回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61102457A JPH0728133B2 (ja) | 1986-05-02 | 1986-05-02 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61102457A JPH0728133B2 (ja) | 1986-05-02 | 1986-05-02 | 回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62259500A true JPS62259500A (ja) | 1987-11-11 |
JPH0728133B2 JPH0728133B2 (ja) | 1995-03-29 |
Family
ID=14327994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61102457A Expired - Lifetime JPH0728133B2 (ja) | 1986-05-02 | 1986-05-02 | 回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0728133B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04256203A (ja) * | 1991-02-07 | 1992-09-10 | Mitsubishi Electric Corp | マイクロ波帯ic用パッケージ |
JPH07501910A (ja) * | 1992-09-24 | 1995-02-23 | ヒューズ・エアクラフト・カンパニー | 強磁性バイアを内部に有する多層の三次元構造 |
US5455393A (en) * | 1992-11-30 | 1995-10-03 | Nec Corporation | Multilayered printed wiring board and method of manufacturing the same |
WO2001095424A1 (en) * | 2000-06-09 | 2001-12-13 | Nokia Corporation | Waveguide in multilayer structures |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5513936A (en) * | 1978-07-18 | 1980-01-31 | Fujitsu Ltd | Printed board and method of manufacturing same |
JPS5854661A (ja) * | 1981-09-29 | 1983-03-31 | Fujitsu Ltd | 多層セラミツク半導体パツケ−ジ |
JPS5974758U (ja) * | 1982-11-11 | 1984-05-21 | 三洋電機株式会社 | 配線基板構造 |
-
1986
- 1986-05-02 JP JP61102457A patent/JPH0728133B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5513936A (en) * | 1978-07-18 | 1980-01-31 | Fujitsu Ltd | Printed board and method of manufacturing same |
JPS5854661A (ja) * | 1981-09-29 | 1983-03-31 | Fujitsu Ltd | 多層セラミツク半導体パツケ−ジ |
JPS5974758U (ja) * | 1982-11-11 | 1984-05-21 | 三洋電機株式会社 | 配線基板構造 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04256203A (ja) * | 1991-02-07 | 1992-09-10 | Mitsubishi Electric Corp | マイクロ波帯ic用パッケージ |
JPH07501910A (ja) * | 1992-09-24 | 1995-02-23 | ヒューズ・エアクラフト・カンパニー | 強磁性バイアを内部に有する多層の三次元構造 |
US5455393A (en) * | 1992-11-30 | 1995-10-03 | Nec Corporation | Multilayered printed wiring board and method of manufacturing the same |
US5526564A (en) * | 1992-11-30 | 1996-06-18 | Nec Corporation | Method of manufacturing a multilayered printed wiring board |
WO2001095424A1 (en) * | 2000-06-09 | 2001-12-13 | Nokia Corporation | Waveguide in multilayer structures |
Also Published As
Publication number | Publication date |
---|---|
JPH0728133B2 (ja) | 1995-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0198621B1 (en) | Semiconductor device | |
US6479758B1 (en) | Wiring board, semiconductor package and semiconductor device | |
US5446243A (en) | Post processing shielding | |
US20090170240A1 (en) | Optimized Circuit Design Layout for High Performance Ball Grid Array Packages | |
US5418690A (en) | Multiple wiring and X section printed circuit board technique | |
JPH02180056A (ja) | 多機能接地面 | |
US4551789A (en) | Multilayer ceramic substrates with several metallization planes | |
US6252177B1 (en) | Low inductance capacitor mounting structure for capacitors of a printed circuit board | |
KR100299560B1 (ko) | 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리 | |
US6762367B2 (en) | Electronic package having high density signal wires with low resistance | |
KR20010049422A (ko) | 고주파 모듈 | |
US7170361B1 (en) | Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices | |
JP3781178B2 (ja) | 高周波半導体装置の多層配線構造 | |
JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
JPH07147378A (ja) | 半導体モジュールおよびこれに使用されるicパッケージ | |
JPS62259500A (ja) | 回路基板 | |
JPH067551B2 (ja) | 半導体装置 | |
JP2000223799A (ja) | 配線基板及びその製造方法 | |
US7196409B2 (en) | Semiconductor device, semiconductor body and method of manufacturing thereof | |
JPH0716100B2 (ja) | 多層配線モジュール | |
JP2804821B2 (ja) | 電子部品搭載用基板 | |
US20040183191A1 (en) | Semiconductor apparatus | |
JP2908918B2 (ja) | 厚膜薄膜混成多層回路基板 | |
JPH0741161Y2 (ja) | 混成集積回路 | |
JP2003307527A (ja) | プローブカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |