JPH0728133B2 - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH0728133B2 JPH0728133B2 JP61102457A JP10245786A JPH0728133B2 JP H0728133 B2 JPH0728133 B2 JP H0728133B2 JP 61102457 A JP61102457 A JP 61102457A JP 10245786 A JP10245786 A JP 10245786A JP H0728133 B2 JPH0728133 B2 JP H0728133B2
- Authority
- JP
- Japan
- Prior art keywords
- signal wiring
- holes
- wiring
- ground
- ground conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は回路基板、特にマイクロアンペアからフェムト
アンペアのオーダーの微小電流を扱う回路基板に関す
る。
アンペアのオーダーの微小電流を扱う回路基板に関す
る。
（従来の技術） 一般に、ピコアンペアオーダーの微小電流を電圧に変換
する第２図の如き電流−電圧変換回路では、演算増幅器
OAの出力端から反転入力端への帰還抵抗Rfと、その両端
に入る寄生容量Cpとの時定数（τ＝Rf・Cp）で応答速度
が決まる。帰還抵抗Rfの値は必要な出力電圧で決まり、
例えば入力電流が1nAのとき1Vの出力電圧が得られるよ
うにすると、Rfの値は1GΩとなる。従って、寄生容量Cp
によって周波数特性の上限が決まってしまう。
する第２図の如き電流−電圧変換回路では、演算増幅器
OAの出力端から反転入力端への帰還抵抗Rfと、その両端
に入る寄生容量Cpとの時定数（τ＝Rf・Cp）で応答速度
が決まる。帰還抵抗Rfの値は必要な出力電圧で決まり、
例えば入力電流が1nAのとき1Vの出力電圧が得られるよ
うにすると、Rfの値は1GΩとなる。従って、寄生容量Cp
によって周波数特性の上限が決まってしまう。
この寄生容量Cpを小さくするため、第２図に示すように
入力端子から演算増幅器OAの入力端および帰還抵抗Rfの
一端に至る信号配線S1を接地導体Ｇでガードする方法が
とられる。従来ではこの接地導体Ｇとして、信号配線S1
が形成された絶縁性基体の表面に信号配線S1の両側に位
置しかつこれと平行な接地配線を形成し、さらに絶縁性
基体の裏面に接地導体層を形成していた。
入力端子から演算増幅器OAの入力端および帰還抵抗Rfの
一端に至る信号配線S1を接地導体Ｇでガードする方法が
とられる。従来ではこの接地導体Ｇとして、信号配線S1
が形成された絶縁性基体の表面に信号配線S1の両側に位
置しかつこれと平行な接地配線を形成し、さらに絶縁性
基体の裏面に接地導体層を形成していた。
しかしながら、このような構造では信号配線S1から側方
および下方に向かう電気力線はそれぞれ接地配線および
接地導体層によってほぼ遮断されるが、信号配線S1から
上方への電気力線の漏れを防ぐことはできない。従っ
て、信号配線S1の近傍に出力の信号配線S2があると両信
号配線S1，S2間の結合が生じ、その結合容量によって寄
生容量Cpを十分に小さくできないという問題がある。
および下方に向かう電気力線はそれぞれ接地配線および
接地導体層によってほぼ遮断されるが、信号配線S1から
上方への電気力線の漏れを防ぐことはできない。従っ
て、信号配線S1の近傍に出力の信号配線S2があると両信
号配線S1，S2間の結合が生じ、その結合容量によって寄
生容量Cpを十分に小さくできないという問題がある。
また、信号配線S1の周囲を絶縁体（誘電体）を介して接
地導体で覆った完全な同軸構造にできれば理想的である
が、回路基板上で完全な同軸構造を実現することは困難
である。
地導体で覆った完全な同軸構造にできれば理想的である
が、回路基板上で完全な同軸構造を実現することは困難
である。
（発明が解決しようとする問題点） このように従来の回路基板では、特に微小な電流が流れ
る信号配線と他の信号配線等との間の結合容量を小さく
することが難しく、回路の応答速度等の面で障害となっ
ていた。
る信号配線と他の信号配線等との間の結合容量を小さく
することが難しく、回路の応答速度等の面で障害となっ
ていた。
本発明は微小電流が流れる信号配線と他の信号配線等と
の間の結合容量を極力小さくできる回路基板を提供する
ことを目的とする。
の間の結合容量を極力小さくできる回路基板を提供する
ことを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明の骨子は、信号配線の上下左右に導体層を設ける
とともに、これら導体層を３次元的に千鳥状に配列され
たスルーホールによって接続することにある。
とともに、これら導体層を３次元的に千鳥状に配列され
たスルーホールによって接続することにある。
すなわち、本発明の回路基板は、ボンディングパッド上
に実装されたICチップに接続され、微小電流が流れる信
号配線が形成された絶縁性基体の表面に、該信号配線の
両側に位置し、かつ該信号配線と平行な接地配線を形成
するとともに、前記絶縁性基体の裏面に第１の接地導体
層を有する回路基板において、前記絶縁性基体の表面上
に絶縁層を設け、この絶縁層上の少なくとも前記信号配
線に対向した位置に第２の接地導体層を形成し、前記接
地配線と前記第１の接地導体層とは、前記絶縁性基体を
貫通し、前記信号配線の長手方向の沿って配列された第
１の複数のスルーホールによって接続され、前記第１の
複数のスルーホールは、前記信号配線の両側に少なくと
も２列ずつ設けられ、かつ前記少なくとも２列のスルー
ホールは千鳥状に配列され、前記接地配線と前記第２の
接地導体層とは、前記絶縁層を貫通し、前記信号配線の
長手方向の沿って配列された第２の複数のスルーホール
によって接続され、前記第２の複数のスルーホールは、
前記信号配線の両側に少なくとも２列ずつ設けられ、か
つ前記少なくとも２列のスルーホールは、前記第１の複
数のスルーホールと重ならないように千鳥状に配列さ
れ、前記配線信号は、前記ICチップのボンディングパッ
ドの下部を走らないように、前記絶縁性基体の表面に配
設されていることを特徴とする。
に実装されたICチップに接続され、微小電流が流れる信
号配線が形成された絶縁性基体の表面に、該信号配線の
両側に位置し、かつ該信号配線と平行な接地配線を形成
するとともに、前記絶縁性基体の裏面に第１の接地導体
層を有する回路基板において、前記絶縁性基体の表面上
に絶縁層を設け、この絶縁層上の少なくとも前記信号配
線に対向した位置に第２の接地導体層を形成し、前記接
地配線と前記第１の接地導体層とは、前記絶縁性基体を
貫通し、前記信号配線の長手方向の沿って配列された第
１の複数のスルーホールによって接続され、前記第１の
複数のスルーホールは、前記信号配線の両側に少なくと
も２列ずつ設けられ、かつ前記少なくとも２列のスルー
ホールは千鳥状に配列され、前記接地配線と前記第２の
接地導体層とは、前記絶縁層を貫通し、前記信号配線の
長手方向の沿って配列された第２の複数のスルーホール
によって接続され、前記第２の複数のスルーホールは、
前記信号配線の両側に少なくとも２列ずつ設けられ、か
つ前記少なくとも２列のスルーホールは、前記第１の複
数のスルーホールと重ならないように千鳥状に配列さ
れ、前記配線信号は、前記ICチップのボンディングパッ
ドの下部を走らないように、前記絶縁性基体の表面に配
設されていることを特徴とする。
（作用） 本発明においては、微小電流が流れる信号配線の両側に
形成された接地配線によって、該信号配線から側方への
電気力線の漏れが抑制されるとともに、絶縁性基体の裏
面側にある第１の接地導体層によって下方への電気力線
の漏れが防止され、さらに絶縁層を介して設けられた第
２の接地導体層によって上方への電気力線の漏れも防止
される。ここで、本発明では、配線信号が、ICチップの
ボンディングパッドの下部を走らないように、絶縁性基
体の表面に配設されているので、上記ボンディングパッ
ドが第２の接地導体層と同様な効果を果たし、上方向へ
の電気力線の漏れを効果的に防止できるようになる。
形成された接地配線によって、該信号配線から側方への
電気力線の漏れが抑制されるとともに、絶縁性基体の裏
面側にある第１の接地導体層によって下方への電気力線
の漏れが防止され、さらに絶縁層を介して設けられた第
２の接地導体層によって上方への電気力線の漏れも防止
される。ここで、本発明では、配線信号が、ICチップの
ボンディングパッドの下部を走らないように、絶縁性基
体の表面に配設されているので、上記ボンディングパッ
ドが第２の接地導体層と同様な効果を果たし、上方向へ
の電気力線の漏れを効果的に防止できるようになる。
さらに、本発明によれば、接地配線と第１の接地導体
層、および接地配線と第２の接地導体層は、複数のスル
ーホールによって接続されるが、これら複数のスルーホ
ールは３次元的に千鳥状に配列されたものなので、以下
のような作用が生じる。
層、および接地配線と第２の接地導体層は、複数のスル
ーホールによって接続されるが、これら複数のスルーホ
ールは３次元的に千鳥状に配列されたものなので、以下
のような作用が生じる。
すなわち、本発明では、千鳥状に配列された第１の複数
のスルーホールと重ならないように、第２の複数のスル
ーホールを千鳥状に配列しているので、第１および第２
の複数のスルーホールとが重なるように、第１および第
２の複数のスルーホールを千鳥状に配列した場合、つま
り、２次元的に千鳥状に配列した場合に比べて、スルー
ホールの繰り返し周期が約1/2に短くなる。
のスルーホールと重ならないように、第２の複数のスル
ーホールを千鳥状に配列しているので、第１および第２
の複数のスルーホールとが重なるように、第１および第
２の複数のスルーホールを千鳥状に配列した場合、つま
り、２次元的に千鳥状に配列した場合に比べて、スルー
ホールの繰り返し周期が約1/2に短くなる。
したがって、本発明によれば、信号配線からみたキャパ
シタインピーダンスの繰り返し周期が約1/2に短くなる
ので、カットオフ周期数を約２倍にすることができ、高
周波特性を大幅に改善できるようになる。
シタインピーダンスの繰り返し周期が約1/2に短くなる
ので、カットオフ周期数を約２倍にすることができ、高
周波特性を大幅に改善できるようになる。
（実施例） 第１図は本発明の一実施例に係る回路基板の構造を示す
断面図である。図において、絶縁性基板１は例えばセラ
ミック基板であり、この基板１上に第１の接地導体層２
が形成されている。この第１の接地導体層２の上の第１
の絶縁層３が形成され、この絶縁層３の上に微小電流が
流れる信号配線４と、その両側に位置してこれと平行に
接地配線5,6が形成されている。信号配線４は例えば第
２図における入力側信号配線S1である。
断面図である。図において、絶縁性基板１は例えばセラ
ミック基板であり、この基板１上に第１の接地導体層２
が形成されている。この第１の接地導体層２の上の第１
の絶縁層３が形成され、この絶縁層３の上に微小電流が
流れる信号配線４と、その両側に位置してこれと平行に
接地配線5,6が形成されている。信号配線４は例えば第
２図における入力側信号配線S1である。
そして、第１の絶縁層３の上に第２の絶縁層７が形成さ
れ、この第２の絶縁層７の上に第２の接地導体層８が形
成されている。第２の接地導体層８は少なくとも信号配
線４に対向した位置、図の例では信号配線４および接地
配線5,6に対向した位置に形成されている。第１および
第２の接地導体層2,8および接地配線5,6は、図示しない
スルーホールにより電気的に接続され、全て接地電位に
保たれているものとする。
れ、この第２の絶縁層７の上に第２の接地導体層８が形
成されている。第２の接地導体層８は少なくとも信号配
線４に対向した位置、図の例では信号配線４および接地
配線5,6に対向した位置に形成されている。第１および
第２の接地導体層2,8および接地配線5,6は、図示しない
スルーホールにより電気的に接続され、全て接地電位に
保たれているものとする。
第２の絶縁層７の上にさらに第３の絶縁層９が設けら
れ、この絶縁層９の上に例えば第２図における演算増幅
器OAに相当するICチップ10がダイボンディングパッド11
を介して実装されるとともに、第２図における出力側信
号配線S2に相当する信号配線13等が形成されている。信
号配線13とICチップ10とはワイヤ14により接続されてい
る。また、入力側信号配線S1に相当する信号配線４は、
例えば第2,第３の絶縁層7,9を貫通する図示しないスル
ーホールを介して、第３の絶縁層９の表面上に形成され
た信号配線に接続され、その信号配線とICチップ10とが
同様にワイヤボンディングにより接続される。
れ、この絶縁層９の上に例えば第２図における演算増幅
器OAに相当するICチップ10がダイボンディングパッド11
を介して実装されるとともに、第２図における出力側信
号配線S2に相当する信号配線13等が形成されている。信
号配線13とICチップ10とはワイヤ14により接続されてい
る。また、入力側信号配線S1に相当する信号配線４は、
例えば第2,第３の絶縁層7,9を貫通する図示しないスル
ーホールを介して、第３の絶縁層９の表面上に形成され
た信号配線に接続され、その信号配線とICチップ10とが
同様にワイヤボンディングにより接続される。
上述した多層の回路基板は、例えば厚膜印刷法によって
所定パターンのタングステン等による導体層が形成され
た未焼成のセラミックシート（グリーンシートと呼ばれ
る）を所定枚数積層した後、焼成を行なう、いわゆるグ
リーンシート積層法により作製することができる。勿
論、印刷回路基板の製造法として知られている他の方法
を用いてもよい。例えば絶縁体としてポリイミド，エポ
キシ等の樹脂を用いてもよいし、導体材料として金，
銅，銀等を用いてもよい。
所定パターンのタングステン等による導体層が形成され
た未焼成のセラミックシート（グリーンシートと呼ばれ
る）を所定枚数積層した後、焼成を行なう、いわゆるグ
リーンシート積層法により作製することができる。勿
論、印刷回路基板の製造法として知られている他の方法
を用いてもよい。例えば絶縁体としてポリイミド，エポ
キシ等の樹脂を用いてもよいし、導体材料として金，
銅，銀等を用いてもよい。
上記の構成によれば、微小電流が流れる信号配線４から
出る電気力線のうち、左右方向への漏れは信号配線４と
同一平面上にある接地配線5,6によって抑制され、また
下方への漏れは第１の接地導体層２によって防止され、
さらに上方への漏れも絶縁層７を介して新たに設けられ
た第２の接地導体層８によって防止される。従って、第
１図に示すように該信号配線４の上に他の信号配線13が
存在する場合でも、両信号配線4,13間の結合容量を小さ
くできる。これにより例えば第２図における入力側信号
配線S1と出力側信号配線S2との結合容量を小さくして、
帰還抵抗Rfに並列に入る寄生容量Cpを大幅に低下させ、
応答速度の向上を図ることが可能となる。
出る電気力線のうち、左右方向への漏れは信号配線４と
同一平面上にある接地配線5,6によって抑制され、また
下方への漏れは第１の接地導体層２によって防止され、
さらに上方への漏れも絶縁層７を介して新たに設けられ
た第２の接地導体層８によって防止される。従って、第
１図に示すように該信号配線４の上に他の信号配線13が
存在する場合でも、両信号配線4,13間の結合容量を小さ
くできる。これにより例えば第２図における入力側信号
配線S1と出力側信号配線S2との結合容量を小さくして、
帰還抵抗Rfに並列に入る寄生容量Cpを大幅に低下させ、
応答速度の向上を図ることが可能となる。
第３図（ａ）（ｂ）は第１図に示した本発明に基づく構
造の回路基板と、第２の接地導体層８を有しない従来構
造の回路基板とについて、信号配線４と信号配線13との
間の静電容量（結合容量）を比較した結果を示したもの
である。前者は後者に比べ結合容量が約1/30000以下に
減少しており、本発明の有用性が明らかである。
造の回路基板と、第２の接地導体層８を有しない従来構
造の回路基板とについて、信号配線４と信号配線13との
間の静電容量（結合容量）を比較した結果を示したもの
である。前者は後者に比べ結合容量が約1/30000以下に
減少しており、本発明の有用性が明らかである。
なお、第１図において信号配線４の上方に設けた第２の
接地導体層８は、信号配線４から上方へ向かう電気力線
を遮蔽する効果を持つが、信号配線４から上方を経て側
方への電気力線の回り込みをも防止する効果を持つ。従
って、この信号配線４との結合を極力小さくすべき他の
信号配線が上方のみでなく、側方や斜め上方等にある場
合でも、第２の接地導体層８を設けることは有効であ
る。
接地導体層８は、信号配線４から上方へ向かう電気力線
を遮蔽する効果を持つが、信号配線４から上方を経て側
方への電気力線の回り込みをも防止する効果を持つ。従
って、この信号配線４との結合を極力小さくすべき他の
信号配線が上方のみでなく、側方や斜め上方等にある場
合でも、第２の接地導体層８を設けることは有効であ
る。
第４図は本発明の他の実施例であり、接地配線5,6と、
第1,第２の接地導体層2,8との間を、第1,第２の絶縁層
3,7をそれぞれ貫通し、かつ信号配線４および接地配線
5,6の長手方向に沿って配列された各々複数のスルーホ
ール14,15および16,17によって接続したものである。
第1,第２の接地導体層2,8との間を、第1,第２の絶縁層
3,7をそれぞれ貫通し、かつ信号配線４および接地配線
5,6の長手方向に沿って配列された各々複数のスルーホ
ール14,15および16,17によって接続したものである。
このようにスルーホールを配列すると、信号配線４から
側方への電気力線の漏れがスルーホールによってさらに
抑制されるという利点がある。
側方への電気力線の漏れがスルーホールによってさらに
抑制されるという利点がある。
また、この場合スルーホールは製造上の制約から一定間
隔を置いて配列する必要があるため、その相互間からの
電気力線の漏れが若干残ることなるが、第４図に示すよ
うに信号配線４の両側にそれぞれ二列のスルーホールを
配列し、かつその二列のスルーホールを千鳥状に配列す
れば、信号配線４の長手方向におけるスルーホールの実
効間隔を1/2にでき、それだけ電気力線の漏れは少なく
なる。スルーホールをさらに多数列設けたり、網目状に
配列したりすることによって、電気力線の漏れ防止効果
をさらに上げることも可能である。
隔を置いて配列する必要があるため、その相互間からの
電気力線の漏れが若干残ることなるが、第４図に示すよ
うに信号配線４の両側にそれぞれ二列のスルーホールを
配列し、かつその二列のスルーホールを千鳥状に配列す
れば、信号配線４の長手方向におけるスルーホールの実
効間隔を1/2にでき、それだけ電気力線の漏れは少なく
なる。スルーホールをさらに多数列設けたり、網目状に
配列したりすることによって、電気力線の漏れ防止効果
をさらに上げることも可能である。
［発明の効果］ 本発明によれば、微小電流が流れる信号配線において特
に問題となる他の信号配線との結合容量を極力小さくす
ることができ、応答速度の向上を図ることができる。さ
らに、本発明によれば、スルーホールが３次元的に千鳥
状に配列されることになるので、スルーホールの繰り返
し周期が短くなり、高周波特性が大幅に改善される。
に問題となる他の信号配線との結合容量を極力小さくす
ることができ、応答速度の向上を図ることができる。さ
らに、本発明によれば、スルーホールが３次元的に千鳥
状に配列されることになるので、スルーホールの繰り返
し周期が短くなり、高周波特性が大幅に改善される。
第１図は本発明の一実施例に係る回路基板の断面図、第
２図は本発明の回路基板が適用される回路装置の一例で
ある微小電流−電圧変換回路を示す図、第３図（ａ）
（ｂ）は同実施例の効果を説明するための図、第４図
（ａ）（ｂ）は本発明の他の実施例に係る回路基板の断
面図およびＡ−Ａ断面図である。 １……絶縁性基板、２……第１の接地導体層、３……第
１の絶縁層（絶縁性基体）、４……微小電流が流れる信
号配線、5,6……接地配線、７……第２の絶縁層、８…
…第２の接地導体層、10……ICチップ、11……ダイボン
ディングパッド、13……信号配線、14,15,16,17……ス
ルーホール。
２図は本発明の回路基板が適用される回路装置の一例で
ある微小電流−電圧変換回路を示す図、第３図（ａ）
（ｂ）は同実施例の効果を説明するための図、第４図
（ａ）（ｂ）は本発明の他の実施例に係る回路基板の断
面図およびＡ−Ａ断面図である。 １……絶縁性基板、２……第１の接地導体層、３……第
１の絶縁層（絶縁性基体）、４……微小電流が流れる信
号配線、5,6……接地配線、７……第２の絶縁層、８…
…第２の接地導体層、10……ICチップ、11……ダイボン
ディングパッド、13……信号配線、14,15,16,17……ス
ルーホール。
Claims (1)
- 【請求項１】ボンディングパッド上に実装されたICチッ
プに接続され、微小電流が流れる信号配線が形成された
絶縁性基体の表面に、該信号配線の両側に位置し、かつ
該信号配線と平行な接地配線を形成するとともに、前記
絶縁性基体の裏面に第１の接地導体層を有する回路基板
において、 前記絶縁性基体の表面上に絶縁層を設け、この第１の絶
縁層上の少なくとも前記信号配線に対向した位置に第２
の接地導体層を形成し、 前記接地配線と前記第１の接地導体層とは、前記絶縁性
基体を貫通し、前記信号配線の長手方向の沿って配列さ
れた第１の複数のスルーホールによって接続され、 前記第１の複数のスルーホールは、前記信号配線の両側
に少なくとも２列ずつ設けられ、かつ前記少なくとも２
列のスルーホールは千鳥状に配列され、 前記接地配線と前記第２の接地導体層とは、前記絶縁層
を貫通し、前記信号配線の長手方向の沿って配列された
第２の複数のスルーホールによって接続され、 前記第２の複数のスルーホールは、前記信号配線の両側
に少なくとも２列ずつ設けられ、かつ前記少なくとも２
列のスルーホールは、前記第１の複数のスルーホールと
重ならないように千鳥状に配列され、 前記配線信号は、前記ICチップのボンディングパッドの
下部を走らないように、前記絶縁性基体の表面に配設さ
れていること を特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61102457A JPH0728133B2 (ja) | 1986-05-02 | 1986-05-02 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61102457A JPH0728133B2 (ja) | 1986-05-02 | 1986-05-02 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62259500A JPS62259500A (ja) | 1987-11-11 |
| JPH0728133B2 true JPH0728133B2 (ja) | 1995-03-29 |
Family
ID=14327994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61102457A Expired - Lifetime JPH0728133B2 (ja) | 1986-05-02 | 1986-05-02 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728133B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04256203A (ja) * | 1991-02-07 | 1992-09-10 | Mitsubishi Electric Corp | マイクロ波帯ｉｃ用パッケージ |
| ES2105326T3 (es) * | 1992-09-24 | 1997-10-16 | Hughes Aircraft Co | Vias magneticas dentro de una placa de circuito multicapa. |
| JPH06169175A (ja) * | 1992-11-30 | 1994-06-14 | Nec Corp | 多層印刷配線板及びその製造方法 |
| FI114585B (fi) * | 2000-06-09 | 2004-11-15 | Nokia Corp | Siirtojohdin monikerrosrakenteissa |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854520B2 (ja) * | 1978-07-18 | 1983-12-05 | 富士通株式会社 | プリント板の製造方法 |
| JPS5854661A (ja) * | 1981-09-29 | 1983-03-31 | Fujitsu Ltd | 多層セラミツク半導体パツケ−ジ |
| JPS5974758U (ja) * | 1982-11-11 | 1984-05-21 | 三洋電機株式会社 | 配線基板構造 |
-
1986
- 1986-05-02 JP JP61102457A patent/JPH0728133B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62259500A (ja) | 1987-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69412678T2 (de) | Verbesserte Mehrschichtverpackung | |
| EP0351343B1 (en) | Improved multilayer capacitor | |
| US8039320B2 (en) | Optimized circuit design layout for high performance ball grid array packages | |
| CN100505178C (zh) | 贯通基板、内插器以及贯通基板的制造方法 | |
| EP0198621A2 (en) | Semiconductor device | |
| JPS62500413A (ja) | ウエ−ハ スケ−ル集積アセンブリ | |
| JPS58124259A (ja) | リードフレームアセンブリ | |
| JPH0766998B2 (ja) | 印刷回路パネル | |
| JPH02180056A (ja) | 多機能接地面 | |
| US7388279B2 (en) | Tapered dielectric and conductor structures and applications thereof | |
| US4551789A (en) | Multilayer ceramic substrates with several metallization planes | |
| KR100299560B1 (ko) | 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리 | |
| US6703706B2 (en) | Concurrent electrical signal wiring optimization for an electronic package | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JP3781178B2 (ja) | 高周波半導体装置の多層配線構造 | |
| JPH0728133B2 (ja) | 回路基板 | |
| DE69025973T2 (de) | Halbleiteranordnung mit Mehrschichtleiterstruktur | |
| DE3782714T2 (de) | Elektronische packung mit verteilten entkopplungskondensatoren. | |
| US4697159A (en) | Tuning capacitors with selectable capacitance configurations for coupling between microwave circuits | |
| JPH067551B2 (ja) | 半導体装置 | |
| JP2724193B2 (ja) | 半導体装置 | |
| TW200428610A (en) | Semiconductor device | |
| JPS61131585A (ja) | 配線基板 | |
| JPH0851171A (ja) | 半導体セラミックパッケージ | |
| JP2804821B2 (ja) | 電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |