JPH06169175A - 多層印刷配線板及びその製造方法 - Google Patents
多層印刷配線板及びその製造方法Info
- Publication number
- JPH06169175A JPH06169175A JP4319556A JP31955692A JPH06169175A JP H06169175 A JPH06169175 A JP H06169175A JP 4319556 A JP4319556 A JP 4319556A JP 31955692 A JP31955692 A JP 31955692A JP H06169175 A JPH06169175 A JP H06169175A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- printed wiring
- wiring board
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3468—Applying molten solder
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】クロクトークがなく電気特性が良好で高密度，
高精度な部品実装が可能で、接続信頼性の高い多層印刷
配線板及びその製造方法を提供する。 【構成】表面層に部品実装用パッド１２を有し、その部
品実装用パッド１２の少くとも一部に凹部１５を有して
おり、その凹部１５に部品のリードをはめ込むことによ
りリードと部品実装用パッド１２の相対位置精度が向上
する。さらに、この凹部１５内に半田１４を充填するこ
とにより，リフロー半田付け時のペースト半田の印刷が
不要となるため低コストで高歩留りの半田付けが可能と
なる。また、内層回路６の間に第１の接地層２と第２の
接地層１０を電気的に接続する側壁５，９を設けて同軸
構造の回路６を形成する。これにより、回路６間隔が狭
くても隣接する回路６の信号の影響を受けない多層印刷
配線板が得られる。
高精度な部品実装が可能で、接続信頼性の高い多層印刷
配線板及びその製造方法を提供する。 【構成】表面層に部品実装用パッド１２を有し、その部
品実装用パッド１２の少くとも一部に凹部１５を有して
おり、その凹部１５に部品のリードをはめ込むことによ
りリードと部品実装用パッド１２の相対位置精度が向上
する。さらに、この凹部１５内に半田１４を充填するこ
とにより，リフロー半田付け時のペースト半田の印刷が
不要となるため低コストで高歩留りの半田付けが可能と
なる。また、内層回路６の間に第１の接地層２と第２の
接地層１０を電気的に接続する側壁５，９を設けて同軸
構造の回路６を形成する。これにより、回路６間隔が狭
くても隣接する回路６の信号の影響を受けない多層印刷
配線板が得られる。
Description
【０００１】
【産業上の利用分野】本発明は多層印刷配線板及びその
製造方法に関し、特に導体層と絶縁層とを交互に繰り返
して形成する多層印刷配線板及びその製造方法に関す
る。
製造方法に関し、特に導体層と絶縁層とを交互に繰り返
して形成する多層印刷配線板及びその製造方法に関す
る。
【０００２】
【従来の技術】近年、電子機器の高機能化，小型軽量
化，高速化に伴いＬＳＩを含む電子部品の小型化，高速
化が加速されている。印刷配線板に於いても実装する電
子部品の小型化，多ピン化，高速化に対応し、高密度配
線，高密度実装，高速化の要求にせまられている。特に
印刷配線板の高密度配線化に対しては、配線層を増大さ
せた多層印刷配線で対応している。
化，高速化に伴いＬＳＩを含む電子部品の小型化，高速
化が加速されている。印刷配線板に於いても実装する電
子部品の小型化，多ピン化，高速化に対応し、高密度配
線，高密度実装，高速化の要求にせまられている。特に
印刷配線板の高密度配線化に対しては、配線層を増大さ
せた多層印刷配線で対応している。
【０００３】従来の多層印刷配線板の製造法は、あらか
じめ回路形成された内層の間にプリプレグをはさんでプ
レスして多層化する方法で行われているため、熱プレス
時の内層の移動や材料伸縮による内層位置のずれ、多層
化に伴う板厚の増大によりスルーホール形成が困難とな
るため、配線密度増大，多層化には厳しい工程管理と多
大な工数が必要であった。
じめ回路形成された内層の間にプリプレグをはさんでプ
レスして多層化する方法で行われているため、熱プレス
時の内層の移動や材料伸縮による内層位置のずれ、多層
化に伴う板厚の増大によりスルーホール形成が困難とな
るため、配線密度増大，多層化には厳しい工程管理と多
大な工数が必要であった。
【０００４】このような従来の多層印刷配線板の製造方
法に対してさらに高密度，高精度な多層印刷配線板の製
造方法がある（例えば、特開昭６０−１８０１９７号公
報参照）。この多層印刷配線板の製造法は、まず、図５
（ａ）の如く、第１の接地層を形成した基板１を製作す
る。
法に対してさらに高密度，高精度な多層印刷配線板の製
造方法がある（例えば、特開昭６０−１８０１９７号公
報参照）。この多層印刷配線板の製造法は、まず、図５
（ａ）の如く、第１の接地層を形成した基板１を製作す
る。
【０００５】次に、図５（ｂ）の如く、基板１の第１の
接地層２上に感光性樹脂を塗布し指触乾燥を行い感光性
樹脂層３ａを形成する。次いでフォトマスクを重ねて露
光を行い、現像を行ってビアホールの穴１６ａを形成す
る。
接地層２上に感光性樹脂を塗布し指触乾燥を行い感光性
樹脂層３ａを形成する。次いでフォトマスクを重ねて露
光を行い、現像を行ってビアホールの穴１６ａを形成す
る。
【０００６】次に、図５（ｃ）の如く、感光性樹脂層３
ａを硬化させて第１の絶縁層３とする。次いで上層回路
との密着性を確保するために第１の絶縁層３の表面を化
学的に粗化させた後、第１の絶縁層３上に回路６とビア
ホール１６とを形成する。
ａを硬化させて第１の絶縁層３とする。次いで上層回路
との密着性を確保するために第１の絶縁層３の表面を化
学的に粗化させた後、第１の絶縁層３上に回路６とビア
ホール１６とを形成する。
【０００７】次に、図５（ｄ）の如く、再び第１の絶縁
層３と同様の方法により第２の絶縁層８をする。
層３と同様の方法により第２の絶縁層８をする。
【０００８】次に、図５（ｅ）の如く、粗化処理を施し
て第２の絶縁層８上に第２の接地層１０を形成する。こ
のようにして第１の接地層２，第２の接地層１０にはさ
まれた回路６を形成する。さらに多層化する場合は上記
の絶縁層形成〜回路形成を繰り返す。
て第２の絶縁層８上に第２の接地層１０を形成する。こ
のようにして第１の接地層２，第２の接地層１０にはさ
まれた回路６を形成する。さらに多層化する場合は上記
の絶縁層形成〜回路形成を繰り返す。
【０００９】このように所要層数の内層を形成した後、
図５（ｆ）の如く、第３の絶縁層１１を形成し、第３の
絶縁層１１を粗化した後、最外層の回路を形成する。最
外層には部品実装用パッド１２があり最外層のビアホー
ル１７から回路を経由して電気的に接続される。
図５（ｆ）の如く、第３の絶縁層１１を形成し、第３の
絶縁層１１を粗化した後、最外層の回路を形成する。最
外層には部品実装用パッド１２があり最外層のビアホー
ル１７から回路を経由して電気的に接続される。
【００１０】この後、図５（ｇ）の如く、部品実装用パ
ッド１２以外の回路上にソルダーレジスト１３を形成す
る。この後、必要なならばホットエアレベラ等の手段に
より、部品実装用パッド１２に半田１４を供給する。
ッド１２以外の回路上にソルダーレジスト１３を形成す
る。この後、必要なならばホットエアレベラ等の手段に
より、部品実装用パッド１２に半田１４を供給する。
【００１１】上記の工程により得られた多層印刷配線板
は感光性樹脂塗布〜回路形成の工程により多層化を行う
ので、従来の熱プレスによる多層化法に較べ上下層の相
対位置精度が高く、又、フォトリソグラフィー法により
ビアホールを形成するためビアホールの小径化が可能で
あるので高密度，高精度な多層印刷配線板が製造でき
る。
は感光性樹脂塗布〜回路形成の工程により多層化を行う
ので、従来の熱プレスによる多層化法に較べ上下層の相
対位置精度が高く、又、フォトリソグラフィー法により
ビアホールを形成するためビアホールの小径化が可能で
あるので高密度，高精度な多層印刷配線板が製造でき
る。
【００１２】
【発明が解決しようとする課題】上述した従来の多層印
刷配線板は以下に列挙する問題点を有していた。
刷配線板は以下に列挙する問題点を有していた。
【００１３】まず、第１に実装用パッド上には通常ホッ
トエアレベラ等の手段により半田を供給しているがこの
方法では部品実装用パッド上の半田膜厚が１０μｍ以下
と薄くばらつきが大きかった。一方、電子部品の小型化
に伴い部品リードの狭ピッチ化，微細化が進んでいる
が、０．４ｍｍ以下のピッチのリードにおいては上述し
た半田膜厚のばらつきが無視できなくなり、膜厚の厚い
部分ではブリッジ，薄い部分では未半田が発生してい
た。このため、０．４ｍｍ以下のピッチのリードを有す
る電子部品は実装できないという問題点があった。
トエアレベラ等の手段により半田を供給しているがこの
方法では部品実装用パッド上の半田膜厚が１０μｍ以下
と薄くばらつきが大きかった。一方、電子部品の小型化
に伴い部品リードの狭ピッチ化，微細化が進んでいる
が、０．４ｍｍ以下のピッチのリードにおいては上述し
た半田膜厚のばらつきが無視できなくなり、膜厚の厚い
部分ではブリッジ，薄い部分では未半田が発生してい
た。このため、０．４ｍｍ以下のピッチのリードを有す
る電子部品は実装できないという問題点があった。
【００１４】第２に回路密度が高まると当然回路間の間
隔が狭くなるが、回路間の間隔が狭くなると回路を伝播
する信号が隣接する回路に影響し、目的通りの信号を伝
送できない現象が起こる。この現象をクロストークと言
う。
隔が狭くなるが、回路間の間隔が狭くなると回路を伝播
する信号が隣接する回路に影響し、目的通りの信号を伝
送できない現象が起こる。この現象をクロストークと言
う。
【００１５】このクロストークは図６（ａ）に示すよう
に、隣接する回路との間隔が狭い場合や図６（ｂ）に示
すように平行に走る平走距離が長い程増大するため、バ
スラインのように複数の回路が長い距離並列する回路パ
ターンがある場合は大きな問題点となる。従来の多層印
刷配線板では回路は上下の接地層に挟まれたストリップ
ラインとなっているので、この回路では上述した電気特
性上の理由により、回路間隔を狭くできず、結果として
高密度な配線は得られなかった。
に、隣接する回路との間隔が狭い場合や図６（ｂ）に示
すように平行に走る平走距離が長い程増大するため、バ
スラインのように複数の回路が長い距離並列する回路パ
ターンがある場合は大きな問題点となる。従来の多層印
刷配線板では回路は上下の接地層に挟まれたストリップ
ラインとなっているので、この回路では上述した電気特
性上の理由により、回路間隔を狭くできず、結果として
高密度な配線は得られなかった。
【００１６】さらに、クロストークは流れる信号の立ち
上げ立ち下げ時間が短い程、即ち信号の周波数が高い程
増大するため、高周波数のディジタル信号が流れる回路
には適用できないという問題点があった。
上げ立ち下げ時間が短い程、即ち信号の周波数が高い程
増大するため、高周波数のディジタル信号が流れる回路
には適用できないという問題点があった。
【００１７】本発明の目的は、小ピッチのリードを有す
る電子部品の高密度実装が可能でクロストークがなく、
高周波数のデジタル信号が流れる回路にも適用できる多
層印刷配線板及びその製造方法を提供することにある。
る電子部品の高密度実装が可能でクロストークがなく、
高周波数のデジタル信号が流れる回路にも適用できる多
層印刷配線板及びその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】本発明は、最外層に表面
層回路と、部品実装用パッドとを有する多層印刷配線板
において、前記部品実装用パッドの少くとも一部に凹部
を有し、内層に互いに平行に配置された複数の内層回路
と、該内層回路の上下に絶縁層を介して配置された接地
層とを有する多層印刷配線板において、前記内層回路の
各々の間に前記絶縁層を貫通し前記接地層の各々を電気
的に接続する側壁を有する。
層回路と、部品実装用パッドとを有する多層印刷配線板
において、前記部品実装用パッドの少くとも一部に凹部
を有し、内層に互いに平行に配置された複数の内層回路
と、該内層回路の上下に絶縁層を介して配置された接地
層とを有する多層印刷配線板において、前記内層回路の
各々の間に前記絶縁層を貫通し前記接地層の各々を電気
的に接続する側壁を有する。
【００１９】部品実装用パッドの少くとも一部に凹部を
有する多層印刷配線板の製造方法は、接地層が形成され
た基板上に樹脂を塗布する工程と、該樹脂に穴を穿設後
硬化させ絶縁層を形成する工程と、前記絶縁層表面を研
磨して平坦化する工程と、該絶縁層を粗化する工程と、
前記穴を含む領域に凹部を有する部品実装用パッドを形
成する工程とを含む。
有する多層印刷配線板の製造方法は、接地層が形成され
た基板上に樹脂を塗布する工程と、該樹脂に穴を穿設後
硬化させ絶縁層を形成する工程と、前記絶縁層表面を研
磨して平坦化する工程と、該絶縁層を粗化する工程と、
前記穴を含む領域に凹部を有する部品実装用パッドを形
成する工程とを含む。
【００２０】内層回路の各々の間に絶縁層を貫通し接地
層の各々を電気的に接続する側壁を有する多層印刷配線
板の製造方法は、第１の接地層が形成された基板上に樹
脂を塗布し第１の絶縁層を形成する工程と、前記第１の
絶縁層に少くとも一対の平行な第１の溝を形成する工程
と、前記第１の絶縁層の表面を研磨して平坦化する工程
と、めっきにより前記第１の溝内に選択的に金属を充填
させる工程と、前記第１の絶縁層の表面を粗化する工程
と、前記第１の絶縁層上の前記一対の平行な前記第１の
溝間に該第１の溝と平行な回路パターンを形成する工程
と、該回路パターン上及び第１の絶縁層上に樹脂を塗布
し、第２の絶縁層を形成する工程と、該第２の絶縁層の
前記第１の溝と同じ位置に第２の溝を形成する工程と、
めっきにより前記第２の溝内に選択的に金属を充填させ
る工程と、前記第２の絶縁層表面を粗化する工程と、該
第２の絶縁層上にめっきにより第２の接地層を形成する
工程とを含む。
層の各々を電気的に接続する側壁を有する多層印刷配線
板の製造方法は、第１の接地層が形成された基板上に樹
脂を塗布し第１の絶縁層を形成する工程と、前記第１の
絶縁層に少くとも一対の平行な第１の溝を形成する工程
と、前記第１の絶縁層の表面を研磨して平坦化する工程
と、めっきにより前記第１の溝内に選択的に金属を充填
させる工程と、前記第１の絶縁層の表面を粗化する工程
と、前記第１の絶縁層上の前記一対の平行な前記第１の
溝間に該第１の溝と平行な回路パターンを形成する工程
と、該回路パターン上及び第１の絶縁層上に樹脂を塗布
し、第２の絶縁層を形成する工程と、該第２の絶縁層の
前記第１の溝と同じ位置に第２の溝を形成する工程と、
めっきにより前記第２の溝内に選択的に金属を充填させ
る工程と、前記第２の絶縁層表面を粗化する工程と、該
第２の絶縁層上にめっきにより第２の接地層を形成する
工程とを含む。
【００２１】
【実施例】以下に、本発明の実施例を図面を参照して説
明する。
明する。
【００２２】図１（ａ）〜図１（ｇ），図２（ａ），図
２（ｂ）は本発明の第１の実施例の製造方法を説明する
工程順に示した断面図である。
２（ｂ）は本発明の第１の実施例の製造方法を説明する
工程順に示した断面図である。
【００２３】第１の実施例は、まず、図１（ａ）の如
く、第１の接地層２を形成した基板１を製作する。この
時、基板１には銅張積層板に穴明け，めっきを施しサブ
トラクティブ法によりエッチングして回路を形成したス
ルーホールを有する印刷配線板又はＣｕ，Ａｌ等の金属
板を基板１としその表面にエポキシ樹脂を塗布し粗化処
理を行った後にこのエポキシ樹脂上に回路を形成したも
のが適用できるが、本実施例では厚さ１８μｍの銅箔を
張り合わせた厚さ１．２ｍｍのガラスエポキシ板をサブ
トラクティブ法によりエッチングして、接地層２を形成
した印刷配線板を用いた。
く、第１の接地層２を形成した基板１を製作する。この
時、基板１には銅張積層板に穴明け，めっきを施しサブ
トラクティブ法によりエッチングして回路を形成したス
ルーホールを有する印刷配線板又はＣｕ，Ａｌ等の金属
板を基板１としその表面にエポキシ樹脂を塗布し粗化処
理を行った後にこのエポキシ樹脂上に回路を形成したも
のが適用できるが、本実施例では厚さ１８μｍの銅箔を
張り合わせた厚さ１．２ｍｍのガラスエポキシ板をサブ
トラクティブ法によりエッチングして、接地層２を形成
した印刷配線板を用いた。
【００２４】次いで基板１に感光性樹脂を厚さ約１５０
μｍ塗布する。この感光性樹脂にはエポキシ樹脂に感光
基を導入したアクリル変性エポキシ樹脂を主材料とし、
それに硬化剤及び粘度調整のための溶剤を混合したもの
を用いた。塗布方法としてはスクリーン印刷法，スプレ
ー法，カーテンコート法，ロールコート法，ディップ法
等があるが本実施例ではカーテンコート法を用いた。次
いで１５分間のレベリングを行った後８０℃，１時間の
指触乾燥を行う。
μｍ塗布する。この感光性樹脂にはエポキシ樹脂に感光
基を導入したアクリル変性エポキシ樹脂を主材料とし、
それに硬化剤及び粘度調整のための溶剤を混合したもの
を用いた。塗布方法としてはスクリーン印刷法，スプレ
ー法，カーテンコート法，ロールコート法，ディップ法
等があるが本実施例ではカーテンコート法を用いた。次
いで１５分間のレベリングを行った後８０℃，１時間の
指触乾燥を行う。
【００２５】この後マクスフィルムを重ねてメタルハラ
イドランプにて７Ｊ／ｃｍ2 の露光を行う。この時、マ
スクフィルムにはその上層の回路に並列する幅１００μ
ｍ，間隔３００μｍの溝パターンを形成しておく。
イドランプにて７Ｊ／ｃｍ2 の露光を行う。この時、マ
スクフィルムにはその上層の回路に並列する幅１００μ
ｍ，間隔３００μｍの溝パターンを形成しておく。
【００２６】次に、図１（ｂ）の如く、シクロヘキサノ
ンを含む有機溶剤にて未露光部分を溶解解除し、少くと
も一対の平行な第１の溝４を形成した後、１４０℃，１
時間加熱して感光性樹脂を硬化させ厚さ約５０μｍの第
１の絶縁層３とする。次いでバフ研磨を行い第１の絶縁
層３の表面を平坦化する。この時、バフロールは４００
番程度，回転数は５００〜３，０００ｒｐｍで、少なく
とも２回以上、バフロールに対する基板１の方向を９０
°変えて研磨を行うことにより凹凸が１μｍ以下の平坦
面が得られ、第１の絶縁層３の厚さは約４０μｍとなっ
た。
ンを含む有機溶剤にて未露光部分を溶解解除し、少くと
も一対の平行な第１の溝４を形成した後、１４０℃，１
時間加熱して感光性樹脂を硬化させ厚さ約５０μｍの第
１の絶縁層３とする。次いでバフ研磨を行い第１の絶縁
層３の表面を平坦化する。この時、バフロールは４００
番程度，回転数は５００〜３，０００ｒｐｍで、少なく
とも２回以上、バフロールに対する基板１の方向を９０
°変えて研磨を行うことにより凹凸が１μｍ以下の平坦
面が得られ、第１の絶縁層３の厚さは約４０μｍとなっ
た。
【００２７】次に、図１（ｃ）の如く、無電界銅めっき
を行う。これにより第１の溝４内には下層の接地層２を
析出核として第１のめっき銅５が析出し第１の溝４以外
の部分、例えば第１の絶縁層３の表面にはめっきの析出
は起こらない。この時、第１のめっき銅５の厚みを５０
μｍと第１の絶縁層３の厚み４０μｍ以上にし、第１の
溝４から突出した状態にするのが好ましい。これは、後
工程の粗化や電気めっきの前処理による溶解分を見込ん
だことと粗化処理により粗化液が第１の溝４と第１のめ
っき銅５の隙間から侵入して下層の第１の接地層２を侵
す現象（この現象は一般的にハローと呼ばれる）を防止
するためである。
を行う。これにより第１の溝４内には下層の接地層２を
析出核として第１のめっき銅５が析出し第１の溝４以外
の部分、例えば第１の絶縁層３の表面にはめっきの析出
は起こらない。この時、第１のめっき銅５の厚みを５０
μｍと第１の絶縁層３の厚み４０μｍ以上にし、第１の
溝４から突出した状態にするのが好ましい。これは、後
工程の粗化や電気めっきの前処理による溶解分を見込ん
だことと粗化処理により粗化液が第１の溝４と第１のめ
っき銅５の隙間から侵入して下層の第１の接地層２を侵
す現象（この現象は一般的にハローと呼ばれる）を防止
するためである。
【００２８】次に、図１（ｄ）の如く、解媒処理を行
い，無電解銅めっき，電気銅めっきを行い第１の絶縁層
３上に厚み２０μｍの銅めっきを行った後サブトラクテ
ィブ法により回路６を形成する。この時、回路６を第１
の溝４の各々の間に形成するため、回路幅を８０μｍ，
隣接する第１のめっき銅５との間隔を１００μｍずつ設
け、第１のめっき銅５と回路６が接触しないようにマス
クフィルムの位置合わせを行った。
い，無電解銅めっき，電気銅めっきを行い第１の絶縁層
３上に厚み２０μｍの銅めっきを行った後サブトラクテ
ィブ法により回路６を形成する。この時、回路６を第１
の溝４の各々の間に形成するため、回路幅を８０μｍ，
隣接する第１のめっき銅５との間隔を１００μｍずつ設
け、第１のめっき銅５と回路６が接触しないようにマス
クフィルムの位置合わせを行った。
【００２９】次に、図１（ｅ）の如く、第１の絶縁層３
形成方法と同じ方法によって再び感光性樹脂塗布，指触
乾燥，露光，現像を行って第１の溝４と同じ位置に第２
の溝７を形成した後、硬化させて第２の絶縁層８を形成
する。
形成方法と同じ方法によって再び感光性樹脂塗布，指触
乾燥，露光，現像を行って第１の溝４と同じ位置に第２
の溝７を形成した後、硬化させて第２の絶縁層８を形成
する。
【００３０】次に、図１（ｆ）の如く、再び無電解銅め
っきを厚み５０μｍまで行って第２の溝７内に第２のめ
っき銅９を析出させる。
っきを厚み５０μｍまで行って第２の溝７内に第２のめ
っき銅９を析出させる。
【００３１】次に、図１（ｇ）の如く、粗化，触媒処
理，無電解銅めっき，電気銅めっきを行った後サブトラ
クティブ方により第２の接地層１０を形成する。上記の
如き工程により幅８０μｍ，ピッチ４００μｍの回路６
の間に第１，第２の絶縁層３，８を貫通し第１，第２の
接地層２，１０に接続する幅１００μｍの側壁を設ける
ことにより、同軸構造の回路６を形成することができ
た。
理，無電解銅めっき，電気銅めっきを行った後サブトラ
クティブ方により第２の接地層１０を形成する。上記の
如き工程により幅８０μｍ，ピッチ４００μｍの回路６
の間に第１，第２の絶縁層３，８を貫通し第１，第２の
接地層２，１０に接続する幅１００μｍの側壁を設ける
ことにより、同軸構造の回路６を形成することができ
た。
【００３２】次に、図２（ａ）の如く、第２の絶縁層８
形成方法と同様の方法により再び厚み４０μｍの第３の
絶縁層１１を形成する。この時、第３の絶縁層１１には
部品実装用パッド１２の各々に対応する位置に長さ１．
５ｍｍ，幅０．２ｍｍの穴を形成する。次いで触媒処
理，無電解銅めっき，電気銅めっきを行った後エッチン
グ法により表面層回路と部品実装用パッド１２を形成す
る。この時、部品実装用パッド１２はあらかじめ形成し
た穴のある位置に設けることにより、深さ４０μｍ，幅
０．２ｍｍ，間隔０．１ｍｍ，長さ１．５ｍｍの凹部１
５を有する部品実装用パッド１２が形成できた。
形成方法と同様の方法により再び厚み４０μｍの第３の
絶縁層１１を形成する。この時、第３の絶縁層１１には
部品実装用パッド１２の各々に対応する位置に長さ１．
５ｍｍ，幅０．２ｍｍの穴を形成する。次いで触媒処
理，無電解銅めっき，電気銅めっきを行った後エッチン
グ法により表面層回路と部品実装用パッド１２を形成す
る。この時、部品実装用パッド１２はあらかじめ形成し
た穴のある位置に設けることにより、深さ４０μｍ，幅
０．２ｍｍ，間隔０．１ｍｍ，長さ１．５ｍｍの凹部１
５を有する部品実装用パッド１２が形成できた。
【００３３】次に、図２（ｂ）の如く、ソルダレジスト
１３を形成した後、部品実装用パッド１２の表面にプリ
フラックスと呼ばれる防錆処理を施すことにより内層に
同軸回路を有し、凹部１５を含む部品実装用パッド１２
を有する多層印刷配線板を得た。
１３を形成した後、部品実装用パッド１２の表面にプリ
フラックスと呼ばれる防錆処理を施すことにより内層に
同軸回路を有し、凹部１５を含む部品実装用パッド１２
を有する多層印刷配線板を得た。
【００３４】この多層印刷配線板に表面実装用部品をリ
フローにて半田付けを行った。この時、部品のリードを
部品実装用パッド１２の凹部１５にはめ込んで仮接着を
行った。これにより部品のリードの位置精度は±３０μ
ｍと向上した。又、内層の同軸回路に矩形波を流し、そ
の回路と隣接する回路の信号をオシロスコープにて測定
した。この結果、図６（ａ），（ｂ）に示されるよう
に、隣接する回路の信号を原因とするクロストークはほ
とんど発生しなかった。
フローにて半田付けを行った。この時、部品のリードを
部品実装用パッド１２の凹部１５にはめ込んで仮接着を
行った。これにより部品のリードの位置精度は±３０μ
ｍと向上した。又、内層の同軸回路に矩形波を流し、そ
の回路と隣接する回路の信号をオシロスコープにて測定
した。この結果、図６（ａ），（ｂ）に示されるよう
に、隣接する回路の信号を原因とするクロストークはほ
とんど発生しなかった。
【００３５】図３（ａ）〜図３（ｇ），図４（ａ）〜図
４（ｃ）は本発明の第２の実施例を説明する工程順に示
した断面図である。
４（ｃ）は本発明の第２の実施例を説明する工程順に示
した断面図である。
【００３６】第２の実施例は、まず、図３（ａ）の如
く、第１の接地層２を形成した基板１を製作する。この
時、基板１には厚さ１８μｍの銅箔を張り合わせた厚さ
１．２μｍのガラスエポキシ板をサブトラクティブ法に
よりエッチングして接地層２を形成したものを用いた。
く、第１の接地層２を形成した基板１を製作する。この
時、基板１には厚さ１８μｍの銅箔を張り合わせた厚さ
１．２μｍのガラスエポキシ板をサブトラクティブ法に
よりエッチングして接地層２を形成したものを用いた。
【００３７】次いで基板１に感光性樹脂を厚さ約１５０
μｍを塗布する。この感光性樹脂にはエポキシ樹脂に感
光基を導入したアクリル変性エポキシ樹脂を主材料と
し、それに硬化剤及び粘度調整のための溶剤を混合した
ものを用い、塗布方法はカーテンコート法を用いた。次
いで１５分間のレベリングを行った後８０℃，１時間の
指触乾燥を行う。
μｍを塗布する。この感光性樹脂にはエポキシ樹脂に感
光基を導入したアクリル変性エポキシ樹脂を主材料と
し、それに硬化剤及び粘度調整のための溶剤を混合した
ものを用い、塗布方法はカーテンコート法を用いた。次
いで１５分間のレベリングを行った後８０℃，１時間の
指触乾燥を行う。
【００３８】この後マスクフィルムを重ねてメタルハラ
イドランプにて７Ｊ／ｃｍ2 の感光を行う。この時マス
クフィルムにはその上層の回路に並列する幅１００μ
ｍ，間隔３００μｍの溝パターンを形成しておく。
イドランプにて７Ｊ／ｃｍ2 の感光を行う。この時マス
クフィルムにはその上層の回路に並列する幅１００μ
ｍ，間隔３００μｍの溝パターンを形成しておく。
【００３９】次に、図３（ｂ）の如く、シクロヘキサノ
ンを含む有機溶剤にて未露光部分を溶解除去し、少くと
も一対の平行な第１の溝４を形成した後、１４０℃，１
時間加熱して感光性樹脂を硬化させ第１の絶縁層３とす
る。次いでバフ研磨を行い第１の絶縁層３の表面を平坦
化する。この時、バフロールは４００番程度，回転数は
５００〜３，０００ｒｐｍで、少なくとも２回以上、バ
フロールに対する基板１の方向を９０℃変えて研磨を行
うことにより凹凸が１μｍ以下の良好な平坦面が得ら
れ、第１の絶縁層３の厚さは約４０μｍとなった。
ンを含む有機溶剤にて未露光部分を溶解除去し、少くと
も一対の平行な第１の溝４を形成した後、１４０℃，１
時間加熱して感光性樹脂を硬化させ第１の絶縁層３とす
る。次いでバフ研磨を行い第１の絶縁層３の表面を平坦
化する。この時、バフロールは４００番程度，回転数は
５００〜３，０００ｒｐｍで、少なくとも２回以上、バ
フロールに対する基板１の方向を９０℃変えて研磨を行
うことにより凹凸が１μｍ以下の良好な平坦面が得ら
れ、第１の絶縁層３の厚さは約４０μｍとなった。
【００４０】次に、図３（ｃ）の如く、無電解銅めっき
を行う。これにより第１の溝４内には下層の接地層２を
析出核として第１のめっき銅５が析出し第１の溝４以外
の部分、例えば第１の絶縁層３の表面にはめっきの析出
は起こらない。この時、第１のめっき銅５の厚みは５０
μｍと第１の絶縁層３の厚み４０μｍ以上にする。
を行う。これにより第１の溝４内には下層の接地層２を
析出核として第１のめっき銅５が析出し第１の溝４以外
の部分、例えば第１の絶縁層３の表面にはめっきの析出
は起こらない。この時、第１のめっき銅５の厚みは５０
μｍと第１の絶縁層３の厚み４０μｍ以上にする。
【００４１】次に、図３（ｄ）の如く、触媒処理を行
い、無電解銅めっき，電気銅めっきを行い第１の絶縁層
３上に厚み２０μｍの銅めっきを行った後サブトラクテ
ィブ法により回路６を形成する。この時、回路６を第１
の溝４の各々の間に形成するため、回路幅を８０μｍ，
隣接する第１のめっき銅５との間隔を１１０μｍずつ設
け、第１のめっき銅５と回路６が接触しないようにマス
クフィルムの位置合わせを行った。
い、無電解銅めっき，電気銅めっきを行い第１の絶縁層
３上に厚み２０μｍの銅めっきを行った後サブトラクテ
ィブ法により回路６を形成する。この時、回路６を第１
の溝４の各々の間に形成するため、回路幅を８０μｍ，
隣接する第１のめっき銅５との間隔を１１０μｍずつ設
け、第１のめっき銅５と回路６が接触しないようにマス
クフィルムの位置合わせを行った。
【００４２】次に、図３（ｅ）の如く、第１の絶縁層３
形成方法と同じ方法によって再び感光性樹脂塗布，指触
乾燥，露光，現像を行って第１の溝４と同じ位置に第２
の溝７を形成した後、硬化させて第２の絶縁層８を形成
する。
形成方法と同じ方法によって再び感光性樹脂塗布，指触
乾燥，露光，現像を行って第１の溝４と同じ位置に第２
の溝７を形成した後、硬化させて第２の絶縁層８を形成
する。
【００４３】次に、図２（ｆ）の如く、再び無電解銅め
っきを厚み５０μｍまで行って、第２の溝７内に第２の
めっき銅９を析出させる。
っきを厚み５０μｍまで行って、第２の溝７内に第２の
めっき銅９を析出させる。
【００４４】次に、図３（ｇ）の如く、粗化，触媒処
理，無電解銅めっき，電気銅めっきを行った後サブトラ
クティブ法により第２の接地層１０を形成する。上記の
如き工程により幅８０μｍ，ピッチ４００μｍの回路６
の間に第１，第２の絶縁層３，８を貫通し第１，第２の
接地層２，１０に接続する幅１００μｍの側壁を設ける
ことにより、同軸構造の回路６を形成することができ
た。
理，無電解銅めっき，電気銅めっきを行った後サブトラ
クティブ法により第２の接地層１０を形成する。上記の
如き工程により幅８０μｍ，ピッチ４００μｍの回路６
の間に第１，第２の絶縁層３，８を貫通し第１，第２の
接地層２，１０に接続する幅１００μｍの側壁を設ける
ことにより、同軸構造の回路６を形成することができ
た。
【００４５】次に、図４（ａ）の如く、第２の絶縁層８
形成方法と同様の方法により再び厚み４０μｍの第３の
絶縁層１１を形成する。この時、第３の絶縁層１１には
部品実装用パッド１２の各々に対応する位置に長さ１．
５ｍｍ，幅０．２ｍｍの穴を形成する。次いで触媒処
理，無電解銅めっき，電気銅めっきを行った後エッチン
グ法により表面層回路と部品実装用パッド１２を形成す
る。この時、部品実装用パッド１２はあらかじめ形成し
た穴のある位置に設けることにより、深さ４０μｍ，幅
０．２ｍｍ，間隔０．１ｍｍ，長さ１．５ｍｍの凹部１
５を有する部品実装用パッド１２が形成できた。
形成方法と同様の方法により再び厚み４０μｍの第３の
絶縁層１１を形成する。この時、第３の絶縁層１１には
部品実装用パッド１２の各々に対応する位置に長さ１．
５ｍｍ，幅０．２ｍｍの穴を形成する。次いで触媒処
理，無電解銅めっき，電気銅めっきを行った後エッチン
グ法により表面層回路と部品実装用パッド１２を形成す
る。この時、部品実装用パッド１２はあらかじめ形成し
た穴のある位置に設けることにより、深さ４０μｍ，幅
０．２ｍｍ，間隔０．１ｍｍ，長さ１．５ｍｍの凹部１
５を有する部品実装用パッド１２が形成できた。
【００４６】次に、図４（ｂ）の如くソルダレジスト１
３を形成する。
３を形成する。
【００４７】次に、図４（ｃ）の如くホットエアレベラ
等の手段により部品実装用パッド１２の凹部１５に半田
１４を供給する。ホットエアレベラは溶融半田中に基板
１を浸漬し、引き上げ時に高温のエアを基板１表面に当
てることにより過剰な半田１４を除去し、部品実装用パ
ッド１２間のブリッジを防止する。この時、部品実装用
パッド１２の凹部１５に充填された半田１４はエアナイ
フによっても飛散しにくく、その量はさほど減ぜられな
い。このため部品実装用パッドの凹部１５内には多量の
半田１４が保持される。
等の手段により部品実装用パッド１２の凹部１５に半田
１４を供給する。ホットエアレベラは溶融半田中に基板
１を浸漬し、引き上げ時に高温のエアを基板１表面に当
てることにより過剰な半田１４を除去し、部品実装用パ
ッド１２間のブリッジを防止する。この時、部品実装用
パッド１２の凹部１５に充填された半田１４はエアナイ
フによっても飛散しにくく、その量はさほど減ぜられな
い。このため部品実装用パッドの凹部１５内には多量の
半田１４が保持される。
【００４８】一般的に、リフロー半田付け時にはあらか
じめ部品実装用パッドにペースト半田をスクリーン印刷
にて供給するが部品リードの狭ピッチ化に伴い、ペース
ト半田の印刷が困難となってきている。第２の実施例に
おいては部品リードを半田付けするために必要な量の半
田を凹部内に保持しているため上記のようなペースト半
田の印刷は不要となり、低コストで高歩留りの半田付け
が可能となる。
じめ部品実装用パッドにペースト半田をスクリーン印刷
にて供給するが部品リードの狭ピッチ化に伴い、ペース
ト半田の印刷が困難となってきている。第２の実施例に
おいては部品リードを半田付けするために必要な量の半
田を凹部内に保持しているため上記のようなペースト半
田の印刷は不要となり、低コストで高歩留りの半田付け
が可能となる。
【００４９】
【発明の効果】以上説明したように本発明の多層印刷配
線板は以下に列挙する効果を有する。
線板は以下に列挙する効果を有する。
【００５０】まず、第１に、内層に同軸構造の回路を有
している。この回路に流れる信号はその周囲にある接地
層により完全に隔絶され、隣接する回路の信号に影響を
与えない。このためクロストークはほとんどなくなるた
め、周波数の高い信号もノイズなしに送ることが可能と
なる。これにより、隣接する回路との間隔を狭くできる
ので高密度な配線が得られる。
している。この回路に流れる信号はその周囲にある接地
層により完全に隔絶され、隣接する回路の信号に影響を
与えない。このためクロストークはほとんどなくなるた
め、周波数の高い信号もノイズなしに送ることが可能と
なる。これにより、隣接する回路との間隔を狭くできる
ので高密度な配線が得られる。
【００５１】第２に、半田付け時には部品実装用パッド
の凹部に部品のリードをはめ込むことができるので部品
実装用パッドと実装部品のリードの位置精度を±３０μ
ｍに高めることが可能となる。又、半田付け部分は凹部
内に収まり半田の盛り上がりが低いので、半田ブリッジ
が低減できる。これらによりリードのピッチが０．３ｍ
ｍの実装部品まで実装が可能となる。
の凹部に部品のリードをはめ込むことができるので部品
実装用パッドと実装部品のリードの位置精度を±３０μ
ｍに高めることが可能となる。又、半田付け部分は凹部
内に収まり半田の盛り上がりが低いので、半田ブリッジ
が低減できる。これらによりリードのピッチが０．３ｍ
ｍの実装部品まで実装が可能となる。
【図１】（ａ）〜（ｇ）は本発明の第１の実施例の製造
方法を説明する工程順に示した断面図である。
方法を説明する工程順に示した断面図である。
【図２】（ａ），（ｂ）は本発明の第１の実施例の製造
方法を説明する工程順に示した断面図である。
方法を説明する工程順に示した断面図である。
【図３】（ａ）〜（ｇ）は本発明の第２の実施例の製造
方法を説明する工程順に示した断面図である。
方法を説明する工程順に示した断面図である。
【図４】（ａ）〜（ｃ）は本発明の第２の実施例の製造
方法を説明する工程順に示した断面図である。
方法を説明する工程順に示した断面図である。
【図５】（ａ）〜（ｇ）は従来の多層印刷配線板の製造
方法の一例を説明する工程順に示した断面図である。
方法の一例を説明する工程順に示した断面図である。
【図６】（ａ），（ｂ）は本発明の多層印刷配線板と従
来の多層印刷配線板の回路間隔及び平走距離とクロスト
ークとの関係を示す特性図である。
来の多層印刷配線板の回路間隔及び平走距離とクロスト
ークとの関係を示す特性図である。
１ 基板 ２ 第１の接地層 ３ 第１の絶縁層 ３ａ 感光性樹脂層 ４ 第１の溝 ５ 第１のめっき銅 ６ 回路 ７ 第２の溝 ８ 第２の絶縁層 ９ 第２のめっき銅 １０ 第２の接地層 １１ 第３の絶縁層 １２ 部品実装用パッド １３ ソルダレジスト １４ 半田 １５ 凹部 １６，１７ ビアホール １６ａ ビアホールの穴
Claims (5)
- 【請求項１】 最外層に表面層回路と、部品実装用パッ
ドとを有する多層印刷配線板において、前記部品実装用
パッドの少くとも一部に凹部を有することを特徴とする
多層印刷配線板。 - 【請求項２】 前記凹部内に半田を充填したことを特徴
とする請求項１記載の多層印刷配線板。 - 【請求項３】 内層に互いに平行に配置された複数の内
層回路と、該内層回路の上下に絶縁層を介して配置され
た接地層とを有する多層印刷配線板において、前記内層
回路の各々の間に前記絶縁層を貫通し前記接地層の各々
を電気的に接続する側壁を有することを特徴とする多層
印刷配線板。 - 【請求項４】 接地層が形成された基板上に樹脂を塗布
する工程と、該樹脂に穴を穿設後硬化させ絶縁層を形成
する工程と、前記絶縁層表面を研磨して平坦化する工程
と、該絶縁層を粗化する工程と、前記穴を含む領域に凹
部を有する部品実装用パッドを形成する工程とを含むこ
とを特徴とする多層印刷配線板の製造方法。 - 【請求項５】 第１の接地層が形成された基板上に樹脂
を塗布し第１の絶縁層を形成する工程と、前記第１の絶
縁層に少くとも一対の平行な第１の溝を形成する工程
と、前記第１の絶縁層の表面を研磨して平坦化する工程
と、めっきにより前記第１の溝内に選択的に金属を充填
させる工程と、前記第１の絶縁層の表面を粗化する工程
と、前記第１の絶縁層上の前記一対の平行な前記第１の
溝間に該第１の溝と平行な回路パターンを形成する工程
と、該回路パターン上及び第１の絶縁層上に樹脂を塗布
し、第２の絶縁層を形成する工程と、該第２の絶縁層の
前記第１の溝と同じ位置に第２の溝を形成する工程と、
めっきにより前記第２の溝内に選択的に金属を充填させ
る工程と、前記第２の絶縁層表面を粗化する工程と、該
第２の絶縁層上にめっきにより第２の接地層を形成する
工程とを含むことを特徴とする多層印刷配線板の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319556A JPH06169175A (ja) | 1992-11-30 | 1992-11-30 | 多層印刷配線板及びその製造方法 |
| US08/159,234 US5455393A (en) | 1992-11-30 | 1993-11-30 | Multilayered printed wiring board and method of manufacturing the same |
| US08/459,781 US5526564A (en) | 1992-11-30 | 1995-06-02 | Method of manufacturing a multilayered printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319556A JPH06169175A (ja) | 1992-11-30 | 1992-11-30 | 多層印刷配線板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06169175A true JPH06169175A (ja) | 1994-06-14 |
Family
ID=18111585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4319556A Pending JPH06169175A (ja) | 1992-11-30 | 1992-11-30 | 多層印刷配線板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5455393A (ja) |
| JP (1) | JPH06169175A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105376928A (zh) * | 2015-11-03 | 2016-03-02 | 江门崇达电路技术有限公司 | 一种便于组装固定的pcb及其制作方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739476A (en) * | 1994-10-05 | 1998-04-14 | Namgung; Chung | Multilayer printed circuit board laminated with unreinforced resin |
| KR960028736A (ko) * | 1994-12-07 | 1996-07-22 | 오오가 노리오 | 프린트 기판 |
| GB2304255B (en) * | 1995-08-07 | 2000-04-12 | Be Aerospace Inc | Multi-stage switch |
| US5761802A (en) * | 1996-06-10 | 1998-06-09 | Raytheon Company | Multi-layer electrical interconnection method |
| WO1999034654A1 (fr) * | 1997-12-29 | 1999-07-08 | Ibiden Co., Ltd. | Plaquette a circuits imprimes multicouche |
| US6162365A (en) * | 1998-03-04 | 2000-12-19 | International Business Machines Corporation | Pd etch mask for copper circuitization |
| US6072375A (en) * | 1998-05-12 | 2000-06-06 | Harris Corporation | Waveguide with edge grounding |
| US6163233A (en) * | 1998-07-30 | 2000-12-19 | Harris Corporation | Waveguide with signal track cross-over and variable features |
| JP2000100985A (ja) * | 1998-09-17 | 2000-04-07 | Nitto Denko Corp | 半導体素子実装用基板およびその製造方法と用途 |
| GB9828656D0 (en) | 1998-12-23 | 1999-02-17 | Northern Telecom Ltd | High density printed wiring board having in-via surface mounting pads |
| US6734369B1 (en) * | 2000-08-31 | 2004-05-11 | International Business Machines Corporation | Surface laminar circuit board having pad disposed within a through hole |
| US6727436B2 (en) * | 2002-03-15 | 2004-04-27 | Memx, Inc. | Interconnect bus crossover for MEMS |
| US7209368B2 (en) * | 2003-01-30 | 2007-04-24 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making |
| US20080232074A1 (en) * | 2007-03-20 | 2008-09-25 | Viasat, Inc. | Circuit Card Assembly Including Individually Testable Layers |
| KR100962369B1 (ko) * | 2008-06-26 | 2010-06-10 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS552446A (en) * | 1978-06-21 | 1980-01-09 | Minoru Watanabe | Corona discharge electrode for generating air ion |
| JPS5513936A (en) * | 1978-07-18 | 1980-01-31 | Fujitsu Ltd | Printed board and method of manufacturing same |
| JPH01243492A (ja) * | 1988-03-24 | 1989-09-28 | Nec Corp | 表面実装用多層プリント配線板 |
| JPH03120892A (ja) * | 1989-10-04 | 1991-05-23 | Nec Corp | 多層プリント配線板及びその製造方法 |
| JPH04171891A (ja) * | 1990-11-05 | 1992-06-19 | Nec Corp | 表面実装用パッドを有する多層プリント配線板及びその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4706167A (en) * | 1983-11-10 | 1987-11-10 | Telemark Co., Inc. | Circuit wiring disposed on solder mask coating |
| JPS60180197A (ja) * | 1984-02-27 | 1985-09-13 | 宇部興産株式会社 | 多層プリント配線板の製造方法 |
| JPH0728133B2 (ja) * | 1986-05-02 | 1995-03-29 | 株式会社東芝 | 回路基板 |
| US4797508A (en) * | 1986-09-19 | 1989-01-10 | Firan Corporation | Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby |
| US5136471A (en) * | 1987-02-26 | 1992-08-04 | Nec Corporation | Laminate wiring board |
| US4893216A (en) * | 1988-08-09 | 1990-01-09 | Northern Telecom Limited | Circuit board and method of soldering |
| US5061824A (en) * | 1989-08-23 | 1991-10-29 | Ncr Corporation | Backpanel having multiple logic family signal layers |
| JP2503725B2 (ja) * | 1990-05-18 | 1996-06-05 | 日本電気株式会社 | 多層配線基板 |
| JP2739726B2 (ja) * | 1990-09-27 | 1998-04-15 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層プリント回路板 |
| US5274912A (en) * | 1992-09-01 | 1994-01-04 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
| US5313021A (en) * | 1992-09-18 | 1994-05-17 | Aptix Corporation | Circuit board for high pin count surface mount pin grid arrays |
-
1992
- 1992-11-30 JP JP4319556A patent/JPH06169175A/ja active Pending
-
1993
- 1993-11-30 US US08/159,234 patent/US5455393A/en not_active Expired - Fee Related
-
1995
- 1995-06-02 US US08/459,781 patent/US5526564A/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS552446A (en) * | 1978-06-21 | 1980-01-09 | Minoru Watanabe | Corona discharge electrode for generating air ion |
| JPS5513936A (en) * | 1978-07-18 | 1980-01-31 | Fujitsu Ltd | Printed board and method of manufacturing same |
| JPH01243492A (ja) * | 1988-03-24 | 1989-09-28 | Nec Corp | 表面実装用多層プリント配線板 |
| JPH03120892A (ja) * | 1989-10-04 | 1991-05-23 | Nec Corp | 多層プリント配線板及びその製造方法 |
| JPH04171891A (ja) * | 1990-11-05 | 1992-06-19 | Nec Corp | 表面実装用パッドを有する多層プリント配線板及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105376928A (zh) * | 2015-11-03 | 2016-03-02 | 江门崇达电路技术有限公司 | 一种便于组装固定的pcb及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5526564A (en) | 1996-06-18 |
| US5455393A (en) | 1995-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3382096B2 (ja) | バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法 | |
| US6418616B2 (en) | Full additive process with filled plated through holes | |
| US4629681A (en) | Method of manufacturing multilayer circuit board | |
| KR101135912B1 (ko) | 프린트 배선판 | |
| JPH06169175A (ja) | 多層印刷配線板及びその製造方法 | |
| EP0457501A2 (en) | Method of manufacturing a multilayer wiring board | |
| JP3229286B2 (ja) | プリント回路基板の製造方法 | |
| US6674017B1 (en) | Multilayer-wiring substrate and method for fabricating same | |
| US20090288873A1 (en) | Wiring board and method of manufacturing the same | |
| JP2000232269A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| US6943447B2 (en) | Thin film multi-layer wiring substrate having a coaxial wiring structure in at least one layer | |
| JPH07106464A (ja) | マルチチップモジュールおよびその製造方法ならびにプリント配線板への実装方法 | |
| KR100343389B1 (ko) | 다층 배선기판의 제조방법 | |
| JPH04186792A (ja) | プリント配線板およびその製造方法 | |
| KR100794544B1 (ko) | 범프가 부착된 배선회로 기판 및 그 제조방법 | |
| KR100747393B1 (ko) | 전자 부품 실장용 필름 캐리어 테이프와 그 제조 방법 및솔더 레지스트 도포용 스크린 | |
| JPH08107263A (ja) | プリント配線板の製造方法 | |
| JP3432534B2 (ja) | プリント配線板 | |
| CN114641136B (zh) | 电路板的铜层凸台制作方法及电路板 | |
| JP2738372B2 (ja) | 同軸配線パターンの形成方法 | |
| GB2026918A (en) | Component-carrying printed circuit board | |
| JP2665293B2 (ja) | 配線回路基板 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JPH08186357A (ja) | プリント配線板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950725 |