JP2000232269A - プリント配線板およびプリント配線板の製造方法 - Google Patents

プリント配線板およびプリント配線板の製造方法

Info

Publication number
JP2000232269A
JP2000232269A JP11032908A JP3290899A JP2000232269A JP 2000232269 A JP2000232269 A JP 2000232269A JP 11032908 A JP11032908 A JP 11032908A JP 3290899 A JP3290899 A JP 3290899A JP 2000232269 A JP2000232269 A JP 2000232269A
Authority
JP
Japan
Prior art keywords
plating
electroless
insulating layer
nickel
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11032908A
Other languages
English (en)
Inventor
Shinichi Hotta
慎一 堀田
Hisaya Takahashi
久弥 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Toppan Circuit Solutions Toyama Inc
Original Assignee
NEC Toppan Circuit Solutions Toyama Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Toppan Circuit Solutions Toyama Inc filed Critical NEC Toppan Circuit Solutions Toyama Inc
Priority to JP11032908A priority Critical patent/JP2000232269A/ja
Priority to US09/501,296 priority patent/US6563057B2/en
Publication of JP2000232269A publication Critical patent/JP2000232269A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1407—Applying catalyst before applying plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 従来のビルドアップ法プリント配線板のヴ
ィアホールは側壁には導体を有するものの、ヴィアホー
ル内には樹脂が充填されているため同一グリッド上に電
気的接続を有するヴィアホールを形成することはでき
ず、引き出し用ランドを配置する必要があった。 【解決手段】 導体パターンの形成された絶縁基板
に、ヴィアホール５を有する絶縁層４が被着されたビル
ドアップ法プリント配線板において、このヴィアホール
に無電解ニッケルめっきで形成された導体を充填する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ビルドアップ法プ
リント配線板およびその製造方法に関し、特にビルドア
ップ法プリント配線板における高密度で微細な導体回路
の形成方法および上層配線層と下層配線層とに接続する
コンタクト孔の構造およびその製造方法に関する。
【０００２】
【従来の技術】図２、５を用い、従来の技術によるプリ
ント配線板の製造工程を説明する。
【０００３】従来のビルドアップ法プリント配線板は、
絶縁基板または絶縁層を形成した基板にヴィアホールを
設け、表層およびヴィアホール内壁に銅めっき層を形成
し、下層と電気的接続を可能にしている。
【０００４】パターン形成方法は、大きく２つに別けら
れる。第１はサブトラクティブ法で、この製造工程の断
面図を図２に示す。まず図２（ａ）に示す通り、既知の
工法にてビルドアップ基板のコアとなるガラスエポキシ
樹脂積層板からなる基板１を製造する。この基板１には
樹脂充填した孔２および内層回路３を設ける。更に、図
２（ｂ）に示す通り、基板１の表面に例えばカーテンコ
ート法により４０〜８０μｍの絶縁層２を形成する。次
いで図２（ｃ）に示す通り、絶縁層４の必要な箇所にフ
ォトリソ法もしくは炭酸ガスレーザ装置にてφ５０〜８
０μｍのヴィアホール３を形成する。
【０００５】次いで図２（ｄ）に示す通り、基板全体に
無電解銅めっきにより導電性を付与し、必要な導体厚ま
で電気めっきを行い、図２（ｅ）に示す通り、エッチン
グレジストを形成し図２（ｆ）に示す通り、銅エッチン
グにより導体回路を形成する。または導電性付与後、導
体回路の逆版となるめっきレジストを形成し、必要な導
体厚まで電気めっきを行い、めっきレジスト剥離後、ク
イックエッチングにより導体回路を形成する。この方法
では、レジストの解像性およびエッチングの精度により
形成するパターンの精度が決まる。
【０００６】第２はアディティブ法で、この製造工程の
断面図を図３に示す。まず図３（ａ）に示す通り、既知
の工法にてビルドアップ基板のコアとなるガラスエポキ
シ樹脂積層板からなる基板１を製造する。この基板１に
は樹脂充填した孔２および内層回路３を設ける。更に、
図３（ｂ）に示す通り、基板１の表面に例えばカーテン
コート法により４０〜８０μｍの絶縁層２を形成する。
次いで図３（ｃ）に示す通り、絶縁層４の必要な箇所に
フォトリソ法もしくは炭酸ガスレーザ装置にてφ５０〜
８０μｍのヴィアホール３を形成する。
【０００７】次いで図３（ｄ）〜（ｅ）に示す通り、触
媒の付与された絶縁材または絶縁層表面に触媒を付与
し、表層の非導体パターン部をめっきレジストで被服
し、次いで図３（ｆ）に示す通り、導体パターン部のみ
銅めっきを選択的に形成する。アディティブ法では、エ
ッチング工程が不要であり、感光性レジストやスクリー
ン印刷のインクの精度のみで、パターン精度が決まるた
め、レジストの解像性の許す限りファインなパターンを
形成できる。
【０００８】
【発明が解決しようとする課題】上述した従来のプリン
ト配線板の構造では以下のような欠点を有していた。
【０００９】1. 従来のビルドアップ法プリント配線板
のヴィアホールは側壁には導体を有するものの、ヴィア
ホール内には樹脂が充填されているため同一グリッド上
に電気的接続を有するヴィアホールを形成することはで
きず、引き出し用ランドを配置する必要があった。これ
により配線性を悪化させている。
【００１０】2. 従来のビルドアップ法プリント配線板
では、微小ビアを有するビルドアップ法プリント配線板
のコンフォーマルビアのめっき付きまわり性が低く、接
続信頼性を悪化させていた。
【００１１】3. 従来のビルドアップ法プリント配線板
では、ヴィアホール内は空洞であり、ビルドアップ時に
樹脂を充填するため導体部と樹脂部でのコプラナリティ
が悪く、ヴィアと同一グリッドの上位層での微細配線に
は問題がある。 4. 従来のビルドアップ法プリント配線板では、一般的
に銅めっきと絶縁樹脂との密着力が弱い。 5. 従来のビルドアップ法プリント配線板ではヴィアを
直接実装パッドに用いた場合、図２に示すごとくヴィア
内にはんだを喰われ、はんだ量が一定しないため別途実
装パッドを配置する必要があった。
【００１２】本発明は、アディティブ用めっきレジスト
および無電解ニッケルめっきを用いて、絶縁樹脂に対す
る導体めっきバラツキが少なく、密着力、微小ビアのめ
っき付きまわり性に優れた高密度なビルドアップ法プリ
ント配線板を提供するものである。
【００１３】本発明は、ビルドアップ法プリント配線板
において、アディティブ用めっきレジストおよび無電解
ニッケルめっきを用いて、ヴィアホール内を無電解ニッ
ケルめっきで充填し、凹部のない平坦な表面を形成し、
従来よりも高密度な回路を形成することで、ヴィアホー
ルによるパターン設計上の制約がなく、高度な部品実装
および接続信頼性の高いプリント配線板の製造を可能と
する。
【００１４】
【課題を解決するための手段】第一の発明に係わるビル
ドアップ法プリント配線板は、内層回路と貫通孔を有す
る基板１の表面に絶縁層を形成し、ヴィアホールを設
け、無電解ニッケルめっきにより、ヴィアホール内部に
ニッケル導体を充填する工程と、絶縁層およびニッケル
導体の表面をベルトサンダー等により平坦化する工程を
行うことを特徴とするビルドアップ法プリント配線板の
製造方法。
【００１５】第二の発明に係わるビルドアップ法プリン
ト配線板は、絶縁層の表面を粗化し、その上にめっきレ
ジストで逆版のパターンを形成した後、無電解ニッケル
めっきにより、ニッケル導体を形成する工程を行うこと
を特徴とするビルドアップ法プリント配線板の製造方
法。
【００１６】本発明ではヴィアの充填金属として無電解
ニッケルを用いている。これにより以下の作用を有す
る。 1. 無電解めっきであるため下地金属露出部全体にめっ
きすることが可能であり、電解めっきでは必須の通電回
路の引き回しや、めっき後のエッチングが不要となり、
プロセスがシンプルである。 2. 無電解ニッケルめっきは無電解銅めっきと比較し析
出速度が速く、短時間で処理が可能である。また、弱酸
性であり樹脂部への影響も少ない。
【００１７】
【発明の実施の形態】以下、本発明の実施例について図
面を参照して説明する。
【００１８】図１（ａ）〜（ｆ）は本発明によるプリン
ト配線板の実施例の製造方法を説明するために工程順に
示した断面図である。
【００１９】まず図１（ａ）に示す通り、既知の工法に
てビルドアップ基板のコアとなるガラスエポキシ樹脂積
層板、基板１を製造する。この基板１には樹脂充填した
孔２および内層回路３を設ける。更に、基板１の表面に
例えばカーテンコート法により４０〜８０μｍの絶縁層
２を形成する。次いで絶縁層４の必要な箇所に例えば炭
酸ガスレーザ装置にてφ５０〜８０μｍのヴィアホール
３を形成する。
【００２０】次に、図１（ｂ）に示す通り、基板１を過
マンガン酸、クロム酸溶液などのデスミア液に浸漬して
スミア処理する。代表的なデスミア処理としては、水酸
化ナトリウム（１０〜２０ｇ／Ｌ）と有機添加剤（４０
vol％）の溶液に５〜１０分浸漬し、絶縁樹脂の表面を
膨潤する。続いて、過マンガン酸ナトリウム（３〜５vo
l％）と水酸化ナトリウム（硫酸（３〜５vol％）の溶液
に１〜５分浸漬し、さらに硫酸（０．５〜１vol％）の
溶液に５〜１０分浸漬し、デスミアを完了する。
【００２１】スミア処理後、ヴィアホール５の底部導体
を塩化パラジウム（０．５〜１ｇ／Ｌ）の溶液に５〜１
０分浸漬することにより活性化処理し、無電解ニッケル
めっきをヴィアホール５内部が埋まるまで行い柱状めっ
き６を得る。無電解ニッケルめっきの処置としては、硫
酸銅（４〜６ｇ／Ｌ）と次亜リン酸ナトリウム（２０〜
４０ｇ／Ｌ）及び安定剤（１〜２vol％）の溶液に８０
〜９０℃で所要のめっき厚を得るまで浸漬する。
【００２２】次に、ヴィアホールめっき後、絶縁層４お
よび柱状めっき６の表面をベルトサンダー等により平坦
化する。この後、絶縁層４の表面を例えば前述のような
過マンガン酸、クロム酸系粗化液を用い粗化し、ストラ
イク銅、無電解銅、フラッシュ金および厚付け金などの
表層めっき７を施す。
【００２３】続いて、図１（ｃ）に示す通り、絶縁層４
および表層めっき７の表面に触媒８を付与し、めっきレ
ジスト９でパターンを形成した後、前述の無電解ニッケ
ルめっきによりニッケル導体１０を形成するとともに、
ニッケル導体１０上にストライク銅、無電解銅、フラッ
シュ金、厚付け金および無電解半田などの表層めっき７
を形成する。
【００２４】そして、図１（ｄ）に示す通り、ソルダー
レジスト１１を形成する。
【００２５】ビルドアップを繰返し行う場合は、図１
（ｅ）に示す通り、ソルダーレジスト１１の形成は行わ
ず、上述と同様の工法にて絶縁層４、ヴィアホール５、
柱状めっき６を形成し、絶縁層４および柱状めっき６の
表面を研磨により平坦化し、粗化を行った後、表層めっ
き７を形成する。
【００２６】さらに、図１（ｆ）に示す通り、同様な工
法で触媒８を付与し、めっきレジスト９、ニッケル導体
１０、表層めっき７を形成し、ソルダーレジスト１１を
形成する。さらに、ビルドアップを行う場合は、この処
理を繰返し行い所望のプリント配線板を得る。
【００２７】
【発明の効果】以上説明したように本発明は、以下のよ
うな効果を有する。
【００２８】1. 従来のビルドアップ法プリント配線板
のヴィアホールは側壁には導体を有するものの、ヴィア
ホール内には樹脂が充填されているため同一グリッド上
に電気的接続を有するヴィアホールを形成することはで
きなかった。本発明ではヴィアホール内にニッケル導体
を充填するため、電気的接続を有するヴィアホールを同
一グリッド上に設けることができ、パターン設計上の制
約をなくすことができる。
【００２９】2. ヴィアホール内に無電解ニッケルめっ
きからなるニッケル導体を充填するため、微小ビアを有
するビルドアップ法プリント配線板のコンフォーマルビ
アのめっき付きまわり性低下を解消できる。
【００３０】3. 同一グリッド上にヴィアを配した場合
も、ビア内に導体が充填されているため多少の位置ズレ
を起こしても十分な接続面積を確保しうる。また、ヴィ
アホール内が導体で充填されるため、冷熱サイクルによ
るヴィアめっきの疲労劣化もなく、従来のヴィアホール
よりも接続信頼性などが向上する。
【００３１】4. 本発明ではヴィアホール内にニッケル
導体を充填し平滑化するため、従前の工法に比べコプラ
ナリティが向上し、ヴィアと同一グリッドの上位層での
微細配線も可能である。
【００３２】5. ヴィアホール内にニッケル導体を充填
するため、微細線を有するビルドアップ法プリント配線
板において問題となる銅めっきと絶縁樹脂との密着力の
弱さを解消できる。また、導体回路を無電解ニッケルめ
っきにより形成した場合、絶縁層との密着がよく、めっ
きレジスト側壁との隙間のない緻密なめっきが可能とな
り、従来よりも高密度な微細配線が可能となる。
【００３３】6. ヴィアホール内にニッケル導体を充填
し平滑化することによりヴィアをそのまま実装パッドと
して使用しうる。
【００３４】7. 導体回路がニッケルであることから、
最外層ではボンディングまたは半田接合用のニッケル金
めっき処理が省略出来る。
【図面の簡単な説明】
【図１】本発明の実施例を説明をするための製造工程順
に示した断面図
【図２】従来のプリント配線板の製造工程順に示した断
面図
【図３】従来のプリント配線板の製造工程順に示した断
面図
【符号の説明】
1. 基板 2. 孔 3. 内層回路 4. 絶縁層 5. ヴィアホール 6. 柱状めっき 7. 表層めっき 8. 触媒 9. めっきレジスト 10. ニッケル導体 11. ソルダーレジスト 12. エッチングレジスト
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年３月２１日（２０００．３．２
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】図２、３を用い、従来の技術によるプリ
ント配線板の製造工程を説明する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】まず図１（ａ）に示す通り、既知の工法に
てビルドアップ基板のコアとなるガラスエポキシ樹脂積
層板、基板１を製造する。この基板１には樹脂充填した
孔２および内層回路３を設ける。更に、基板１の表面に
例えばカーテンコート法により４０〜８０μｍの絶縁層
４を形成する。次いで絶縁層４の必要な箇所に例えば炭
酸ガスレーザ装置にてφ５０〜８０μｍのヴィアホール
５を形成する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】次に、図１（ｂ）に示す通り、基板１を過
マンガン酸、クロム酸溶液などのデスミア液に浸漬して
デスミア処理する。代表的なデスミア処理としては、水
酸化ナトリウム（１０〜２０ｇ／Ｌ）と有機添加剤（４
０vol％）の溶液に５〜１０分浸漬し、絶縁層４の絶縁
樹脂の表面を膨潤する。続いて、過マンガン酸ナトリウ
ム（３〜５vol％）と水酸化ナトリウム（硫酸（３〜５v
ol％）の溶液に１〜５分浸漬し、さらに硫酸（０．５〜
１vol％）の溶液に５〜１０分浸漬し、デスミアを完了
する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】デスミア処理後、ヴィアホール５の底部導
体を塩化パラジウム（０．５〜１ｇ／Ｌ）の溶液に５〜
１０分浸漬することにより活性化処理し、無電解ニッケ
ルめっきをヴィアホール５内部が埋まるまで行い柱状め
っき６を得る。無電解ニッケルめっきの処置としては、
硫酸銅（４〜６ｇ／Ｌ）と次亜リン酸ナトリウム（２０
〜４０ｇ／Ｌ）及び安定剤（１〜２vol％）の溶液に８
０〜９０℃で所要のめっき厚を得るまで浸漬する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】次に、ヴィアホールめっき後、絶縁層４お
よび柱状めっき６の表面をベルトサンダー等により研磨
し平坦化する。この後、絶縁層４の表面を例えば前述の
ような過マンガン酸、クロム酸系粗化液を用い粗化し、
ストライク銅、無電解銅、フラッシュ金および厚付け金
などの表層めっき７を施す。
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E317 AA24 BB01 BB12 BB13 BB15 CC25 CC32 CC52 CD11 CD12 CD15 GG03 GG14 5E346 AA06 AA12 AA15 AA17 AA43 BB01 CC08 CC32 CC37 CC38 CC40 CC51 CC54 DD22 DD32 EE33 FF02 FF03 FF10 FF13 GG15 GG17 HH07 HH11 HH26

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】導体パターンの形成された絶縁基板に被着
    された絶縁層にヴィアホールを有するビルドアップ法プ
    リント配線板において、該ヴィアホールが無電解ニッケ
    ルめっきで形成された導体が充填されるヴィアホールを
    有するビルドアップ法プリント配線板。
  2. 【請求項２】導体パターンの形成された絶縁基板に被着
    された絶縁層にヴィアホールを有するビルドアップ法プ
    リント配線板において、該絶縁層上に感光性重合体めっ
    きレジストを形成し、レジスト非形成部分に無電解ニッ
    ケルめっきにより設けられるニッケル導体回路を有し、
    前記絶縁層、ヴィアホールおよびニッケル導体回路とが
    交互に形成されることを特徴とするビルドアップ法プリ
    ント配線板。
  3. 【請求項３】導体パターンの形成された絶縁基板に被着
    された絶縁層に有機絶縁樹脂を用いて層間絶縁層を形成
    する工程と、上記層間絶縁層にフォトリソ工法もしくは
    レーザ加工法にてヴィア用の孔を形成する工程と、上記
    孔内に無電解めっき法にてニッケルを充填する工程と、
    ニッケルめっき上にストライク銅、無電解銅めっき、フ
    ラッシュ金めっきもしくは厚付け金めっきにて表層めっ
    きする工程と、全面に触媒付与する工程と、通常サブト
    ラクティブ法にて銅パターンを形成する工程と、更にニ
    ッケルめっき上にストライク銅、無電解銅めっき、フラ
    ッシュ金めっき厚付け金めっきもしくは無電解はんだに
    て表層めっきする工程と前記を必要回繰り返しビルドア
    ップする行程と最後にソルダーレジストを形成する工程
    を特徴とするプリント配線板の製造方法。
  4. 【請求項４】導体パターンの形成された絶縁基板に被着
    された絶縁層に有機絶縁樹脂を用いて層間絶縁層を形成
    する工程と、上記層間絶縁層にフォトリソ工法もしくは
    レーザ加工法にてヴィア用の孔を形成する工程と、上記
    孔内に無電解めっき法にてニッケルを充填する工程と、
    ニッケルめっき上にストライク銅、無電解銅めっき、フ
    ラッシュ金めっきもしくは厚付け金めっきにて表層めっ
    きする工程と、全面に触媒付与する工程と、めっきレジ
    ストを形成する工程と、無電解ニッケルめっきによりパ
    ターン形成する工程と、更にニッケルめっき上にストラ
    イク銅、無電解銅めっき、フラッシュ金めっき厚付け金
    めっきもしくは無電解はんだにて表層めっきする工程と
    前記を必要回繰り返しビルドアップする行程と最後にソ
    ルダーレジストを形成する工程を特徴とするプリント配
    線板の製造方法。
JP11032908A 1999-02-10 1999-02-10 プリント配線板およびプリント配線板の製造方法 Pending JP2000232269A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11032908A JP2000232269A (ja) 1999-02-10 1999-02-10 プリント配線板およびプリント配線板の製造方法
US09/501,296 US6563057B2 (en) 1999-02-10 2000-02-09 Printed circuit board and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11032908A JP2000232269A (ja) 1999-02-10 1999-02-10 プリント配線板およびプリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2000232269A true JP2000232269A (ja) 2000-08-22

Family

ID=12372006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11032908A Pending JP2000232269A (ja) 1999-02-10 1999-02-10 プリント配線板およびプリント配線板の製造方法

Country Status (2)

Country Link
US (1) US6563057B2 (ja)
JP (1) JP2000232269A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090059173A (ko) * 1998-09-17 2009-06-10 이비덴 가부시키가이샤 다층빌드업배선판
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
US6630743B2 (en) * 2001-02-27 2003-10-07 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
JP2004356492A (ja) * 2003-05-30 2004-12-16 Toshiba Corp 電子機器
US20050006339A1 (en) * 2003-07-11 2005-01-13 Peter Mardilovich Electroless deposition methods and systems
US7537799B2 (en) * 2003-07-11 2009-05-26 Hewlett-Packard Development Company, L.P. Methods of forming electrically conductive pathways using palladium aliphatic amine complexes
US20060093732A1 (en) * 2004-10-29 2006-05-04 David Schut Ink-jet printing of coupling agents for trace or circuit deposition templating
KR100594299B1 (ko) * 2004-10-29 2006-06-30 삼성전자주식회사 유연성 인쇄 회로 및 이것이 구비된 하드 디스크 드라이브
GB0518613D0 (en) * 2005-09-13 2005-10-19 Eastman Kodak Co Method of forming conductive tracks
JP2007134555A (ja) * 2005-11-11 2007-05-31 Matsushita Electric Ind Co Ltd 電子部品及びその製造方法
US8314348B2 (en) 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
IL194967A0 (en) * 2008-10-28 2009-08-03 Orbotech Ltd Producing electrical circuit patterns using multi-population transformation
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8621749B2 (en) 2010-03-12 2014-01-07 Taiwan Green Point Enterprises Co., Ltd Non-deleterious technique for creating continuous conductive circuits
US20120273261A1 (en) 2010-10-20 2012-11-01 Taiwan Green Point Enterprises Co., Ltd. Circuit substrate having a circuit pattern and method for making the same
US8952919B2 (en) 2011-02-25 2015-02-10 Taiwan Green Point Enterprises Co., Ltd. Capacitive touch sensitive housing and method for making the same
US9674955B2 (en) * 2011-11-09 2017-06-06 Lg Innotek Co., Ltd. Tape carrier package, method of manufacturing the same and chip package
KR101897069B1 (ko) * 2012-04-16 2018-09-12 엘지이노텍 주식회사 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
CN103298267B (zh) * 2013-03-05 2015-09-16 深圳市迅捷兴电路技术有限公司 局部电镀厚金表面处理的线路板制作方法
CN106304641A (zh) * 2016-08-26 2017-01-04 广东冠锋科技股份有限公司 一种超厚铁氟龙电路板的制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54109168A (en) 1978-02-15 1979-08-27 Fujitsu Ltd Method of producing multiilayer ceramic circuit board
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPS63312658A (ja) 1987-06-16 1988-12-21 Nec Corp 半導体装置の製造方法
JPH01144653A (ja) 1987-12-01 1989-06-06 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH0734505B2 (ja) 1989-01-18 1995-04-12 イビデン株式会社 多層プリント配線板およびその製造方法
JPH03136244A (ja) 1989-09-27 1991-06-11 Fujitsu Ltd 半導体装置の製造方法
JP2767645B2 (ja) * 1990-03-07 1998-06-18 富士通株式会社 多層配線基板の製造方法
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JPH0677331A (ja) 1992-08-26 1994-03-18 Fujitsu Ltd 薄膜多層回路基板の製造方法
JPH06275950A (ja) 1993-03-22 1994-09-30 Hitachi Chem Co Ltd 配線板の製造法
JP3142423B2 (ja) 1993-04-12 2001-03-07 イビデン株式会社 プリント配線板
JP3260941B2 (ja) * 1993-06-18 2002-02-25 株式会社日立製作所 多層配線基板および多層配線基板の製造方法
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US5958600A (en) * 1995-07-10 1999-09-28 Hitachi, Ltd. Circuit board and method of manufacturing the same
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
EP1677582B1 (en) * 1996-01-11 2011-10-12 Ibiden Co., Ltd. Multilayer printed wiring board
JPH09246723A (ja) * 1996-03-11 1997-09-19 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック回路基板
JPH10214832A (ja) 1997-01-29 1998-08-11 Toshiba Corp 多層配線構造及びその製造方法
US6236572B1 (en) * 1999-02-04 2001-05-22 Dell Usa, L.P. Controlled impedance bus and method for a computer system
US6198635B1 (en) * 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like

Also Published As

Publication number Publication date
US20020112885A1 (en) 2002-08-22
US6563057B2 (en) 2003-05-13

Similar Documents

Publication Publication Date Title
JP2000232269A (ja) プリント配線板およびプリント配線板の製造方法
KR101008239B1 (ko) 프린트 배선판 및 그 제조 방법
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
US20060014327A1 (en) Method of fabricating PCB including embedded passive chip
JP2003031925A (ja) 同一平面回路フィーチャを有する構造およびその製法
JP2004335704A (ja) プリント配線基板の製造方法およびプリント配線基板
JP2009177153A (ja) 配線基板及びその製造方法
JP2000294903A (ja) プリント回路基板の製造方法
TWI299968B (en) Wiring substrate and manufacturing process of the same
JP2007165634A (ja) 配線基板の製造方法
JPH06169175A (ja) 多層印刷配線板及びその製造方法
JP2006100631A (ja) 配線基板及びその製造方法
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
JP2009099964A (ja) 配線基板の製造方法
JP2828032B2 (ja) 多層配線構造体の製造方法
TWI327452B (en) Process for manufacturing a wiring substrate
TW200522835A (en) Process for manufacturing a wiring substrate
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
JP2002076633A (ja) 多層配線基板の製造方法及びめっき方法
JP2005217052A (ja) 配線基板及びその製造方法
TWI299971B (en) Process for manufacturing a wiring substrate
JPH03225894A (ja) プリント配線板の製造方法
JP4051923B2 (ja) ビルドアップ多層プリント配線板の製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP2849163B2 (ja) 電子回路基板の製造方法