JPS62265796A - セラミツク多層配線基板およびその製造法 - Google Patents

セラミツク多層配線基板およびその製造法

Info

Publication number
JPS62265796A
JPS62265796A JP61108627A JP10862786A JPS62265796A JP S62265796 A JPS62265796 A JP S62265796A JP 61108627 A JP61108627 A JP 61108627A JP 10862786 A JP10862786 A JP 10862786A JP S62265796 A JPS62265796 A JP S62265796A
Authority
JP
Japan
Prior art keywords
conductor
fired
ceramic multilayer
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61108627A
Other languages
English (en)
Other versions
JPH0378798B2 (ja
Inventor
進 西垣
福田　順三
信介 矢野
河辺　洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP61108627A priority Critical patent/JPS62265796A/ja
Priority to EP87106589A priority patent/EP0245770B1/en
Priority to DE8787106589T priority patent/DE3784764T2/de
Priority to US07/047,746 priority patent/US4795670A/en
Publication of JPS62265796A publication Critical patent/JPS62265796A/ja
Publication of JPH0378798B2 publication Critical patent/JPH0378798B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12507—More than two components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12514—One component Cu-based
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は民生用やコンピューター用など電子工業に用い
られるセラミック多層配線基板に関する。
［従来の技術］ 従来電子截器類に使用する回路基板として、セラミック
を絶縁体として使用した配線基板が使用されてきた。
その代表的なものとして、ＷやＭＯを配線用導体として
使用し、導体が酸化しないように還元雰囲気で焼成する
導体同時焼成セラミック多層配線基板がある。しかしな
がら、この基板は導体にＷやＭＯを使用するので、導通
抵抗が１０〜２０　ｍΩ／口と高く、ハンダ濡れ性を持
たせるため金メッキをする必要があり、又、酸化雰囲気
で焼成する必要のある信頼性の高いＲｕＯ２系やＢ１２
ＲＵ２０７系の抵抗を形成しようとすると導体が酸化し
てしまうなどの問題があった。
最近、これらの問題を解決するためにＡｃｔ、ＡΩ−Ｐ
ｄ、Ａｇ−Ｐｔ、　Ａｇ−Ｐｄ−Ｐｔなどの導通抵抗が
小さく、醸化焼成が可能なＡｇ系導体を使用し、これら
の導体材料の融点（９００〜１１００’Ｃ）以下で焼成
できるセラミック材料を絶縁体として用いた導体同時焼
成セラミック多層配線基板が開発されている。
−又、Ｃｕ系導体も知られており、導通抵抗が１゜５〜
３ｍΩ／口と小さく、また、耐マイグレーション性や耐
ハンダ食われ性が優れていて、表面導体には最適である
。
［発明が解決しようとする問題点］ 上記導体にＡｇ系材系材用いた同時焼成セラミック多層
配線基板の場合には、表面に形成される導体のＡｇ等が
マイグレーションを生じ易く、絶縁不良やショートが発
生したり、耐ハンダ食われ性があまり良くないという問
題があった。また、Ａｇ等の耐マイグレーション性を向
上するために、例えばＡｃｔ−Ｐｄ系のＰｄ量を多くす
ると、導通抵抗が例えば２０〜３ｆ）　ｍΩ／口と大き
くなり、結局、導通抵抗、耐マイグレーション性、耐ハ
ンダ食われ性などの特性を総てバランスよく保持する表
面導体をＡｇ系材料より得ることは困難でめった。
又、導体としてＣｕを使用したセラミック多層基板の場
合、焼成温度が８００〜１１００’Ｃと低いので、セラ
ミック絶縁体用原料、粉末の成形用有機バインダーが、
Ｃｕ＠酸化させないために採用する中性雰囲気や還元雰
囲気では、充分に飛散することが困難で、カーボン化し
て絶縁不良を生じたりするので、極めて長時間の脱バイ
ンダーエ稈が必要で、実用的とは言えなかった。そして
、信頼性の高い抵抗として広く知られているＲｕＯ２系
やＢｉ２Ｒｕ２０ｒ系の抵抗は、酸化雰囲気焼成が必要
でおるから、Ｃｕが酸化してしまうため用いることがで
きなかった。
［発明が解決しようとする問題点］ 本発明は、上記問題点を解決すべくなされたもので、そ
の第１発明Ｉは、セラミック多層配線基板において、内
蔵されている配線用導体を中性もしくは酸化雰囲気で焼
成されたＡｃｔ系材料をもって形成し、表面の導体を中
性もしくは還元雰囲気で焼成されたＣｕ系材料をもって
形成し、両者の導体を回路的に接合してなることを特徴
とするセラミック多層配線基板である。
すなわち、本発明は表面に導通抵抗が小さく、耐マイグ
レーション性、耐ハンダ食われ性の優れたＣｕ系導体を
使用し、内層の導体にはＡｃｔ系のものを用いたもので
ある。
第２発明はかかるセラミック多層配線基板を製造する方
法であって、セラミック絶縁体材料のグリーンシートを
Ａｑ系導体材料を内蔵させて多層に積層し、中性もしく
は酸化雰囲気で焼成し、ｊｑられた焼成体の表面にＡｃ
ｔ系導体と回路的に接合するようＣｕ系導体材材料りな
る配線パターンを形成し、中性もしくは還元雰囲気にお
いて焼成することを特徴とするセラミック多層配線基板
の製造法でおる。
使用するセラミック絶縁体材料としては、内蔵するＡｃ
ｔ系導系材体材料点よりも低い温度で焼成できるものを
使用する。例えばＡＣ！導体やＰｄおよびＰ↑の含有率
の低いＡｇ合金系導体を使用する場合には、それらの多
層に形成される金属の融点が約９００〜１２００°Ｃと
低いので、８００〜１１００’Ｃで焼成できる材料を使
用する必要があり、代表的なものとしては、ホウケイ酸
ガラスやざらに数種類の酸化物（例えばＭｇＯ，ＣａＯ
１Ａ１２０３、ＰｂＯ，に２０、Ｎａ２０．Ｚｒ１Ｏ１
Ｌｉ２０など〉を含むガラス粉末とアルミナ、石英など
のセラミック粉末の混合物を原料とするものや、コージ
ェライト系、αスポジュメン系の結晶化が生じるガラス
粉末を原料とするものがある。
かかる材料を積層して基板とするためには、グリーンシ
ートを使用したグリーンシート積層法やグリーンシート
印刷積層法が用いられる。グリーンシート積商法を用い
る場合には、セラミック絶縁体材料粉末をドクターブレ
ード法により成形し、厚み０．１〜０．５ｍｍ程度のグ
リーンシートを得る。そして必要な配線パターンをＡｇ
、Ａｇ−Ｐｄ、Ａｃｔ−Ｐｊ、八ｇ−Ｐｄ−Ｐｔなとの
導体材料ペーストを使用してスクリーン印刷する。また
、他の導体層が接続できるように、打ち央き金型ヤパン
チングマシーンでグリーンシートに０．２〜ｏ、　５ｍ
ｍφ程度のスルーボールを形成し、導体材料を充填して
おく。同様の方法で回路を形成するのに必要なだけ、他
のグリーンシー１〜にも配線パターンを印刷する。これ
らのグリーンシートを積層した後、８０〜１５０’Ｃ１
５０〜２５０　ｋｃｌ／ｃｍ２の条件で熱圧着し一体化
する。
回路に抵抗を含む場合には、間化雰囲気で焼成されるＲ
ＬＪＯ２、Ｂ　ｉ　２　Ｒｕ２０７系の抵抗を形成する
。その場合には抵抗用電極とともに表面もしくは内層用
グリーンシートに印刷しておく。
以上のようにしたものを中性又は酸化雰囲気で焼成し、
導体内蔵セラミック多層基板を得る。ざらに必要な場合
には、ＲｕＯ２、Ｂｉ２Ｒｕ２Ｏ７系の抵抗およびオー
バーコートを印刷し、酸化雰囲気で焼成する。
グリーンシート印刷法を用いる場合には、グリーンシー
ト積層法と同様の方法で、０．３〜２．０ｍｍ程度のグ
リーンシートを１与る。このグリーンシート上に、グリ
ーンシートと同材質のセラミック絶縁体ペーストと前記
Ａｇ系の導体ペーストを交互に印刷し、多層配線パター
ンを得る。導体層間の接続には、０．２〜ｏ、　５ｍｍ
程度のピアホールにより行なう。基板と同時焼成により
抵抗を得る場合には、電極と共に表面および内層部分に
印刷しておく。
そして同時焼成するがざらに必要な場合には抵抗および
オーバーコートを印刷し、酸化雰囲気で焼成する。
Ｃｕ系導体は、以上の方法で得られたセラミック多層配
線基板上にＣｕ系導体材料ペーストを使用してスクリー
ン印刷により配線パターンを形成した後、中性もしくは
還元雰囲気で焼成する。
このＣＬＩ導体の焼成は、５００〜１０００°Ｃｌ１７
）焼成温度で行われるが、その焼成温度かＡｇ系の内蔵
導体との共融温度より高い場合には、両方の導体の接合
面に焼成中液相が生じ、Ａｇ酸成分Ｃｕ系導体の表面に
析出し耐マイグレーション性を悪くしたり、ブクやフク
レが発生して信頼性が低下したりする。よって通常はＣ
ｕ系導体材料の焼成温度はＡｇ系導体との共融温度以下
になるようにする。この場合には、低温でもＱｕ系導体
が焼成できるように０．１〜１．０μｍ平均粒径の微細
なＣｕ系粉末や０．１〜１０μｍ程度の広い粒度分布を
持つＣｕ系粉末が導体材料に使用される。
しかし、ＣＬＩ系脣休材体の多くは適１生焼成温度が８
５０〜９５０°ＣＣ，：必り、上記共融）温度よりも高
い場合が多い。この場合で特に接合面の信頼性の高いも
のが要求されるときは、両方の導体の接合回に他の金属
層を介在させる。
この金属層に使用される金属は、Ｎｉ、Ｃｒ、ｌｉ、Ｐ
ｄのように、ＣＬＪ導体の焼成温度８５０〜９５０’Ｃ
で両方の導体との間に液相を生じないものが使用される
。この金属層の形成はメッキ、蒸着、スパッタ法や通常
の厚膜法による焼成により行なう。
第１図は本発明の基板の構成を示す眠念図で、図中１は
グリーンシートより形成されたセラミック絶縁体層で、
図の場合は４層により構成される。２はＡｇ系内蔵導体
で３のスルーホール内にも′ｆ５填して回路を形成して
いる。４は表面に形成したＣＬＩ系導体で、５はハンダ
で必ろ。８は抵抗体でオーバーコート７を有し、レーザ
ートリミング８されている。
９はピアホール、１０はシリコンチップ、１１は受動素
子である。
［実施例］ 実施例に基づいて本発明をざらに詳細に説明する。なお
、％はいずれも重量基準で必る。
実施例１ １４５０’Ｃで溶融後、水中急冷し、ざらに粉砕して作
成したＣａＱ１８．２％、△１２０３１Ｂ、２％、Ｓ　
！　０２５４．５％、Ｂ２０：＋９．１％の組成をもつ
平均粒径３〜３．５μｍのガラス′扮末６０％と平均粒
径１．２μｍのアルミナ′扮末４０％よりなるセラミッ
ク絶縁体用混合粉末に、溶剤（トルエン、キシレン、ア
ルコール類）、バインダー（アクリル樹脂）、可塑剤（
ＤＯＰ＞を加え、十分に混練して粘度２０００〜４００
００ｃｐｓのスラリーを作成し、通常のドクターブレー
ド法を用いて厚み０．４ｍｍのグリーンシーｌ〜を作成
した。
そして第２図（簡略化のため全工程を示しである〉に示
すようにこのグリーンシート１２を３０ｍｍ角に切断し
、０．３ｍｍφのスルーホール１３を形成したのち、Ａ
ｇＩ末にバインダー（エチルセルローズ）と溶剤（テル
ピネオール）を加え、充分混練して作成したＡｇ導体ベ
ースト１４をスルーホール１３に充填し、同じＡｃｔ導
体ペーストを使用してＡＣＪ配線パターン１５を印刷し
た。
同様の方法で配線パターンの印刷を終えたグリーンシー
ト１２を積層した後、１００°Ｃ１１００ｋｇ／ｃｍ’
の条件で熱圧着し一体化した。
これを通常の電気式連続ベルト炉を使用して９００　’
Ｃｌ２Ｏ分ホールドの条件で醸化雰囲気焼成した。焼成
後のＡｃｔ導体の導通抵抗は２．４ｍΩ／口と小さかっ
た。
得られた基板表面にデュポン社製のＣＵ系ペースト６０
０１を使用してＣｕ系配線パターン１６を印刷した。Ａ
ｇ内蔵導体との接合はスルーホール１３部により行なっ
た。
Ｃｕ系配線パターン１６の印刷後、６００°Ｃ１１０分
ホールドの条件で、通常の電気式連続ベルト炉を使用し
てＮ２雰囲気で焼成した。
Ｃｕ系導体とスルーホール部のＡｇ導体との間の接合面
には、液相が生じた粒子は見られずブクやフクレは発生
していなかった。
Ｃｕ系導体の導通抵抗は２．５ｍΩ／口と小さかった。
Ｍ３図に得られたＣｕ系導体のマイグレーション性を評
ｆｉた結果を示した。評洒は上記実施例と同様の方法で
第４図に示したような平面形状を有する導体１７をギャ
ップａをあけて配置した試料によって行なった。すなわ
ち、ギャップａのところに水滴１８を落して、両導体１
７に直流５ｖを印加し、そのとき、水滴を介して電極間
ギャップａに１００μＡの電流が流れるまでの時間とギ
ャップａの大きざとの関係をグラフ化したものである。
比較のため、アルミナ基板上に市販のＡｇ− Ｐｄ導体ペース１〜を使用して通常の１１雲１模法によ
り形成した導体の評１曲も比較例として示した。
第３図から明らかなように、実施例１の方が１００μＡ
の電流が流れるまでの時間は桁違いに長く、耐マイグレ
ーション性が優れていることを示している。また、２６
０°Ｃに保たれた溶融共晶ハンダ（Ｐｂ　：　５ｎ＝６
　：　４　）に５秒間浸漬した場合、上記Ｃｕ系導体は
１０回まで周辺部分がハンダに食われて周辺形状を損な
うようなことがなかった。これに対して比較例の方は５
回目以降、顕著なハンダ食われが生じて周辺形状が損な
われた。
実施例２ 市販のアルミノ鎗ホウケイ酸ガラス（ ＰｂＯ−Ａ　Ｉ　２０３−３　ｉ　０２−８２０３系）
を粉砕ｌノで作成した平均粒径３〜３．５μｍのガラス
粉末５０％と平均粒径１．２μｍのアルミナ粉末５０％
のセラミック絶縁体用混合粉末を用いて、実施例１と同
様の方法で０．４ｍｍ厚のグリーンシートを作成した。
そして、Ａ０９９％、ｐｔ　ｉ％の組成割合を持つＡｇ
−Ｐｔ合金粉末にバインダー（エチルセルローズ）と溶
剤（テルピネオール）を加え、十分混練して作成した導
体ペーストを作成して、上記グリーンシートとともに実
施例１と同様の方法で多層配線構造を持つ成形体を得た
。
通常の電気式連続ベルト炉を使用して、９００　’Ｃｌ
２Ｏ分ホールドの条件で酸化雰囲気焼成した。
焼成後のＡｇ−ｐｔ導体の導通抵抗は２，２ｍΩ／口だ
った。
得られた基板表面に実施例１と同様の方法で、デュポン
社製６００１Ｃｕ系導体ペーストを使用して表面導体を
形成した。Ｃｕ系導体とスルーホール部のＡｇ−Ｐｔ導
体との接合面に液相が生じた様子は見られず、ブクヤフ
クレは発生しなかった。Ｃｕ系導体の導通抵抗は２．４
ｍΩ／口で、耐マイグレーション性、耐ハンダ食われ性
はＡｇ−Ｐｄ導体よりも優れた特性を有していた。
実施例３ １４５０’Ｃで溶融後、水中急冷し、さらに粉砕して作
成したＣａ○２７．３％、Ａｌ２Ｏ３４，５％、８１０
２５９．１％、８２０３９．１％の組成を持つ平均粒径
３〜３．５μｍのガラス粉末６０％と、平均粒径１，２
μｍのアルミナ粉末４０％よりなるセラミック絶縁体用
混合粉末を実施例１と同様の方法で１．０Ｌｔｍ厚のグ
リーンシートにした。第５図に示すようにこのグリーン
シート１２を３ｃｍ角に切断した後、Ａｇ９０％、Ｐｄ
ｌＯ％の混合粉体にバインダー（エチルセルローズ）と
溶剤（テルピネオール）を加え十分混練して作成した導
体ペーストを使用してＡＣｌ−Ｐｄ系配線パターン１９
を印刷した。
さらに、その上に上記絶縁体用混合粉末にバインダー（
エチルセルローズ）と）容剤（テルピネオール）を加え
十分に混練して作成した絶縁ペーストを印刷し絶縁層２
０とし、この絶縁層２０上にＡｑ−Ｐｄ系配線パターン
１９を印刷する。
層間の導体接続は、絶縁層に形成したピアホール２１に
Ａｇ−Ｐｄ系導体を充填することによって行なう。
以上を繰り返して多層配線構造とし、通常の電気式ベル
ト炉を使用して９００’Ｃ，２０分ホールドの条件で間
化雰囲気焼成する。焼成後のＡｇ−１）ｄ導体の導通抵
抗は１０１１１０７口て必った。
このようにして得られた基板表面に平均粒径０．５μｎ
のＣＩＪ扮末１００部にＰｂ−８ｉ　０２−Ｂ２０〕系
のカラス粉末５部を加えた混合粉末にバインダー（エチ
ルセルローズ）と溶剤（テルピネオール）とを混合し、
十分に混練して作成したＣＬＩ導体ペーストを使用して
ＣＵ系配線パターン２２を印刷した。
Ｃｕ系導体と内蔵Ａｇ−Ｐｄ系導体との接合はビアボー
ル２１−に充填したＣｕ系導体４によって行なった。
その後、７５０’Ｃ１１０分ホールドの条件で、通常の
電気式ベルト炉を使用してＮ２雰囲気で焼成した。
１ｑられたＣｕ導体の導通抵抗は２．４ｍΩ／口と小ざ
く、実施例１のＣｕ系導体と同様、耐マイグレーション
性、耐ハンダ食われ性はＡｇ−Ｐｄ導イ本Ｊ：りも儂れ
た持［生を有していた。また、内蔵Ａｃ＋−Ｐｄ導１本
とビアボールに充填したＣｕ導体の接合面に液相が生じ
た様子は見られず、ブクヤフクレは発生しなかった。
実施例４ 実施例１と同様の方法で、第６図に示すようにＡｃｔ系
内蔵導体２を内蔵した多層配線構造を持つ成形体を１ｑ
だ。この成形体表面にＡＣ＋８０％、Ｐ　ｄ　２０％の
混合粉末にバインダー（エチルセルローズ）と溶剤（テ
ルピネオール）を添加し、充分混練して作成した導体ペ
ース１〜を使用して、抵抗用電極２３を印刷した後、Ｒ
ｕＯ２系の抵抗ペースト２４を印刷した。
使用したＲｕＯ２系抵抗ペースト２４はＲｕＯ２扮末２
５部とセラミック絶縁体混合粉末用のガラス籾米６０部
とアルミナ粉末１５部を混合した粉末に、バインダー（
エチルセルローズ〉と溶剤を添加し、十分に混練して作
成した。
こうして得た抵抗体上にセラミック絶縁体用粉末にバイ
ンダー（エチルセルローズ）と溶剤（テルピネオール）
を加え十分に混練して作成したオーバーコートペースト
を使用して、オーバーコート２５を印刷した。
この抵抗を形成した面と反対の表面上には、グリーンシ
ートを熱圧着する前に、グリーンシートに印刷した３ｉ
チップ実装時に使用するワイヤポンディング用電極２６
を、上記へ〇−Ｐｄ導体ペーストを使用して形成してあ
く。
この電極はスルーホール１３に充填した導体を介して内
蔵導体と接続される。通常の電気式ベルト炉を使用して
９００　’Ｃｌ２Ｏ分ホールドの条件で酸化雰囲気焼成
した。焼成後デュポン社製Ｃｕ系ペースト６００１を使
用して、抵抗を回路に接続する配線２９や信号ライン用
の配線を抵抗を有する表面上に印刷し、通常の電気式ベ
ルト炉を使用して６００°Ｃ１１０分の条件でＮ２雰囲
気で焼成した。焼成後、抵抗を有する面と反対面に８１
チツプ２７を接合する電極２８や信号ライン用の配線を
デュポン社製ＣＵペースト６００１を使用して印刷後、
上記同様の条件で焼成した。
焼成後、抵抗体のオーバーコートの厚みは約１０μｍで
、オーバーコートを通じてレーザートリミングにより高
精度に抵抗値を調整した。
得られた抵抗体の抵抗値は１にΩ／口でめった。この抵
抗値はＲｕ○２扮末、ガラス粉末、アルミナ粉末の割合
を変化させることにより、１０Ω／口〜１ＭΩ／口の範
囲で変化し、温度変化特性で必るＴＣＲは±２００りｌ
）ｍ／’Ｃ以下の値を有していた。
実施例５ 実施例４と同様の方法を用いて酸化雰囲気焼成で導体内
蔵抵抗付多層配線基板を得た。
ただし内蔵導体には実施例３で使用したＡｇ−Ｐｄ導体
を使用し、Ｓ１チツプのワイヤポンディング用電極は形
成しなかった。
酸化雰囲気焼成後、無電解メッキにより、第７図に示す
ようにスルーホール１３に充填されたＡＣ１９０％、Ｐ
ｄ１０％導体の表面露出部およびオーバーコートより露
出している抵抗用電極２３用のＡＣ＋８０％Ｐｄ２０％
電極部分にＮ１金属層３０を形成した。更にＮｉ金金工
上同様の方法でＣｕメッキを行なった。
メッキ処理後、デュポン社製９１５３Ｃｕ導体ペースト
を使用して抵抗を回路に接続する配線２９や信号ライン
用の配線を印刷した。印刷後、通常の電気式ベルト炉を
使用して９００　’Ｃ１１０分の条件でＮ２雰囲気で焼
成した。
焼成後、Ｃｕ系導体とＮｉおよびＮｉと内蔵導体の間に
液相が生じた様子はなく、ブタやフクレは発生しなかっ
た。抵抗体の抵抗は１０Ω／口〜１ＭΩ／口の値を示し
、温度変化特性でおるＴＣＰは±２００１）りｍ／°Ｃ
以下の値を有していた。表面のＣｕ導体の導通抵抗は１
゜８ｍΩ／口と小ざく、耐マイグレーション［生し第３
図に示したように比較例の場合より口れており、耐ハン
ダ食われ姓も、２６０°Ｃに（米たれた溶融共晶ハンダ
に５秒浸漬した場合、１０回浸漬までは全くハンダ食わ
れは発生しながった。
［発明の効果］ 本発明によれば表面に導通抵抗が小さく耐マイグレーシ
ョン性、耐ハンダ食われ性の浸れたＣｕ系導体を有し、
内層にはＡΩ系の導体を有する基板が提供される。そし
て、信頼性の高いＲｕＯ２、Ｂ　ｉ　２　Ｒｕ２０７系
の抵抗を一体化して設けることができる。
【図面の簡単な説明】
第１図は本発明基板の説明図、第２図は同製法の説明図
、第３図はマイグレーション性の試験結果を示すグラフ
、第４図は同試験用試片の平面図、第５図、第６図およ
び第７図は他の実施例の製法の説明図である。 １・・・セラミック絶縁体層、２・・・Ａｇ系内蔵導体
、３・・・スルーホール、４・・・ＣＬＩ系導体、５・
・・ハンダ、６・・・抵抗体、７・・・オーバーコート
、８・・・レーザートリミング、９・・・ピアホール、
１０・・・シリコンチップ、１１・・・受動素子、１２
・・・グリーンシート、１３・・・スルーホール、１４
・・・Ａｃｔ導体ペースト、 １５・・・ＡΩ配線パターン、 １６・・・Ｃｕ系配線パターン、１７・・・導体、１８
・・・水滴、１９・・・Ａに１−Ｐｄ配線パターン、２
０・・・絶縁層、２１・・・ピアホール、２２・・・Ｃ
ｕ系配線パターン、２３・・・抵抗用電極、２４・・・
抵抗ペースト、２５・・・オーバーコートペースト、 ２６・・・ワイヤーボンディング用電極、２７・・・シ
リコンチップ、２８・・・電極、２９・・・配線、３０
・・・Ｎｉ金属層、ａ・・・ギャップ。

Claims (1)

  1. 【特許請求の範囲】 （１）セラミック多層配線基板において、内蔵されてい
    る配線用導体を中性もしくは酸化雰囲気で焼成されたＡ
    ｇ系材料をもって形成し、表面の導体を中性もしくは還
    元雰囲気で焼成されたＣｕ系材料をもつて形成し、両者
    の導体を回路的に接合してなることを特徴とするセラミ
    ック多層配線基板。 （２）セラミック絶縁体材料のグリーンシートをＡｇ系
    導体材料を内蔵させて多層に積層し、中性もしくは酸化
    雰囲気で焼成し、得られた焼成体の表面にＡｇ系導体と
    回路的に接合するようＣｕ系導体材料よりなる配線パタ
    ーンを形成し、中性もしくは還元雰囲気において焼成す
    ることを特徴とするセラミック多層配線基板の製造法。 （３）Ｃｕ系導体材料よりなる配線パターンを形成後、
    中性もしくは還元雰囲気での焼成は、Ａｇ系導体とＣｕ
    系導体の共融温度以下の温度で行なう特許請求の範囲第
    （２）項記載のセラミック多層配線基板の製造法。 （４）Ｃｕ系導体材料よりなる配線パターンを形成後、
    中性もしくは還元雰囲気で焼成するに当り、Ａｇ系導体
    とＣｕ系導体との間に別の金属層を介在せしめてなる特
    許請求の範囲第（２）項記載のセラミック多層配線基板
    の製造法。 （５）Ｃｕ系導体材料よりなる配線パターンを形成する
    以前に、回路に接合する抵抗を酸化雰囲気で焼成する特
    許請求の範囲第（２）項又は第（３）項記載のセラミッ
    ク多層配線基板の製造法。 （６）Ａｇ系導体とＣｕ系導体との間に別の金属層を介
    在せしめる以前に回路に接合する抵抗を酸化雰囲気で焼
    成する特許請求の範囲第 （４）項記載のセラミック多層配線基板の製造法。
JP61108627A 1986-05-14 1986-05-14 セラミツク多層配線基板およびその製造法 Granted JPS62265796A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61108627A JPS62265796A (ja) 1986-05-14 1986-05-14 セラミツク多層配線基板およびその製造法
EP87106589A EP0245770B1 (en) 1986-05-14 1987-05-07 Multilayer ceramic substrate with circuit patterns and his method for making
DE8787106589T DE3784764T2 (de) 1986-05-14 1987-05-07 Mehrschichtiges keramisches substrat mit gedruckten leiterbahnen und sein herstellungsverfahren.
US07/047,746 US4795670A (en) 1986-05-14 1987-05-08 Multilayer ceramic substrate with circuit patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61108627A JPS62265796A (ja) 1986-05-14 1986-05-14 セラミツク多層配線基板およびその製造法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6011632A Division JP2505107B2 (ja) 1994-02-03 1994-02-03 セラミック多層配線基板およびその製造法

Publications (2)

Publication Number Publication Date
JPS62265796A true JPS62265796A (ja) 1987-11-18
JPH0378798B2 JPH0378798B2 (ja) 1991-12-16

Family

ID=14489585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61108627A Granted JPS62265796A (ja) 1986-05-14 1986-05-14 セラミツク多層配線基板およびその製造法

Country Status (4)

Country Link
US (1) US4795670A (ja)
EP (1) EP0245770B1 (ja)
JP (1) JPS62265796A (ja)
DE (1) DE3784764T2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63288095A (ja) * 1987-05-20 1988-11-25 Matsushita Electric Ind Co Ltd セラミック多層基板とその製造方法
JPH02122598A (ja) * 1988-10-31 1990-05-10 Taiyo Yuden Co Ltd セラミック多層配線基板とその製造方法
US4965098A (en) * 1988-07-19 1990-10-23 Toyota Jidosha Kabushiki Kaisha Two-tone paint film
JPH0472696A (ja) * 1990-07-12 1992-03-06 Narumi China Corp セラミック多層回路基板の製造方法
JPH04334094A (ja) * 1991-05-09 1992-11-20 Ngk Insulators Ltd セラミック多層配線基板の製造方法
JPH10163364A (ja) * 1996-11-28 1998-06-19 Kyocera Corp 配線基板
JP2004343056A (ja) * 2003-04-25 2004-12-02 Denso Corp 厚膜回路基板、その製造方法および集積回路装置
WO2006112298A1 (ja) * 2005-04-15 2006-10-26 Alps Electric Co., Ltd. 配線基板およびその製造方法

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248593A (ja) * 1988-03-30 1989-10-04 Ngk Insulators Ltd セラミック多層配線基板
US5023994A (en) * 1988-09-29 1991-06-18 Microwave Power, Inc. Method of manufacturing a microwave intergrated circuit substrate including metal lined via holes
US5082804A (en) * 1989-01-19 1992-01-21 David Sarnoff Research Center, Inc. Thick film copper via fill inks
US5001604A (en) * 1989-10-26 1991-03-19 Lusby W Randolph Embedded testing circuit and method for fabricating same
US5123164A (en) * 1989-12-08 1992-06-23 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5030499A (en) * 1989-12-08 1991-07-09 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5156903A (en) * 1989-12-21 1992-10-20 Sumitomo Metal Ceramics Inc. Multilayer ceramic substrate and manufacture thereof
JP2503725B2 (ja) * 1990-05-18 1996-06-05 日本電気株式会社 多層配線基板
JPH0714024B2 (ja) * 1990-11-29 1995-02-15 川崎製鉄株式会社 マルチチップモジュール
JPH05116985A (ja) * 1991-05-22 1993-05-14 Ngk Spark Plug Co Ltd セラミツク基板
US5519332A (en) * 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5500278A (en) * 1991-07-17 1996-03-19 Nippondenso Co., Ltd. Multilayer substrate
JPH05336712A (ja) * 1992-05-28 1993-12-17 Sumitomo Heavy Ind Ltd モータ用積層コイル、その製造方法、及びこれを用いたモータ
US5483217A (en) * 1992-07-15 1996-01-09 Nippondenso Co., Ltd. Electronic circuit device
US5312674A (en) * 1992-07-31 1994-05-17 Hughes Aircraft Company Low-temperature-cofired-ceramic (LTCC) tape structures including cofired ferromagnetic elements, drop-in components and multi-layer transformer
FR2694400A1 (fr) * 1992-07-31 1994-02-04 Inst Nat Polytech Grenoble Matériau d'électrode pour capteur potentiométrique à oxygène fonctionnant à une température inférieure à 250degré C, et procédé pour son obtention.
JP3237258B2 (ja) * 1993-01-22 2001-12-10 株式会社デンソー セラミック多層配線基板
US5429670A (en) * 1993-04-26 1995-07-04 Matsushita Electric Industrial Co., Ltd. Gold paste for a ceramic circuit board
JP2674523B2 (ja) * 1993-12-16 1997-11-12 日本電気株式会社 セラミック配線基板とその製造方法
US5546012A (en) * 1994-04-15 1996-08-13 International Business Machines Corporation Probe card assembly having a ceramic probe card
JP3467872B2 (ja) * 1994-12-02 2003-11-17 株式会社村田製作所 多層セラミック基板の製造方法
JPH08181443A (ja) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
US5565262A (en) * 1995-01-27 1996-10-15 David Sarnoff Research Center, Inc. Electrical feedthroughs for ceramic circuit board support substrates
US5514451A (en) * 1995-01-27 1996-05-07 David Sarnoff Research Center, Inc. Conductive via fill inks for ceramic multilayer circuit boards on support substrates
JP3331083B2 (ja) * 1995-03-06 2002-10-07 株式会社住友金属エレクトロデバイス 低温焼成セラミック回路基板
JP3671457B2 (ja) * 1995-06-07 2005-07-13 株式会社デンソー 多層基板
US5697825A (en) * 1995-09-29 1997-12-16 Micron Display Technology, Inc. Method for evacuating and sealing field emission displays
JPH09153710A (ja) * 1995-11-28 1997-06-10 Matsushita Electric Ind Co Ltd セラミック電子部品の製造方法
US5807154A (en) * 1995-12-21 1998-09-15 Micron Display Technology, Inc. Process for aligning and sealing field emission displays
JPH1027987A (ja) 1996-07-10 1998-01-27 Hitachi Ltd 低ｅｍｉ回路基板及び低ｅｍｉケーブルコネクタ
US6399230B1 (en) * 1997-03-06 2002-06-04 Sarnoff Corporation Multilayer ceramic circuit boards with embedded resistors
JPH10253059A (ja) * 1997-03-11 1998-09-25 Nikko Co 火薬点火発熱具用回路板の製造方法
JP3336913B2 (ja) * 1997-06-30 2002-10-21 株式会社村田製作所 電子部品のパッケージ構造
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
CN1318274A (zh) * 1998-09-17 2001-10-17 伊比登株式会社 多层叠合电路板
DE19903456A1 (de) * 1999-01-28 2000-08-10 Philips Corp Intellectual Pty Mehrkomponenten-Bauteil
JP2000232269A (ja) * 1999-02-10 2000-08-22 Nec Toyama Ltd プリント配線板およびプリント配線板の製造方法
JP2000277369A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品とその導電ペースト
US6586676B2 (en) * 2000-05-15 2003-07-01 Texas Instruments Incorporated Plastic chip-scale package having integrated passive components
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
US6762369B2 (en) * 2001-10-29 2004-07-13 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic substrate and method for manufacturing the same
EP1345271A1 (de) * 2002-03-14 2003-09-17 AB Mikroelektronik Gesellschaft m.b.H. Verfahren zum Herstellen elektrischer Schaltkreise
DE10227658B4 (de) * 2002-06-20 2012-03-08 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
JP2004186665A (ja) * 2002-10-09 2004-07-02 Murata Mfg Co Ltd 多層構造部品およびその製造方法
JP2004214573A (ja) * 2003-01-09 2004-07-29 Murata Mfg Co Ltd セラミック多層基板の製造方法
JP4556422B2 (ja) * 2003-12-02 2010-10-06 パナソニック株式会社 電子部品およびその製造方法
US7279217B2 (en) * 2004-05-24 2007-10-09 Tdk Corporation Multilayer ceramic device, method for manufacturing the same, and ceramic device
JP4559936B2 (ja) * 2004-10-21 2010-10-13 アルプス電気株式会社 無電解めっき方法およびこの方法を用いた回路形成方法
KR100651358B1 (ko) * 2005-06-22 2006-11-29 삼성전기주식회사 Ｒｆ모듈의 전력단 회로를 내장한 인쇄회로기판
JP4572759B2 (ja) * 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
KR100896610B1 (ko) * 2007-11-05 2009-05-08 삼성전기주식회사 다층 세라믹 기판 및 그 제조방법
WO2009084299A1 (ja) * 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
DE102009006181B4 (de) 2009-01-27 2021-06-24 Via Electronic Gmbh Verfahren zur Herstellung von gedruckten Schaltungen oder derartigen elektronischen Bauelementen
EP3062343B1 (de) * 2010-02-22 2022-08-17 Swiss Technology Enterprise GmbH Verfahren zum herstellen eines halbleitermoduls
KR20130066929A (ko) 2011-12-13 2013-06-21 한국전자통신연구원 패턴 형성 조성물 및 이를 이용한 패턴 형성 방법
AT512041B1 (de) * 2012-05-04 2013-05-15 Mikroelektronik Ges Mit Beschraenkter Haftung Ab Verfahren zur Herstellung eines metallisierten Substrats
WO2015048808A1 (en) * 2013-09-30 2015-04-02 Wolf Joseph Ambrose Silver thick film paste hermetically sealed by surface thin film multilayer
US9681559B2 (en) * 2013-12-19 2017-06-13 GM Global Technology Operations LLC Thick film circuits with conductive components formed using different conductive elements and related methods
DE102014112365A1 (de) * 2014-08-28 2016-03-03 Epcos Ag Verfahren zur Herstellung eines Mehrschichtsubstrats und Mehrschichtsubstrat
US10147662B2 (en) 2014-10-29 2018-12-04 Kyocera Corporation Circuit board and electronic device provided with same
EP3277063B1 (en) * 2015-04-27 2019-06-19 Kyocera Corporation Circuit substrate and electronic device provided with same
DE102016214265B4 (de) * 2016-08-02 2022-10-13 Vitesco Technologies GmbH Leiterplatte und Verfahren zur Herstellung einer solchen Leiterplatte
US11222878B2 (en) 2019-04-30 2022-01-11 Ab Mikroelektronik Gesellschaft Mit Beschraenkter Haftung Electronic power module
CN111511129B (zh) * 2020-04-15 2021-06-04 深圳市景旺电子股份有限公司 一种不对称板的制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3031344A (en) * 1957-08-08 1962-04-24 Radio Ind Inc Production of electrical printed circuits
DE2306236C2 (de) * 1973-02-08 1982-11-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Schichtschaltungen mit leitenden Schichten auf beiden Seiten eines Keramiksubstrates
JPS6013078B2 (ja) * 1978-09-05 1985-04-04 日本特殊陶業株式会社 金メツキされた電子部品及びその製法
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
JPS55130198A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Hybrid integrated circuit board for tuner
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
JPS5797970U (ja) * 1980-12-08 1982-06-16
US4459166A (en) * 1982-03-08 1984-07-10 Johnson Matthey Inc. Method of bonding an electronic device to a ceramic substrate
JPS6028296A (ja) * 1983-07-27 1985-02-13 株式会社日立製作所 セラミツク多層配線回路板
KR900004379B1 (ko) * 1983-09-16 1990-06-23 마쯔시다덴기산교 가부시기가이샤 세라믹 다층기판 및 그 제조방법
FR2556503B1 (fr) * 1983-12-08 1986-12-12 Eurofarad Substrat d'interconnexion en alumine pour composant electronique
JPS60136294A (ja) * 1983-12-23 1985-07-19 株式会社日立製作所 セラミック多層配線回路板
US4650923A (en) * 1984-06-01 1987-03-17 Narumi China Corporation Ceramic article having a high moisture proof
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
DE3426278A1 (de) * 1984-07-17 1986-01-30 Schroff Gmbh, 7541 Straubenhardt Leiterplatte
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
JP3941142B2 (ja) * 1996-04-25 2007-07-04 チッソ株式会社 光学活性液晶性化合物、液晶組成物および液晶表示素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63288095A (ja) * 1987-05-20 1988-11-25 Matsushita Electric Ind Co Ltd セラミック多層基板とその製造方法
US4965098A (en) * 1988-07-19 1990-10-23 Toyota Jidosha Kabushiki Kaisha Two-tone paint film
JPH02122598A (ja) * 1988-10-31 1990-05-10 Taiyo Yuden Co Ltd セラミック多層配線基板とその製造方法
JPH0472696A (ja) * 1990-07-12 1992-03-06 Narumi China Corp セラミック多層回路基板の製造方法
JPH04334094A (ja) * 1991-05-09 1992-11-20 Ngk Insulators Ltd セラミック多層配線基板の製造方法
JPH10163364A (ja) * 1996-11-28 1998-06-19 Kyocera Corp 配線基板
JP2004343056A (ja) * 2003-04-25 2004-12-02 Denso Corp 厚膜回路基板、その製造方法および集積回路装置
JP4501464B2 (ja) * 2003-04-25 2010-07-14 株式会社デンソー 厚膜回路基板、その製造方法および集積回路装置
WO2006112298A1 (ja) * 2005-04-15 2006-10-26 Alps Electric Co., Ltd. 配線基板およびその製造方法

Also Published As

Publication number Publication date
DE3784764T2 (de) 1993-06-24
EP0245770B1 (en) 1993-03-17
DE3784764D1 (de) 1993-04-22
EP0245770A3 (en) 1989-03-15
JPH0378798B2 (ja) 1991-12-16
EP0245770A2 (en) 1987-11-19
US4795670A (en) 1989-01-03

Similar Documents

Publication Publication Date Title
JPS62265796A (ja) セラミツク多層配線基板およびその製造法
TW424245B (en) Resistor and its manufacturing method
JPH06224560A (ja) セラミック多層配線基板
JP3532926B2 (ja) 抵抗配線基板およびその製造方法
JP4431052B2 (ja) 抵抗器の製造方法
JPH0569319B2 (ja)
JPH08250829A (ja) 厚膜ペースト及びそれを用いたセラミック回路基板
JP3093601B2 (ja) セラミック回路基板
JP3642100B2 (ja) チップ抵抗器およびその製造方法
JP4715000B2 (ja) チップ型電子部品の製造方法
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JP2005353337A (ja) 感歪抵抗ペーストとその製造方法、及びこれを用いた感歪センサとその製造方法
JP3686687B2 (ja) 低温焼成セラミック回路基板
JP2001155955A (ja) 外部端子電極具備電子部品及びその搭載電子用品
JP3915188B2 (ja) チップ抵抗器及びその製造方法
JP2885477B2 (ja) 多層配線基板及びその製造方法
JPH04329691A (ja) 導体ぺーストおよび配線基板
JP2505107B2 (ja) セラミック多層配線基板およびその製造法
JP3130914B2 (ja) 多層回路基板
JP3790361B2 (ja) 導電ペースト組成物およびそれを用いたセラミック配線基板
JP2816742B2 (ja) 回路基板
JP2002076609A (ja) 回路基板
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JP2000100601A (ja) チップ抵抗器
JP2001023438A (ja) 導電性ペーストおよびセラミック電子部品

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term