JPH0472696A - セラミック多層回路基板の製造方法 - Google Patents
セラミック多層回路基板の製造方法Info
- Publication number
- JPH0472696A JPH0472696A JP18665490A JP18665490A JPH0472696A JP H0472696 A JPH0472696 A JP H0472696A JP 18665490 A JP18665490 A JP 18665490A JP 18665490 A JP18665490 A JP 18665490A JP H0472696 A JPH0472696 A JP H0472696A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic multilayer
- plating
- layer
- circuit board
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000007747 plating Methods 0.000 claims abstract description 33
- 239000004020 conductor Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 17
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000011521 glass Substances 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- 238000010304 firing Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 9
- 229910052573 porcelain Inorganic materials 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 abstract 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 235000013405 beer Nutrition 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、電子工業用のセラミック多層回路基板およ
びその製造方法に関する。詳しくは、密着強度が特に優
れた最外層の面および/またはスルーホールの導体回路
の改良に係る。
びその製造方法に関する。詳しくは、密着強度が特に優
れた最外層の面および/またはスルーホールの導体回路
の改良に係る。
[従来技術]
近年のLSI技術の進歩に伴い、セラミック多層回路基
板にも高配線密度、高信頼性等の特性が要求されている
。この要求に答えるため、Ag系、Au系、Cu系など
の導体抵抗が小さい導体材料を使用し、これらの融点以
下の温度で同時焼成できる低温焼成基板によるセラミッ
ク多層回路基板が開発されている。そして、より高密度
配線を形成するため、メッキフォトリソグラフィー技術
が用いられている。
板にも高配線密度、高信頼性等の特性が要求されている
。この要求に答えるため、Ag系、Au系、Cu系など
の導体抵抗が小さい導体材料を使用し、これらの融点以
下の温度で同時焼成できる低温焼成基板によるセラミッ
ク多層回路基板が開発されている。そして、より高密度
配線を形成するため、メッキフォトリソグラフィー技術
が用いられている。
[発明が解決しようとする課題]
しかしながら、高信頼性の一層の要求のなかで、メッキ
材料として、Cu、 Ni、 Au等が選ばれているが
、より高い密着性が求められていた。
材料として、Cu、 Ni、 Au等が選ばれているが
、より高い密着性が求められていた。
この発明は、上記課題を解決して、高配線密度、高信頼
性等の特性の優れたセラミック多層回路基板およびその
製造方法の提供を目的とする。
性等の特性の優れたセラミック多層回路基板およびその
製造方法の提供を目的とする。
[課題を解決する手段]
上記課題を解決するために、本第1発明は、セラミック
多層体の各層上およびスルーホールにAg系またはこれ
らの金属の合金系からなる導体による内蔵配線回路を備
えかつ焼成し一体化した構造体で、前記構造体の最外層
の面上および/またはスルーホールにメッキ法による導
体回路を備えたセラミック多層回路基板において、前記
セラミック多層体は誘電率3〜8からなるガラス質とア
ルミナ質からなり、前記メッキ法による導体回路は内蔵
配線回路との接続側がNi系層で、その上層がCu系層
でなることを特徴とするセラミック多層回路基板である
。
多層体の各層上およびスルーホールにAg系またはこれ
らの金属の合金系からなる導体による内蔵配線回路を備
えかつ焼成し一体化した構造体で、前記構造体の最外層
の面上および/またはスルーホールにメッキ法による導
体回路を備えたセラミック多層回路基板において、前記
セラミック多層体は誘電率3〜8からなるガラス質とア
ルミナ質からなり、前記メッキ法による導体回路は内蔵
配線回路との接続側がNi系層で、その上層がCu系層
でなることを特徴とするセラミック多層回路基板である
。
本第2発明は前記メッキ法による導体回路は内部配線回
路との接続側にNi系メッキ層を形成し、その上層にC
u系メッキ層を形成し、次いで、350〜550℃焼成
することを特徴とするセラミック多層回路基板の製造方
法である。
路との接続側にNi系メッキ層を形成し、その上層にC
u系メッキ層を形成し、次いで、350〜550℃焼成
することを特徴とするセラミック多層回路基板の製造方
法である。
[作用コ
セラミック多層体は誘電率3〜8からなるガラス質とア
ルミナ質との混合系で構成されるのて高アルミナ質磁器
に比し低εであり、半導体素子の作動の高速化に優れて
いる。また、ガラス質の存在により表面構造が緻密であ
るため、メッキ時のメッキ液が基板のボアーに浸透して
残存することがないので、高信頼性となる。
ルミナ質との混合系で構成されるのて高アルミナ質磁器
に比し低εであり、半導体素子の作動の高速化に優れて
いる。また、ガラス質の存在により表面構造が緻密であ
るため、メッキ時のメッキ液が基板のボアーに浸透して
残存することがないので、高信頼性となる。
ガラス質の材料としては、硼珪酸ガラスが一般的である
。Ag系またはこれらの金属の合金系の低抵抗導体を内
部に備えて800〜1100℃で同時焼成して緻密な焼
結体となるガラス質であればいずれであってもよい。ま
た、アルミナ質は市販の電子磁器用の高純度アルミナを
用いる。
。Ag系またはこれらの金属の合金系の低抵抗導体を内
部に備えて800〜1100℃で同時焼成して緻密な焼
結体となるガラス質であればいずれであってもよい。ま
た、アルミナ質は市販の電子磁器用の高純度アルミナを
用いる。
内蔵配線回路との接続側がNi系の無電解メッキ層で構
成されているが、本発明の構造体(以下LFC基板とい
う)は一部がガラス質であり、エツチングされ易く、メ
ッキは比較的深部にまで付着する。そのうえ、350℃
〜550℃での熱処理することで、■析出する結晶は微
細である。■形成層は高硬度である。■LFC基板のガ
ラス質部分と拡散したNiとの相互作用により強化され
る。そのため、第1図の熱処理温度と密着強度(単位k
g/2II11口のビール強度で表示した)の関係図で
示すように密着強度は高い値となる。このことにより、
設計上、微小パッド化を可能とし、高密度化を図ること
ができる。
成されているが、本発明の構造体(以下LFC基板とい
う)は一部がガラス質であり、エツチングされ易く、メ
ッキは比較的深部にまで付着する。そのうえ、350℃
〜550℃での熱処理することで、■析出する結晶は微
細である。■形成層は高硬度である。■LFC基板のガ
ラス質部分と拡散したNiとの相互作用により強化され
る。そのため、第1図の熱処理温度と密着強度(単位k
g/2II11口のビール強度で表示した)の関係図で
示すように密着強度は高い値となる。このことにより、
設計上、微小パッド化を可能とし、高密度化を図ること
ができる。
[実施例]
以下、実施例につき図面を参照にして説明する。
LfLL
第2図は本発明のLFC基板の一部破断斜視図である。
Cab(またはMgO)−A120g−5i02−B2
0系ガラス粉末40〜80重量%とアルミナ粉末20〜
60%からなる100μm厚のセラミック基体1にAg
またはAg−Pd導体ペーストを使用して内部配線回路
2を印刷した後、最外層に導体を印刷していないセラミ
ック基体を配置して、複数枚を積層熱圧着してセラミッ
ク多層体した。眉間の導体の接続は、セラミック基体を
パンチにより形成した150μ■φのスルーホール3中
に導体ペーストを印刷充填した1次いで、880℃で焼
成して一体化して緻密な焼結体であるLFC基板4とし
た。
0系ガラス粉末40〜80重量%とアルミナ粉末20〜
60%からなる100μm厚のセラミック基体1にAg
またはAg−Pd導体ペーストを使用して内部配線回路
2を印刷した後、最外層に導体を印刷していないセラミ
ック基体を配置して、複数枚を積層熱圧着してセラミッ
ク多層体した。眉間の導体の接続は、セラミック基体を
パンチにより形成した150μ■φのスルーホール3中
に導体ペーストを印刷充填した1次いで、880℃で焼
成して一体化して緻密な焼結体であるLFC基板4とし
た。
第3図は、このLFC基板4にメッキ法による導体回路
を形成する工程を示す工程図である。また、第4図の(
a)〜(f)は、工程を説明する断面図である。
を形成する工程を示す工程図である。また、第4図の(
a)〜(f)は、工程を説明する断面図である。
酸性水溶液でエツチングしLFC基板表面を粗化した後
、触媒を付与して、第2図(a)のように常法によりN
1−P、N1−B等の無電解Niメッキ5を約0.5μ
■厚に析出させる。その後、第2図(b)のようにレジ
ストをコートしてレジスト層6を形成し、第2図(c)
のようにフォトリソグラフィによるパターニングを行い
、第2図(d)のようにレジストを除去した部分に常法
により電解Cuメッキ7を10μm厚析出させる。第2
図(e)のようにレジストを剥離して、更に第2図(f
)のようにエツチング処理して回路パターンとならない
部分の無電解Niメッキ層を除去し、LFC基板の表面
に導体回路パターン8を得た。次いで、約500℃で熱
処理した。
、触媒を付与して、第2図(a)のように常法によりN
1−P、N1−B等の無電解Niメッキ5を約0.5μ
■厚に析出させる。その後、第2図(b)のようにレジ
ストをコートしてレジスト層6を形成し、第2図(c)
のようにフォトリソグラフィによるパターニングを行い
、第2図(d)のようにレジストを除去した部分に常法
により電解Cuメッキ7を10μm厚析出させる。第2
図(e)のようにレジストを剥離して、更に第2図(f
)のようにエツチング処理して回路パターンとならない
部分の無電解Niメッキ層を除去し、LFC基板の表面
に導体回路パターン8を得た。次いで、約500℃で熱
処理した。
この表面の導体回路パターンの配線の最小幅は50μm
で最小線間は50μmであった。
で最小線間は50μmであった。
密着強度は0.6m+aφのCu線を使用してはんだ付
けしたビール強度で示すと、初期値で3゜6kg/2■
口口、150℃、168時間の耐久試験後も3.6 k
g/2nm口と劣化することなく良好であった。
けしたビール強度で示すと、初期値で3゜6kg/2■
口口、150℃、168時間の耐久試験後も3.6 k
g/2nm口と劣化することなく良好であった。
内蔵されたAg導体とNiメッキ層を介して形成される
Cuメッキとの接続も良好で、+150 #R,T≠−
40℃、500サイクルの条件に曝した後も特性に異常
はなかった。
Cuメッキとの接続も良好で、+150 #R,T≠−
40℃、500サイクルの条件に曝した後も特性に異常
はなかった。
さらに、Cuメッキ面での5n−Pb系はんだとの濡れ
性は良好であった。
性は良好であった。
割1乳斐
上述の実施例1は、LFC基板の表面だけへのメッキ法
による配線回路であったが、実施例2は、LFC基板の
表面および最外層のスルーホール部9をメッキ法で形成
したものである。
による配線回路であったが、実施例2は、LFC基板の
表面および最外層のスルーホール部9をメッキ法で形成
したものである。
第5図は、実施例2のセラミック多層基板の断面図であ
る。メッキ法による形成方法は実施例1と同様である。
る。メッキ法による形成方法は実施例1と同様である。
[発明の効果]
本発明により、電子工業用の回路部品として、セラミッ
ク部が誘電率3〜8からなるガラス質とアルミナ質の混
合系であるので低εであり、内蔵配線回路との接続側に
Niメッキとすることで密着強度を高めることができた
。そのため、高密度、高信頼性のセラミック多層回路基
板およびその製造方法が提供できる。
ク部が誘電率3〜8からなるガラス質とアルミナ質の混
合系であるので低εであり、内蔵配線回路との接続側に
Niメッキとすることで密着強度を高めることができた
。そのため、高密度、高信頼性のセラミック多層回路基
板およびその製造方法が提供できる。
第1図はメッキ層の熱処理温度と密着強度の関係を示す
関係図である。 第2図は本発明のLFC基板の一部破断斜視図である。 第3図は本発明のメッキ法による導体回路の形成する工
程図である。 第4図の(a)〜(f)は本発明の詳細な説明する断面
図である。 第5図は本発明の別の実施例のセラミック多層回路基板
である。 1・・・セラミック基体、2・・印刷法による内蔵導体
回路、3・・・スルーホール、4・・・LFC基板、5
・・・無電解Niメッキ、6・・・レジスト、7・・・
電解Cuメッキ、8・・・メッキ法による導体回路、9
・・・最外層スルーホール。 第 1 図
関係図である。 第2図は本発明のLFC基板の一部破断斜視図である。 第3図は本発明のメッキ法による導体回路の形成する工
程図である。 第4図の(a)〜(f)は本発明の詳細な説明する断面
図である。 第5図は本発明の別の実施例のセラミック多層回路基板
である。 1・・・セラミック基体、2・・印刷法による内蔵導体
回路、3・・・スルーホール、4・・・LFC基板、5
・・・無電解Niメッキ、6・・・レジスト、7・・・
電解Cuメッキ、8・・・メッキ法による導体回路、9
・・・最外層スルーホール。 第 1 図
Claims (2)
- (1) セラミック多層体の各層上およびスルーホール
にAg系またはこれらの金属の合金系からなる導体によ
る内蔵配線回路を備えかつ焼成し一体化した構造体で、
前記構造体の最外層の面上および/またはスルーホール
にメッキ法による導体回路を備えたセラミック多層回路
基板において、前記セラミック多層体は誘電率3〜8か
らなるガラス質とアルミナ質からなり、前記メッキ法に
よる導体回路は内蔵配線回路との接続側がNi系層で、
その上層がCu系層でなることを特徴とするセラミック
多層回路基板。 - (2) 請求項1記載のセラミック多層回路基板の製造
方法であって、前記構造体は800〜1100℃で同時
焼成して一体化し、次いで前記メッキ法による導体回路
は内蔵配線回路との接続側にNi系メッキ層を形成し、
その上層にCu系メッキ層を形成して、350〜550
℃焼成することを特徴とするセラミック多層回路基板の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2186654A JP2614778B2 (ja) | 1990-07-12 | 1990-07-12 | セラミック多層回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2186654A JP2614778B2 (ja) | 1990-07-12 | 1990-07-12 | セラミック多層回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0472696A true JPH0472696A (ja) | 1992-03-06 |
JP2614778B2 JP2614778B2 (ja) | 1997-05-28 |
Family
ID=16192355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2186654A Expired - Lifetime JP2614778B2 (ja) | 1990-07-12 | 1990-07-12 | セラミック多層回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2614778B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55152161A (en) * | 1979-05-12 | 1980-11-27 | Murata Mfg Co Ltd | Thermal treatment of copper coating |
JPS5747066U (ja) * | 1980-08-29 | 1982-03-16 | ||
JPS60260465A (ja) * | 1984-06-01 | 1985-12-23 | 鳴海製陶株式会社 | 低温焼成セラミツクス |
JPS61108192A (ja) * | 1984-10-31 | 1986-05-26 | 日本電気株式会社 | 低温焼結多層セラミツク基板 |
JPS62265796A (ja) * | 1986-05-14 | 1987-11-18 | 株式会社住友金属セラミックス | セラミツク多層配線基板およびその製造法 |
JPH0271581A (ja) * | 1988-09-06 | 1990-03-12 | Toppan Printing Co Ltd | 回路の製造方法 |
-
1990
- 1990-07-12 JP JP2186654A patent/JP2614778B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55152161A (en) * | 1979-05-12 | 1980-11-27 | Murata Mfg Co Ltd | Thermal treatment of copper coating |
JPS5747066U (ja) * | 1980-08-29 | 1982-03-16 | ||
JPS60260465A (ja) * | 1984-06-01 | 1985-12-23 | 鳴海製陶株式会社 | 低温焼成セラミツクス |
JPS61108192A (ja) * | 1984-10-31 | 1986-05-26 | 日本電気株式会社 | 低温焼結多層セラミツク基板 |
JPS62265796A (ja) * | 1986-05-14 | 1987-11-18 | 株式会社住友金属セラミックス | セラミツク多層配線基板およびその製造法 |
JPH0271581A (ja) * | 1988-09-06 | 1990-03-12 | Toppan Printing Co Ltd | 回路の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2614778B2 (ja) | 1997-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4030285B2 (ja) | 基板及びその製造方法 | |
JPH023317B2 (ja) | ||
JP4556422B2 (ja) | 電子部品およびその製造方法 | |
US4546406A (en) | Electronic circuit interconnection system | |
JPH0472696A (ja) | セラミック多層回路基板の製造方法 | |
JPH0730244A (ja) | バンプ電極、及び該バンプ電極の形成方法 | |
US6471805B1 (en) | Method of forming metal contact pads on a metal support substrate | |
JP2866512B2 (ja) | 配線基板 | |
JP3214960B2 (ja) | 配線基板 | |
JPS63257107A (ja) | メタライズ組成物 | |
JPS61289691A (ja) | メタライズ組成物 | |
JP2690643B2 (ja) | 配線基板 | |
JPS6352796B2 (ja) | ||
JP2720063B2 (ja) | 配線基板の製造方法 | |
JP2698517B2 (ja) | バンプ付基板 | |
JPS61256688A (ja) | 回路基板の製造方法 | |
JPS5856498A (ja) | 厚膜回路基板の製造方法 | |
JPS63186492A (ja) | 回路基板の製造方法 | |
JPS61147597A (ja) | セラミック回路基板の製造方法 | |
JPH0353793B2 (ja) | ||
JP2000077464A (ja) | 配線基板およびその製造方法 | |
JPH0459778B2 (ja) | ||
JPH02231791A (ja) | 電子回路基板の製造法 | |
JPS63186496A (ja) | 回路基板の製造方法 | |
JPH01173697A (ja) | セラミック回路基板 |