JP2000077464A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法Info
- Publication number
- JP2000077464A JP2000077464A JP24878698A JP24878698A JP2000077464A JP 2000077464 A JP2000077464 A JP 2000077464A JP 24878698 A JP24878698 A JP 24878698A JP 24878698 A JP24878698 A JP 24878698A JP 2000077464 A JP2000077464 A JP 2000077464A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- metal
- plating
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Abstract
導体層の最表面の経時劣化や高さバラツキの少ないフリ
ップチップ接続方式の配線基板を提供すること。 【構成】 フリップチップ接続用の電極用パッドをなす
導体層の金を含む最表面に、厚み制御が容易なスパッタ
法を用いて安定した厚みのスズ層を形成し、さらに加熱
処理によって当該スズ層を予め化学的に安定な金/スズ
合金層にしたフリップチップ接続方式の配線基板を用い
る。
Description
詳しくはフリップチップ接続方式の半導体集積回路チッ
プを電気的に接続するための電極用パッド群(多数の電
極用パッド)を有する配線基板に関する。
信号処理速度の高速化が急速に進むなかで、半導体集積
回路チップ(以下、単にチップという)の実装技術が製
品の性能を左右するまでになってきている。最近では、
チップサイズパッケージ(CSP)や、パッケージを用
いずにチップを基板に直接ボンディングするフリップチ
ップ実装を用いたマルチチップモジュール(MCM)が
盛んに開発されている。
続方式は、一主面の所定の箇所に電極(入出力接続端
子)用パッドを配置したチップを配線基板の各電極用パ
ッドに電気的に接続するものであり、実装面積や実装高
さといった点で高密度化を実現できる方式である。チッ
プと配線基板との接続を最短距離で接続でき、また、ワ
イヤボンディング方式と比較してインダクタンス成分を
減らすことができるため、信号処理の高速化や高周波化
にも有利である。コンピューターのMPU用パッケージ
においては、フリップチップ接続方式はクロック動作周
波数が300MHz以上の領域では必須の実装方式にな
るといわれている。具体的には、ボールグリットアレイ
(BGA)、ピングリットアレイ(PGA)、ランドグ
リットアレイ(LGA)等の配線基板(以下、単に基板
ともいう)に広く採用されている。
ド(以下、単にパッドともいう)は、例えば、アルミナ
セラミックからなるセラミック製の薄膜配線基板にあっ
ては、次のようにして製造される。すなわち、アルミナ
グリーンシートに金型等を用いて表裏面を貫通するビア
ホールを穿設した後、タングステンやモリブデン等の高
融点金属粉末を主体とするメタライズペーストをビアホ
ール中に充填する。必要に応じてグリーンシートを積層
した後、同時焼成してアルミナセラミック製の配線基板
を得る(図示せず)。
にした後(図示せず)、基板の一主面にスパッタ法によ
りチタン、銅の順で薄膜層2を形成する(図13
(a))。該薄膜層2上に感光性レジストを塗布してレ
ジスト膜3を形成し(図13(b))、フォトリソ加工
によりパターン抜きを行ない開口部4を形成する(図1
3(c))。開口部4に電気メッキにより銅、ニッケル
及び金からなる配線層16を形成する(図13
(d))。そして、レジスト層を除去した後(図14
(a))、再びレジスト層6を形成する(図14
(b))。フォトリソ加工によりパターン抜きを行ない
開口部17を形成する(図14(c))。開口部17に
電気スズメッキにより電極用パッド上にスズメッキ層1
8を形成(図14(d))した後、残ったレジスト層6
を除去する(図15(a))。その後、レジスト層19
を形成(図15(b))し、フォトリソ加工により配線
部以外の部分のパターン抜きを行ない(図15
(c))、スパッタ層2の不要な部分をエッチング除去
した後(図16(a))、残ったレジスト層19を除去
して、電極用パッドの形成を完了する(図16
(b))。
ッセンブリーにおいては、配線基板側の各電極用パッド
とチップ側の各電極用パッドに形成した金バンプとが一
致するようにして重ね、リフロー炉等を用いて加熱し
て、配線基板側の電極パッドの最表層にあるスズメッキ
層とチップ側の電極用パッドに形成した金バンプとが低
融点合金を形成してハンダ付けすることにより、パッド
間の電気的接続を行なっていた。
基板の電極用パッドの寸法は、その直径が50μm程度
と微細なため、上記スズメッキ層のメッキ厚みの制御が
非常に困難であった。例えば、スズメッキ厚みのねらい
値が2μmの場合、実際のバラツキは1.2〜3.5μ
mであった。このスズメッキ厚みのバラツキが原因とな
って、集積回路チップ側の接続用金バンプとの接合部で
生ずる金/スズ合金の組成比のバラツキも大きくなり、
その結果、集積回路チップの接合強度のバラツキまでも
大きくなってしまう問題が発生した。
て電極用パッドの高さバラツキが発生し、その結果、集
積回路チップとの接合状態に不具合が生じる。また、ス
ズメッキ厚みのバラツキによってスズが過剰になった場
合、集積回路チップの実装時にスズの這い上がりが多く
なるという問題を生じる。逆に、スズが少ない場合は集
積回路チップの実装強度が劣化しやすいという問題を生
じる。
線基板の電極用パッドの構成は、その最表層がスズメッ
キ層のため不安定であり、保管中にスズメッキ表面に酸
化膜が発生して濡れ性が劣化したり、大気中での放置に
よりホイスカーが発生したり、酸やアルカリに弱いため
製造プロセス上の制約が多い。更に、前述したように、
従来の製造方法では、フォトリソ工程が3回も必要であ
り、その結果、製造コストが高くなる問題もあった。
もので、その目的とするところは、フリップチップ接続
用の電極用パッドをなす導体層の最表面に、厚み制御が
容易なスパッタ法を用いて安定した厚みのスズ層を形成
し、さらに当該スズ層を予め化学的に安定な金/スズ合
金層にすることにより、経時劣化や金/スズ合金の組成
比バラツキの少ないフリップチップ接続方式の配線基板
を提供することにある。また、上記のように金/スズ合
金化を行わない場合においても、本発明が目的とする効
果を奏することが可能である。すなわち、フリップチッ
プ接続用の電極用パッドをなす導体層の最表面に、厚み
制御が容易なスパッタ法を用いて安定した厚みのスズ層
を形成することにより、集積回路チップの実装時に生成
する金/スズ合金の組成比バラツキの少ないフリップチ
ップ接続方式の配線基板を提供することが可能である。
この場合、合金化のための加熱工程が省略可能なため、
製造コストの削減に有効である。
は、フリップチップ接続方式の集積回路チップを電気的
に接続するための電極パッド群を備えた配線基板であっ
て、基板面から順に、チタン、パラジウム、銅、クロ
ム、モリブデン、ジルコニウム、白金、ニッケル、タン
タルのうち、少なくとも1種類の金属及び/又は少なく
とも1種類の金属を主成分とする合金金属からなる1層
以上の薄膜層と、金を主体とするメッキ層と、金/スズ
合金層と、からなる多層構造の金属膜を有する配線基板
を要旨とする。最表層を金/スズ合金層とすることによ
り、従来問題であったスズ層表面の酸化等の経時劣化
や、ホイスカーの発生、接合強度のバラツキといった種
々の問題を解決することができる。下地の薄膜層は、チ
タン、パラジウム、銅のうち少なくとも1種類の金属か
ら選ばれる。薄膜層の形成方法としては公知の技術が適
用可能であり、無電解メッキによる薄付けメッキ層、ス
パッタ法によるスパッタ層、あるいは、有機金属化合物
の熱分解や光分解によるデポジット層等が用いられる。
好ましい構成としては、スパッタ法を用いてチタン−パ
ラジウム層とするのが接続信頼性の面で好適である。こ
の場合の各スパッタ層の好ましい厚みの範囲としては、
チタンでは1000〜2000Å、パラジウムでは10
00〜3000Åである。金/スズ合金層と薄膜層との
間に金メッキ層が必要な理由は以下のようである。すな
わち、金メッキ層が無い場合、層厚みの薄い(約300
0Å)パラジウム薄膜層や銅薄膜層が金/スズ合金層に
食われてしまい、下地のチタン薄膜層と金/スズ合金層
との間に界面剥離が生じ易いからである。したがって、
金メッキ層の厚みの範囲としては、好ましくは0.75
〜10μm、より好ましくは2〜7μmである。
接続方式の集積回路チップを電気的に接続するための電
極パッド群を備えた配線基板であって、基板面から順
に、チタン、パラジウム、銅、クロム、モリブデン、ジ
ルコニウム、白金、ニッケル、タンタルのうち、少なく
とも1種類の金属及び/又は少なくとも1種類の金属を
主成分とする合金金属からなる1層以上の薄膜層と、ニ
ッケル、銅の少なくとも1種類からなる第1メッキ層
と、金を主体とする第2メッキ層と、金/スズ合金層
と、からなる多層構造の金属膜を有する配線基板を要旨
とする。本発明は、請求項1に記載の配線基板のより好
ましい構成を例示したものであって、金メッキ層と薄膜
層との間にロー材食われに強いニッケルあるいは低ヤン
グ率材である銅からなるメッキ層を挟むことにより、よ
り接続信頼性の優れたフリップチップ接続方式の配線基
板を得られる。
接続方式の集積回路チップを電気的に接続するための電
極パッド群を備えた配線基板であって、基板面から順
に、チタン、パラジウム、銅、クロム、モリブデン、ジ
ルコニウム、白金、ニッケル、タンタルのうち、少なく
とも1種類の金属及び/又は少なくとも1種類の金属を
主成分とする合金金属からなる1層以上の薄膜層と、金
を主体とするメッキ層と、スズを主体とするスパッタ層
と、からなる多層構造の金属膜を有する配線基板を要旨
とする。薄膜層の形成方法としては公知の技術が適用可
能であり、無電解メッキによる薄付けメッキ層、スパッ
タ法によるスパッタ層、あるいは、有機金属化合物の熱
分解や光分解によるデポジット層等が用いられる。好ま
しい構成としては、スパッタ法を用いてチタン−パラジ
ウム層とするのが接続信頼性の面で好適である。この場
合の各スパッタ層の好ましい厚みの範囲としては、チタ
ンでは1000〜2000Å、パラジウムでは1000
〜3000Åである。金メッキ層の厚みの範囲として
は、好ましくは0.75〜10μm、より好ましくは2
〜7μmである。本発明では、金メッキ層上にスズを主
体とするスパッタ層を形成した構成である点で請求項1
に記載の発明と異なるが、ここでいう「スズを主体とす
るスパッタ層」とは、当該スパッタ層に金/スズ合金層
が含まれる場合をもいう。なぜなら、金メッキ層上にス
ズをターゲット材としてスパッタを行った場合には、ス
パッタ工程中の加熱等によりスズと金との熱拡散が発生
し、金メッキ層と当該スパッタ層との間に金/スズ合金
層を形成する場合があるからである。もちろん、「スズ
を主体とするスパッタ層」には、まったく金/スズ合金
層を含まないスズのみからなるスパッタ層を含むことは
いうまでもない。
接続方式の集積回路チップを電気的に接続するための電
極パッド群を備えた配線基板であって、基板面から順
に、チタン、パラジウム、銅、クロム、モリブデン、ジ
ルコニウム、白金、ニッケル、タンタルのうち、少なく
とも1種類の金属及び/又は少なくとも1種類の金属を
主成分とする合金金属からなる1層以上の薄膜層と、ニ
ッケル、銅の少なくとも1種類からなる第1メッキ層
と、金を主体とする第2メッキ層と、スズを主体とする
スパッタ層と、からなる多層構造の金属膜を有する配線
基板を要旨とする。薄膜層の形成方法としては公知の技
術が適用可能であり、無電解メッキによる薄付けメッキ
層、スパッタ法によるスパッタ層、あるいは、有機金属
化合物の熱分解や光分解によるデポジット層等が用いら
れる。好ましい構成としては、スパッタ法を用いてチタ
ン−パラジウム層とするのが接続信頼性の面で好適であ
る。この場合の各スパッタ層の好ましい厚みの範囲とし
ては、チタンでは1000〜2000Å、パラジウムで
は1000〜3000Åである。金メッキ層の厚みの範
囲としては、好ましくは0.75〜10μm、より好ま
しくは2〜7μmである。本発明では、金メッキからな
る第2メッキ層上にスズを主体とするスパッタ層を形成
した構成である点で請求項2に記載の発明と異なるが、
ここでいう「スズを主体とするスパッタ層」とは、当該
スパッタ層に金/スズ合金層が含まれる場合をもいう。
なぜなら、金メッキ層上にスズをターゲット材としてス
パッタを行った場合には、スパッタ工程中の加熱等によ
りスズと金との熱拡散が発生し、金メッキ層と当該スパ
ッタ層との間に金/スズ合金層を形成する場合があるか
らである。もちろん、「スズを主体とするスパッタ層」
には、まったく金/スズ合金層を含まないスズのみから
なるスパッタ層を含むことはいうまでもない。
ン、パラジウム、銅、クロム、モリブデン、ジルコニウ
ム、白金、ニッケル、タンタルのうち、少なくとも1種
類の金属及び/又は少なくとも1種類の金属を主成分と
する合金金属からなる第1スパッタ層を形成する第1ス
パッタ層形成工程と、上記第1スパッタ層上にメッキレ
ジスト層を形成後、パターニングを行ない、電極パッド
用開口部を形成する露光・現像工程と、上記電極パッド
用開口部に金からなるメッキ層を形成するメッキ工程
と、上記メッキレジスト層及び露出した上記メッキ層の
全面にスズからなる第2スパッタ層を形成する第2スパ
ッタ層形成工程と、上記電極用パッド部以外の第2スパ
ッタ層を除去する工程と、上記電極用パッド部における
上記メッキ層の少なくとも一部と上記第2スパッタ層と
から金/スズ合金層を形成する合金化加熱処理工程と、
を少なくとも具備する配線基板の製造方法を要旨とし、
請求項1に記載の配線基板の製造方法を具体的に例示し
たものである。スズ層の形成にスパッタ法を用い、且
つ、メッキレジスト層上から全面に均一にスパッタする
ため、φ50μm程度の微細な電極用パッド上に均一な
厚みでスズ層が形成できる。ちなみに、本発明のよう
に、レジスト層上から全面にスパッタ層を形成した後、
レジスト層を除去して必要な部分のスパッタ層を残す方
法は、「リフトオフ法」と呼ばれている。
ン、パラジウム、銅、クロム、モリブデン、ジルコニウ
ム、白金、ニッケル、タンタルのうち、少なくとも1種
類の金属及び/又は少なくとも1種類の金属を主成分と
する合金金属からなる第1スパッタ層を形成する第1ス
パッタ層形成工程と、上記第1スパッタ層上にメッキレ
ジスト層を形成後、パターニングを行ない電極パッド用
開口部を形成する露光・現像工程と、上記電極パッド用
開口部に、ニッケル、銅のうち少なくとも1種類の金属
からなる第1メッキ層を形成後、次いで、金からなる第
2メッキ層を形成するメッキ工程と、上記メッキレジス
ト層及び露出した上記第2メッキ層の全面にスズからな
る第2スパッタ層を形成する第2スパッタ層形成工程
と、上記電極用パッド部以外の第2スパッタ層を除去す
る工程と、上記電極用パッド部に形成された上記第2メ
ッキ層の少なくとも一部と上記第2スパッタ層とから金
/スズ合金層を形成する合金化加熱処理工程と、を少な
くとも具備する配線基板の製造方法を要旨とし、請求項
2に記載の配線基板の製造方法を具体的に例示したもの
である。スズ層の形成にスパッタ法を用い、且つ、メッ
キレジスト層上から全面に均一にスパッタするため、φ
50μm程度の微細な電極用パッド上に均一な厚みでス
ズ層が形成できるとともに、金メッキ層と薄膜層との間
にロー材食われに強いニッケルあるいは低ヤング率材で
ある銅からなるメッキ層を挟むことにより、より接続信
頼性の優れたフリップチップ接続方式の配線基板を得ら
れる。
ン、パラジウム、銅、クロム、モリブデン、ジルコニウ
ム、白金、ニッケル、タンタルのうち、少なくとも1種
類の金属及び/又は少なくとも1種類の金属を主成分と
する合金金属からなる第1スパッタ層を形成する第1ス
パッタ層形成工程と、上記第1スパッタ層上にメッキレ
ジスト層を形成後、パターニングを行ない、電極パッド
用開口部を形成する露光・現像工程と、上記電極パッド
用開口部に金からなるメッキ層を形成するメッキ工程
と、上記メッキレジスト層及び露出した上記メッキ層の
全面にスズを主体とする第2スパッタ層を形成する第2
スパッタ層形成工程と、上記電極用パッド部以外の第2
スパッタ層を除去する工程と、を少なくとも具備する配
線基板の製造方法を要旨とし、請求項3に記載の配線基
板の製造方法を具体的に例示したものである。スズ層の
形成にスパッタ法を用い、且つ、メッキレジスト層上か
ら全面に均一にスパッタするため、φ50μm程度の微
細な電極用パッド上に均一な厚みでスズ層が形成できる
とともに、金メッキ層と薄膜層との間にロー材食われに
強いニッケルあるいは低ヤング率材である銅からなるメ
ッキ層を挟むことにより、より接続信頼性の優れたフリ
ップチップ接続方式の配線基板を得られる。本発明が奏
する効果は、前述した請求項5に記載の発明と基本的に
同様であるが、金/スズ合金化の加熱処理を行わないこ
とにより工程の短縮が可能である。特には、スズのウイ
スカーが発生するような長期保管を行わない場合におい
て有効である。
ン、パラジウム、銅、クロム、モリブデン、ジルコニウ
ム、白金、ニッケル、タンタルのうち、少なくとも1種
類の金属及び/又は少なくとも1種類の金属を主成分と
する合金金属からなるスパッタ層を形成する第1スパッ
タ層形成工程と、上記第1スパッタ層上にメッキレジス
ト層を形成後、パターニングを行ない電極パッド用開口
部を形成する露光・現像工程と、上記電極パッド用開口
部に、ニッケル、銅のうち少なくとも1種類の金属から
なる第1メッキ層を形成後、次いで、金からなる第2メ
ッキ層を形成するメッキ工程と、上記メッキレジスト層
及び露出した上記第2メッキ層の全面にスズを主体とす
るスパッタ層を形成する第2スパッタ層形成工程と、上
記電極用パッド部以外の第2スパッタ層を除去する工程
と、を少なくとも具備する配線基板の製造方法を要旨と
し、請求項4に記載の配線基板の製造方法を具体的に例
示したものである。スズ層の形成にスパッタ法を用い、
且つ、メッキレジスト層上から全面に均一にスパッタす
るため、φ50μm程度の微細な電極用パッド上に均一
な厚みでスズ層が形成できるとともに、金メッキ層と薄
膜層との間にロー材食われに強いニッケルあるいは低ヤ
ング率材である銅からなるメッキ層を挟むことにより、
より接続信頼性の優れたフリップチップ接続方式の配線
基板を得られる。本発明が奏する効果は、前述した請求
項6に記載の発明と基本的に同様であるが、金/スズ合
金化の加熱処理を行わないことにより工程の短縮が可能
である。特には、スズのウイスカーが発生するような長
期保管を行わない場合において有効である。
基板を用いることができる。セラミックの材質は特に限
定されるものではないが、アルミナ、窒化アルミニウ
ム、セラミックフィラーをガラスに添加したセラミック
−ガラス複合材料(いわゆるガラスセラミックあるいは
低温焼成材料)、各種誘電体材料、炭化珪素あるいは窒
化珪素といったものを用いることができる。配線基板と
して更には、BT(ビスマレイミド−トリアジン)系、
エポキシ系、PPE(ポリフェニレンエーテル)系、P
TFE(ポリテトラフルオロエチレン)系といった耐熱
性樹脂を主成分とするプリント配線基板を用いることが
できるが、樹脂材料としては、金/スズ合金化時の加熱
温度に耐えうる耐熱特性の特に優れたものが好ましい。
したがって、金/スズ合金化時の加熱温度を少しでも下
げるために、金/スズ合金化層の組成比としては、金8
0%/スズ20%(融点280℃)となり得るように各
層の厚みと加熱処理の温度と時間をコントロールする必
要がある。
詳細に説明する。 請求項5に係る配線基板の製造方法の例(図1〜図3を
参照) 両面を研磨加工して平らにしたアルミナ基板1の一主面
にスパッタ法によりチタン(層厚:2000Å)、パラ
ジウム(層厚:3000Å)の順で薄膜層2を形成した
(図1(a))。該薄膜層2上に感光性レジストを塗布
してレジスト膜3を形成し(図1(b))、フォトリソ
加工によりパターン抜きを行ない開口部4を形成した
(図1(c))。開口部4に電気金メッキにより配線層
5(層厚;3μm)を形成した(図1(d))。その
後、残ったレジスト層3を除去した後(図2(a))、
薄膜層2の不要な部分を、ウエットエッチングで除去し
た(図2(b))。再びレジスト層6を形成(図2
(c))した後、フォトリソ加工によりパターン抜きを
行ない、電極パッド用の開口部7(直径;50μm)を
形成した(図2(d))。開口部7及びパターン抜きし
たレジスト層6の全面にスパッタ法によりスズ層8,9
を形成した(図3(a))。当該スズ層の厚みは、0.
5μmと2μmの2種類とした。その後、スズ層8の付
着したレジスト層6を除去して、電極用パッド部分のみ
スズ層9を残した後(図3(b))、窒素/水素の還元
雰囲気下で280℃×5分の条件で加熱処理を行い、ス
ズ層9と金メッキによる配線層5とを合金化して、金/
スズ合金からなる電極用パッド10を形成した(図3
(c))。
(図4〜図6を参照) 両面を研磨加工して平らにした基板1の一主面にスパッ
タ法によりチタン(層厚:2000Å)、銅(層厚:3
000Å)の順で薄膜層2を形成した(図4(a))。
該薄膜層2上に感光性レジストを塗布してレジスト膜3
を形成し(図4(b))、フォトリソ加工によりパター
ン抜きを行ない開口部4を形成した(図4(c))。開
口部4に電気メッキにより基板側から銅(層厚:3μ
m)、ニッケル(層厚:1μm)の順に第1メッキ層1
1、次いで、電解金メッキ(層厚:2μm)により第2
メッキ層12を形成した(図4(d))。そして、残っ
たレジスト層を除去した後(図5(a))、薄膜層2の
不要な部分を、ウエットエッチングで除去した(図5
(b))。再びレジスト層6を形成(図5(c))した
後、フォトリソ加工によりパターン抜きを行ない開口部
7を形成した(図5(d))。開口部7及びパターン抜
きしたレジスト層6の全面にスパッタ法によりスズ層1
3、14を、0.5μmと2μmの2種類の厚みで形成
(図6(a))した後、スズ層13の付着したレジスト
層6を除去して、金メッキによる第2メッキ層14の上
の電極用パッド部分のみスズ層を残した(図6
(b))。その後、窒素/水素の還元雰囲気下で280
℃×5分の条件で加熱処理を行い、スズ層14と金メッ
キによる第2メッキ層12とを合金化して金/スズ合金
層15を形成し、電極用パッドの形成を完了した(図6
(c))。
の例(図7〜図9を参照) 両面を研磨加工して平らにしたアルミナ基板1の一主面
にスパッタ法によりチタン(層厚:2000Å)、パラ
ジウム(層厚:3000Å)の順で薄膜層2を形成した
(図7(a))。該薄膜層2上に感光性レジストを塗布
してレジスト膜3を形成し(図7(b))、フォトリソ
加工によりパターン抜きを行ない開口部4を形成した
(図7(c))。開口部4に電気金メッキにより配線層
5(層厚;3μm)を形成した(図7(d))。その
後、残ったレジスト層3を除去した後(図8(a))、
薄膜層2の不要な部分を、ウエットエッチングで除去し
た(図8(b))。再びレジスト層6を形成(図8
(c))した後、フォトリソ加工によりパターン抜きを
行ない、電極パッド用の開口部7(直径;50μm)を
形成した(図8(d))。開口部7及びパターン抜きし
たレジスト層6の全面にスパッタ法によりスズ層8,9
を形成した(図9(a))。当該スズ層の厚みは、0.
5μmと2μmの2種類とした。その後、スズ層8の付
着したレジスト層6を除去して、スズを主体とする電極
用パッド9を形成した(図9(b))。
例(図10〜図12を参照) 両面を研磨加工して平らにした基板1の一主面にスパッ
タ法によりチタン(層厚:2000Å)、銅(層厚:3
000Å)の順で薄膜層2を形成した(図10
(a))。該薄膜層2上に感光性レジストを塗布してレ
ジスト膜3を形成し(図10(b))、フォトリソ加工
によりパターン抜きを行ない開口部4を形成した(図1
0(c))。開口部4に電気メッキにより基板側から銅
(層厚:3μm)、ニッケル(層厚:1μm)の順に第
1メッキ層11、次いで、電解金メッキ(層厚:2μ
m)により第2メッキ層12を形成した(図10
(d))。そして、残ったレジスト層を除去した後(図
11(a))、薄膜層2の不要な部分を、ウエットエッ
チングで除去した(図11(b))。再びレジスト層6
を形成(図11(c))した後、フォトリソ加工により
パターン抜きを行ない開口部7を形成した(図11
(d))。開口部7及びパターン抜きしたレジスト層6
の全面にスパッタ法によりスズ層13、14を、0.5
μmと2μmの2種類の厚みで形成(図12(a))し
た後、スズ層13の付着したレジスト層6を除去して、金
メッキによる第2メッキ層14の上の電極用パッド部分の
みスズ層を残して、スズを主体とする電極用パッド14の
形成を完了した(図12(b))。
法」とも称する)により形成された電極用パッドの高さ
と、比較例として、従来のスズメッキを用いて形成され
た電極用パッドの高さを表面粗度計を用いて測定し、そ
の高さバラツキを比較した。測定条件の詳細を以下に示
す。 電極用パッドの直径;50μm 電極用パッドの高さ;2μm、0.5μmの2種類 測定パッド数;各50個 バラツキの算出方法;各50個の測定値から電極用パッ
ドの高さ平均値および標準偏差σを求め、平均値に対す
る±3σの比(単位;%)で表示した。結果を表1に示
した。
値が0.5μmと薄い場合、本発明のリフトオフ法を用
いた時のバラツキ値は±10%と良好であるが、従来方
法のメッキ法を用いた時のバラツキ値は再現性がなく、
実質高さの制御が不可能であった。電極用パッド高さの
狙い値が2μmの場合、本発明のリフトオフ法を用いた
時のバラツキ値は±7.5%と良好であるが、従来方法
のメッキ法を用いた時のバラツキ値は±75%と、本発
明の10倍のバラツキ値を示した。これらの結果より、
本発明のスズスパッタ法を用いた方法によれば、従来の
スズメッキ方法と比較して高さバラツキを著しく低減で
きる効果が得られることがわかる。特に、電極パッドの
寸法が100μm以下の微細なものに対して1μm以下
の薄いスズ層を形成する場合に極めて好適である。ま
た、(1)、(2)において前述したように、本発明で
は、いわゆる「リフトオフ法」を用いるため、フォトリ
ソ工程が2回と、従来方法の3回より工数が減少してお
り、製造コストの面でも有利である。
ば、フリップチップ接続する電極用パッドの最表面に、
厚み制御が容易なスパッタ法を用いて安定した厚みのス
ズ層を形成できる。さらに当該スズ層を予め化学的に安
定な金/スズ合金層にすることにより、経時劣化や金/
スズ合金の組成比バラツキの少ないフリップチップ接続
方式の配線基板を提供できる。さらに、スズ層の形成に
リフトオフ法を用いることで、フォトリソ工程の回数を
メッキ法を用いた従来方法の半分以下にすることができ
る。
の説明図。
の説明図。
の説明図。
の説明図。
の説明図。
の説明図。
の説明図。
の説明図。
の説明図。
程の説明図。
程の説明図。
程の説明図。
層 5 金メッキ層 6 レジスト層 8 レジスト層6上に形成されたスズスパッタ層 9 金メッキ層5上に形成されたスズスパッタ層から
なる電極用パッド 10 金/スズ合金からなる電極用パッド
Claims (8)
- 【請求項1】 フリップチップ接続方式の集積回路チッ
プを電気的に接続するための電極パッド群を備えた配線
基板であって、 基板面から順に、 チタン、パラジウム、銅、クロム、モリブデン、ジルコ
ニウム、白金、ニッケル、タンタルのうち、少なくとも
1種類の金属及び/又は少なくとも1種類の金属を主成
分とする合金金属からなる1層以上の薄膜層と、 金を主体とするメッキ層と、 金/スズ合金層と、からなる多層構造の金属膜を有する
ことを特徴とする配線基板。 - 【請求項2】 フリップチップ接続方式の集積回路チッ
プを電気的に接続するための電極パッド群を備えた配線
基板であって、 基板面から順に、 チタン、パラジウム、銅、クロム、モリブデン、ジルコ
ニウム、白金、ニッケル、タンタルのうち、少なくとも
1種類の金属及び/又は少なくとも1種類の金属を主成
分とする合金金属からなる1層以上の薄膜層と、 ニッケル、銅の少なくとも1種類からなる第1メッキ層
と、 金を主体とする第2メッキ層と、 金/スズ合金層と、からなる多層構造の金属膜を有する
ことを特徴とする配線基板。 - 【請求項3】 フリップチップ接続方式の集積回路チッ
プを電気的に接続するための電極パッド群を備えた配線
基板であって、 基板面から順に、 チタン、パラジウム、銅、クロム、モリブデン、ジルコ
ニウム、白金、ニッケル、タンタルのうち、少なくとも
1種類の金属及び/又は少なくとも1種類の金属を主成
分とする合金金属からなる1層以上の薄膜層と、 金を主体とするメッキ層と、 スズを主体とするスパッタ層と、からなる多層構造の金
属膜を有することを特徴とする配線基板。 - 【請求項4】 フリップチップ接続方式の集積回路チッ
プを電気的に接続するための電極パッド群を備えた配線
基板であって、 基板面から順に、 チタン、パラジウム、銅、クロム、モリブデン、ジルコ
ニウム、白金、ニッケル、タンタルのうち、少なくとも
1種類の金属及び/又は少なくとも1種類の金属を主成
分とする合金金属からなる1層以上の薄膜層と、 ニッケル、銅の少なくとも1種類からなる第1メッキ層
と、 金を主体とする第2メッキ層と、 スズを主体とするスパッタ層と、からなる多層構造の金
属膜を有することを特徴とする配線基板。 - 【請求項5】 請求項1に記載の配線基板の製造方法で
あって、 基板表面にチタン、パラジウム、銅、クロム、モリブデ
ン、ジルコニウム、白金、ニッケル、タンタルのうち、
少なくとも1種類の金属及び/又は少なくとも1種類の
金属を主成分とする合金金属からなるスパッタ層を形成
する第1スパッタ層形成工程と、 上記第1スパッタ層上にメッキレジスト層を形成後、パ
ターニングを行ない、電極パッド用開口部を形成する露
光・現像工程と、 上記電極パッド用開口部に金からなるメッキ層を形成す
るメッキ工程と、 上記メッキレジスト層及び露出した上記メッキ層の全面
にスズからなるスパッタ層を形成する第2スパッタ層形
成工程と、 上記電極用パッド部以外の第2スパッタ層を除去する工
程と、 上記電極用パッド部における上記メッキ層の少なくとも
一部と上記第2スパッタ層とから金/スズ合金層を形成
する合金化加熱処理工程と、を少なくとも具備すること
を特徴とする配線基板の製造方法。 - 【請求項6】 請求項2に記載の配線基板の製造方法で
あって、 基板表面にチタン、パラジウム、銅、クロム、モリブデ
ン、ジルコニウム、白金、ニッケル、タンタルのうち、
少なくとも1種類の金属及び/又は少なくとも1種類の
金属を主成分とする合金金属からなるスパッタ層を形成
する第1スパッタ層形成工程と、 上記第1スパッタ層上にメッキレジスト層を形成後、パ
ターニングを行ない電極パッド用開口部を形成する露光
・現像工程と、 上記電極パッド用開口部に、ニッケル、銅のうち少なく
とも1種類の金属からなる第1メッキ層を形成後、次い
で、金からなる第2メッキ層を形成するメッキ工程と、 上記メッキレジスト層及び露出した上記第2メッキ層の
全面にスズからなるスパッタ層を形成する第2スパッタ
層形成工程と、 上記電極用パッド部以外の第2スパッタ層を除去する工
程と、 上記電極用パッド部に形成された上記第2メッキ層の少
なくとも一部と上記第2スパッタ層とから金/スズ合金
層を形成する合金化加熱処理工程と、を少なくとも具備
することを特徴とする配線基板の製造方法。 - 【請求項7】 請求項3に記載の配線基板の製造方法で
あって、 基板表面にチタン、パラジウム、銅、クロム、モリブデ
ン、ジルコニウム、白金、ニッケル、タンタルのうち、
少なくとも1種類の金属及び/又は少なくとも1種類の
金属を主成分とする合金金属からなるスパッタ層を形成
する第1スパッタ層形成工程と、 上記第1スパッタ層上にメッキレジスト層を形成後、パ
ターニングを行ない、電極パッド用開口部を形成する露
光・現像工程と、 上記電極パッド用開口部に金からなるメッキ層を形成す
るメッキ工程と、 上記メッキレジスト層及び露出した上記メッキ層の全面
にスズからなるスパッタ層を形成する第2スパッタ層形
成工程と、 上記電極用パッド部以外の第2スパッタ層を除去する工
程と、を少なくとも具備することを特徴とする配線基板
の製造方法。 - 【請求項8】 請求項4に記載の配線基板の製造方法で
あって、 基板表面にチタン、パラジウム、銅、クロム、モリブデ
ン、ジルコニウム、白金、ニッケル、タンタルのうち、
少なくとも1種類の金属及び/又は少なくとも1種類の
金属を主成分とする合金金属からなるスパッタ層を形成
する第1スパッタ層形成工程と、 上記第1スパッタ層上にメッキレジスト層を形成後、パ
ターニングを行ない電極パッド用開口部を形成する露光
・現像工程と、 上記電極パッド用開口部に、ニッケル、銅のうち少なく
とも1種類の金属からなる第1メッキ層を形成後、次い
で、金からなる第2メッキ層を形成するメッキ工程と、 上記メッキレジスト層及び露出した上記第2メッキ層の
全面にスズからなるスパッタ層を形成する第2スパッタ
層形成工程と、 上記電極用パッド部以外の第2スパッタ層を除去する工
程と、を少なくとも具備することを特徴とする配線基板
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24878698A JP3723350B2 (ja) | 1998-09-02 | 1998-09-02 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24878698A JP3723350B2 (ja) | 1998-09-02 | 1998-09-02 | 配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000077464A true JP2000077464A (ja) | 2000-03-14 |
JP3723350B2 JP3723350B2 (ja) | 2005-12-07 |
Family
ID=17183385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24878698A Expired - Fee Related JP3723350B2 (ja) | 1998-09-02 | 1998-09-02 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3723350B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7714336B2 (en) | 2007-05-16 | 2010-05-11 | Ushiodenki Kabushiki Kaisha | LED device and method by which it is produced |
CN107768257A (zh) * | 2017-11-02 | 2018-03-06 | 中国电子科技集团公司第二十九研究所 | 一种制作薄膜电路金锡合金焊盘的方法 |
-
1998
- 1998-09-02 JP JP24878698A patent/JP3723350B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7714336B2 (en) | 2007-05-16 | 2010-05-11 | Ushiodenki Kabushiki Kaisha | LED device and method by which it is produced |
KR100973120B1 (ko) | 2007-05-16 | 2010-07-29 | 우시오덴키 가부시키가이샤 | Led 소자 및 그 제조 방법 |
CN107768257A (zh) * | 2017-11-02 | 2018-03-06 | 中国电子科技集团公司第二十九研究所 | 一种制作薄膜电路金锡合金焊盘的方法 |
CN107768257B (zh) * | 2017-11-02 | 2019-09-24 | 中国电子科技集团公司第二十九研究所 | 一种制作薄膜电路金锡合金焊盘的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3723350B2 (ja) | 2005-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3849573B2 (ja) | 電子装置 | |
US4751349A (en) | Zirconium as an adhesion material in a multi-layer metallic structure | |
TWI480985B (zh) | 一種半導體氣密封裝結構及其製造方法 | |
US6936927B2 (en) | Circuit device having a multi-layer conductive path | |
JP3723350B2 (ja) | 配線基板およびその製造方法 | |
JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
JP4463940B2 (ja) | 薄膜多層回路基板 | |
JPH05259593A (ja) | AlN回路基板 | |
JP4513222B2 (ja) | 配線基板とその製造方法並びにそれを用いた半導体装置 | |
JPS5826175B2 (ja) | 半導体装置の製造方法 | |
JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
JPH04130757A (ja) | 半導体素子用セラミックパッケージ | |
JPH11307688A (ja) | 配線基板及びその製造方法 | |
JPS60198761A (ja) | ろう付け方法 | |
JP3015504B2 (ja) | 半導体装置 | |
JPH0240937A (ja) | 半導体パッケージ | |
KR0123421B1 (ko) | 반도체 칩 실장용 솔더범프 제조방법 | |
JPH11307677A (ja) | 配線基板およびその製造方法 | |
JPS5821430B2 (ja) | 半導体装置の製造方法 | |
JP2720063B2 (ja) | 配線基板の製造方法 | |
JPS6086840A (ja) | 半導体装置の製造方法 | |
JP2000236039A (ja) | 配線基板およびその製造方法 | |
JPS6142159A (ja) | 電子回路パツケ−ジ | |
JPH09199851A (ja) | フリップチップ用セラミック多層基板の製造方法 | |
JPS6196754A (ja) | ピン付き基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050915 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |