JPS5826175B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5826175B2
JPS5826175B2 JP50042482A JP4248275A JPS5826175B2 JP S5826175 B2 JPS5826175 B2 JP S5826175B2 JP 50042482 A JP50042482 A JP 50042482A JP 4248275 A JP4248275 A JP 4248275A JP S5826175 B2 JPS5826175 B2 JP S5826175B2
Authority
JP
Japan
Prior art keywords
solder
paste
bonding pad
etching
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50042482A
Other languages
English (en)
Other versions
JPS51117574A (en
Inventor
彪夫 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP50042482A priority Critical patent/JPS5826175B2/ja
Publication of JPS51117574A publication Critical patent/JPS51117574A/ja
Publication of JPS5826175B2 publication Critical patent/JPS5826175B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】 本発明はアルミニウムのポンディングパッドを有する半
導体集積回路装置に関し、ポンディングパッド上のハン
ダバンプの形成に関する。
半導体素子をリードフレームや基板に組込むボンディン
グ工程はトランジスターの開発当初より細い金属ワイヤ
を用いて接続する方式が主として行なわれてきた。
しかし、トランジスタやSSIからMSIやLSIへ、
更にマルチチップのハイブリッドLSIへと移行するに
つれて電極数の増加は著しいものがあり、このためボン
ディング工程の経済性については極めて大きな問題とな
ってきており、ワイヤレス方式について色々な方式が提
案され、ここに致って過去十数年来続いてきたワイヤボ
ンディング方式も転換を衆議なくされることになった。
この中でバンブを用いたワイヤレスボンディングについ
ての開発が特に著しくて、期待される方法である。
しかしながら、最も信頼性高<LSI用に特に期待され
ているハンダバンプはアルミパッドに直接形成すること
ができなく、間に他の導電層を形成する必要があること
から工程が多くなり、コストアップにつながっている欠
点がある。
本発明は、この点に留意し、改良を加えたものである。
第1図〜第6図に例を挙げて、以下に従来の方法につい
て記す。
第1図に示されるように、シリコン基板1上に酸化膜2
を介して、アルミパッド3が形成されていて、パッド部
分をエツチングしたCVD5iO24で保護されている
半導体集積回路装置の上にクローム5、ニッケル6の順
に蒸着を行ない、その上にニッケル7のメッキを行なう
ホトエツチング工程によってボンティングパッド部だけ
を残して他をエツチングする。
さらに第2図に示すようにA、F/Snのハンダ8を蒸
着してポンディングパッド部をボンティングパッドより
大きめに残して他をエツチング除去する。
第3図に示すように、第2図に示される装置に熱を加え
るとA、9/Snハンダ8がとけてボール状になってバ
ンブを形成する。
第2の例は第4図に示されるようにシリコン基板9上に
酸化膜10を介してアルミパッド11が形成されていて
パッド部分をエツチングしたCV D S t 021
2によって保護されている半導体集積回路装置の上にク
ロム13、銅14、金15を蒸着する。
ホトエツチング工程によってポンディングパッド部だけ
を残して他をエツチングする。
さらに第5図に示すようにp b/S nのハンダを蒸
着してポンディングパッド部をポンディングパッドより
大きめに残して他をエツチングして除去する。
第6図に示すように全体を加熱しながら銅のボ−ル17
をころがしてやると、ハンダに接触した銅のボールは巻
きこまれて第6図に示されるようになる。
以上のように、従来の方法によると蒸着−ホトエツチン
グ、蒸着−ホトエツチングの繰返しで工程数が多くなり
、コストアップにつながることとハンダ蒸着のように厚
く蒸着しなければならないので時間がかかる。
さらに厚いハンダ膜(約20〜40μ)をエツチングし
なければならないという欠点がある。
また、下地となる金属は、クロム、銅、金などのように
三層となっているのでエツチング液がそれぞれ異なり、
最後のハンダのエツチング液がちがうなどの複雑さと、
エツチング液による悪影響を受ける。
本発明は、このような欠点について改良したものであり
、本発明の目的は、ハンダバンプの形成工程の簡略化と
コストダウンにある。
他の目的は以後の本発明の説明の中で明らかとなるであ
ろう。
第7図〜第10図に例を挙げて、以下に本発明の方法に
ついて記す。
第7図に示されるようにシリコン基板18上に酸化膜1
9を介してアルミパッド20が形成されていて、パッド
部分をエツチングで除去したCVD510221で保護
されている半導体集積回路装置のパッド部分上にポンデ
ィングパッドと同じ大きさぐらいにスクリーン印刷方式
、または他の印刷方式によって、導電性のシルバーペー
ストとハンダのpb/Snペーストが重量比l:1の割
合からなる混合ペースト22を印刷する。
それを250℃〜300℃の温度で焼結して第8図に示
されるようにボール状のハンダバンプを形成する。
本発明の第2の例は、第9図に示されるようにシリコン
基板23上に酸化膜24を介してアルミパッド25が形
成されていてパッド部分をエツチング除去したCVD5
10226で保護されている半導体集積回路装置のパッ
ド部分上にポンディングパッドと同じ大きさ程度にシル
バーパラジュウムペーストとハンダのAu/Snペース
トが重量比l:1からなる混合ペースト27を印刷し、
第10図に示されるように約450℃で加熱してボール
状のハンダバンプを形成する。
混合ペースト中の導電ペーストは密着性とハンダのぬれ
性の良いものが好ましく、上記のシルバーペースト、シ
ルバーパラジュウムペースト以外に金ペースト、金バラ
ジュームペーストなどが良好である。
またハンダペーストはpb/Sn系に銀を少量混ぜたも
の、Inのまざったもの、またIn/Sn系、An/S
n系などがあげられる。
なお、本実施例における導電ペーストとハンダペースト
からなる混合ペーストは印刷後の加熱温度および加熱時
間とのかねあいで巾広く混合比率を選択可能であり、重
量比1:1は多くの良好なる混合比率の中の1例である
以上、第7図〜第10図に例をあ・げて述べたように、
本発明は従来のような蒸着−エツチングの繰返しによっ
て形成するよりも工程数が少なくコストが低い。
その上、各層のエツチングおよび約20〜40μ程度の
厚みを持つハンダ膜をエツチングするという欠点もない
と同時に、エツチング液によって半導体平面が悪影響を
受けることもない。
さらに、ポンディングパッドと同程度の大きさにハンダ
ペーストを厚く(バンプの形状に)印刷すれば、加熱し
てリフローによってボール状にする必要もない。
さらに本発明の製造方法は、混合ペーストを用いて印刷
によりボンティンパッドを形成したから、微細なパッド
構造を量産することができ、印刷の処理条件も容易に設
定することができる等の効果を有する。
【図面の簡単な説明】
第1図〜第6図は従来の方法によるバンプ形成方法の断
面的略図である。 第7図〜第10図は本発明の方法によるバンプ形成方法
の断面的略図である。 1.9,18,23:シリコン基板、2 、10゜19
.24:酸化膜、3 11 20 25:アルミパ11 ラド、 4.1 2 .21 .26 : CVD5
i02.5 ニクロム、6:ニッケル、7:ニッケルメ
ッキ、8:ハンダ、13ニクロム、14:銅、15:金
、16:ハンダ、17:銅のボール、22:混合ペース
ト、27:混合ペースト。

Claims (1)

    【特許請求の範囲】
  1. 1 アルミニウムのポンディングパッドを有する半導体
    集積回路装置のバンブ形成において、該ボンディングパ
    ット上に導電ペーストとハンダペーストからなる混合ペ
    ーストを印刷してハンダバンブを形成することを特徴と
    する半導体装置の製造方法。
JP50042482A 1975-04-08 1975-04-08 半導体装置の製造方法 Expired JPS5826175B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50042482A JPS5826175B2 (ja) 1975-04-08 1975-04-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50042482A JPS5826175B2 (ja) 1975-04-08 1975-04-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS51117574A JPS51117574A (en) 1976-10-15
JPS5826175B2 true JPS5826175B2 (ja) 1983-06-01

Family

ID=12637267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50042482A Expired JPS5826175B2 (ja) 1975-04-08 1975-04-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5826175B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01502948A (ja) * 1987-03-25 1989-10-05 アンプ・インコーポレーテッド 電気コネクタ組立体
JPH01294382A (ja) * 1988-05-20 1989-11-28 Riyousei Denso Kk コネクタハウジング

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592142U (ja) * 1983-04-20 1984-01-09 セイコーエプソン株式会社 半導体集積回路
JPS60224248A (ja) * 1984-04-23 1985-11-08 Oki Electric Ind Co Ltd 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5067562A (ja) * 1973-10-15 1975-06-06

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5067562A (ja) * 1973-10-15 1975-06-06

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01502948A (ja) * 1987-03-25 1989-10-05 アンプ・インコーポレーテッド 電気コネクタ組立体
JPH01294382A (ja) * 1988-05-20 1989-11-28 Riyousei Denso Kk コネクタハウジング

Also Published As

Publication number Publication date
JPS51117574A (en) 1976-10-15

Similar Documents

Publication Publication Date Title
US3952404A (en) Beam lead formation method
US4970571A (en) Bump and method of manufacturing the same
JPS5826175B2 (ja) 半導体装置の製造方法
JPS5821430B2 (ja) 半導体装置の製造方法
JPS636850A (ja) 電子部品の製造方法
JP2811741B2 (ja) 半導体装置の製造方法
JPS5838505B2 (ja) コウユウテンキンゾクソウヘノメツキホウ
JPS5850421B2 (ja) 薄膜回路
JP2721580B2 (ja) 半導体装置の製造方法
JPH02276249A (ja) 半導体回路バンプの製造方法
JPH0697663B2 (ja) 半導体素子の製造方法
JP3723350B2 (ja) 配線基板およびその製造方法
JPS6331138A (ja) 半導体装置の製造方法
JP3091779B2 (ja) 半導体装置用リードフレームの製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JPS6341238B2 (ja)
JPH02296336A (ja) 半導体回路バンプの製造方法
JPH07240434A (ja) バンプ電極、およびその製造方法
JPH05335315A (ja) 電極の製造方法
JPH01238044A (ja) 半導体装置
JPS598359A (ja) 半導体装置の製造方法
JPS61225839A (ja) バンプ電極の形成方法
JPS60180146A (ja) ソルダバンプの一括形成方法
JPH0732170B2 (ja) 半導体装置
JPS60198761A (ja) ろう付け方法