JPH02276249A - 半導体回路バンプの製造方法 - Google Patents

半導体回路バンプの製造方法

Info

Publication number
JPH02276249A
JPH02276249A JP9778189A JP9778189A JPH02276249A JP H02276249 A JPH02276249 A JP H02276249A JP 9778189 A JP9778189 A JP 9778189A JP 9778189 A JP9778189 A JP 9778189A JP H02276249 A JPH02276249 A JP H02276249A
Authority
JP
Japan
Prior art keywords
layer
nickel
palladium
metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9778189A
Other languages
English (en)
Inventor
Yasushi Karasawa
康史 柄沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP9778189A priority Critical patent/JPH02276249A/ja
Publication of JPH02276249A publication Critical patent/JPH02276249A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Other Surface Treatments For Metallic Materials (AREA)
  • Coating With Molten Metal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
〔産業上の利用分野J 本発明は、半導体集積回路の外部端子である半導体回路
バンプの製造方法に関する。 〔従来の技術1 半導体集積回路の製造において、回路のポンディングパ
ッドに電気的な接続を与えるため各種技術が従来開発さ
れた0例えば、フリップチップボンディングやTABな
どのようにポンディングパッド上に突起した金属バンプ
を形成し、直接回路パターンやパターン化されたテープ
キャリアーへ熱圧着する方法や、回路チップにバンプを
加工したリードフレームをボンディングする方法がある
。 また従来はんだなど低融点金属を使った金属バンプは、
金属拡散防止金属をスパッタリング法などにより成膜し
て導電化処理を行ない、次にポンディングパッド予定領
域部分をパターン化した後、はんだなどの電解メッキ浴
によりはんだなどを厚付けする方法が知られている。 しかしこのような従来の技術では、半導体集積回路の表
面すべてを導電化処理する成膜プロセスが必要であり、
さらにポンディングパッド予定領域をパターン化する必
要があるため、半導体集積回路製造プロセスが長くなり
、製造コストが低減できないという課題がある。そこで
プロセスを簡素化するため、選択的なメタライズができ
る無電解ニッケル系メッキ法とはんだ超音波浸漬法を併
用したはんだバンプの製造方法が知られている。 [発明が解決しようとする課題] しかしながら二“ツケル合金の表面酸化膜を超音波によ
り破壊しながらはんだを積層する従来の技術では、その
酸化膜が比較的強固なため、はんだの積層高さがばらつ
き、フリップチップボンディングができないという課題
がある。また超音波の照射具合によりバンプの高さがば
らつくという課題がある。 本発明は以上の課題を解決するものでその目的は、はん
だなど低融点金属の積層高さを均一にしてボンディング
不良を発生させない半導体回路バンプの製造方法を提供
することである。
【課題を解決するための手段】
本発明の半導体回路バンプの製造方法は、半導体集積回
路の配線金属上へ選択的にパラジウム。 ニッケル系合金を順に積層した外部端子において、その
上へ金と融点が350℃以下の金属を積層することを特
徴とする。 またその製造方法は、ニッケル系合金を無電解ニッケル
・リンメッキ液または無電解ニッケル・ほう素メッキ液
により成膜することを特徴とする。 またその製造方法は、金を無電解メッキ法により成膜す
ることを特徴とする。 またその製造方法は、融点が350℃以下の金属を溶融
浴に一浸漬することにより積層することを特徴とする。 またその製造方法は、低融点金属を融点が高い金属から
溶融浴で順に3回以上浸漬することを特徴とする。この
方法によりフリップティップなどのボンディングに必要
なバンプ高さが得られる。 また本発明で用いる金は、酸化膜を形成しに(いため、
溶融浴から均一に融点が350℃以下の金属を積層でき
る働きがある。 また金の上に積層する金属の融点は350℃以下が望ま
しい、350℃よりも高温の金属を使うと、バンプを形
成するための溶融浴浸漬時に半導体自身が破壊されると
いう問題がある。 〔実 施 例〕 次に1本発明の実施例を図面にもとづいて説明する。 (実施例1) 第1図の(a)〜(c)は、本実施例の工程順断面図で
ある。 第1図の(a)に示すように、ポンディングパッドの形
成まで終了した半導体基板(L)を塩化パラジウムが主
成分の処理液に浸漬することによりポンディングパッド
であるアルミニウム層(2)の上へパラジウム層(4)
を成膜する0次に第1図(b)に示すように、ニッケル
塩と次亜リン酸塩を使った無電解メッキ浴でニッケル・
すン層(5)を2μmメッキする6次に第1図(b)に
示すように、市販の無電解金メッキ液により金層(6)
を0.1umメッキする。最後に第1図(C)に示すよ
うに、280℃に加熱されたはんだ(錫:63重量%、
鉛:37重量%)浴に超音波を加えながら20秒浸漬し
て融点が350℃以下のはんだ層(7)を積層してバン
プを製造する。 (実施例2) 実施例1のニッケル・リン層(5)をニッケル塩と水素
化ほう素層を使った無電解メッキ浴によりニッケル・ほ
う素にかえた以外、実施例1と同様の方法によりバンプ
を製造する。 [比 較 例] 第2図の(a)、(b)は、従来の技術の工程順断面図
である。 第2図(a)に示すように、実施例1と同様にニッケル
・リン層(5)まで成膜する。最後に第2図(b)に示
すように、実施例1と同様の方法によりはんだ層(7)
を積層してバンプを製造する。 以上、実施例1,2と比較例の方法により製造したバン
プ付き半導体を金メッキしたリードパターンへ熱圧着に
よりボンディングし、密着強度、接触抵抗、耐■呈境性
などの品質を調べた。その結果、本実施例のバンプは比
較例に比べてホンディング品質が良好である。 尚、ニッケル・リン層(5)と金層(6)の膜厚は、本
実施例に示した値から外れても効果は変りがない。 〔発明の効果1 以上述べたように本発明の半導体回路バンプの製造方法
は、はんだなどの積層高さを均一にすることによって、
ボンディング品質を良好にする効果が有る。 ・シリコン半導体基板 ・アルミニウム店 ・二酸化けい素層 ・パラジウム層 ・ニッケル・リン層 ・金層 はんだ層 第1図 (a ) 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部(他1名)第1図 (b) 第1図 (C)

Claims (6)

    【特許請求の範囲】
  1. (1)半導体集積回路の配線金属上へ選択的にパラジウ
    ム、ニッケル系合金を順に積層した外部端子において、
    その上へ金と融点が350℃以下の金属を積層すること
    を特徴とする半導体回路バンプの製造方法。
  2. (2)半導体集積回路の配線金属上へ選択的にパラジウ
    ム、ニッケル系合金を順に積層した外部端子において、
    ニッケル系合金を無電解ニッケル・リンメッキ液により
    成膜することを特徴とする請求項1記載の半導体回路バ
    ンプの製造方法。
  3. (3)半導体集積回路の配線金属上へ選択的にパラジウ
    ム、ニッケル系合金を順に積層した外部端子において、
    ニッケル系合金を無電解ニッケル・ほう素メッキ液によ
    り成膜することを特徴とする請求項1記載の半導体回路
    バンプの製造方法。
  4. (4)半導体集積回路の配線金属上へ選択的にパラジウ
    ム、ニッケル系合金を順に積層した外部端子において、
    金を無電解メッキ法により成膜することを特徴とする請
    求項1または請求項2または請求項3記載の半導体回路
    バンプの製造方法。
  5. (5)半導体集積回路の配線金属上へ選択的にパラジウ
    ム、ニッケル系合金を順に積層した外部端子において、
    融点が350℃以下の金属の溶融浴に浸漬することによ
    り積層することを特徴とする請求項1または請求項2ま
    たは請求項3または請求項4記載の半導体回路バンプの
    製造方法。
  6. (6)半導体集積回路の配線金属上へ選択的にパラジウ
    ム、ニッケル系合金を順に積層した外部端子において、
    融点が350℃以下の金属を溶かした溶融浴に浸漬し超
    音波を照射することにより積層することを特徴とする請
    求項1または請求項2または請求項3または請求項4ま
    たは請求項5記載の半導体回路バンプの製造方法。
JP9778189A 1989-04-18 1989-04-18 半導体回路バンプの製造方法 Pending JPH02276249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9778189A JPH02276249A (ja) 1989-04-18 1989-04-18 半導体回路バンプの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9778189A JPH02276249A (ja) 1989-04-18 1989-04-18 半導体回路バンプの製造方法

Publications (1)

Publication Number Publication Date
JPH02276249A true JPH02276249A (ja) 1990-11-13

Family

ID=14201370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9778189A Pending JPH02276249A (ja) 1989-04-18 1989-04-18 半導体回路バンプの製造方法

Country Status (1)

Country Link
JP (1) JPH02276249A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0649613A (ja) * 1992-07-02 1994-02-22 Nippon Alum Co Ltd めっき処理方法
DE19616373A1 (de) * 1996-04-24 1997-08-14 Fraunhofer Ges Forschung Herstellung galvanisch abgeformter Kontakthöcker
US5989993A (en) * 1996-02-09 1999-11-23 Elke Zakel Method for galvanic forming of bonding pads
US6686660B2 (en) 2002-05-20 2004-02-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2005264261A (ja) * 2004-03-19 2005-09-29 Oriental Mekki Kk 電子部品材料
DE19743767B4 (de) * 1996-12-27 2009-06-18 LG Semicon Co., Ltd., Cheongju Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0649613A (ja) * 1992-07-02 1994-02-22 Nippon Alum Co Ltd めっき処理方法
US5989993A (en) * 1996-02-09 1999-11-23 Elke Zakel Method for galvanic forming of bonding pads
DE19616373A1 (de) * 1996-04-24 1997-08-14 Fraunhofer Ges Forschung Herstellung galvanisch abgeformter Kontakthöcker
DE19743767B4 (de) * 1996-12-27 2009-06-18 LG Semicon Co., Ltd., Cheongju Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
US6686660B2 (en) 2002-05-20 2004-02-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2005264261A (ja) * 2004-03-19 2005-09-29 Oriental Mekki Kk 電子部品材料

Similar Documents

Publication Publication Date Title
US3761309A (en) Ctor components into housings method of producing soft solderable contacts for installing semicondu
US5583073A (en) Method for producing electroless barrier layer and solder bump on chip
US5208186A (en) Process for reflow bonding of bumps in IC devices
TW200423373A (en) Electronic parts packaging structure and method of manufacturing the same
TW447055B (en) Lead frame and method for plating the same
JPH02246335A (ja) テープ組立体をボンドさせた半導体装置及びその製造方法
JPH10511226A (ja) フリップチップ実装用はんだバンプおよびその製造方法
JPH0212829A (ja) ボンデイング・パツド用合金層及びボンデイング・パツド構造体
TW526282B (en) Laminated structure for electronic equipment and method of electroless gold plating
JPH02276249A (ja) 半導体回路バンプの製造方法
JPH06232136A (ja) 半導体素子の電極形成方法
JP3297177B2 (ja) 半導体装置の製造方法
JP2000012605A (ja) 半導体チップの電極部の形成方法
JPH02296336A (ja) 半導体回路バンプの製造方法
JP3813497B2 (ja) バンプ形成方法および半導体装置の実装構造体
JPS636850A (ja) 電子部品の製造方法
JPH09186161A (ja) 半導体装置のはんだバンプ形成方法
JPS6331138A (ja) 半導体装置の製造方法
JP3846948B2 (ja) ベアチップ実装部品
JPH0590761A (ja) 配線基板の製造方法
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JPS5826175B2 (ja) 半導体装置の製造方法
JPS5811113B2 (ja) 電子回路装置
JP3028413B1 (ja) 電子回路装置
JPS61225839A (ja) バンプ電極の形成方法