JPH06232136A - 半導体素子の電極形成方法 - Google Patents
半導体素子の電極形成方法Info
- Publication number
- JPH06232136A JPH06232136A JP5015188A JP1518893A JPH06232136A JP H06232136 A JPH06232136 A JP H06232136A JP 5015188 A JP5015188 A JP 5015188A JP 1518893 A JP1518893 A JP 1518893A JP H06232136 A JPH06232136 A JP H06232136A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor element
- solution
- plating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 電子機器、特にハイブリッドＩＣに使用され
る半導体素子の電極形成方法において、工程数の削減お
よび製造設備の簡略化をするとともに、更には、電極形
成過程において半導体素子にダメージを与える等の課題
を解決し、簡単な操作で半導体素子のＡｌ電極にのみ下
地金属層や突起電極を安定的に高歩留まりで形成するこ
とを目的とする。 【構成】 Ａｌ電極１２を有する半導体素子１１を還元
剤を溶かした液でＡｌ表面を活性化した後、金属塩と錯
形成剤を含む活性化ストライク液に浸漬し、続いて無電
解Ｎｉめっき液でＮｉ電極膜１５を形成し、さらに酸化
還元反応型の無電解Ｎｉめっき液でＮｉ突起電極２２を
形成する。さらに置換Ａｕめっきで０．０５μｍ程度の
Ａｕ層２３を形成した後、アスコルビン酸を還元剤とす
る非シアン系で酸化還元反応型のＡｕめっき液を用いて
厚くＡｕめっき膜２９を形成することにより、フェース
ダウン実装が可能な突起電極３０が得られる。
る半導体素子の電極形成方法において、工程数の削減お
よび製造設備の簡略化をするとともに、更には、電極形
成過程において半導体素子にダメージを与える等の課題
を解決し、簡単な操作で半導体素子のＡｌ電極にのみ下
地金属層や突起電極を安定的に高歩留まりで形成するこ
とを目的とする。 【構成】 Ａｌ電極１２を有する半導体素子１１を還元
剤を溶かした液でＡｌ表面を活性化した後、金属塩と錯
形成剤を含む活性化ストライク液に浸漬し、続いて無電
解Ｎｉめっき液でＮｉ電極膜１５を形成し、さらに酸化
還元反応型の無電解Ｎｉめっき液でＮｉ突起電極２２を
形成する。さらに置換Ａｕめっきで０．０５μｍ程度の
Ａｕ層２３を形成した後、アスコルビン酸を還元剤とす
る非シアン系で酸化還元反応型のＡｕめっき液を用いて
厚くＡｕめっき膜２９を形成することにより、フェース
ダウン実装が可能な突起電極３０が得られる。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子をフリップチ
ップ方式やフィルムキャリア方式などのワイヤレスボン
ディング方式を用いて実装する場合に必要な半導体素子
の電極形成方法に関するものである。
ップ方式やフィルムキャリア方式などのワイヤレスボン
ディング方式を用いて実装する場合に必要な半導体素子
の電極形成方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化に伴い、ＩＣ，
ＬＳＩなどの半導体素子は高密度、高集積化が進められ
ている。また、半導体素子の実装面からみても電極間隔
の狭ピッチ化、入出力電極数の増大といった傾向にあ
る。さらに電卓やノートパソコンにみられるように薄型
化が要求されている。
ＬＳＩなどの半導体素子は高密度、高集積化が進められ
ている。また、半導体素子の実装面からみても電極間隔
の狭ピッチ化、入出力電極数の増大といった傾向にあ
る。さらに電卓やノートパソコンにみられるように薄型
化が要求されている。
【０００３】ところで、半導体素子のアルミニウム電極
（以下Ａｌ電極と称す）から外部端子へ電極リードを取
り出す方法としては、大きく２種類に分けることができ
る。第１はワイヤボンディング方式、第２はワイヤレス
ボンディング方式である。ワイヤボンディング方式は自
動ワイヤボンディングの普及により省力化、信頼性、量
産性が達成されているものの、半導体素子の高集積化に
伴う多ピン化、狭ピッチ化、さらに薄型実装化に対応で
きない問題があった。
（以下Ａｌ電極と称す）から外部端子へ電極リードを取
り出す方法としては、大きく２種類に分けることができ
る。第１はワイヤボンディング方式、第２はワイヤレス
ボンディング方式である。ワイヤボンディング方式は自
動ワイヤボンディングの普及により省力化、信頼性、量
産性が達成されているものの、半導体素子の高集積化に
伴う多ピン化、狭ピッチ化、さらに薄型実装化に対応で
きない問題があった。
【０００４】これに対し、フリップチップ方式やＴＡＢ
方式などの前記の課題に対応できるワイヤレスボンディ
ング方式は一括接合、位置合わせ精度からくる信頼性、
実装の薄型化、高密度化等が今後の半導体素子の実装技
術の一つの大きな柱となることが予想される。ワイヤレ
スボンディング方式では、一般に半導体素子のＡｌ電極
上に突起電極あるいはバンプと呼ばれる金属突起物が形
成される。
方式などの前記の課題に対応できるワイヤレスボンディ
ング方式は一括接合、位置合わせ精度からくる信頼性、
実装の薄型化、高密度化等が今後の半導体素子の実装技
術の一つの大きな柱となることが予想される。ワイヤレ
スボンディング方式では、一般に半導体素子のＡｌ電極
上に突起電極あるいはバンプと呼ばれる金属突起物が形
成される。
【０００５】このような半導体素子のＡｌ電極上に突起
電極を形成する第１の方法としては、半導体素子が形成
されたＳｉウエハ上に、バリアメタルとしてＡｕ／Ｐｄ
／ＴｉやＡｕ／Ｃｕ／Ｃｒ等の構成の薄膜を積層した後
に、電解めっき法によりＡｕや半田のめっきを行い、そ
の後不要のバリアメタルをエッチングにより除去し突起
電極を形成する方法があった。
電極を形成する第１の方法としては、半導体素子が形成
されたＳｉウエハ上に、バリアメタルとしてＡｕ／Ｐｄ
／ＴｉやＡｕ／Ｃｕ／Ｃｒ等の構成の薄膜を積層した後
に、電解めっき法によりＡｕや半田のめっきを行い、そ
の後不要のバリアメタルをエッチングにより除去し突起
電極を形成する方法があった。
【０００６】このような第１の従来の突起電極形成方法
について、図４を用いて説明する。まず、シリコン基板
１の上にＡｌ電極２を形成した後、全面にＳｉＯ2やＳ
ｉ3Ｎ 4などのパッシベーション膜３を形成し、更にこの
パッシベーション膜３を選択的にエッチング除去して、
前記Ａｌ電極２の大部分を露出させる（図４（ａ）図
示）。
について、図４を用いて説明する。まず、シリコン基板
１の上にＡｌ電極２を形成した後、全面にＳｉＯ2やＳ
ｉ3Ｎ 4などのパッシベーション膜３を形成し、更にこの
パッシベーション膜３を選択的にエッチング除去して、
前記Ａｌ電極２の大部分を露出させる（図４（ａ）図
示）。
【０００７】次いで、同図（ｂ）に示すように、パッシ
ベーション膜３を含むシリコン基板１全面に蒸着または
スパッタリングにより、バリアメタルに相当する下地金
属膜４を形成する。続いて、フォトエッチング法によ
り、Ａｌ電極２に対応する下地金属膜４を露出させるた
めの開口部を有するレジストパターン５を形成した後、
下地金属膜４を陰極として電解めっきを施し、露出する
下地金属膜４部分を含む周囲に金属突起物６を選択的に
形成する（同図（ｃ）図示）。この後、レジストパター
ン５を除去し、更に金属突起物６をマスクとして、露出
する下地金属膜４を除去して突起電極を形成する（同図
（ｄ）図示）。
ベーション膜３を含むシリコン基板１全面に蒸着または
スパッタリングにより、バリアメタルに相当する下地金
属膜４を形成する。続いて、フォトエッチング法によ
り、Ａｌ電極２に対応する下地金属膜４を露出させるた
めの開口部を有するレジストパターン５を形成した後、
下地金属膜４を陰極として電解めっきを施し、露出する
下地金属膜４部分を含む周囲に金属突起物６を選択的に
形成する（同図（ｃ）図示）。この後、レジストパター
ン５を除去し、更に金属突起物６をマスクとして、露出
する下地金属膜４を除去して突起電極を形成する（同図
（ｄ）図示）。
【０００８】次に、第２の従来の突起電極形成方法とし
ては、無電解ニッケルめっき法を用いた方法がある。こ
の無電解ニッケルめっきの前処理としては、Ｐｄ核付け
法あるいはＺｎ置換法（ジンケート処理）等が試みられ
ている。
ては、無電解ニッケルめっき法を用いた方法がある。こ
の無電解ニッケルめっきの前処理としては、Ｐｄ核付け
法あるいはＺｎ置換法（ジンケート処理）等が試みられ
ている。
【０００９】例えば、特開昭６３−３０５５３２号公報
に開示されているＰｄ核付け法は、半導体素子をパラジ
ウム溶液に浸漬してＡｌ電極表面にパラジウムを析出
し、活性化した後、無電解ニッケルめっき液中に浸漬し
て半導体素子にニッケル膜からなる突起電極を形成する
ものがその例としてあげられる。
に開示されているＰｄ核付け法は、半導体素子をパラジ
ウム溶液に浸漬してＡｌ電極表面にパラジウムを析出
し、活性化した後、無電解ニッケルめっき液中に浸漬し
て半導体素子にニッケル膜からなる突起電極を形成する
ものがその例としてあげられる。
【００１０】一方、Ｚｎ置換法は、半導体素子をジンケ
ート処理液に浸漬してＡｌ電極のＡｌの一部をＺｎと置
換し、Ａｌ電極の表面にＺｎを析出させた後、無電解め
っき液中に浸漬して半導体素子にニッケル膜からなる突
起電極を形成するというものである。
ート処理液に浸漬してＡｌ電極のＡｌの一部をＺｎと置
換し、Ａｌ電極の表面にＺｎを析出させた後、無電解め
っき液中に浸漬して半導体素子にニッケル膜からなる突
起電極を形成するというものである。
【００１１】
【発明が解決しようとする課題】しかしながら、上記第
１の従来例では、（１）工程数が多い、（２）突起電極
の形成工程で下地金属膜を全面に形成することにより残
留応力が発生し半導体素子にダメージを与える等半導体
素子の歩留まりを悪くする、（３）設備が非常に高価で
あるという課題があった。
１の従来例では、（１）工程数が多い、（２）突起電極
の形成工程で下地金属膜を全面に形成することにより残
留応力が発生し半導体素子にダメージを与える等半導体
素子の歩留まりを悪くする、（３）設備が非常に高価で
あるという課題があった。
【００１２】また、第２の従来例である無電解めっきで
突起電極を形成するための方法では、蒸着により形成す
る半導体素子のＡｌ電極の厚さは１μｍ程度と薄いた
め、Ｐｄ核付け法、Ｚｎ置換法とも前処理条件あるいは
Ｐｄを含むＰｄ核付け液、ジンケート処理液のＰＨ等に
より、Ａｌ電極のＡｌの溶解が生じ、Ａｌ電極が腐食さ
れるという問題があった。
突起電極を形成するための方法では、蒸着により形成す
る半導体素子のＡｌ電極の厚さは１μｍ程度と薄いた
め、Ｐｄ核付け法、Ｚｎ置換法とも前処理条件あるいは
Ｐｄを含むＰｄ核付け液、ジンケート処理液のＰＨ等に
より、Ａｌ電極のＡｌの溶解が生じ、Ａｌ電極が腐食さ
れるという問題があった。
【００１３】また、Ｐｄの核付け処理あるいは、Ｚｎに
よる置換（ジンケート処理）により無電解ニッケルめっ
き液に前工程からのＰｄあるいはＺｎイオンが入るた
め、以下のような課題を有していた。つまりＰｄ核付け
処理では、Ｐｄを析出する工程においてＡｌ電極以外の
素子表面（例えばパッシベーション膜）上にもＰｄが析
出して活性化されるため、その後の無電解Ｎｉめっきの
際、Ａｌ電極のみならずパッシベーション膜上にもＮｉ
めっき膜が析出され、その結果、突起電極間が電気的に
短絡するという課題があった。また、Ｚｎ置換を行った
場合には、Ｚｎイオンによりその後の無電解Ｎｉめっき
時にＮｉめっきの析出が抑制され、めっきが付きにくい
という課題があった。
よる置換（ジンケート処理）により無電解ニッケルめっ
き液に前工程からのＰｄあるいはＺｎイオンが入るた
め、以下のような課題を有していた。つまりＰｄ核付け
処理では、Ｐｄを析出する工程においてＡｌ電極以外の
素子表面（例えばパッシベーション膜）上にもＰｄが析
出して活性化されるため、その後の無電解Ｎｉめっきの
際、Ａｌ電極のみならずパッシベーション膜上にもＮｉ
めっき膜が析出され、その結果、突起電極間が電気的に
短絡するという課題があった。また、Ｚｎ置換を行った
場合には、Ｚｎイオンによりその後の無電解Ｎｉめっき
時にＮｉめっきの析出が抑制され、めっきが付きにくい
という課題があった。
【００１４】また一方、フリップチップ実装において
は、実装の方式により突起電極の高さ精度の要求が非常
に高い場合があり、その場合、突起電極を上から圧力を
かけてつぶし高さを揃えるという、レベリングという方
法が取られている。しかし前記のようなＮｉ突起電極で
は、Ｎｉの硬度が高いためつぶれないという課題があ
り、硬度の低いＡｕのめっきが必要である。
は、実装の方式により突起電極の高さ精度の要求が非常
に高い場合があり、その場合、突起電極を上から圧力を
かけてつぶし高さを揃えるという、レベリングという方
法が取られている。しかし前記のようなＮｉ突起電極で
は、Ｎｉの硬度が高いためつぶれないという課題があ
り、硬度の低いＡｕのめっきが必要である。
【００１５】この課題を解決するために酸化還元反応型
のＡｕめっき液の検討がなされてきた。しかし、従来の
水素化ホウ素カリウムあるいはジメチルアミンボラン
（ＤＭＡＢ）などを還元剤とし、ジシアノ金（Ｉ）酸カ
リウムなどのシアン化物金塩を金属塩とする無電解めっ
き液では、液が強アルカリ性（ＰＨ１３〜１３．６）で
あり、液温も６０〜８０℃と比較的高いため、半導体の
パッシベーション膜を侵したり、耐金めっき液性のレジ
スト材料が無い等のために、Ａｕのような硬度の低い金
属を無電解めっきでめっきして突起電極を形成すること
ができなかった。また、この金めっき液は、シアン化合
物を含むため作業環境、廃液処理にも問題があった。
のＡｕめっき液の検討がなされてきた。しかし、従来の
水素化ホウ素カリウムあるいはジメチルアミンボラン
（ＤＭＡＢ）などを還元剤とし、ジシアノ金（Ｉ）酸カ
リウムなどのシアン化物金塩を金属塩とする無電解めっ
き液では、液が強アルカリ性（ＰＨ１３〜１３．６）で
あり、液温も６０〜８０℃と比較的高いため、半導体の
パッシベーション膜を侵したり、耐金めっき液性のレジ
スト材料が無い等のために、Ａｕのような硬度の低い金
属を無電解めっきでめっきして突起電極を形成すること
ができなかった。また、この金めっき液は、シアン化合
物を含むため作業環境、廃液処理にも問題があった。
【００１６】本発明は上記従来の課題を解決し、低コス
トで、半導体素子の基板やＡｌ電極に悪影響を及ぼすこ
となく、信頼性の高い電極あるいは突起電極を半導体素
子のＡｌ電極面上に形成する方法を提供することを目的
とするものである。
トで、半導体素子の基板やＡｌ電極に悪影響を及ぼすこ
となく、信頼性の高い電極あるいは突起電極を半導体素
子のＡｌ電極面上に形成する方法を提供することを目的
とするものである。
【００１７】
【課題を解決するための手段】この課題を解決するため
に、本発明による半導体素子の電極形成方法は、Ａｌ電
極を有する半導体素子を、まず酸性液あるいはアルカリ
性液によってエッチングを行った後、還元剤を溶かした
液に適当時間浸漬してこの電極表面を活性化した後、半
導体素子を金属塩と錯形成剤を含む活性化ストライク液
に浸漬した後、無電解Ｎｉめっき液に浸漬して、Ｎｉめ
っきを行うことによりＡｌ電極上にＮｉ膜に覆われた電
極あるいは下地金属層を形成するというものである。
に、本発明による半導体素子の電極形成方法は、Ａｌ電
極を有する半導体素子を、まず酸性液あるいはアルカリ
性液によってエッチングを行った後、還元剤を溶かした
液に適当時間浸漬してこの電極表面を活性化した後、半
導体素子を金属塩と錯形成剤を含む活性化ストライク液
に浸漬した後、無電解Ｎｉめっき液に浸漬して、Ｎｉめ
っきを行うことによりＡｌ電極上にＮｉ膜に覆われた電
極あるいは下地金属層を形成するというものである。
【００１８】
【作用】この方法によって、Ｎｉめっきを不安定にす
る、ＰｄあるいはＺｎのような電極形成において悪影響
を及ぼすような異種の金属を用いることなく、極めて簡
単な設備かつ手法により、パッシベーション膜やＡｌ電
極が腐食されることなく、電気的導通も良好なＮｉめっ
きあるいはＮｉ−Ａｕめっき電極を形成することが可能
となる。
る、ＰｄあるいはＺｎのような電極形成において悪影響
を及ぼすような異種の金属を用いることなく、極めて簡
単な設備かつ手法により、パッシベーション膜やＡｌ電
極が腐食されることなく、電気的導通も良好なＮｉめっ
きあるいはＮｉ−Ａｕめっき電極を形成することが可能
となる。
【００１９】
【実施例】（実施例１）以下、本発明の第１の実施例に
ついて図１（ａ）〜（ｅ）を参照しながら説明する。
ついて図１（ａ）〜（ｅ）を参照しながら説明する。
【００２０】先ず、従来の方法により、各種のトランジ
スタ、配線等が形成されたシリコン基板１１上にＡｌ電
極１２を形成した後、全面にＳｉ3Ｎ4からなるパッシベ
ーション膜１３を形成し、更にパッシベーション膜１３
を選択的にエッチング除去してＡｌ電極１２の大部分が
露出した半導体を準備した（図１（ａ））。
スタ、配線等が形成されたシリコン基板１１上にＡｌ電
極１２を形成した後、全面にＳｉ3Ｎ4からなるパッシベ
ーション膜１３を形成し、更にパッシベーション膜１３
を選択的にエッチング除去してＡｌ電極１２の大部分が
露出した半導体を準備した（図１（ａ））。
【００２１】次に、前記半導体素子のＡｌ電極１２表面
を酸（硝酸とフッ化水素酸の混合液を希釈したもの）で
前処理した後、水洗浄した。続いて、還元剤である次亜
リン酸ナトリウム２５ｇ、アンモニア水２５ｍｌおよび
水を加えてトータルで１０００ｍｌにした還元剤溶液に
１０秒間浸漬し、電極表面を活性化する。次に、前記活
性化液を電極表面に付着した状態で、前記半導体素子
を、金属塩として硫酸ニッケル２５ｇ、錯形成剤として
クエン酸アンモニウム５０ｇおよび水を加えてトータル
で１０００ｍｌにし、アンモニア水でＰＨ９〜９．５に
調整した活性化ストライク液に３〜５秒浸漬し、図１の
（ｂ）に示すように半導体素子のＡｌ電極１２表面にＮ
ｉの析出物１４を付着させた（図１（ｂ））。
を酸（硝酸とフッ化水素酸の混合液を希釈したもの）で
前処理した後、水洗浄した。続いて、還元剤である次亜
リン酸ナトリウム２５ｇ、アンモニア水２５ｍｌおよび
水を加えてトータルで１０００ｍｌにした還元剤溶液に
１０秒間浸漬し、電極表面を活性化する。次に、前記活
性化液を電極表面に付着した状態で、前記半導体素子
を、金属塩として硫酸ニッケル２５ｇ、錯形成剤として
クエン酸アンモニウム５０ｇおよび水を加えてトータル
で１０００ｍｌにし、アンモニア水でＰＨ９〜９．５に
調整した活性化ストライク液に３〜５秒浸漬し、図１の
（ｂ）に示すように半導体素子のＡｌ電極１２表面にＮ
ｉの析出物１４を付着させた（図１（ｂ））。
【００２２】次に、前記活性化ストライク液をＡｌ電極
表面に付着させた状態で、前記半導体素子を下記の組成
からなりＰＨが９〜９．５、温度が８０〜９０℃の酸化
還元反応型の無電解Ｎｉめっき液中に浸漬して、約５〜
１０ｍｉｎ間無電解Ｎｉめっきを施して、Ａｌ電極１２
の上に厚さ０．５〜１．０μｍのＮｉ電極膜１５を形成
した。
表面に付着させた状態で、前記半導体素子を下記の組成
からなりＰＨが９〜９．５、温度が８０〜９０℃の酸化
還元反応型の無電解Ｎｉめっき液中に浸漬して、約５〜
１０ｍｉｎ間無電解Ｎｉめっきを施して、Ａｌ電極１２
の上に厚さ０．５〜１．０μｍのＮｉ電極膜１５を形成
した。
【００２３】更に、半導体素子を洗浄するとともに、置
換反応型の無電解Ａｕめっき液（例えば奥野製薬工業
（株）製のＯＰＣムデンゴールド、ＰＨ５．８、液温９
０℃）中に約１０分間浸漬し、Ｎｉ電極膜１５の表面に
厚さ０．０５μｍのＡｕ層１６を形成した（図１
（ｃ））。
換反応型の無電解Ａｕめっき液（例えば奥野製薬工業
（株）製のＯＰＣムデンゴールド、ＰＨ５．８、液温９
０℃）中に約１０分間浸漬し、Ｎｉ電極膜１５の表面に
厚さ０．０５μｍのＡｕ層１６を形成した（図１
（ｃ））。
【００２４】ここでさらにＮｉ層を厚くし、突起電極と
して実装する場合は、以下の実施例２に示すようにして
突起電極を形成して実装する。
して実装する場合は、以下の実施例２に示すようにして
突起電極を形成して実装する。
【００２５】ここで、本実施例に用いた酸化還元反応型
の無電解Ｎｉめっき液の組成を次に示す。
の無電解Ｎｉめっき液の組成を次に示す。
【００２６】 （酸化還元反応型の無電解Ｎｉめっき液の組成） クエン酸アンモニウム ５０ｇ／ｌ 硫酸ニッケル ２５ｇ／ｌ 次亜リン酸ナトリウム ２５ｇ／ｌ 酢酸鉛 ０．００５５ｇ／ｌ アンモニア水を加えてＰＨ９〜９．５に調整 以上のように、半導体素子のＡｌ電極１２上に形成され
たＮｉ（０．５〜１μｍ）−Ａｕ（０．０５μｍ）の電
極層はＡｌ電極１２に対して極めて強固に密着されてい
た。
たＮｉ（０．５〜１μｍ）−Ａｕ（０．０５μｍ）の電
極層はＡｌ電極１２に対して極めて強固に密着されてい
た。
【００２７】また、更に、このようにして得られた本実
施例のＮｉ−Ａｕ電極を有するシリコン基板１１を、ガ
ラス基板１７上に形成された電極１８上に電解めっきで
形成された突起電極１９を有する配線基板２０の上に紫
外線硬化性樹脂２１を滴下したものの上に配置し、配線
基板２０上の突起電極とシリコン基板１１上の電極との
位置を合わせる（図１（ｄ））。
施例のＮｉ−Ａｕ電極を有するシリコン基板１１を、ガ
ラス基板１７上に形成された電極１８上に電解めっきで
形成された突起電極１９を有する配線基板２０の上に紫
外線硬化性樹脂２１を滴下したものの上に配置し、配線
基板２０上の突起電極とシリコン基板１１上の電極との
位置を合わせる（図１（ｄ））。
【００２８】次に、シリコン基板１１の裏面から９０ｇ
／Ｂａｍｐの荷重Ｐを加えると同時にガラス配線基板の
下から紫外線ＵＶを照射し、紫外線硬化性樹脂２１を硬
化させ、樹脂の硬化収縮応力によりガラス配線基板上の
突起電極とシリコン基板の電極を圧接することにより半
導体素子との導通をとる（図１（ｅ））。
／Ｂａｍｐの荷重Ｐを加えると同時にガラス配線基板の
下から紫外線ＵＶを照射し、紫外線硬化性樹脂２１を硬
化させ、樹脂の硬化収縮応力によりガラス配線基板上の
突起電極とシリコン基板の電極を圧接することにより半
導体素子との導通をとる（図１（ｅ））。
【００２９】この時の接続抵抗は４０〜５０ｍΩであ
り、Ａｌ電極にＮｉ−Ａｕめっきをしていない半導体素
子を用いて同様の実装を行った時の接続抵抗が、３．５
〜４．０Ωであることから、本実施例におけるＮｉ−Ａ
ｕめっきをすることにより、良好な電気的接続が得られ
ることが分かる。
り、Ａｌ電極にＮｉ−Ａｕめっきをしていない半導体素
子を用いて同様の実装を行った時の接続抵抗が、３．５
〜４．０Ωであることから、本実施例におけるＮｉ−Ａ
ｕめっきをすることにより、良好な電気的接続が得られ
ることが分かる。
【００３０】（実施例２）以下本発明の第２の実施例に
ついて図２（ａ）および（ｂ）を用いて説明する。
ついて図２（ａ）および（ｂ）を用いて説明する。
【００３１】本実施例では、前記の実施例１に示した、
半導体素子のＡｌ電極を酸処理し、還元剤を溶かした活
性化液に浸漬し、次に、金属塩と錯形成剤を溶かした活
性化ストライク液に浸漬した後、酸化還元反応型の無電
解ニッケルめっき液中に浸漬して、Ｎｉ電極膜１５を形
成したものを下地金属膜とした半導体素子を用いた。前
記の方法で形成した０．５〜１．０μｍのＮｉ電極膜１
５を、酸（硝酸とフッ化水素酸の混合液を希釈したも
の）で前処理した後水洗浄した。
半導体素子のＡｌ電極を酸処理し、還元剤を溶かした活
性化液に浸漬し、次に、金属塩と錯形成剤を溶かした活
性化ストライク液に浸漬した後、酸化還元反応型の無電
解ニッケルめっき液中に浸漬して、Ｎｉ電極膜１５を形
成したものを下地金属膜とした半導体素子を用いた。前
記の方法で形成した０．５〜１．０μｍのＮｉ電極膜１
５を、酸（硝酸とフッ化水素酸の混合液を希釈したも
の）で前処理した後水洗浄した。
【００３２】次に、前記半導体素子を下記の組成からな
り、ＰＨが４．６〜５．２、温度が８０〜９０℃の酸化
還元反応型の無電解Ｎｉめっき液中に６０分間浸漬し
て、前記下地金属膜Ｎｉ（０．５〜１．０μｍ）層上に
厚さ約１０μｍのＮｉ突起電極２２を形成した。次に、
半導体素子を洗浄した後、半導体素子を置換反応型の無
電解Ａｕめっき液（例えば奥野製薬工業（株）製ＯＰＣ
ムデンゴールド、ＰＨ５．８、液温９０℃）中に約１０
分間浸漬し、Ｎｉ突起電極２２の表面に０．０５μｍの
Ａｕ層２３を形成した（図２（ａ））。
り、ＰＨが４．６〜５．２、温度が８０〜９０℃の酸化
還元反応型の無電解Ｎｉめっき液中に６０分間浸漬し
て、前記下地金属膜Ｎｉ（０．５〜１．０μｍ）層上に
厚さ約１０μｍのＮｉ突起電極２２を形成した。次に、
半導体素子を洗浄した後、半導体素子を置換反応型の無
電解Ａｕめっき液（例えば奥野製薬工業（株）製ＯＰＣ
ムデンゴールド、ＰＨ５．８、液温９０℃）中に約１０
分間浸漬し、Ｎｉ突起電極２２の表面に０．０５μｍの
Ａｕ層２３を形成した（図２（ａ））。
【００３３】ここで、本実施例におけるＮｉ突起電極を
形成する時に用いた酸化還元反応型の無電解Ｎｉめっき
液の組成を以下に示す。
形成する時に用いた酸化還元反応型の無電解Ｎｉめっき
液の組成を以下に示す。
【００３４】 （酸化還元反応型無電解Ｎｉめっき液の組成） 硫酸ニッケル ３０ｇ／ｌ 次亜リン酸ナトリウム １０ｇ／ｌ クエン酸ナトリウム １０ｇ／ｌ 以上のように、半導体素子のＡｌ電極１２に形成され
た、Ｎｉ（０．５〜１．０μｍ）−Ｎｉ（１０μｍ）−
Ａｕ（０．０５μｍ）の突起電極２４は、Ａｌ電極１２
に対して極めて強固に密着されていた。また、更に、セ
ラミック配線基板２５上に形成された電極２６上にスク
リーン印刷でクリームはんだペースト２７を印刷したも
のを準備し、次にクリームはんだペースト２７を印刷し
た配線基板上に、本実施例の前記Ｎｉ（０．５〜１．０
μｍ）−Ｎｉ（１０μｍ）−Ａｕ（０．０５μｍ）の突
起電極２４を有する半導体素子を配置する。この時、配
線基板２５上のクリームはんだペーストを印刷した電極
２６と半導体素子の突起電極２４とを位置合わせし、ピ
ーク温度約２３０℃のはんだリフロー炉を通すことによ
り、はんだペースト２７の中にくい込んだ半導体素子の
突起電極２４とはんだ２７が接合し導通が得られる。
た、Ｎｉ（０．５〜１．０μｍ）−Ｎｉ（１０μｍ）−
Ａｕ（０．０５μｍ）の突起電極２４は、Ａｌ電極１２
に対して極めて強固に密着されていた。また、更に、セ
ラミック配線基板２５上に形成された電極２６上にスク
リーン印刷でクリームはんだペースト２７を印刷したも
のを準備し、次にクリームはんだペースト２７を印刷し
た配線基板上に、本実施例の前記Ｎｉ（０．５〜１．０
μｍ）−Ｎｉ（１０μｍ）−Ａｕ（０．０５μｍ）の突
起電極２４を有する半導体素子を配置する。この時、配
線基板２５上のクリームはんだペーストを印刷した電極
２６と半導体素子の突起電極２４とを位置合わせし、ピ
ーク温度約２３０℃のはんだリフロー炉を通すことによ
り、はんだペースト２７の中にくい込んだ半導体素子の
突起電極２４とはんだ２７が接合し導通が得られる。
【００３５】続いて、この半導体素子と配線基板２５の
間に熱硬化性樹脂２８を流し込み硬化させる（図２
（ｂ））。このときの接続抵抗は４０〜５０ｍΩと充分
小さく、良好な接続がなされていることが確認された。
なお、別のチップ−基板間接続方法であるＴＡＢ実装に
おいても、本発明のＡｕ層２３が形成されたＮｉ突起電
極２２にＳｎめっきされたＣｕリードを熱圧着法により
接合したところＡｕ−Ｓｎ共晶による良好な接続がなさ
れたことはいうまでもない。
間に熱硬化性樹脂２８を流し込み硬化させる（図２
（ｂ））。このときの接続抵抗は４０〜５０ｍΩと充分
小さく、良好な接続がなされていることが確認された。
なお、別のチップ−基板間接続方法であるＴＡＢ実装に
おいても、本発明のＡｕ層２３が形成されたＮｉ突起電
極２２にＳｎめっきされたＣｕリードを熱圧着法により
接合したところＡｕ−Ｓｎ共晶による良好な接続がなさ
れたことはいうまでもない。
【００３６】（実施例３）以下、本発明の第３の実施例
について図３（ａ），（ｂ）を参照しながら説明する。
について図３（ａ），（ｂ）を参照しながら説明する。
【００３７】本実施例では、前記の実施例１に示した半
導体素子のＡｌ電極１２を酸処理し、還元剤を溶かした
活性化液に浸漬し、次に金属塩と錯形成剤を含む活性化
ストライク液に浸した後、酸化還元反応型の無電解Ｎｉ
めっき液で０．５〜１．０μｍのＮｉ電極膜１５を形成
したものを下地金属膜とした半導体素子を用いた。
導体素子のＡｌ電極１２を酸処理し、還元剤を溶かした
活性化液に浸漬し、次に金属塩と錯形成剤を含む活性化
ストライク液に浸した後、酸化還元反応型の無電解Ｎｉ
めっき液で０．５〜１．０μｍのＮｉ電極膜１５を形成
したものを下地金属膜とした半導体素子を用いた。
【００３８】このようにして形成したＮｉ電極膜１５
を、酸（硝酸とフッ化水素酸の混合液を希釈したもの）
で前処理した後、水洗した。続いて、前記半導体素子を
下記の組成からなり、ＰＨが４．６〜５．２、温度が８
０〜９５℃の酸化還元反応型の無電解Ｎｉめっき液中に
浸漬して４０分間無電解めっきを施すことにより、Ｎｉ
電極膜１５上に厚さ約７μｍのＮｉ突起電極２２を形成
した。
を、酸（硝酸とフッ化水素酸の混合液を希釈したもの）
で前処理した後、水洗した。続いて、前記半導体素子を
下記の組成からなり、ＰＨが４．６〜５．２、温度が８
０〜９５℃の酸化還元反応型の無電解Ｎｉめっき液中に
浸漬して４０分間無電解めっきを施すことにより、Ｎｉ
電極膜１５上に厚さ約７μｍのＮｉ突起電極２２を形成
した。
【００３９】次に、この半導体素子を洗浄し、半導体素
子を置換反応型の無電解Ａｕめっき液（例えば奥野製薬
工業（株）製ＯＰＣムデンゴールド、ＰＨ５．８、液温
９０℃）中に１０分間浸漬し、Ｎｉ突起電極膜の表面に
０．０５μｍのＡｕ層２３を形成した。次にこれを水洗
浄した後、下記の組成からなりＰＨが６、温度が６０℃
の酸化還元反応型の無電解Ａｕめっき液に９０分間浸漬
し、Ｎｉ（０．５〜１．０μｍ）−Ｎｉ（７μｍ）層上
に厚さ約３μｍのＡｕめっき膜２９を形成した（図３
（ａ））。
子を置換反応型の無電解Ａｕめっき液（例えば奥野製薬
工業（株）製ＯＰＣムデンゴールド、ＰＨ５．８、液温
９０℃）中に１０分間浸漬し、Ｎｉ突起電極膜の表面に
０．０５μｍのＡｕ層２３を形成した。次にこれを水洗
浄した後、下記の組成からなりＰＨが６、温度が６０℃
の酸化還元反応型の無電解Ａｕめっき液に９０分間浸漬
し、Ｎｉ（０．５〜１．０μｍ）−Ｎｉ（７μｍ）層上
に厚さ約３μｍのＡｕめっき膜２９を形成した（図３
（ａ））。
【００４０】以下に、本実施例で用いた酸化還元反応型
の無電解Ｎｉめっき液および、酸化還元反応型の無電解
Ａｕめっき液の組成を示す。
の無電解Ｎｉめっき液および、酸化還元反応型の無電解
Ａｕめっき液の組成を示す。
【００４１】 （酸化還元反応型無電解Ｎｉめっき液の組成） 硫酸ニッケル ３０ｇ／ｌ 次亜リン酸ナトリウム １０ｇ／ｌ クエン酸ナトリウム １０ｇ／ｌ （酸化還元反応型無電解Ａｕめっきの組成） 塩化金酸ナトリウム １０ｇ／ｌ 亜硫酸ナトリウム ２５ｇ／ｌ チオ硫酸ナトリウム ５０ｇ／ｌ アスコルビン酸ナトリウム ８０ｇ／ｌ 塩化アンモニウム ５ｇ／ｌ 以上のように、半導体素子のＡｌ電極に形成されたＮｉ
（０．５〜１．０μｍ）−Ｎｉ（７μｍ）−Ａｕ（０．
０５μｍ）−Ａｕ（３μｍ）の突起電極３０はＡｌ電極
１２に対して極めて強固に密着されていた。また、更
に、ガラス基板３１上に形成された配線上にＡｕ電極３
２を有する配線基板３３の上に、紫外線硬化性樹脂２１
を滴下し、その上に、本実施例のシリコン基板１１上の
Ａｌ電極１２上にＮｉ−Ｎｉ−Ａｕ−Ａｕ突起電極３０
を有する半導体素子を配置する。このとき、配線基板の
Ａｕ電極３２と半導体素子の突起電極３０とを位置合わ
せし、半導体素子の裏面から９０ｇ／Ｂａｍｐの荷重Ｐ
を加えると同時に、ガラス配線板の下から紫外線ＵＶを
照射することにより、紫外線硬化樹脂２１を硬化させ、
樹脂の硬化収縮力によってガラス配線板の突起電極と半
導体素子の導通をとる（図３（ｂ））。
（０．５〜１．０μｍ）−Ｎｉ（７μｍ）−Ａｕ（０．
０５μｍ）−Ａｕ（３μｍ）の突起電極３０はＡｌ電極
１２に対して極めて強固に密着されていた。また、更
に、ガラス基板３１上に形成された配線上にＡｕ電極３
２を有する配線基板３３の上に、紫外線硬化性樹脂２１
を滴下し、その上に、本実施例のシリコン基板１１上の
Ａｌ電極１２上にＮｉ−Ｎｉ−Ａｕ−Ａｕ突起電極３０
を有する半導体素子を配置する。このとき、配線基板の
Ａｕ電極３２と半導体素子の突起電極３０とを位置合わ
せし、半導体素子の裏面から９０ｇ／Ｂａｍｐの荷重Ｐ
を加えると同時に、ガラス配線板の下から紫外線ＵＶを
照射することにより、紫外線硬化樹脂２１を硬化させ、
樹脂の硬化収縮力によってガラス配線板の突起電極と半
導体素子の導通をとる（図３（ｂ））。
【００４２】この時の接続抵抗は４０〜５０ｍΩとな
り、充分小さく良好な接続がなされていることが確認さ
れた。
り、充分小さく良好な接続がなされていることが確認さ
れた。
【００４３】以上、各実施例に示した実装方法も含め、
いくつかの実装方法に、本実施例の電極形成方法を適用
した場合について説明する。例えば、上記無電解Ｎｉめ
っき処理を行った電極に置換反応型Ａｕめっき液で薄く
Ａｕめっき層（０．１μｍ以下）を形成することにより
この電極と配線基板の電極とを異方導電性シートや導電
性接着剤を用いて接合による実装が可能となる。
いくつかの実装方法に、本実施例の電極形成方法を適用
した場合について説明する。例えば、上記無電解Ｎｉめ
っき処理を行った電極に置換反応型Ａｕめっき液で薄く
Ａｕめっき層（０．１μｍ以下）を形成することにより
この電極と配線基板の電極とを異方導電性シートや導電
性接着剤を用いて接合による実装が可能となる。
【００４４】また、半導体素子のＡｌ電極に形成された
突起電極をダイレクトに配線基板にコンタクトさせ、半
導体素子と配線基板の間の紫外線硬化型樹脂等を硬化さ
せることによって樹脂の接着力や圧縮応力で電気的接続
をとる片側圧接による接合方法においては、厚付けＮｉ
めっきの上にＡｕを厚く（２μｍ以上）つけることによ
って接続の信頼性がさらに確実となる。
突起電極をダイレクトに配線基板にコンタクトさせ、半
導体素子と配線基板の間の紫外線硬化型樹脂等を硬化さ
せることによって樹脂の接着力や圧縮応力で電気的接続
をとる片側圧接による接合方法においては、厚付けＮｉ
めっきの上にＡｕを厚く（２μｍ以上）つけることによ
って接続の信頼性がさらに確実となる。
【００４５】一方、Ｓｎめっきされた配線基板側の電極
リードにＡｕ−Ｓｎ共晶を形成して接合する実装方法に
も、本実施例の析出させたＮｉめっきの表面に所望の厚
さの無電解Ａｕめっきを形成した電極を有する半導体素
子を用いることが可能となる。
リードにＡｕ−Ｓｎ共晶を形成して接合する実装方法に
も、本実施例の析出させたＮｉめっきの表面に所望の厚
さの無電解Ａｕめっきを形成した電極を有する半導体素
子を用いることが可能となる。
【００４６】また、さらに別の実装方法に適用する場合
として、例えば配線基板の電極リードとはんだ接合する
場合には、本実施例において析出させたＮｉめっきの表
面に所望の厚さの無電解はんだめっき膜を形成して突起
電極として用いることもできる。
として、例えば配線基板の電極リードとはんだ接合する
場合には、本実施例において析出させたＮｉめっきの表
面に所望の厚さの無電解はんだめっき膜を形成して突起
電極として用いることもできる。
【００４７】その他、１μｍ程度の無電解Ｎｉめっき膜
を下地金属として、この上に超音波はんだ付け法により
はんだの突起電極を形成したものや、前記下地金属の上
に、はんだワイヤーを用いて、通常のワイヤーボンダー
でボンディングすることによりはんだによる突起電極を
形成したものを用いて、配線基板側の電極とはんだ合金
を形成させることによって接続してもよい。
を下地金属として、この上に超音波はんだ付け法により
はんだの突起電極を形成したものや、前記下地金属の上
に、はんだワイヤーを用いて、通常のワイヤーボンダー
でボンディングすることによりはんだによる突起電極を
形成したものを用いて、配線基板側の電極とはんだ合金
を形成させることによって接続してもよい。
【００４８】また、酸化還元反応型の無電解Ｎｉめっき
は９〜１０μｍ／ｈ、酸化還元反応型の無電解Ａｕめっ
きは１〜２μｍ／ｈという大きなめっき速度で突起電極
３０は形成できた。
は９〜１０μｍ／ｈ、酸化還元反応型の無電解Ａｕめっ
きは１〜２μｍ／ｈという大きなめっき速度で突起電極
３０は形成できた。
【００４９】以上のように本実施例の半導体素子の電極
形成方法によれば、Ｎｉめっき液に異種の金属を持ち込
むこともなく、安定した状態で無電解Ｎｉめっきをでき
るものであり、歩留まりを著しく向上させるものであ
る。また、めっき速度の速い無電解Ｎｉめっきで所望の
高さのＮｉ電極を得た後、酸化還元反応型のＡｕめっき
液でめっきしＡｕ層を形成することにより、突起電極全
体を形成するため、突起電極全体をＡｕめっきで形成す
るよりも数倍の速度で形成することができる。
形成方法によれば、Ｎｉめっき液に異種の金属を持ち込
むこともなく、安定した状態で無電解Ｎｉめっきをでき
るものであり、歩留まりを著しく向上させるものであ
る。また、めっき速度の速い無電解Ｎｉめっきで所望の
高さのＮｉ電極を得た後、酸化還元反応型のＡｕめっき
液でめっきしＡｕ層を形成することにより、突起電極全
体を形成するため、突起電極全体をＡｕめっきで形成す
るよりも数倍の速度で形成することができる。
【００５０】
【発明の効果】以上のように、本発明によれば、極めて
簡単な操作で半導体素子のＡｌ電極上のみに突起電極の
一部もしくは全部を構成するＮｉめっき膜を、選択的に
かつ安定的に析出でき、ひいては隣接する電極どうしの
短絡のない、信頼性の高い突起電極を高歩留まりで形成
し得る方法を提供できる。
簡単な操作で半導体素子のＡｌ電極上のみに突起電極の
一部もしくは全部を構成するＮｉめっき膜を、選択的に
かつ安定的に析出でき、ひいては隣接する電極どうしの
短絡のない、信頼性の高い突起電極を高歩留まりで形成
し得る方法を提供できる。
【００５１】また、半導体素子のＡｌ電極上に直接、無
電解めっき法によりＡｕ／Ｎｉの２重層膜を積層するこ
とにより、簡単に突起電極を形成できるため、従来行っ
ていた、バリアメタルの蒸着及びエッチングを行う必要
がなく、しかも、真空蒸着設備などの高価な設備が不要
となり、また、本発明は無電解めっき法であるため、め
っき時の電源も不要となる等、工程がかなり簡素化でき
る。
電解めっき法によりＡｕ／Ｎｉの２重層膜を積層するこ
とにより、簡単に突起電極を形成できるため、従来行っ
ていた、バリアメタルの蒸着及びエッチングを行う必要
がなく、しかも、真空蒸着設備などの高価な設備が不要
となり、また、本発明は無電解めっき法であるため、め
っき時の電源も不要となる等、工程がかなり簡素化でき
る。
【００５２】さらに、本発明によれば半導体素子の機能
やパッシベーション膜、Ａｌ電極への悪影響を及ぼすこ
となく、ウエハからダイシング等により分離された半導
体素子個々のＡｌ電極に、簡単な工程で、密着性の良好
な突起電極を形成できる。また、本発明では半導体素子
の状態で電極形成を行うため、突起電極形成、ワイヤレ
スボンディングという一連の工程を連続的に行うことが
可能となり、半導体装置の製造のための汎用性が著しく
向上する等、優れた電極形成方法を実現でき、本発明の
工業的価値は大なるものである。
やパッシベーション膜、Ａｌ電極への悪影響を及ぼすこ
となく、ウエハからダイシング等により分離された半導
体素子個々のＡｌ電極に、簡単な工程で、密着性の良好
な突起電極を形成できる。また、本発明では半導体素子
の状態で電極形成を行うため、突起電極形成、ワイヤレ
スボンディングという一連の工程を連続的に行うことが
可能となり、半導体装置の製造のための汎用性が著しく
向上する等、優れた電極形成方法を実現でき、本発明の
工業的価値は大なるものである。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）本発明の第１の実施例における
電極の形成工程および実装工程における半導体素子の断
面図
電極の形成工程および実装工程における半導体素子の断
面図
【図２】（ａ），（ｂ）本発明の第２の実施例における
突起電極の形成工程および実装状態における半導体素子
の断面図
突起電極の形成工程および実装状態における半導体素子
の断面図
【図３】（ａ），（ｂ）本発明の第３の実施例における
突起電極の形成工程および実装状態における半導体素子
の断面図
突起電極の形成工程および実装状態における半導体素子
の断面図
【図４】（ａ）〜（ｄ）従来の突起電極の形成工程にお
ける半導体素子の断面図
ける半導体素子の断面図
１２ Ａｌ電極 １４ Ｎｉ析出物 １５ Ｎｉ電極膜 １６，２３ Ａｕ層 ２２ Ｎｉ突起電極膜 ２４ 突起電極 ２９ Ａｕめっき膜 ３０ 突起電極
Claims (5)
- 【請求項１】 半導体素子のアルミニウム電極を酸性液
あるいはアルカリ性液によりエッチング処理した後、還
元剤溶液に浸漬することにより前記アルミニウム電極表
面を活性化し、さらに前記還元剤溶液を前記アルミニウ
ム電極表面に付着させた状態で前記半導体素子を金属塩
と錯形成剤を含む活性化ストライク液に浸漬した後、こ
の活性化ストライク液を前記アルミニウム電極表面に付
着させた状態で前記アルミニウム電極を酸化還元反応型
の無電解ニッケルめっき液に浸漬することによりめっき
を行うことを特徴とする半導体素子の電極形成方法。 - 【請求項２】 還元剤溶液が次亜リン酸ナトリウムを溶
解させたアルカリ性活性化液であるとともに、活性化ス
トライク液が金属塩である硫酸ニッケルと錯形成剤であ
るクエン酸アンモニウムとからなることを特徴とする請
求項１記載の半導体素子の電極形成方法。 - 【請求項３】 酸化還元反応型の無電解ニッケルめっき
液に浸漬することによりめっきを行った後、置換反応型
の金めっき液で金めっきをすることを特徴とする請求項
１記載の半導体素子の電極形成方法。 - 【請求項４】 置換反応型の金めっき液で金めっきした
後、酸化還元反応型の無電解金めっき液に浸漬すること
によりさらに金めっきをすることを特徴とする請求項３
記載の半導体素子の電極形成方法。 - 【請求項５】 酸化還元反応型の無電解金めっき液が、
アスコルビン酸またはその塩と塩化金酸またはその塩と
からなることを特徴とする請求項４記載の半導体素子の
電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01518893A JP3156417B2 (ja) | 1993-02-02 | 1993-02-02 | 半導体素子の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01518893A JP3156417B2 (ja) | 1993-02-02 | 1993-02-02 | 半導体素子の電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232136A true JPH06232136A (ja) | 1994-08-19 |
| JP3156417B2 JP3156417B2 (ja) | 2001-04-16 |
Family
ID=11881872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01518893A Expired - Fee Related JP3156417B2 (ja) | 1993-02-02 | 1993-02-02 | 半導体素子の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156417B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08255911A (ja) * | 1994-12-30 | 1996-10-01 | Siliconix Inc | 分布抵抗を低減する厚い金属レイヤを有する縦形パワーｍｏｓｆｅｔ及びその製作方法 |
| JPH08264785A (ja) * | 1994-12-30 | 1996-10-11 | Siliconix Inc | 集積回路ダイ及びその製造方法 |
| JP2001358164A (ja) * | 2000-06-13 | 2001-12-26 | Ne Chemcat Corp | 無電解多層めっき皮膜が形成された電極及びその製造方法 |
| JP2006507404A (ja) * | 2002-06-21 | 2006-03-02 | マットソン テクノロジイ インコーポレイテッド | 無電解メッキ槽の温度制御手順 |
| US7282801B2 (en) | 2004-09-15 | 2007-10-16 | Samsung Electronics Co., Ltd. | Microelectronic device chip including hybrid Au bump, package of the same, LCD apparatus including microelectronic device chip and method of fabricating microelectronic device chip |
| JP2008190034A (ja) * | 2007-01-12 | 2008-08-21 | C Uyemura & Co Ltd | アルミニウム又はアルミニウム合金の表面処理方法 |
| US7452749B2 (en) | 2005-03-02 | 2008-11-18 | Nec Electronics Corporation | Method for manufacturing flip-chip type semiconductor device featuring nickel electrode pads, and plating apparatus used in such method |
| JP2009191285A (ja) * | 2008-02-12 | 2009-08-27 | Murata Mfg Co Ltd | めっき層構造とその製造方法 |
| WO2015083662A1 (ja) * | 2013-12-06 | 2015-06-11 | 学校法人関東学院 | アルミニウム材の表面へのニッケル層の形成方法及びその形成方法を用いて得られる半導体ウエハ基板 |
| JP2015159206A (ja) * | 2014-02-25 | 2015-09-03 | 株式会社ニコン | 半導体装置及びその製造方法、撮像装置、並びに電子カメラ |
| WO2018078784A1 (ja) * | 2016-10-28 | 2018-05-03 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP2019004186A (ja) * | 2018-10-02 | 2019-01-10 | 株式会社ニコン | 半導体装置及びその製造方法、撮像装置、並びに電子カメラ |
-
1993
- 1993-02-02 JP JP01518893A patent/JP3156417B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264785A (ja) * | 1994-12-30 | 1996-10-11 | Siliconix Inc | 集積回路ダイ及びその製造方法 |
| JP2008124516A (ja) * | 1994-12-30 | 2008-05-29 | Siliconix Inc | 集積回路ダイ及びその製造方法 |
| JPH08255911A (ja) * | 1994-12-30 | 1996-10-01 | Siliconix Inc | 分布抵抗を低減する厚い金属レイヤを有する縦形パワーｍｏｓｆｅｔ及びその製作方法 |
| JP2001358164A (ja) * | 2000-06-13 | 2001-12-26 | Ne Chemcat Corp | 無電解多層めっき皮膜が形成された電極及びその製造方法 |
| JP2006507404A (ja) * | 2002-06-21 | 2006-03-02 | マットソン テクノロジイ インコーポレイテッド | 無電解メッキ槽の温度制御手順 |
| US7282801B2 (en) | 2004-09-15 | 2007-10-16 | Samsung Electronics Co., Ltd. | Microelectronic device chip including hybrid Au bump, package of the same, LCD apparatus including microelectronic device chip and method of fabricating microelectronic device chip |
| US7452749B2 (en) | 2005-03-02 | 2008-11-18 | Nec Electronics Corporation | Method for manufacturing flip-chip type semiconductor device featuring nickel electrode pads, and plating apparatus used in such method |
| KR101499852B1 (ko) * | 2007-01-12 | 2015-03-06 | 우에무라 고교 가부시키가이샤 | 알루미늄 또는 알루미늄 합금의 표면처리 방법 |
| JP2008190034A (ja) * | 2007-01-12 | 2008-08-21 | C Uyemura & Co Ltd | アルミニウム又はアルミニウム合金の表面処理方法 |
| JP2009191285A (ja) * | 2008-02-12 | 2009-08-27 | Murata Mfg Co Ltd | めっき層構造とその製造方法 |
| WO2015083662A1 (ja) * | 2013-12-06 | 2015-06-11 | 学校法人関東学院 | アルミニウム材の表面へのニッケル層の形成方法及びその形成方法を用いて得られる半導体ウエハ基板 |
| JP2015110821A (ja) * | 2013-12-06 | 2015-06-18 | 学校法人関東学院 | アルミニウム材の表面にニッケル層を形成する方法、その形成方法を用いた半導体ウエハのアルミニウム電極表面へのニッケル層の形成方法及びその形成方法を用いて得られる半導体ウエハ基板 |
| JP2015159206A (ja) * | 2014-02-25 | 2015-09-03 | 株式会社ニコン | 半導体装置及びその製造方法、撮像装置、並びに電子カメラ |
| WO2018078784A1 (ja) * | 2016-10-28 | 2018-05-03 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| CN109923645A (zh) * | 2016-10-28 | 2019-06-21 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN109923645B (zh) * | 2016-10-28 | 2022-11-01 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| JP2019004186A (ja) * | 2018-10-02 | 2019-01-10 | 株式会社ニコン | 半導体装置及びその製造方法、撮像装置、並びに電子カメラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3156417B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028011A (en) | Method of forming electric pad of semiconductor device and method of forming solder bump | |
| US3761309A (en) | Ctor components into housings method of producing soft solderable contacts for installing semicondu | |
| US4970571A (en) | Bump and method of manufacturing the same | |
| KR100446715B1 (ko) | 반도체 장치의 제조방법 | |
| EP0382080A2 (en) | Bump structure for reflow bonding of IC devices | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| US6660626B1 (en) | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint | |
| TW200849428A (en) | Under bump metallurgy structure and die structure using the same and method of manufacturing die structure | |
| JP4973231B2 (ja) | 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ | |
| JP3156417B2 (ja) | 半導体素子の電極形成方法 | |
| JP2009239278A (ja) | 電子部品搭載用基板、及び、その製造方法 | |
| JPH11214421A (ja) | 半導体素子の電極形成方法 | |
| JP2001118872A (ja) | バンプの形成方法 | |
| JP3274381B2 (ja) | 半導体装置の突起電極形成方法 | |
| JP2000012605A (ja) | 半導体チップの電極部の形成方法 | |
| JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
| JPS63305532A (ja) | バンプの形成方法 | |
| JP2633580B2 (ja) | バンプ、バンプの形成方法および半導体素子 | |
| TWI224387B (en) | Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same | |
| JPH0969524A (ja) | アルミニウム電極上へのニッケルめっき法 | |
| JPH0661622A (ja) | セラミック基板のめっき方法 | |
| JPH02276249A (ja) | 半導体回路バンプの製造方法 | |
| JPH07263493A (ja) | チップマウント方法 | |
| JP2839513B2 (ja) | バンプの形成方法 | |
| JP3453054B2 (ja) | 半導体素子の電極構造および電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |