JP2015159206A - 半導体装置及びその製造方法、撮像装置、並びに電子カメラ - Google Patents

Abstract

【課題】バンプのサイズを小さくする。
【解決手段】半導体装置１は、基板１１と、基板１１上に形成された電極１２と、電極１２に対応した開口部１４ａを有し電極１２の周縁部及び基板１１を覆う保護膜１４と、開口部１４ａ内に設けられた第１の導電膜１５と、第１の導電膜１５上に設けられた第２の導電膜１６と、第２の導電膜１６上に設けられたバンプ１７と、を備える。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法、撮像装置、並びに電子カメラに関するものである。

下記特許文献１の図１０には、（１）半導体素子が形成されたシリコンウェハ上に、アルミパッドを開口するようにパッシベーション膜が形成され、（２）ＵＢＭ（Under Bump Metal）材料がスパッタ成膜され、（３）バンプを形成するための逆パターン（レジスト）が形成され、（４）金めっきによりバンプが形成され、（５）レジストとＵＢＭ材料の不要な部分が除去されることによって製造された、半導体装置及びその製造方法が開示されている。

特開２００１−３５２００５号公報

しかしながら、前記従来の半導体装置では、前記バンプのサイズを小さくすることができなかった。その理由等については、後に、比較例の説明において詳述する。

本発明は、このような事情に鑑みてなされたもので、バンプのサイズを小さくすることができる半導体装置及びその製造方法、並びに、前記半導体装置を用いた撮像装置及び電子カメラを提供することを目的とする。

前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による半導体装置は、基板と、前記基板上に形成された電極と、前記電極に対応した開口部を有し前記電極の周縁部及び前記基板を覆う保護膜と、前記開口部内に設けられた第１の導電膜と、前記第１の導電膜上に設けられた第２の導電膜と、前記第２の導電膜上に設けられたバンプと、を備えたものである。

第２の態様による半導体装置は、前記第１の態様において、前記第１の導電膜を構成する少なくとも最上の材料は、前記第２の導電膜を構成する材料に比べて、エッチング液に対する耐性が高いものである。

第３の態様による半導体装置は、前記第１又は第２の態様において、前記第１の導電膜を構成する少なくとも最上の材料はＡｕであるものである。

第４の態様による半導体装置は、前記第１乃至第３のいずれかの態様において、前記電極はＡｌからなり、前記第１の導電膜は、Ｎｉ層を前記電極の側としたＡｕ／Ｎｉ積層膜であり、前記第２の導電膜は、ＴｉＷ層を前記第１の導電膜の側としたＡｕ／ＴｉＷ積層膜、又はＡｕ単層膜であり、前記バンプはＡｕからなるものである。

第５の態様による半導体装置は、前記第１又は第２の態様において、前記電極はＡｌ又はＣｕからなり、前記第１の導電膜は、Ｎｉ層を前記電極の側としたＡｕ／Ｎｉ積層膜、Ｎｉ層を前記電極の側としたＡｕ／Ｐｄ／Ｎｉ積層膜、Ｎｉ層を前記電極の側としたＳｎＡｇ／Ｎｉ積層膜、又はＣｕ単層膜であり、前記第２の導電膜は、ＴｉＷ層を前記第１の導電膜の側としたＡｕ／ＴｉＷ積層膜、Ａｕ単層膜、Ｔｉ単層膜、Ｗ単層膜、又はＰｄ単層膜であり、前記バンプはＡｕ、Ｎｉ、Ｃｕ、Ｓｎ、ＳｎＡｇのいずれかからなるものである。

第６の態様による半導体装置は、前記第１乃至第５のいずれかの態様において、前記基板は撮像領域を有するものである。

第７の態様による半導体装置の製造方法は、基板上に電極が形成され、前記電極に対応した開口部を有する保護膜が前記電極の周縁部及び前記基板を覆うように形成された前記基板を、用意する段階と、前記開口部内に第１の導電膜を形成する段階と、前記第１の導電膜及び前記保護膜を覆うように第２の導電膜を形成する段階と、前記第２の導電膜上において前記開口部に対応する位置にバンプを形成する段階と、前記保護膜上の前記第２の導電膜を除去して前記第２の導電膜をパターニングする段階と、を備えたものである。

第８の態様による半導体装置の製造方法は、前記第７の態様において、前記第１の導電膜を形成する前記段階は、無電解めっき法により前記開口部内に前記第１の導電膜を形成する段階を含み、前記バンプを形成する前記段階は、前記第２の導電膜を電極として電気めっき法により前記バンプとなるべき材料を前記第２の導電膜上に形成する段階を含み、前記第２の導電膜をパターニングする段階は、前記第２の導電膜をウエットエッチングする段階を含むものである。

第９の態様による撮像装置は、第１乃至第５のいずれかの態様による半導体装置と、前記半導体装置と前記バンプを介して接合された前記半導体装置とは別の半導体装置と、を備え、これらの半導体装置のうちの１つの半導体装置は撮像領域を有し、これらの半導体装置を収容し前記撮像領域に対応する箇所に透光性を有する部材を有するパッケージを更に備えたものである。

第１０の態様による電子カメラは、前記第１乃至第６のいずれかの態様による半導体装置又は前記第９の態様による撮像装置を備えたものである。

本発明によれば、バンプのサイズを小さくすることができる半導体装置及びその製造方法、並びに、前記半導体装置を用いた撮像装置及び電子カメラを提供することができる。

本発明の第１の実施の形態による半導体装置を模式的に示す概略断面図である。 図１に示す半導体装置の製造方法の各工程を模式的に示す概略断面図である。 比較例による半導体装置を模式的に示す概略断面図である。 図３に示す半導体装置の製造方法の各工程を模式的に示す概略断面図である。 図１に示す半導体装置及びこれと接合される別の半導体装置を模式的に示す概略断面図である。 図１に示す半導体装置及びこれと接合される更に別の半導体装置を模式的に示す概略断面図である。 本発明の第２の実施の形態による撮像装置を模式的に示す概略断面図である。 本発明の第３の実施の形態による電子カメラを模式的に示す概略断面図である。

以下、本発明による半導体装置及びその製造方法、撮像装置、並びに電子カメラについて、図面を参照して説明する。

［第１の実施の形態］

図１は、本発明の第１の実施の形態による半導体装置１を模式的に示す概略断面図である。図１は、特に、２つのバンプ１７の付近を示している。

本実施の形態による半導体装置１は、基板としての半導体基板１１と、電極としてのパッド電極１２と、絶縁膜１３と、保護膜１４と、第１の導電膜１５と、第２の導電膜１６と、バンプ１７とを有しており、半導体チップとして構成されている。

半導体基板１１として、例えば、図示しない所定の素子や回路等が形成されたシリコン基板等を用いることができる。なお、本発明では、半導体基板１１に代えて他の基板を用いてもよい。

本実施の形態では、パッド電極１２は、半導体基板１１の一方の主面上に、シリコン酸化膜等の絶縁膜１３を介して複数形成されている。パッド電極１２は、図示しない配線層と連続して形成されている。パッド電極１２は、例えば、Ａｌ又はＣｕで構成することができる。本実施の形態では、絶縁膜１３は複数層（図示せず）からなり、絶縁膜１３におけるパッド電極１２が設けられている箇所の層数よりも他の箇所の層数が多くされている。これにより、絶縁膜１３におけるパッド電極１２が設けられていない箇所の上面の高さがパッド電極１２の上面の高さと同一になっている。もっとも、絶縁膜１３の全ての箇所の上面の高さをパッド電極１２の下面の高さと同一にしてもよい。この場合、保護膜１４は、絶縁膜１３上からパッド電極１２の周縁部に乗り上がるように形成される。必要に応じて、絶縁膜１３中には、配線層等（図示せず）が形成される。

保護膜１４は、パッド電極１２に対応した開口部１４ａを有し、パッド電極１２の周縁部及び半導体基板１１を覆っている。本実施の形態では、保護膜１４は、絶縁膜１３を介して半導体基板１１を覆っている。保護膜１４としては、例えば、シリコン窒化膜を用いることができる。保護膜１４の厚さは、例えば、１μｍ程度にすることができる。

第１の導電膜１５は、開口部１４ａ内に形成されている。第２の導電膜１６は、第１の導電膜１５上に形成されている。第１の導電膜１５は、単層膜でもよいし、複数層からなる積層膜でもよい。第２の導電膜１６も、単層膜でもよいし、複数層からなる積層膜でもよい。第１の導電膜１５を構成する少なくとも最上の材料は、第２の導電膜１６を構成する材料に比べてエッチング液に対する耐性が高いことが好ましく、特に、第２の導電膜１６を構成する材料をエッチングするエッチング液で実質的にエッチングされない材料であることが好ましく、具体的には、例えばＡｕであることが好ましい。

バンプ１７は、第２の導電膜１６上に形成されている。図１において、バンプ１７の幅をＬで示している。バンプ１７は、例えば、Ａｕ、Ｎｉ、Ｃｕ、Ｓｎ又はＳｎＡｇで構成することができる。

パッド電極１２がＡｌ又はＣｕからなるとともに、バンプ１７がＡｕ、Ｎｉ、Ｃｕ、Ｓｎ又はＳｎＡｇからなる場合、第１の導電膜１５を構成する少なくとも最上の材料は第２の導電膜１６を構成する材料に比べてエッチング液に対する耐性が高いことという条件を満たすとともに、各材料間の密着性を高めるためには、第１及び第２の導電膜１５，１６は次のように構成することが好ましい。すなわち、第１の導電膜１５は、Ｎｉ層をパッド電極１２の側としたＡｕ／Ｎｉ積層膜、Ｎｉ層をパッド電極１２の側としたＡｕ／Ｐｄ／Ｎｉ積層膜、Ｎｉ層をパッド電極１２の側としたＳｎＡｇ／Ｎｉ積層膜、又はＣｕ単層膜であり、第２の導電膜１６は、ＴｉＷ層を第１の導電膜１５の側としたＡｕ／ＴｉＷ積層膜、Ａｕ単層膜、Ｔｉ単層膜、Ｗ単層膜、又はＰｄ単層膜であることが好ましい。

特に、パッド電極１２がＡｌからなるとともに、バンプ１７がＡｕからなる場合、第１の導電膜１５は、Ｎｉ層をパッド電極１２の側としたＡｕ／Ｎｉ積層膜であり、第２の導電膜１６は、ＴｉＷ層を第１の導電膜１５の側としたＡｕ／ＴｉＷ積層膜、又はＡｕ単層膜であることが好ましい。

例えば、パッド電極１２の厚みは０．５μｍ〜１．５μｍ、第１の導電膜１５の厚みは０．５μｍ〜１．５μｍ、第２の導電膜１６の厚みは０．１μｍ〜０．５μｍ、バンプの厚みは５μｍ〜１５μｍとすることができる。

次に、図１に示す半導体装置１の製造方法の一例について、図２を参照して説明する。図２は、その製造方法の各工程を模式的に示す概略断面図であり、図１に対応している。

まず、図示しない所定の素子や回路等が形成された半導体基板１１上にパッド電極１２が形成され、パッド電極１２に対応した開口部１４ａを有する保護膜１４がパッド電極１２の周縁部及び半導体基板１１を覆うように形成された半導体基板１１を、用意する（図２（ａ））。開口部１４ａからパッド電極１２が露出している。このような半導体基板１１は、公知の半導体製造工程を利用することによって用意することができる。このとき、半導体基板１１は、例えば、個片化される前の半導体ウエハとして用意される。

次に、保護膜１４の開口部１４ａ内に第１の導電膜１５を形成する。第１の導電膜１５は、ほぼ開口部１４ａ内にのみ形成することが好ましい。第１の導電膜１５をほぼ開口部１４ａ内にのみ形成する手法としては、例えば無電解めっき法を用いることができる。第１の導電膜１５の膜厚は、保護膜１４の膜厚と同程度とすることが好ましい。例えば、第１の導電膜１５の膜厚は、保護膜１４の膜厚の±３０％以内とすることが好ましく、保護膜１４の膜厚の±２０％以内とすることがより好ましく、保護膜１４の膜厚の±１０％以内とすることがより一層好ましい。これは、第１の導電膜１５の膜厚が薄すぎるとパッド電極１２表面の被覆率が不安定になり、また、第１の導電膜１５の膜厚が保護膜１４の膜厚よりも大き過ぎると第１の導電膜１５が開口部１４ａの外側にも広がってサイズが大きくなってしまうためである。

なお、無電解めっき法を用いる代わりに、例えば、第１の導電膜１５となるべき材料を図２（ａ）に示す状態の半導体ウエハの上面全体に形成した後に、ＣＭＰによりその材料を開口部１４ａ内のみに残すことによって、第１の導電膜１５を開口部１４ａ内にのみ形成してもよい。もっとも、よりコスト低減を図るためには、ＣＭＰを利用するよりも無電解めっき法を利用して第１の導電膜１５を形成することが好ましい。

次いで、スパッタ等により、第２の導電膜１６を図２（ｂ）に示す状態の半導体ウエハの上面全体に形成する（図２（ｃ））。すなわち、第２の導電膜１６が散在する複数の第１の導電膜１５上に連続して渡って、第１の導電膜１５及び保護膜１４を覆うように、第２の導電膜１６を形成する。

引き続いて、第２の導電膜１６上において開口部１４ａに対応する位置にバンプ１７を形成する。本例では、具体的には、レジスト１８を図２（ｃ）に示す状態の半導体ウエハの上面全体に塗布した後に、バンプ１７が形成される部位（開口部１４ａに対応する部位）のレジスト１８を除去し、第２の導電膜１６を電極として電気めっき法によりバンプ１７となるべき材料を第２の導電膜１６上に形成することによって、バンプ１７を形成する（図２（ｄ））。

その後、レジスト１８を除去し、これにより露出された第２の導電膜１６を、エッチング液を用いてウエットエッチングにより選択的に除去して、第２の導電膜１６をパターニングする。最後に、この状態の半導体ウエハをダイシングにより個片化することによって、図１に示す半導体装置１が完成する。

図３は、本実施の形態による半導体装置１と比較される比較例による半導体装置１０１を模式的に示す概略断面図であり、図１に対応している。この比較例による半導体装置１０１は、前記従来の半導体装置と同様である。図３において、図１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

この比較例による半導体装置１０１が本実施の形態による半導体装置１と異なる所は、パッド電極１２とバンプ１７との間には第１及び第２の導電膜１５，１６に代えて導電膜１１６が形成され、導電膜１１６が保護膜１４の開口部１４ａ内から保護膜１４の開口部１４ａの周囲の部分の上に乗り上がるように形成され、バンプ１７が導電膜１１６上に形成されている点である。図３において、Ｌ１は保護膜１４の開口部１４ａの幅、Ｌ２は導電膜１１６が保護膜１４上に乗り上がっている部分（乗り上がり部分）の幅を示している。バンプ１７の幅Ｌは、Ｌ１＋２×Ｌ２となっている。

導電膜１１６は、Ｔｉ単層膜やＷ単層膜またはＡｕ／ＴｉＷ等の積層膜で構成され、通常ＵＢＭ（Under Bump Metal）と呼ばれる。導電膜１１６の厚みは、保護膜１４の厚みに比べて格段に薄くされている。

次に、図３に示す比較例による半導体装置１０１の製造方法について、図４を参照して説明する。図４は、その製造方法の各工程を模式的に示す概略断面図であり、図３に対応している。

まず、所定の素子や回路等が形成された半導体基板１１上にパッド電極１２が形成され、パッド電極１２に対応した開口部１４ａを有する保護膜１４がパッド電極１２の周縁部及び半導体基板１１を覆うように形成された半導体基板１１を、用意する（図４（ａ））。開口部１４ａからパッド電極１２が露出している。このとき、半導体基板１１は、個片化される前の半導体ウエハとして用意される。

次に、スパッタ等により、導電膜１１６を図４（ａ）に示す状態の半導体ウエハの上面全体に形成する（図４（ｂ））。

引き続いて、レジスト１１８を図４（ｂ）に示す状態の半導体ウエハの上面全体に塗布した後に、バンプ１７が形成される部位（ここでは、図３中の幅Ｌに対応する部位）のレジスト１１８を除去し、導電膜１１６を電極として電気めっき法によりバンプ１７となるべき材料を導電膜１１６上に形成することによって、バンプ１７を形成する（図４（ｃ））。

その後、レジスト１１８を除去し、これにより露出された導電膜１１６を、エッチング液を用いてウエットエッチングにより選択的に除去して、導電膜１１６をパターニングする。最後に、この状態の半導体ウエハをダイシングにより個片化することによって、図３に示す比較例による半導体装置１０１が完成する。

この比較例による半導体装置１０１では、バンプ１７のサイズ（幅Ｌ）を小さくすることができない。これは、この比較例では、バンプ１７の幅Ｌには、パッド電極１２との接続領域（保護膜１４の開口部１４ａ）の幅Ｌ１に加えて、その周囲に、バンプ１７と保護膜１４とのオーバーラップ領域（導電膜１１６の保護膜１４上への乗り上がり部分に相当）の幅Ｌ２が必要であり、Ｌ＝Ｌ１＋２×Ｌ２となり、しかも、幅Ｌ２を十分に小さくすることはできないからである。幅Ｌ２を十分に小さくすることができない理由は、図４（ｃ）に示す状態の半導体ウエハからレジスト１１８を除去した後に導電膜１１６をエッチングする際に、パッド電極１２の一部が露出し、この露出した部分がエッチング消失されることで接続不良が発生することを防ぐためである。そのため、幅Ｌ２は、レジスト１１８のパターニング時の位置合わせずれと導電膜１１６のエッチング時のサイズ縮小（オーバーエッチングによる）とを含めて決定する必要があるので、幅Ｌ２をさほど小さくすることができないのである。通常、幅Ｌ１及び幅Ｌ２の幅はそれぞれ４ｕｍ〜５ｕｍ程度は必要なため、バンプ１７の幅Ｌとしては１２ｕｍ〜１５ｕｍ程度が下限となる。

これに対し、本実施の形態では、保護膜１４の開口部１４ａに露出するパッド電極１２の部位が第１の導電膜１５により被覆されている。このため、第２の導電膜１６をエッチングする際にパッド電極１２がエッチングされて消失する問題が生じ難くなる。第１の導電膜１５を構成する少なくとも最上の材料が、第２の導電膜１６を構成する材料に比べてエッチング液に対する耐性が高い場合には、第２の導電膜１６をエッチングする際にパッド電極１２がエッチングされて消失する問題がより一層生じ難くなる。特に、第１の導電膜１５を構成する少なくとも最上の材料が、第２の導電膜１６を構成する材料をエッチングするエッチング液で実質的にエッチングされない材料（例えば、Ａｕ）である場合には、第２の導電膜１６をエッチングする際にパッド電極１２がエッチングされて消失する問題が生じなくなる。

したがって、本実施の形態によれば、前記比較例による半導体装置１０１と同様にバンプ１７と保護膜１４とのオーバーラップ領域を必要とする場合であっても、その幅Ｌ２を前記比較例による半導体装置１０１と比べて小さくすることができるか、あるいは、前記比較例による半導体装置１０１で必要であったバンプ１７と保護膜１４とのオーバーラップ領域が不要となってＬ２＝０にすることができる。このため、本実施の形態によれば、前記比較例に比べて、バンプ１７のサイズ（幅Ｌ）を小さくすることができる。特に、バンプ１７と保護膜１４とのオーバーラップ領域が不要となってＬ２＝０にすることができる場合には、バンプ１７のサイズ（幅Ｌ）は、図２（ｄ）におけるレジスト１８の加工精度のみで決定することができる。この場合、具体的には、例えば、バンプ１７のサイズ（幅Ｌ）を４μｍ〜５ｕｍ程度まで小さくすることが可能であり、前記比較例での下限値１２ｕｍ〜１５ｕｍ程度に比べて大幅に小さくすることができる。

なお、図１及び図２は、バンプ１７の幅Ｌと保護膜１４の開口部１４ａの幅とが同一であるとともに、バンプ１７の幅方向の中心位置と保護膜１４の開口部１４ａの幅方向の中心位置とが一致している例を示している。もっとも、本発明では、これに限らず、例えばレジスト１８の加工精度等に応じて種々に異なってもよい。具体的には、例えば、バンプ１７の幅Ｌと保護膜１４の開口部１４ａの幅とが同一であり、両中心位置がずれていてもよい。また、例えば、バンプ１７の幅Ｌと保護膜１４の開口部１４ａの幅とが異なっていてもよく、この場合、両中心位置が一致していても一致していなくてもよい。

このように、本実施の形態によれば、バンプ１７のサイズ（幅Ｌ）を小さくすることができる。したがって、本実施の形態によれば、バンプ１７の配置密度を高めることができ、ひいては、半導体装置１０１の高密度化や小型化などを図ることができる。

図５は、図１に示す半導体装置１及びこれと接合される別の半導体装置２１を模式的に示す概略断面図である。図５に示す例では、半導体装置２１は、半導体装置１の半導体基板１１、パッド電極１２、絶縁膜１３、保護膜１４、開口部１４ａ及び第１の導電膜１５にそれぞれ相当する、半導体基板３１、パッド電極３２、絶縁膜３３、保護膜３４、開口部３４ａ及び導電膜３５を有しており、半導体チップとして構成されている。ここでは、それらの重複する説明は省略する。なお、例えば、導電膜３５の材料は第１の導電膜１５の材料と同じでもよいし異なっていてもよい。

半導体装置１のバンプ１７と半導体装置２１の導電膜３５とが接合され、これにより、半導体装置１と半導体装置２１とがバンプ１７を介して接合される。なお、半導体装置１に搭載される素子や回路は、半導体装置１に搭載される素子や回路と異なってもよいし、場合によっては同一でもよい。また、図１に示す半導体装置１がバンプ１７を介して接合される相手側は、必ずしも半導体基板を有する半導体装置に限らず、プリント配線基板などの基板装置でもよい。

図６は、図１に示す半導体装置１及びこれと接合される更に別の半導体装置４１を模式的に示す概略断面図である。図６に示す例では、半導体装置４１は、半導体装置１の半導体基板１１、パッド電極１２、絶縁膜１３、保護膜１４、開口部１４ａ、第１の導電膜１５、第２の導電膜１６及びバンプ１７にそれぞれ相当する、半導体基板５１、パッド電極５２、絶縁膜５３、保護膜５４、開口部５４ａ、第１の導電膜５５、第２の導電膜５６及びバンプ５７を有しており、半導体チップとして構成されている。ここでは、それらの重複する説明は省略する。半導体装置１のバンプ１７と半導体装置４１のバンプ５７とが接合され、これにより、半導体装置１と半導体装置４１とがバンプ１７を介して接合される。

図５に示す例では、接合される一方の半導体装置１にのみバンプ１７が設けられているのに対し、図６に示す例では、接合される両方の半導体装置１，４１にバンプ１７，５７が設けられている。したがって、図６に示す例では、図５に示す例に比べて接合される２つの半導体装置間の距離を広げることができる。図５に示す例では、バンプ１７のサイズ縮小に伴いバンプ１７の高さが低くなる結果、半導体装置１，２１間の距離が不足する場合がある。このような場合には、図６に示す例が適している。

［第２の実施の形態］

図７は、本発明の第２の実施の形態による撮像装置６１を模式的に示す概略断面図である。

本実施の形態による撮像装置６１は、半導体チップとして構成され撮像領域（受光領域）７１ａを有する半導体装置７１と、それぞれ半導体チップとして構成された２つの半導体装置７２と、２つのフレキシブルプリント基板７３と、これらのフレキシブルプリント基板７３の一部、半導体装置７１及び２つの半導体装置７２を内部の気密空間内に収容したパッケージ８１とを備えている。

半導体装置７１は、チップとして構成されたＣＭＯＳ、ＣＣＤ等のイメージセンサであり、撮像領域７１ａには複数の画素（図示せず）が２次元状に配置されている。半導体装置７１は、後述する透光性部材８４を介して撮像領域７１ａに入射した入射光を光電変換して、画像信号を出力する。本実施の形態では、半導体装置７１には、前記画素を駆動して画像信号を読み出す読み出し回路（図示せず）も搭載されている。

半導体装置７１で得られた画像信号は、２つの半導体装置７２及び２つのフレキシブルプリント基板７３を経由して取り出される。半導体装置７１と２つの半導体装置７２との間はバンプ７４によって接続され、各半導体装置７２と各フレキシブルプリント基板７３との間はバンプ７５によって接続されている。

本実施の形態では、一方の半導体装置７２には、半導体装置７１から出力される一部の画像信号に対してＡＤ変換等の処理を行う処理回路が搭載され、他方の半導体装置７２には、半導体装置７１から出力される残りの画像信号に対してＡＤ変換等の処理を行う処理回路が搭載されている。各半導体装置７２から出力される出力信号は、各フレキシブルプリント基板７３を介して、外部へ出力されるようになっている。

本実施の形態では、パッケージ８１は、半導体装置７１の撮像領域７１ａとは反対側の面が接着剤等により固着された後側部材８２と、入射光を撮像領域７１ａに導入するための開口部８３ａを有する前側部材８３と、開口部８３ａを閉塞するように設けられたガラス板等の透光性部材８４とを有している。フレキシブルプリント基板７３は、後側部材８２と前側部材８３との間を通って、パッケージの内部から外部へ導出されている。後側部材８２と前側部材８３との間、後側部材８２とフレキシブルプリント基板７３との間、前側部材８３とフレキシブルプリント基板７３との間は、接着剤等により接着されて、パッケージの内部空間が気密に保たれている。なお、後側部材８２及び前側部材８３の材質は、特に限定されず、例えば、セラミックや金属などでもよい。それらの材質（特に後側部材８２の材質）として金属を用いると、放熱性が高まる。

なお、パッケージ８１を取り除き、ガラス板等の透光性部材を撮像領域７１ａを覆うとともに撮像領域７１ａから間隔をあけるように配置して、その透光性部材の周辺部をスペーサ等を介して半導体装置７１における撮像領域７１ａの周囲に接着剤等で気密に固定してもよい。この場合、パッケージレスの撮像装置が実現される。

そして、本実施の形態では、半導体装置７１が図５中の半導体装置１と同様に構成され、各半導体装置７２が図５中の半導体装置２１と同様に構成され、図７中のバンプ７４が、図５中の半導体装置１のバンプ１７に相当している。逆に、半導体装置７１を図５中の半導体装置２１と同様に構成し、各半導体装置７２を図５中の半導体装置１と同様に構成してもよい。また、半導体装置７１を図６中の半導体装置１と同様に構成し、各半導体装置７２を図６中の半導体装置４１と同様に構成してもよい。この場合、図７中のバンプ７４が、図６中の半導体装置１のバンプ１７と半導体装置４１のバンプ５７とを合わせたものに相当するものとなる。

本実施の形態によれば、前記第１の実施の形態と同様に、バンプ７４のサイズ（幅）を小さくすることができる。画素サイズはますます縮小される傾向にあり、画素からの信号を並列に出力する信号線の間隔も同様に縮小することが要求される。本実施の形態による撮像装置６１では、小さなバンプ７４を多数並列に配置して接続できるため、画素サイズが縮小された場合でも、高速の撮像装置を提供することができる。

［第３の実施の形態］

図４は、本発明の第３の実施の形態による電子カメラ２００を模式的に示す概略断面図である。

本実施の形態による電子カメラ２００のボディ２０１内には、前記第２の実施の形態による撮像装置６１が組み込まれている。本実施の形態による電子カメラ２００は、一眼レフレックス型の電子スチルカメラとして構成されているが、前記第２の実施の形態による撮像装置６１は、他の電子スチルカメラやビデオカメラや携帯電話機に搭載されたカメラ等の種々の電子カメラに組み込んでもよい。

本実施の形態による電子カメラ２００では、ボディ２０１には交換式の撮影レンズ２０２が装着されている。撮影レンズ２０２を通過した被写体光はクイックリターンミラー２０３で上方に反射されてスクリーン２０４上に結像する。スクリーン２０４に結像した被写体像はペンタダハプリズム２０５から接眼レンズ２０６を通してファインダ観察窓２０７から観察される。クイックリターンミラー２０３は図示しないレリーズ釦が全押しされると上方に跳ね上がり、撮影レンズ２０２からの被写体像が前述した撮像装置６１に入射する。

撮像装置６１が、ブラケット（図示せず）及び位置調整機構（図示せず）等を介してボディ２０１に取り付けられることで、撮像装置６１がボディ２０１内に位置決めして固定されている。

本実施の形態によれば、前記第２の実施の形態による撮像装置６１が用いられているので、高速撮像を実現することができる。

以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。例えば、本発明による半導体装置は、撮像装置に用いることができるのみならず、他の種々の用途にも用いることができる。

１ 半導体装置
１１ 半導体基板
１２ パッド電極
１４ 保護膜
１４ａ 開口部
１５ 第１の導電膜
１６ 第２の導電膜
１７ バンプ

Claims (10)

1. 基板と、
   前記基板上に形成された電極と、
   前記電極に対応した開口部を有し前記電極の周縁部及び前記基板を覆う保護膜と、
   前記開口部内に設けられた第１の導電膜と、
   前記第１の導電膜上に設けられた第２の導電膜と、
   前記第２の導電膜上に設けられたバンプと、
   を備えたことを特徴とする半導体装置。
2. 前記第１の導電膜を構成する少なくとも最上の材料は、前記第２の導電膜を構成する材料に比べて、エッチング液に対する耐性が高いことを特徴とする請求項１記載の半導体装置。
3. 前記第１の導電膜を構成する少なくとも最上の材料はＡｕであることを特徴とする請求項１又は２記載の半導体装置。
4. 前記電極はＡｌからなり、
   前記第１の導電膜は、Ｎｉ層を前記電極の側としたＡｕ／Ｎｉ積層膜であり、
   前記第２の導電膜は、ＴｉＷ層を前記第１の導電膜の側としたＡｕ／ＴｉＷ積層膜、又はＡｕ単層膜であり、
   前記バンプはＡｕからなることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
5. 前記電極はＡｌ又はＣｕからなり、
   前記第１の導電膜は、Ｎｉ層を前記電極の側としたＡｕ／Ｎｉ積層膜、Ｎｉ層を前記電極の側としたＡｕ／Ｐｄ／Ｎｉ積層膜、Ｎｉ層を前記電極の側としたＳｎＡｇ／Ｎｉ積層膜、又はＣｕ単層膜であり、
   前記第２の導電膜は、ＴｉＷ層を前記第１の導電膜の側としたＡｕ／ＴｉＷ積層膜、Ａｕ単層膜、Ｔｉ単層膜、Ｗ単層膜、又はＰｄ単層膜であり、
   前記バンプはＡｕ、Ｎｉ、Ｃｕ、Ｓｎ、ＳｎＡｇのいずれかからなることを特徴とする請求項１又は２記載の半導体装置。
6. 前記基板は撮像領域を有することを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
7. 基板上に電極が形成され、前記電極に対応した開口部を有する保護膜が前記電極の周縁部及び前記基板を覆うように形成された前記基板を、用意する段階と、
   前記開口部内に第１の導電膜を形成する段階と、
   前記第１の導電膜及び前記保護膜を覆うように第２の導電膜を形成する段階と、
   前記第２の導電膜上において前記開口部に対応する位置にバンプを形成する段階と、
   前記保護膜上の前記第２の導電膜を除去して前記第２の導電膜をパターニングする段階と、
   を備えたことを特徴とする半導体装置の製造方法。
8. 前記第１の導電膜を形成する前記段階は、無電解めっき法により前記開口部内に前記第１の導電膜を形成する段階を含み、
   前記バンプを形成する前記段階は、前記第２の導電膜を電極として電気めっき法により前記バンプとなるべき材料を前記第２の導電膜上に形成する段階を含み、
   前記第２の導電膜をパターニングする段階は、前記第２の導電膜をウエットエッチングする段階を含む、
   ことを特徴とする請求項７記載の半導体装置の製造方法。
9. 請求項１乃至５のいずれかに記載の半導体装置と、
   前記半導体装置と前記バンプを介して接合された前記半導体装置とは別の半導体装置と、
   を備え、
   これらの半導体装置のうちの１つの半導体装置は撮像領域を有し、
   これらの半導体装置を収容し前記撮像領域に対応する箇所に透光性を有する部材を有するパッケージを更に備えたことを特徴とする撮像装置。
10. 請求項１乃至６のいずれかに記載の半導体装置又は請求項９記載の撮像装置を備えたことを特徴とする電子カメラ。

Images