JP2002151533A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP2002151533A
JP2002151533A JP2000340048A JP2000340048A JP2002151533A JP 2002151533 A JP2002151533 A JP 2002151533A JP 2000340048 A JP2000340048 A JP 2000340048A JP 2000340048 A JP2000340048 A JP 2000340048A JP 2002151533 A JP2002151533 A JP 2002151533A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
contact resistance
low contact
resistance metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000340048A
Other languages
English (en)
Inventor
Kazuhiko Terajima
寺嶋  一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2000340048A priority Critical patent/JP2002151533A/ja
Publication of JP2002151533A publication Critical patent/JP2002151533A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 従来技術の突起電極は剛直な金属塊から成る
ため、高さの低い突起電極と対向電極との電機的接続が
困難になり、実装歩留まりを低下させたり信頼性を著し
く損なう問題がある。 【解決手段】 本発明の半導体装置は、突起電極の主た
る構成体である突起部分が樹脂組成物から成る。したが
って、対向基板に実装する際に各突起電極間に高低差が
有っても、高い突起電極が潰れて低い突起電極と対向電
極との電機的接続が十分可能になり、また低圧で圧着で
きるので基板や半導体集積回路を破損して歩留まりを低
下させたり、信頼性を著しく損なう問題が無い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の実装構
造に関し、より詳しくは半導体集積回路片の能動素子面
に設けたパッド電極を対向基板に向けて実装するフリッ
プチップ実装において、前記パッド電極と対向電極とを
電気的に接続するためにパッド電極上に設ける突起電極
の構造に関する。
【0002】
【従来の技術】従来技術においては、半導体集積回路片
を対向基板に接続するための突起電極は、電気メッキに
よって形成する金属塊から成り、異方導電性膜を用いて
対向電極に圧着する。以下従来技術の実装構造について
説明する。
【0003】図13に示すように、半導体集積回路片1
は、厚さ500μm程度のシリコン単結晶の表面に、能
動素子や論理回路を設けてある。さらに、この半導体集
積回路片1の能動素子面には外部電極と電気的に接続す
るためのパッド電極2と素子や回路を保護するための保
護膜3を設けている。さらに、パッド電極2上層にバリ
アメタル層4と突起電極6が設けてあり、対向基板8上
に設けた対向電極9と電気的な接続がなされている。
【0004】対向基板8の材料としては電気絶縁性に優
れた樹脂材料、セラミクス、ガラス等があげられる。ま
た、対向電極9の材料としては導電性に優れたCuやA
l等の金属類やITO等の透明電極があげられる。
【0005】前記保護膜3はパッド電極2の上部に突起
電極6を設けて、対向電極9と電気的接続するため開口
部を有している。この保護膜3の材料としては半導体集
積回路片1との密着に優れ、電気的絶縁性の良好なシリ
コン窒化膜やポリイミド膜などが挙げられる。またパッ
ド電極2は導電性にすぐれたAlを主成分とする厚み約
1μmの金属膜からなる。
【0006】前記保護膜3の開口部でパッド電極2の上
に、対向電極9と接続するための突起電極6を設ける。
この突起電極6はNi、Cu、Auなどの導通性の良好
は金属塊からなる。
【0007】また、突起電極6は前記パッド電極2との
接続面に、パッド電極材料と突起電極材料の相互拡散を
防止するためのバリアメタル層4を有している。このバ
リアメタル層4の材料としてはバリア性の良好なTi、
W、Cr、Ni等を主成分とする金属膜が挙げられる。
【0008】また、半導体集積回路片1は異方性導電膜
11により対向基板8に固着されており、突起電極6と
対向電極9は異方性導電膜11に含有される導電粒子7
を介して接触し、電気的接続を得ている。この異方性導
電膜11の材料としては熱硬化性樹脂フィルムに導電粒
子7を分散したものがあげられる。導電粒子7の材料と
しては直径6μm程度の金属粒子等があげられる。望ま
しくは樹脂粒子に導通性の良好なAuなどの金属膜を被
服したものである。
【0009】つぎに、従来技術における半導体装置の製
造方法について説明する。はじめに、半導体集積回路片
1のパッド電極2と保護膜3を有するおもて全面にスパ
ッタリング等の膜付け手段により電解メッキのための共
通電極膜を形成する。この共通電極膜はパッド電極2上
において、パッド電極2材料と突起電極6材料の相互拡
散を防止するためのバリアメタル層4となる。そのの
ち、前記共通電極膜上にパッド電極2の部分は開口する
ようにしてメッキレジストを形成する。メッキレジスト
の形成手段としては印刷やホトリソグラフィーが挙げら
れる。
【0010】つぎに、電解メッキにより前記メッキレジ
ストの開口部分に突起電極6を形成する。この突起電極
6の材料としては導通性に優れるNi、Cu、Au等を
主成分とする金属類があげられる。このなかで望ましい
のは電気的抵抗が低く酸化しにくいAuである。
【0011】つぎに、前述のメッキレジストを剥離除去
し、そののち、突起電極6を除く半導体集積回路片1お
もて面にある共通電極膜をエッチングして除去する。以
上の工程で半導体素子片1のパッド電極2上に突起電極
6が形成される。最後に、導電粒子7を含有した異方性
導電膜11を使用して半導体素子片1を対向基板8側に
加熱圧着して、半導体素子片1の対向基板8への固着と
突起電極6と対向電極9間の電気的接続を同時に行う。
【0012】
【発明が解決しようとする課題】前述のように従来技術
においては、一般的な突起電極の形成方法は、メッキ手
段により形成されているが、突起電極の高さを均一にす
ることができない。このため、高さが不均一な突起電極
と対向電極との間で、電気的接続不良が生じる。この絶
続不良を防止するために、半導体集積回路片を強く対向
基板に押しつけても突起電極が剛直なAu等の金属塊で
あるので、対向基板や対向電極、あるいは半導体集積回
路片を破損しかねない。したがって、従来技術では圧着
時の圧力で潰れる導電粒子を含有した異方性導電膜を使
用して突起電極と対向電極間の電気的接続を行ってい
た。しかしながら、異方性導電膜を使った接続方法では
隣接電極間で導電粒子を介してショート不良が発生する
ため、電極ピッチを微細化できないという問題が生じて
いた。
【0013】さらに、ポリカーボネート等の柔らかな樹
脂材料を用いて、表面にITO等の対向電極を形成した
対向基板等では、前述の導電粒子が対向基板にくい込ん
で、ITO電極を破損する場合があった。この破損によ
り半導体装置の信頼性を著しく損なわれる問題があっ
た。この破損を防止するために、半導体素子片の圧着力
を低く抑えると、導電粒子の潰れが不十分となり、接触
面積が極少ないため突起電極と対向電極の接続抵抗が高
くなっていた。このため半導体装置が機能しなくなる等
の重大な問題が生じていた。
【0014】そこで本発明の目的は、上記課題を解決し
て、隣接電極間でのショート不良が無く、半導体集積回
路片や対向電極を破損しないように圧着圧力を低く抑え
ても電気的な接続がなされる半導体装置の構造とその製
造方法を提供することである。
【0015】
【課題を解決するための手段】上記課題を解決するた
め、本発明においては下記記載の半導体装置の構造とそ
の製造工程を採用する。
【0016】本発明の半導体装置は、半導体集積回路片
の能動素子面に設けられたパッド電極上に形成された突
起電極と、対向基板上の対向電極とが電気的に接続され
た半導体装置において、該突起電極が導電性樹脂材料を
含んでいることを特徴とする。
【0017】本発明の半導体装置は、パッド電極と突起
電極の間に配置された第一の低接触抵抗金属膜、該突起
電極と対向電極の間に配置された第二の低接触抵抗金属
膜のいずれか、または両方に低接触抵抗金属膜が配置さ
れていることを特徴とする。
【0018】本発明の半導体装置は、突起電極が絶縁性
材料からなり、且つ前記第一、第二の低接触抵抗金属膜
の両方が配置されており、且つ該突起電極の側面におい
て第一、第二の低接触抵抗金属膜が電気的に接続されて
いることを特徴とする。
【0019】本発明の半導体装置は、パッド電極と低接
触抵抗金属膜の間に、パッド電極材料と低接触抵抗金属
膜材料の相互拡散を防止するためのバリアメタル層を有
することを特徴とする。
【0020】本発明の半導体装置は、半導体素子片と対
向基板の隙間に封止樹脂を有することを特徴とする。
【0021】本発明の半導体装置は、半導体集積回路片
の突起電極と対向基板上の対向電極とを対向させて異方
性導電膜を介して電気的に接続することを特徴とする。
【0022】本発明の半導体装置の製造方法は、半導体
集積回路片おもて面のパッド電極上は開口して保護膜を
設ける工程と、パッド電極を含む半導体集積回路片おも
て面に第一の低接触抵抗金属膜を設ける工程と、パッド
電極上に樹脂組成物を含有する材料からなる突起電極を
形成する工程と、前記第一の低接触抵抗金属膜の不要箇
所を除去する工程とを有することを特徴とする。
【0023】本発明の半導体装置の製造方法は、突起電
極を形成する工程の後に、突起電極表面を含む半導体集
積回路片おもて面に第二の低接触抵抗金属膜を設ける工
程を有することを特徴とする。
【0024】(作用)本発明の半導体装置は、突起電極
の主たる構成体である突起部分が樹脂組成物から成る。
したがって、突起電極を対向電極に接触させて電気的接
続を行う際に各突起電極に高低差が有っても、各突起電
極が圧着時の圧力で潰れることで、低い突起電極と対向
電極との電気的接続が十分可能となる。したがって、異
方性導電膜による電気的接続が無いため、隣接電極間で
導電粒子を介したショート不良を発生することが無く、
電極ピッチの微細化が可能となる。
【0025】さらに本発明の半導体装置は、半導体集積
回路片を対向基板に圧着する際に圧力の加わるパッド電
極と樹脂組成物から成る突起電極との接触界面に低接触
抵抗金属膜を有している。したがって、低い圧着力で
も、広い接触面積を確保した低接触抵抗の電気的接続が
可能になる。このため、半導体素子片や対向電極を破損
することが無くなり、電気特性の良好な半導体装置が得
られる。
【0026】
【発明の実施の形態】(実施例1)以下図面に基づいて
本発明の半導体装置における第1の実施形態について図
1に基ずいて説明する。
【0027】図1に示すように半導体集積回路片1は、
おもて面に能動素子、論理回路、半導体メモリー、配線
回路等を含む半導体集積回路(図示せず)と、その電源
や信号系配線を外部電極と接続するためのパッド電極2
と、前記集積回路を保護するための保護膜3を有する構
造である。
【0028】前記半導体集積回路片1は厚さ0.5から
1.0mm程度のシリコン単結晶板から成り、パッド電
極2はAlを主成分とする厚み約1μmの金属膜からな
る。さらに保護膜3はパッド電極2を被覆する如くに形
成されており、電気的接続が可能なように開口部を設け
た。前記保護膜3の材料は、半導体集積回路ウエハー1
との密着に優れ、電気的絶縁性の良好なシリコン窒化膜
やポリイミド膜などが挙げられる。
【0029】図1に示すように、本発明の第1の実施例
ではパッド電極2の上層に、パット電極2の材料と突起
電極6の材料の相互拡散を防止するために、厚さ0.5
μm程度のバリアメタル層4を設けた。このバリアメタ
ル層4の材料は、拡散バリア性の良好なTi、W、C
r、Ni等を主成分とする金属膜が望ましい。
【0030】さらに、前記バリアメタル層4の上層に、
該バリアメタル層4と前記突起電極6との電気的接続抵
抗を減らすために、厚さ1μm程度の第一の低接触抵抗
金属膜5を設けた。前記第一の低接触抵抗金属膜5の材
料は、導通性に優れ、且つ接触抵抗の低いAg、Au、
Pt、Pd等の金属類または前記金属の組成物が好まし
い。この中で最も望ましい材料は、表面が酸化されにく
く、且つ適度の塑性を備えたAuである。
【0031】また図1に示す、前記突起電極6の主たる
構成体は、導電性樹脂組成物を含み、前記保護膜3より
5〜100μm程度突起した形状とした。前記導電性樹
脂組成物の材料は、エポキシ、ウレタン、アクリル、シ
リコン等の樹脂組成物をマトリクス成分とし、導電粒子
としてAl、Ni、Ag、Au、Pd、C等の導電性材
料や前記材料の組成物粒子または混合粒子を分散した材
料から選択された材料からなる。また、前記樹脂組成物
のなかでも弾性の低い樹脂組成物を用いれば、本発明の
目的を達成する事ができる事はは言うまでもない。
【0032】また、前記導電性粒子は、分散性と導通性
に優れるAg粒子が望ましく、さらに望ましくはAg粒
子のエレクトロ・マイグレーションを防止したAg/P
d組成物粒子である。
【0033】さらに、図1に示すように対向基板8上に
設けた対向電極9と前記突起電極6を接触させ、電気的
に接続させた。
【0034】そのうえ、対向基板8と半導体素子片1を
接着し、対向電極9と突起電極6との圧着する圧力を保
持して電気的に接続するための封止樹脂10を注入する
ことで、本発明の半導体装置を形成した。
【0035】以上の説明で明らかなように、本発明の第
1実施例の半導体装置が構造上で従来技術の半導体装置
と大きく異なる点は、突起電極6の主たる構成体である
突起部分が導電性樹脂組成物から成ることである。
【0036】このため、前記突起電極6と対向電極9の
電気的接続を行う際に、各突起電極6に高低差が有って
も、各突起電極6が圧着する際の圧力で潰れ、低い突起
電極6と対向電極8との電気的接続が十分可能になる。
【0037】したがって、前記突起電極と対向電極の電
気的実装において、導電粒子を含有した異方性導電膜を
使用する必要が無くなる。このため、隣接電極間で導電
粒子を介したショート不良を発生することが無くなり、
電極ピッチの狭小化が可能になる。
【0038】さらに本発明の第1実施例の半導体装置が
従来技術の半導体装置と構造上で大きく異なる点は、半
導体集積回路片1を対向基板8に圧着する際に、圧力の
加わるパッド電極2と樹脂組成物から成る突起電極6と
の接触界面に第一の低接触抵抗金属膜5を有しているこ
とである。
【0039】たとえ突起電極6の高さが極端に低いた
め、電極間に加わる圧力が低い圧着力であったとして
も、広い接触面積を確保できれば、低接触抵抗の電気的
接続が可能となる。したがって、半導体素子片1や対向
電極9を破損する可能性が少なくなり、電気特性の良好
な半導体装置をが得る事ができる。
【0040】以下、図面を参照しながら本発明の第1実
施例の半導体装置の具体的な製造方法を図1〜5を用い
て説明する。
【0041】はじめに、図2に示すように、半導体集積
回路片1のパッド電極2を有するおもて面全面にバリア
メタル層4を厚さ0.5μmのTi、W膜をスパッタリ
ング法により設けた。このバリアメタル層4は電気メッ
キのための共通電極を兼ねている。
【0042】つぎに、このバリアメタル層4の上層に、
スクリーン印刷法又はホトリソグラフィー法により、メ
ッキレジスト12のパターンで開口部を形成した。
【0043】そののち、図3に示すように、前記開口部
に前記バリアメタル層4を共通電極として電気メッキ法
により、厚さ1μmのAu膜からなる第一の低接触抵抗
金属膜5を設けた。
【0044】そののち、メッキレジスト12を除去し
て、選択的エッチング液としては過酸化水素水を用い
て、図3に示す目的の構造を形成した。
【0045】また、無電解メッキ法によって、バリアメ
タル層4と第一の低接触抵抗金属膜5を形成できること
は言うまでもない。無電解メッキ法で、保護膜3が開口
してあるAlを主成分とするパッド電極2表面をジンケ
ート処理や触媒付与により活性化してNi膜からなるバ
リアメタル層を形成し、無電解メッキによりAu膜から
成る第一の低接触抵抗金属膜5を形成することができ
る。
【0046】つぎに、図4に示すように、スクリーン印
刷法にて熱硬化性のエポキシ樹脂に銀粉75体積%を含
有する導電性樹脂組成物を第一の低接触抵抗金属膜5上
に供給した後、加熱硬化し直径100μm、高さ約15
μmの突起電極6を1個の半導体集積回路片1につき8
0ヶ所設けた。
【0047】つぎに、図5に示すように、前述の突起電
極6を設けた半導体集積回路片1を用い、硬化していな
い液状またはフィルム状の封止樹脂10を、熱硬化性の
接着剤樹脂組成物を用い、さらに対向基板8としてガラ
ス基板を用いて、ITOから成る対向電極9に実装し
た。
【0048】そののち、対向電極9と突起電極6を加熱
して圧着し、前記封止樹脂10を熱硬化して半導体集積
回路片1を対向基板8に固着するとともに、各電極を電
気的に接続した。また、前記半導体集積回路片1の熱圧
着時の加熱温度は、高い突起電極6が充分に潰れるため
に、材料の樹脂成分の軟化温度または、ガラス転移温度
よりも高い温度で圧着することが望ましい。
【0049】半導体集積回路片1上の突起電極6の高さ
は約1μm程度のバラツキを有しているが、高い突起電
極6においては熱圧着時に、導電性樹脂組成物から成る
突起部分が潰れることで、低い突起電極6と対向電極9
とも良好な電機的接続を有する図1に示す半導体装置を
得る事ができた。
【0050】前述のように突起電極6を設けて実装した
80ヶ所のパッド電極2と対向電極9との接続不良は無
く、接続抵抗の平均値はおよそ1オームであった。
【0051】(実施例2)以下図面に基づいて本発明の
半導体装置における第2の実施形態について図6を用い
て説明する。
【0052】実施例1における、低接触抵抗金属膜5を
突起電極6とパッド電極2の間ではなく、突起電極6と
対向電極9の間に配置しても良い。さらに、図6に示す
ように前記突起電極6の上面と下面の両方に第一の低接
触抵抗金属膜5を配置しても良い。
【0053】図6に明らかなように、本発明の第2実施
例が第1実施例と構造上で異なる点は、突起電極6の上
面で、且つ対向電極9と接触する面にも厚さ約1μmの
Au膜から成る第2の第一の低接触抵抗金属膜5を有し
ていることである。
【0054】また、対向電極9と突起電極6とは第二の
低接触抵抗金属膜5’を介して電気的に接続されてい
る。
【0055】そのうえ、対向基板8と半導体素子片1を
接着するとともに、対向電極9と突起電極6との圧着圧
力を保持して電気的に接続するための封止樹脂10を有
している。
【0056】このため、本発明の第2実施例の半導体装
置は、実施例1で示した効果に加えて、対向電極9と突
起電極6との接触抵抗がより低い良好な電気的接続が可
能となる。
【0057】以下、図面を参照しながら本発明の第2実
施例の半導体装置の具体的な製造方法を図6〜7を用い
て説明する。
【0058】前記第二の低接触抵抗金属膜5を配置する
場合は、実施例1で示した方法に加え、以下の方法を導
入する必要がある。
【0059】まず、実施例1の方法に従って、半導体集
積回路片1のパッド電極層4、第一の低接触抵抗金属膜
5、突起電極6を形成後、各突起電極6上面にAuから
なる第二の低接触抵抗金属膜5’を、蒸着、スパッタリ
ング、メッキなどの手段により形成した。膜厚が不十分
な場合はこれを共通電極膜として電気メッキによりAu
膜厚を1μm程度まで厚くして対処することができる。
【0060】つぎに、図7aに示すように、第二の低接
触抵抗金属膜5’が形成された突起電極6上にエッチン
グレジスト13を形成し、王水やヨウ素/ヨウ化カリウ
ム溶液により、Au膜をエッチングして除去して目的の
第二低接触金属膜5’のパターンを得た。
【0061】そののち、前述の突起電極6上に形成した
エッチングレジスト13を除去した。
【0062】さらに、図7bに示すように前述の突起電
極6を設けた半導体集積回路片1を用い、封止樹脂10
として熱硬化性の接着剤樹脂組成物を用い、さらに対向
基板8としてガラス基板を用いて、実施例1と同様にI
TOから成る対向電極9に実装し、図6に示す半導体装
置を得た。
【0063】以上のように、80ヶ所の突起電極6を設
けて実装したパッド電極2と対向電極9との接続不良は
無かった。また、第2実施例では突起電極上面に第二の
低接触抵抗金属膜5’を設けたため、第1実施例と比較
して接続抵抗はさらに低くなり、80ヶ所の平均値はお
よそ0.5オームであった。
【0064】(実施例3)以下図面に基づいて本発明の
半導体装置における第3の実施形態について図8を用い
て説明する。
【0065】本発明の構成は、図8に示すように半導体
集積回路片1はおもて面に、能動素子、論理回路、半導
体メモリー、配線回路等を有する半導体集積回路(図示
せず)と、その電源や信号系配線を外部電極と接続する
ためのパッド電極2と、前記集積回路を保護するための
保護膜3を有している。
【0066】また、実施例1と同様にパッド電極2上に
はバリアメタル層4が設けた。
【0067】図8に示すように、実施例3においては、
突起電極6の主たる構成体である突起部分は絶縁性樹脂
組成物から成り、前記保護膜3より5〜100μm程度
突起した形状とした。
【0068】前記絶縁性樹脂組成物の材料は、エポキ
シ、ウレタン、アクリル、シリコン等の樹脂組成物があ
げられる。該絶縁性樹脂成分としては前記組成物のなか
でも弾性の低い樹脂組成物が望ましい。
【0069】図8から明らかなように、本発明の第3実
施例が第2実施例と構造上で異なる点は、突起電極6の
主たる構成体である突起部分が絶縁性樹脂組成物から成
り、且つ対向電極9と接触する面を含む突起電極6の側
面にも厚さ約1μmのAu膜から成る第二の低抵接触抗
金属膜5を有していることである。
【0070】そのうえ、前記第一の低接触抵抗金属膜5
と第二の低接触抵抗金属膜5’とが絶縁性樹脂組成物か
ら成る突起電極6側面で電気的に接続されるている構成
とした。
【0071】したがって、図8に示すように対向電極9
とパッド電極2とは、第一と第二の低接触抵抗金属膜
5、5’を介して電気的に接続されており、そのうえ、
対向基板8と半導体素子片1を接着するとともに、第二
の低接触抵抗金属膜5’を介して接触する対向電極9と
突起電極6との圧着圧力を保持して電気的に接続するた
めの封止樹脂10を有する構成とした。
【0072】以上の説明で明らかなように、本発明の第
3実施例の半導体装置が構造上で、従来技術の半導体装
置と大きく異なる点は、突起電極6の主たる構成体であ
る突起部分が絶縁性樹脂組成物から成ることである。
【0073】突起電極6の材料として感光性樹脂組成物
を用い、フォトリソ工程により目的の構造を形成した。
導電性樹脂組成物による電極間隔に比べて、本構成を採
用する事で、さらなる電極ピッチの狭小化が可能になっ
た。
【0074】以下、図面を参照しながら本発明の第3実
施例の半導体装置の製造方法を図8〜12を用いて説明
する。
【0075】はじめに、図9に示すように半導体集積回
路片1のパッド電極2を有するおもて面全面にバリアメ
タル層4として厚さ0.5μmのTi/W膜をスパッタ
リング法により設けた。
【0076】つぎに、このバリアメタル層4の上層に、
スパッタリング法やメッキ法等の膜付け手段により、
0.5μmの第一の低接触抵抗金属膜5のAu膜を設け
た。
【0077】そののち、図10に示すようにフォトリソ
グラフィー法により、第一の低接触抵抗金属膜5上に、
直径50μm、高さ約10μmの感光性樹脂組成物から
成る突起電極6を、1個の半導体集積回路片1につき1
60ヶ所設けた。
【0078】つぎに、半導体集積回路素子片1おもて面
全面に蒸着、スパッタリング、メッキなどの膜付け手段
により、Auからなる第二の低接触抵抗金属膜5’を形
成した。
【0079】そののち、図10に示すように、第二の低
接触抵抗金属膜5’が形成された突起電極6表面を被覆
するように、エッチングレジスト13を所望のパターン
で形成した。
【0080】つぎに、図11に示すように前記エッチン
グレジスト13より露出したAu膜を王水やヨウ素/ヨ
ウ化カリウム溶液で、Ti/W膜を過酸化水素水により
エッチング除去した。
【0081】そののち、突起電極6部位の前記エッチン
グレジスト13を除去した。
【0082】つぎに、図12にしめすように、前記突起
電極6を設けた半導体集積回路片1、封止樹脂10、さ
らに対向基板8を実施例1と同様の工程でITOから成
る対向電極9に実装し、本発明の半導体装置を得た。
【0083】以上のように、160ヶ所の突起電極6を
設けて実装したパッド電極2と対向電極9との接続不良
は一ヶ所も無かった。また、第3実施例では第二の低接
触抵抗金属膜5’を設けたため、第1実施例と比較して
接続抵抗はさらに低くなり、160ヶ所の平均値はおよ
そ0.5オームであった。
【0084】以上の説明で明らかなように、前述の第2
の実施例と第3の実施例が構造上で異なる点は、突起電
極6の側面にも厚さ約1μmのAu膜から成る良導体金
属膜5を設けて、上面と下面の良導体金属膜5を電気的
に接続している点である。
【0085】このため、突起部分の材料として導電性樹
脂組成物のみならず、非導電性の樹脂組成物の使用が可
能となった。非導電性の樹脂組成物として望ましいのは
感光性の樹脂組成物である。
【0086】感光性樹脂組成物を使用することで、フォ
トリソ工程を用いた突起部分の形成が可能になり、印刷
等に比べて微細な突起電極の形成が可能となった。
【0087】そのうえ、高価な導電性樹脂組成物を使用
しないため製造コストの低い突起電極形成が可能となっ
た。また、突起電極部の電気的容量を確保するために、
実施例3においても導電性樹脂組成物を使用することが
可能なことは言うまでもない。
【0088】
【発明の効果】以上の説明で明らかなように、本発明の
半導体装置は、突起電極の主たる構成体である突起部分
が樹脂組成物から成る。したがって、突起電極を対向基
板上に形成された対向電極に接触させて電気的接続を行
う際に各突起電極に高低差が有っても、各突起電極が圧
着圧力で潰れて低い突起電極と対向電極との電機的接続
が十分可能になる。したがって、対向基板上に形成され
た対向電極と半導体集積回路片上に形成された突起電極
とを電気的に接続する際に、異方性導電膜を使用する必
要が無い。このため、隣接電極間で導電粒子を介したシ
ョート不良を発生することが無くなり電極ピッチの微細
化が可能になる。
【0089】さらに本発明の半導体装置は、半導体集積
回路片を対向基板に圧着する際に圧力の加わるパッド電
極と樹脂組成物から成る突起電極との接触界面に低接触
抵抗金属膜を有している。したがって、低い圧着力で
も、広い接触面積を確保した低接触抵抗の電気的接続が
可能になる。このため、半導体素子片や対向電極を破損
することが無くなり、電気特性の良好な半導体装置が得
られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における半導体装置の構
造を示す断面図である。
【図2】本発明の第1の実施例における半導体装置の製
造方法を示す断面図である。
【図3】本発明の第1の実施例における半導体装置の製
造方法を示す断面図である。
【図4】本発明の第1の実施例における半導体装置の製
造方法を示す断面図である。
【図5】本発明の第1の実施例における半導体装置の製
造方法を示す断面図である。
【図6】本発明の第2の実施例における半導体装置の構
造を示す断面図である。
【図7】本発明の第2の実施例における半導体装置の製
造方法を示す断面図である。
【図8】本発明の第3の実施例における半導体装置の構
造を示す断面図である。
【図9】本発明の第3の実施例における半導体装置の製
造方法を示す断面図である。
【図10】本発明の第3の実施例における半導体装置の
製造方法を示す断面図である。
【図11】本発明の第3の実施例における半導体装置の
製造方法を示す断面図である。
【図12】本発明の第3の実施例における半導体装置の
製造方法を示す断面図である。
【図13】従来例における半導体装置の構造を示す断面
図である。
【符号の説明】
1 半導体集積回路片 2 パッド電極 3 保護膜 4 バリアメタル層 5 第一の低接触抵抗金属膜 5’第二の低接触抵抗金属膜 7 導電粒子 6 突起電極 8 対向基板 9 対向電極 10 封止樹脂 11 異方性導電膜 12 メッキレジスト 13 エッチングレジスト

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体集積回路片の能動素子面に設けら
    れたパッド電極上に形成された対向基板上の対向電極と
    電気的接続をするための突起電極を有する半導体装置に
    おいて、該突起電極が導電性樹脂材料を含んでいること
    を特徴とする半導体装置。
  2. 【請求項2】 前記突起電極と対向基板上の対向電極と
    が電気的に接続されていることを特徴とする請求項1項
    記載の半導体装置。
  3. 【請求項3】 前記パッド電極と突起電極の間に配置さ
    れた第一の低接触抵抗金属膜、該突起電極と対向電極の
    間に配置された第二の低接触抵抗金属膜のいずれか、ま
    たは両方に配置されていることを特徴とする請求項1、
    2項のいずれかに記載の半導体装置。
  4. 【請求項4】 前記突起電極が絶縁性材料であり、且つ
    前記第一、第二の低接触抵抗金属膜の両方が配置されて
    おり、且つ該突起電極の側面で第一、第二の低接触抵抗
    金属膜が電気的に接続されていることを特徴とする請求
    項1、2項のいずれかに記載の半導体装置。
  5. 【請求項5】 前記パッド電極と低接触抵抗金属膜の間
    に、両部材の相互拡散を防止するためのバリアメタル層
    を配することを特徴とする請求項1から4項のいずれか
    に記載の半導体装置。
  6. 【請求項6】 前記半導体素子片と対向基板の隙間に封
    止樹脂を配することを特徴とする請求項2項から5項の
    いずれかに記載の半導体装置。
  7. 【請求項7】 半導体集積回路片の突起電極と対向基板
    上の対向電極とを対向させて異方性導電膜を介して電気
    的に接続することを特徴とする請求項第3項から6項の
    いずれかに記載の半導体装置。
  8. 【請求項8】 半導体集積回路片おもて面のパッド電極
    上を開口して保護膜を設ける工程と、パッド電極を含む
    半導体集積回路片おもて面に第一の低接触抵抗金属膜を
    設ける工程と、パッド電極上に樹脂組成物を含有する材
    料からなる突起電極を形成する工程と、前記第一の低接
    触抵抗金属膜の不要箇所を除去する工程とを有すること
    を特徴とする半導体装置の製造方法。
  9. 【請求項9】 請求項7記載の半導体装置の製造方法に
    おいて、前記突起電極を形成する工程の後に、突起電極
    表面を含む半導体集積回路片おもて面に第二の低接触抵
    抗金属膜を設ける工程を有することを特徴とする半導体
    装置の製造方法。
JP2000340048A 2000-11-08 2000-11-08 半導体装置とその製造方法 Pending JP2002151533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000340048A JP2002151533A (ja) 2000-11-08 2000-11-08 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000340048A JP2002151533A (ja) 2000-11-08 2000-11-08 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2002151533A true JP2002151533A (ja) 2002-05-24

Family

ID=18815024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000340048A Pending JP2002151533A (ja) 2000-11-08 2000-11-08 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2002151533A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP2015159206A (ja) * 2014-02-25 2015-09-03 株式会社ニコン 半導体装置及びその製造方法、撮像装置、並びに電子カメラ
JP2019004186A (ja) * 2018-10-02 2019-01-10 株式会社ニコン 半導体装置及びその製造方法、撮像装置、並びに電子カメラ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
US8142602B2 (en) 2004-04-27 2012-03-27 Seiko Epson Corporation Method for mounting semiconductor device
JP2015159206A (ja) * 2014-02-25 2015-09-03 株式会社ニコン 半導体装置及びその製造方法、撮像装置、並びに電子カメラ
JP2019004186A (ja) * 2018-10-02 2019-01-10 株式会社ニコン 半導体装置及びその製造方法、撮像装置、並びに電子カメラ

Similar Documents

Publication Publication Date Title
JP3152180B2 (ja) 半導体装置及びその製造方法
JP3400051B2 (ja) 異方性導電膜、その製造方法及びそれを使用するコネクタ
KR100546346B1 (ko) 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
TW548746B (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
JP2004095577A (ja) 半導体装置およびその製造方法
JP2002329747A (ja) 半導体装置の実装構造、その実装方法および液晶表示パネル
TWI257676B (en) Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment
JPH05102382A (ja) I/oピンの修理構造および修理方法
TWI323504B (en) Method for fabricating package substrate, electronic apparatus and computing system
US7206056B2 (en) Display device having a terminal that has a transparent film on top of a high resistance conductive film
JPH0628121B2 (ja) 異方導電フイルム
JP2002151533A (ja) 半導体装置とその製造方法
JP2004080006A (ja) 半導体装置の製造方法
JP3855495B2 (ja) 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器
JPH06177315A (ja) 多層リードフレーム
JP3198162B2 (ja) 半導体集積回路装置の接続方法
JPH10340925A (ja) 半導体装置およびその製造方法
JP2009099830A (ja) 配線基板及びicチップの実装方法
JP5061010B2 (ja) 半導体モジュール
JP2002134541A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
JP3279225B2 (ja) バンプを有する電子部品及びその実装構造
JP3283947B2 (ja) 半導体装置およびその製造方法
JP2002217239A (ja) 異方性導電膜
KR100833937B1 (ko) 이방성 도전 접착제
JPH11297751A (ja) 半導体装置