JPH05102382A - Ｉ／ｏピンの修理構造および修理方法 - Google Patents

Ｉ／ｏピンの修理構造および修理方法

Info

Publication number
JPH05102382A
JPH05102382A JP3263801A JP26380191A JPH05102382A JP H05102382 A JPH05102382 A JP H05102382A JP 3263801 A JP3263801 A JP 3263801A JP 26380191 A JP26380191 A JP 26380191A JP H05102382 A JPH05102382 A JP H05102382A
Authority
JP
Japan
Prior art keywords
pin
repair
damaged
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3263801A
Other languages
English (en)
Other versions
JP2658672B2 (ja
Inventor
Jun Inasaka
純 稲坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3263801A priority Critical patent/JP2658672B2/ja
Priority to CA002080094A priority patent/CA2080094C/en
Priority to US07/958,756 priority patent/US5373110A/en
Priority to DE69231374T priority patent/DE69231374T2/de
Priority to EP92117417A priority patent/EP0536802B1/en
Publication of JPH05102382A publication Critical patent/JPH05102382A/ja
Application granted granted Critical
Publication of JP2658672B2 publication Critical patent/JP2658672B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】 【目的】 セラミック多層配線基板上に設けた外部接続
用のＩ／Ｏピンがセラミック基板の一部と共に脱落して
破損した場合、破損したＩ／Ｏピンを元の電気的，機械
的特性を持つように復帰させる修理構造と修理方法を提
供する。 【構成】 Ｉ／Ｏピンが破損した部分に導電性接着剤７
を埋め込み、この上に修理ピン６を起立接着させて電気
的に接続すると共に、破損したＩ／Ｏピンの周囲にある
正常なＩ／Ｏピン５と修理ピン６とを固定板８によって
架橋して固定することで機械的強度を得る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はセラミック等の多層配線
基板に設けられたＩ／Ｏピンの修理構造と修理方法に関
する。
【０００２】
【従来の技術】従来、Ｉ／Ｏピンが設けられたセラミッ
ク等の多層配線基板としてはシングルチップモジュール
のピングリッドアレイがある。
【０００３】このような多層配線基板では、セラミック
等の基板の表面にＬＳＩチップが実装されており、裏面
には基板に形成された複数のスルーホールを介してＬＳ
Ｉチップと電気的に接続された複数のＩ／Ｏピンが設け
られている。
【０００４】上記の如き多層配線基板にあっては、Ｉ／
Ｏピンが細いために図９ないし図１２に示すように破損
することがある。
【０００５】すなわち、図９はＩ／Ｏピン５１が軸部分
で棄損した場合を示しており、図１０はＩ／Ｏピン５１
がろう付部分で破損した場合を示している。また図１１
はＩ／Ｏピン５１と取付パッド５２が共にセラミック基
板５３から剥離して破損した場合を示しており、図１２
はＩ／Ｏピン５１と共にセラミック基板５３も破損した
場合を示している。
【０００６】
【発明が解決しようとする課題】従来の多層配線基板で
は、Ｉ／Ｏピンが破損しても、破損したＩ／Ｏピンの修
理が行われることはなく、多層配線基板そのものを交換
していた。
【０００７】このため、シングルチップモジュールのよ
うな付加価値の高い基板を用いた電子装置では修理コス
トが高くなるという問題があった。
【０００８】本発明の目的は、セラミック等の多層配線
基板上のＩ／Ｏピンが取付パッドと共に、或いはセラミ
ック基板の一部と共に破損した場合の修理構造と修理方
法を提供することにある。
【０００９】
【課題を解決するための手段】本発明のセラミック等の
多層基板の修理構造は、Ｉ／Ｏピン破損部に新たに固着
したＩ／Ｏピンと、このＩ／Ｏピンの周囲に位置するＩ
／Ｏピンとを架橋する固定板とを有する。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。
【００１１】図１は本発明の一実施例の修理構造を示す
断面図、図２は正常な多層配線基板を示す断面図であ
る。
【００１２】本発明の修理構造および修理方法の説明に
先立って、図２によりＩ／Ｏピンが破損していない状態
の多層配線基板の構成について説明する。
【００１３】図２において、多層配線基板１は、セラミ
ック基板１ａとこのセラミック基板１ａの表面に形成さ
れたポリイミドを層間絶縁とする微細配線層１ｂとによ
って構成されている。微細配線層１ｂの上面にはＬＳＩ
チップ２が実装されている。
【００１４】セラミック基板１ａには複数のスルーホー
ル３が形成されており、セラミック基板１ａの裏面であ
ってそれぞれのスルーホール３に対応して取付パッド４
が設けられている。そしてそれぞれの取付パッド４に外
部接続用のＩ／Ｏピン５がろう付けされ、セラミック基
板１ａのスルーホール３を介してＬＳＩチップ２と電気
的に接続されている。
【００１５】スルーホール３の直径は０．２５ｍｍに設
定され、内部にタングステン，モリブデン，金，銀，銀
−パラジウム等の導体ペーストが埋め込まれている。ま
た取付パッド４の直径は１．３ｍｍに設定され、金メッ
キ膜，銅メッキ膜，厚膜金，厚膜銅、或いはパラジウム
等のスパッタ膜により形成されている。
【００１６】Ｉ／Ｏピン５は、直径０．３５ｍｍ，長さ
５．０ｍｍの寸法を持って形成されている。Ｉ／Ｏピン
５の取付パッド５と接合される端面は接着面積を増加し
て十分な強度を得るためにヘッダー加工が施されてお
り、かつ表面には金メッキが施されている。Ｉ／Ｏピン
５を取付パッド４にろう付けするためのろう材として
は、一般に金／すず：８０／２０（ｗｔ％）或いは銀／
銅：７２／２８（ｗｔ％）等の共晶合金のろう材が用い
られている。
【００１７】図１はセラミック基板１ａの裏面に設けら
れた複数のＩ／Ｏピン５の中、図における中央のＩ／Ｏ
ピンが取付パッドと共に、或いはセラミック基板１ａの
一部と共に破損した場合の修理構造を示すものである。
【００１８】破損したＩ／Ｏピンの位置には新たなＩ／
Ｏピン（修理ピン）６が導電性接着剤７によってセラミ
ック基板１ａに固着されている。また修理ピン６はこの
修理ピン６の周囲にある正常なＩ／Ｏピン５と固定板８
によって架橋され、かつそれぞれのＩ／Ｏピン５，６を
固定板８に接着剤９によって固定することで支持されて
いる。
【００１９】このような修理構造と修理方法について図
３〜図５を用いて具体的に説明する。
【００２０】先ず、図３に示すように破損したＩ／Ｏピ
ンの位置に導電性接着剤７を埋め込み、この導電性接着
剤７に修理ピン６を起立接着させる。このとき、修理ピ
ン６を起立させる位置は、周囲にある正常なＩ／Ｏピン
５からの寸法を計測して割り出す。修理ピン６を接着す
るための導電性接着剤７としては、金−ポリイミド，銀
−エポキシ等からなるものが用いられる。このように、
Ｉ／Ｏピンの破損位置に修理ピン６を導電性接着剤７に
よって接着することで多層配線基板１を修理することが
可能である。
【００２１】しかし、修理ピン６を導電性接着剤７によ
ってセラミック基板１ａに接着しただけではこの修理ピ
ン６を強固にセラミック基板１ａに固着することは困難
である。
【００２２】このため、図４の斜視図に示すように、修
理ピン６とこの修理ピン６の周囲にある正常な状態でセ
ラミック基板１ａに接合されているＩ／Ｏピン５とを固
定板８で架橋し、かつＩ／Ｏピン５および修理ピン６を
固定板８に接着剤９によって接着することで、固定板８
を介して修理ピン６を周囲のＩ／Ｏピン５によって支持
する。
【００２３】本実施例において、固定板８としては厚さ
０．６３５ｍｍのセラミック板を用いており、この固定
板８にＩ／Ｏピン５のピッチと等しいピッチで直径０．
４ｍｍの孔８ａを９個形成している。孔８ａの径は修理
ピン６を起立させる際の位置精度によって規定されるが
Ｉ／Ｏピン５および修理ピン６の直径よりも０．１ｍｍ
程度大きい値であることが好ましい。
【００２４】また接着剤９としてはエポキシ系或いはセ
ラミック系のものを用いることが可能であり、この接着
剤９を各ピン５，６と孔８ａとの間に充填することが好
ましい。
【００２５】図５は図４のＡ−Ａ線における縦断面図で
ある。図に示すように、固定板８に形成した孔８ａとＩ
／Ｏピン５および修理ピン６との間には接着剤が充填さ
れ、かつ固定板８は各ピン５，６の根元に配設されてい
る。このように、固定板８を各ピン５，６の根元に配設
することで、これ等のピン５，６の強度を保証すること
が可能である。
【００２６】図６はＩ／Ｏピン５および修理ピン６のヘ
ッダー部全体に接着剤９を充填して固定板８と接着した
ものである。
【００２７】この場合、接着剤９の内部で隣接する各ピ
ン５，６どうしのマイグレーションが発生しないよう
に、耐マイグレーション性に優れた接着剤９を選択する
ことが好ましい。
【００２８】図７はＩ／Ｏピン５および修理ピン６のピ
ッチと等しいピッチで９個の孔１０ａを形成すると共
に、且つピン５，６のヘッダー部に対応する位置に凹部
１０ｂを形成した固定板１０を用いた修理構造の断面図
である。
【００２９】固定板１０の材質，厚さ等は前述の実施例
における固定板８と同様である。
【００３０】この場合、固体板１０をセラミック基板１
ａの裏面に略直接接触させることが可能であり、各ピン
５，６の固定板１０からの突出長さを長くすることが可
能となる。
【００３１】図８はＩ／Ｏピン５および修理ピン６のピ
ッチと等しいピッチで９個の孔１１ａを形成すると共
に、孔１１ａの周囲にボス状の突起１１ｂを形成した固
定板１１を用いた修理構造の断面図である。
【００３２】固定板１１の材質，厚さは前述の各実施例
における固定板８，１０と同様である。
【００３３】この場合、固定板１１と各ピン５，６の接
触長さを長くすることが可能であり、修理ピン６をより
強固に固定することが可能となる。
【００３４】尚、前述の各実施例では、固定板８，１
０，１１としてセラミック板を使用したが、この材質に
限定するものではなく、電気的絶縁性，強度および耐熱
性に優れたものであれば用いることが可能である。また
固定板８，１０，１１に形成した孔８ａ，１０ａ，１１
ａの数は９個に限定するものではなく、修理ピン６の強
度を維持し得る範囲内で選択すれば良い。
【００３５】
【発明の効果】以上説明したように本発明は、セラミッ
ク等の多層配線基板の外部接続用のＩ／Ｏピンが破損し
た場合、この破損がセラミック基板の一部を脱落させる
ような重大なものであっても、この多層配線基板を修理
することができる。このため、高価な多層基板を交換す
ることなく電子装置を修理することができるという効果
を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の多層配線基板の修理構造を
示す断面図である。
【図２】正常な多層配線基板の断面図である。
【図３】多層配線基板の修理工程を説明する断面図であ
る。
【図４】多層配線基板の修理工程を説明する斜視図であ
る。
【図５】多層配線基板の修理工程を説明する断面図であ
る。
【図６】多層配線基板の他の修理構造を説明する断面図
である。
【図７】多層配線基板の他の修理構造を説明する断面図
である。
【図８】多層配線基板の他の修理構造を説明する断面図
である。
【図９】Ｉ／Ｏピンの破損状態を説明する断面図であ
る。
【図１０】Ｉ／Ｏピンの破損状態を説明する側面図であ
る。
【図１１】Ｉ／Ｏピンの破損状態を説明する側面図であ
る。
【図１２】Ｉ／Ｏピンの破損状態を説明する側面図であ
る。
【符号の説明】
１ 多層配線基板 １ａ セラミック基板 １ｂ 微細配線層 ２ ＬＳＩチップ ３ スルーホール ４ 取付パッド ５ Ｉ／Ｏピン ６ 修理ピン ７ 導電性接着剤 ８，１０，１１ 固定板 ８ａ，１０ａ，１１ａ 孔 ９ 接着剤 １１ｂ 凹部 １２ 突起

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】セラミック等の多層配線基板上のＩ／Ｏピ
    ン破損部に新たに固着されたＩ／Ｏピンと該Ｉ／Ｏピン
    の周囲に位置する正常なＩ／Ｏピンとを固定板によって
    架橋して固定することを特徴とするＩ／Ｏピンの修理構
    造。
  2. 【請求項２】セラミック等の多層配線基板上のＩ／Ｏピ
    ンの破損部に導電性接着剤を用いて新たなＩ／Ｏピンを
    固着することを特徴とする請求項１記載のＩ／Ｏピンの
    修理構造。
  3. 【請求項３】セラミック等の多層配線基板上のＩ／Ｏピ
    ン破損部に新たなＩ／Ｏピンを固着する第１の工程と、
    前記新たなＩ／Ｏピンとその周囲に位置する正常なＩ／
    Ｏピンとを固定板によって架橋して固定する第２の工程
    とを含むことを特徴とするＩ／Ｏピンの修理方法。
JP3263801A 1991-10-11 1991-10-11 Ｉ／ｏピンの修理構造および修理方法 Expired - Lifetime JP2658672B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3263801A JP2658672B2 (ja) 1991-10-11 1991-10-11 Ｉ／ｏピンの修理構造および修理方法
CA002080094A CA2080094C (en) 1991-10-11 1992-10-07 Multilayer circuit board with repaired i/o pin and process for repairing i/o pin on multilayer circuit board
US07/958,756 US5373110A (en) 1991-10-11 1992-10-09 Multilayer circuit board with repaired I/O pin and process for repairing I/O pin on multilayer circuit board
DE69231374T DE69231374T2 (de) 1991-10-11 1992-10-12 Verfahren zur Reparatur eines Ein-/Aufgabestiftes auf einer mehrschichtigen Leiterplatte
EP92117417A EP0536802B1 (en) 1991-10-11 1992-10-12 Process for repairing I/O pin on a multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3263801A JP2658672B2 (ja) 1991-10-11 1991-10-11 Ｉ／ｏピンの修理構造および修理方法

Publications (2)

Publication Number Publication Date
JPH05102382A true JPH05102382A (ja) 1993-04-23
JP2658672B2 JP2658672B2 (ja) 1997-09-30

Family

ID=17394445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3263801A Expired - Lifetime JP2658672B2 (ja) 1991-10-11 1991-10-11 Ｉ／ｏピンの修理構造および修理方法

Country Status (5)

Country Link
US (1) US5373110A (ja)
EP (1) EP0536802B1 (ja)
JP (1) JP2658672B2 (ja)
CA (1) CA2080094C (ja)
DE (1) DE69231374T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847393B2 (en) 1998-12-16 2010-12-07 Ibiden Co., Ltd. Conductive connecting pins for a package substrate
KR101521485B1 (ko) * 2008-02-22 2015-05-20 신꼬오덴기 고교 가부시키가이샤 Ｐｇａ형 배선 기판 및 그 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320800A (ja) * 1994-05-18 1995-12-08 Star Micronics Co Ltd 端子及びその製造方法
US6030857A (en) 1996-03-11 2000-02-29 Micron Technology, Inc. Method for application of spray adhesive to a leadframe for chip bonding
US6132798A (en) * 1998-08-13 2000-10-17 Micron Technology, Inc. Method for applying atomized adhesive to a leadframe for chip bonding
US5810926A (en) * 1996-03-11 1998-09-22 Micron Technology, Inc. Method and apparatus for applying atomized adhesive to a leadframe for chip bonding
CA2232523C (en) * 1996-07-22 2004-07-13 Honda Giken Kogyo Kabushiki Kaisha Plug-in type electronic control unit, structure of connection of wiring board with plug member, unit of connection of electronic part with wiring board, and process for mounting electronic part
JP3160583B2 (ja) * 1999-01-27 2001-04-25 日本特殊陶業株式会社 樹脂製基板
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP3550355B2 (ja) * 2000-04-13 2004-08-04 日本特殊陶業株式会社 ピン立設基板
US7071012B2 (en) * 2003-07-05 2006-07-04 Micron Technology, Inc. Methods relating to the reconstruction of semiconductor wafers for wafer-level processing
JP2009043844A (ja) * 2007-08-07 2009-02-26 Shinko Electric Ind Co Ltd リードピン付き配線基板およびリードピン
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
EP2327122A4 (en) * 2008-09-15 2013-07-24 Pacific Aerospace & Electronics Inc CONNECTOR ASSEMBLIES WITH CERAMIC INSERTS AND CONDUCTIVE PATHS AND INTERFACES
JP5281346B2 (ja) * 2008-09-18 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
JP5160390B2 (ja) * 2008-12-15 2013-03-13 新光電気工業株式会社 リードピン付配線基板及びその製造方法
JP5550280B2 (ja) * 2009-07-29 2014-07-16 京セラ株式会社 多層配線基板
JP5423621B2 (ja) * 2010-06-04 2014-02-19 株式会社デンソー 回路基板の端子接続構造
JP7476540B2 (ja) * 2020-01-23 2024-05-01 富士電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346780A (ja) * 1989-07-12 1991-02-28 Fujitsu Ltd Ｉ／ｏピンの修復方法
JPH03211760A (ja) * 1990-01-17 1991-09-17 Hitachi Ltd 入出力用ピンの補修接続法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58110064A (ja) * 1981-12-23 1983-06-30 Nec Corp 半導体装置およびその製造方法
US5049434A (en) * 1984-04-30 1991-09-17 National Starch And Chemical Investment Holding Corporation Pre-patterned device substrate device-attach adhesive transfer system
US5191224A (en) * 1987-04-22 1993-03-02 Hitachi, Ltd. Wafer scale of full wafer memory system, packaging method thereof, and wafer processing method employed therein
JPH0258257A (ja) * 1988-08-23 1990-02-27 Ngk Spark Plug Co Ltd リード付き半導体パッケージ
US5173842A (en) * 1991-09-27 1992-12-22 International Business Machines Corporation Electrical assembly with deformable bridge printed circuit board
US5241454A (en) * 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346780A (ja) * 1989-07-12 1991-02-28 Fujitsu Ltd Ｉ／ｏピンの修復方法
JPH03211760A (ja) * 1990-01-17 1991-09-17 Hitachi Ltd 入出力用ピンの補修接続法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847393B2 (en) 1998-12-16 2010-12-07 Ibiden Co., Ltd. Conductive connecting pins for a package substrate
US7902659B2 (en) 1998-12-16 2011-03-08 Ibiden Co., Ltd. Conductive connecting pin and package substrate
US8035214B1 (en) 1998-12-16 2011-10-11 Ibiden Co., Ltd. Conductive connecting pin for package substance
US8110917B2 (en) 1998-12-16 2012-02-07 Ibiden Co., Ltd. Package substrate with a conductive connecting pin
US8536696B2 (en) 1998-12-16 2013-09-17 Ibiden Co., Ltd. Conductive pin attached to package substrate
KR101521485B1 (ko) * 2008-02-22 2015-05-20 신꼬오덴기 고교 가부시키가이샤 Ｐｇａ형 배선 기판 및 그 제조 방법

Also Published As

Publication number Publication date
EP0536802A3 (en) 1993-07-21
DE69231374T2 (de) 2001-04-12
EP0536802A2 (en) 1993-04-14
CA2080094A1 (en) 1993-04-12
US5373110A (en) 1994-12-13
JP2658672B2 (ja) 1997-09-30
EP0536802B1 (en) 2000-08-23
CA2080094C (en) 1997-03-25
DE69231374D1 (de) 2000-09-28

Similar Documents

Publication Publication Date Title
JP2658672B2 (ja) Ｉ／ｏピンの修理構造および修理方法
US5386341A (en) Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
US5039628A (en) Flip substrate for chip mount
US4926241A (en) Flip substrate for chip mount
US5760469A (en) Semiconductor device and semiconductor device mounting board
US5841191A (en) Ball grid array package employing raised metal contact rings
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
EP0279996A1 (en) Multiple chip interconnection system and package
JPH081936B2 (ja) チップ・キャリア及びその製造方法
JPH1065034A (ja) 電子部品用配線基板及び電子部品パッケージ
JPH10242210A (ja) 集積回路装置の実装構造およびその製造方法
JP3340350B2 (ja) 薄膜多層基板及び電子装置
US6034437A (en) Semiconductor device having a matrix of bonding pads
US6413102B2 (en) Center bond flip chip semiconductor carrier and a method of making and using it
JP2004266074A (ja) 配線基板
JPH053052A (ja) 着脱可能パツケージ
EP0521720A1 (en) Heat-dissipating multi-layer circuit board
JP2001007252A (ja) 半導体装置およびその製造方法
JP2000261152A (ja) プリント配線組立体
JP3218281B2 (ja) 基板間の接続構造
JP3432552B2 (ja) 窒化アルミニウム多層基板
JP3430916B2 (ja) 半導体装置の製造方法
JP3297959B2 (ja) 半導体装置
JPH08191128A (ja) 電子装置
JP2828753B2 (ja) 混成集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 15