JPH053052A - 着脱可能パツケージ - Google Patents
着脱可能パツケージInfo
- Publication number
- JPH053052A JPH053052A JP3311344A JP31134491A JPH053052A JP H053052 A JPH053052 A JP H053052A JP 3311344 A JP3311344 A JP 3311344A JP 31134491 A JP31134491 A JP 31134491A JP H053052 A JPH053052 A JP H053052A
- Authority
- JP
- Japan
- Prior art keywords
- plug
- foil
- removable package
- package according
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10575—Insulating foil under component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10704—Pin grid array [PGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/176—Removing, replacing or disconnecting component; Easily removable component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
Abstract
(57)【要約】
【目的】本発明は、デバイスと配線基板との間の相互接
続が、組立易く取り外しやすいという特徴を有し、高密
度接点アレイを保持するVLSIデバイスに適するパッケ−
ジング構造を提供することを目的とする。 【構成】本発明の着脱可能パッケ−ジは、電子デバイス
１の表面または基板表面５のどちらか一方に配設された
少なくとも一つのプラグイン手段２と少なくとも一つの
空洞３と、該空洞３に設けられる導電物質７と、該空洞
３を覆って該導電物質７を封止するフォイル４とを有
し、該フォイル４が該プラグイン手段２により貫通され
て該導電物質７と該プラグイン手段２とを電気的に接続
させることを特徴とする。
続が、組立易く取り外しやすいという特徴を有し、高密
度接点アレイを保持するVLSIデバイスに適するパッケ−
ジング構造を提供することを目的とする。 【構成】本発明の着脱可能パッケ−ジは、電子デバイス
１の表面または基板表面５のどちらか一方に配設された
少なくとも一つのプラグイン手段２と少なくとも一つの
空洞３と、該空洞３に設けられる導電物質７と、該空洞
３を覆って該導電物質７を封止するフォイル４とを有
し、該フォイル４が該プラグイン手段２により貫通され
て該導電物質７と該プラグイン手段２とを電気的に接続
させることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、パッケージング技法に
関し、更に詳細には高接点密度の着脱可能システムに関
する。更に特定すれば本発明は、ＶＬＳＩ半導体デバイ
スに対する新しいパッケージングシステムを開示するも
のである。
関し、更に詳細には高接点密度の着脱可能システムに関
する。更に特定すれば本発明は、ＶＬＳＩ半導体デバイ
スに対する新しいパッケージングシステムを開示するも
のである。
【０００２】
【従来技術】最近のＶＬＳＩの構成においては、各集積
回路がデータ入出力転送、制御信号、タイミング信号、
および電源のための多数の接点を搭載している。回路密
度を更に高める開発が進展していることによりチップあ
たり必要な接点の数が増加している。多くの場合この付
加的複雑さの増加は、チップ寸法の縮小と組み合わされ
る。その結果相互接続に利用できる総面積が減少し、接
点パッドの寸法がそれぞれ更に狭くなる。加えて電子デ
バイスの縮小に伴って他の問題が発生する。電流消費回
路の密度が更に高くなるにつれてデューティサイクルと
待機またはパワーオフサイクルとの間のデバイスの温度
応力が大きくなる。このため相互接続が熱化学的に損傷
する確率が大きくなり、かくしてパッケージの寿命が下
がる。
回路がデータ入出力転送、制御信号、タイミング信号、
および電源のための多数の接点を搭載している。回路密
度を更に高める開発が進展していることによりチップあ
たり必要な接点の数が増加している。多くの場合この付
加的複雑さの増加は、チップ寸法の縮小と組み合わされ
る。その結果相互接続に利用できる総面積が減少し、接
点パッドの寸法がそれぞれ更に狭くなる。加えて電子デ
バイスの縮小に伴って他の問題が発生する。電流消費回
路の密度が更に高くなるにつれてデューティサイクルと
待機またはパワーオフサイクルとの間のデバイスの温度
応力が大きくなる。このため相互接続が熱化学的に損傷
する確率が大きくなり、かくしてパッケージの寿命が下
がる。
【０００３】デバイスの組立に続いて相互接続の質の試
験が行われる。欠陥が見つかれば、再加工が必要にな
り、これには分解、表面の清掃、接点パッドの準備、お
よび新しい結合が含まれる。
験が行われる。欠陥が見つかれば、再加工が必要にな
り、これには分解、表面の清掃、接点パッドの準備、お
よび新しい結合が含まれる。
【０００４】半導体デバイスをパッケージする種々の製
作技法がある。コスト及び性能またはどちらか一方を考
察することにより通常、アセンブリとパッケージングの
詳細が示される。制御圧潰チップ接続（Ｃ４）のような
はんだ付け方法の他に最も普通に使用されているのは、
ワイヤボンディング法、すなわち、超音波（Ｕ／Ｓ）、
熱圧縮（Ｔ／Ｃ）、およびサ−モソニック（Ｔ／Ｓ）結
合法、およびテープ自動化結合法（ＴＡＢ）である。
作技法がある。コスト及び性能またはどちらか一方を考
察することにより通常、アセンブリとパッケージングの
詳細が示される。制御圧潰チップ接続（Ｃ４）のような
はんだ付け方法の他に最も普通に使用されているのは、
ワイヤボンディング法、すなわち、超音波（Ｕ／Ｓ）、
熱圧縮（Ｔ／Ｃ）、およびサ−モソニック（Ｔ／Ｓ）結
合法、およびテープ自動化結合法（ＴＡＢ）である。
【０００５】Ｃ４法ではデバイスのパッドははんだボー
ルを保持しており、このボールは組立リフロー工程中溶
解され、かくして配線基板のそれぞれの接点区域にはん
だ付けされる。高密度デバイスでは、接点を効率良く、
たとえば、正方格子アレイ状に、配列して所要量の相互
接続を生ずることができる。特にこのようなＶＬＳＩデ
バイスについては、はんだ合金メタラジの熱サイクル信
頼性の問題がＣ４技法に本質的のものである。被試験デ
バイスが欠陥を示し、再加工のため除去しなければなら
ない場合、Ｃ４はんだ付けデバイスは、はんだを溶かし
てデバイスを取りはずすという別の加熱工程を行ってし
か分解することができない。この場合はんだの残滓がす
べての接点区域に残り、これは新しいデバイスを接合す
る前に除去しなければならない。
ルを保持しており、このボールは組立リフロー工程中溶
解され、かくして配線基板のそれぞれの接点区域にはん
だ付けされる。高密度デバイスでは、接点を効率良く、
たとえば、正方格子アレイ状に、配列して所要量の相互
接続を生ずることができる。特にこのようなＶＬＳＩデ
バイスについては、はんだ合金メタラジの熱サイクル信
頼性の問題がＣ４技法に本質的のものである。被試験デ
バイスが欠陥を示し、再加工のため除去しなければなら
ない場合、Ｃ４はんだ付けデバイスは、はんだを溶かし
てデバイスを取りはずすという別の加熱工程を行ってし
か分解することができない。この場合はんだの残滓がす
べての接点区域に残り、これは新しいデバイスを接合す
る前に除去しなければならない。
【０００６】ワイヤボンディングは基本的には、ワイヤ
間の電気的短絡を回避することに関する周辺リード技法
である。ワイヤ接続を行うという機械的工程のため、パ
ッド間に極小の間隙が必要である。したがって限られた
数の接点しか利用することができず、これはほとんどの
場合、高密度、多数接続用に設計されたＶＬＳＩデバイ
スには不充分である。再加工が必要であれば、幾つかの
追加工程を行わなければならないが、これは時間がかか
るものであり製造費用が上がる。ワイヤボンディング
は、精密に且つ破片を残さずに取り外すことは難しい。
各ワイヤを除去し、ダイを外し、新しいデバイスを設置
し、新しいワイヤをあらかじめ結合してある基板パッド
に順次結合しなければならない。
間の電気的短絡を回避することに関する周辺リード技法
である。ワイヤ接続を行うという機械的工程のため、パ
ッド間に極小の間隙が必要である。したがって限られた
数の接点しか利用することができず、これはほとんどの
場合、高密度、多数接続用に設計されたＶＬＳＩデバイ
スには不充分である。再加工が必要であれば、幾つかの
追加工程を行わなければならないが、これは時間がかか
るものであり製造費用が上がる。ワイヤボンディング
は、精密に且つ破片を残さずに取り外すことは難しい。
各ワイヤを除去し、ダイを外し、新しいデバイスを設置
し、新しいワイヤをあらかじめ結合してある基板パッド
に順次結合しなければならない。
【０００７】ワイヤボンディングと同様のテープ自動化
結合法は、結合できる接点の数に非常な制限がある。接
点の数を増すのに多層テープを使用すれば、他の問題、
たとえば、フィルムの硬化収縮により生ずる構造の反り
が生ずる。これによりテープ接点パターンの実用的な大
きさが減少する。テープ結合した装置の再加工は、テー
プの残滓および接点金属の残りがあるためほどんど不可
能である。
結合法は、結合できる接点の数に非常な制限がある。接
点の数を増すのに多層テープを使用すれば、他の問題、
たとえば、フィルムの硬化収縮により生ずる構造の反り
が生ずる。これによりテープ接点パターンの実用的な大
きさが減少する。テープ結合した装置の再加工は、テー
プの残滓および接点金属の残りがあるためほどんど不可
能である。
【０００８】
【発明が解決しようとする課題】高密度相互接続に適す
るパッケージングシステムを開示するのが本発明の目的
である。
るパッケージングシステムを開示するのが本発明の目的
である。
【０００９】組立やすく且つ分解しやすい高密度相互接
続用システムを開示するのが本発明の他の目的である。
続用システムを開示するのが本発明の他の目的である。
【００１０】本発明の更に他の目的は、温度サイクル応
力に高い抵抗を示し、これによりパッケージの安定性お
よび寿命を増加させるパッケージングシステムを開示す
ることである。
力に高い抵抗を示し、これによりパッケージの安定性お
よび寿命を増加させるパッケージングシステムを開示す
ることである。
【００１１】
【課題を解決するための手段】本発明は、デバイスと配
線基板との間の相互接続が組み立てやすく取りはずしや
すいという特徴を有し、高密度接点アレイを保持するＶ
ＬＳＩデバイスに適する新しい形式のパッケージング構
造を開示している。このために基板とデバイスとの間の
インターフェイスは、複数の小さいプラグインコネクタ
から構成されている。各単一接点は、デバイスおよび基
板の表面に設置された接続手段の二つのそれぞれの部分
を接合することにより行われる。一方の側にはピンまた
はニードルがあり、他方の側には、それぞれの相手とし
て、導電性液体または低融点合金が充填され、薄い非導
電性フォイルで封止されている空洞が存在する。パッケ
ージング工程中、ピンまたはニードルの先端がフォイル
を通して貫通し、導電性液体または溶解合金の中に突入
する。取りはずす必要がある場合には、相互接続を容易
に分離することができ、これによりフォイルが導電性液
体または合金を引き止める。
線基板との間の相互接続が組み立てやすく取りはずしや
すいという特徴を有し、高密度接点アレイを保持するＶ
ＬＳＩデバイスに適する新しい形式のパッケージング構
造を開示している。このために基板とデバイスとの間の
インターフェイスは、複数の小さいプラグインコネクタ
から構成されている。各単一接点は、デバイスおよび基
板の表面に設置された接続手段の二つのそれぞれの部分
を接合することにより行われる。一方の側にはピンまた
はニードルがあり、他方の側には、それぞれの相手とし
て、導電性液体または低融点合金が充填され、薄い非導
電性フォイルで封止されている空洞が存在する。パッケ
ージング工程中、ピンまたはニードルの先端がフォイル
を通して貫通し、導電性液体または溶解合金の中に突入
する。取りはずす必要がある場合には、相互接続を容易
に分離することができ、これによりフォイルが導電性液
体または合金を引き止める。
【００１２】
【実施例】本発明の好適実施例によれば、電子デバイス
（１）の接触面（１１）は、該接触面（１１）から延び
る複数のピンまたはニードル（２）を保持している。こ
れらピンまたはニードル（２）は、デバイスの信号線、
電源線、および他のすべての入出力線に接触し、金属、
金属合金、またはドープされたシリコンから構成される
か、またはそれらで被覆されている。適切な金属または
金属合金は、たとえば、タングステン、炭化タングステ
ン、またはベリリウム銅であるが、充分な機械的安定性
および極小電流損失を示す他の材料を使用することがで
きる。接点ピン（２）は、たとえば、堆積工程、または
デバイス（１）の層全体を逆エッチングすることにより
行われ、これにより明確な抵抗スポットがピンを残す。
処理の方法が種々あるため、ピンの形態は異なる可能性
があり、たとえば、円筒形、円錐形、または他の形状を
示す。組立て中フォイル（４）を通して貫通しやすくす
るには、ピン（６）の先端を、たとえば、湿式エッチン
グにより、テーパにすることができる。本発明の好適実
施例では、ピン（２）の平均直径は約３０μｍであり、
先端直径は約５μｍであるが、他の値も適している。ピ
ンの基底領域の周りでデバイス（１）の接触面（１１）
は凹んでおり（１５）、デバイス組み立て後、空洞
（３）の中の導電材料（７）の熱膨張用空間を与える。
（１）の接触面（１１）は、該接触面（１１）から延び
る複数のピンまたはニードル（２）を保持している。こ
れらピンまたはニードル（２）は、デバイスの信号線、
電源線、および他のすべての入出力線に接触し、金属、
金属合金、またはドープされたシリコンから構成される
か、またはそれらで被覆されている。適切な金属または
金属合金は、たとえば、タングステン、炭化タングステ
ン、またはベリリウム銅であるが、充分な機械的安定性
および極小電流損失を示す他の材料を使用することがで
きる。接点ピン（２）は、たとえば、堆積工程、または
デバイス（１）の層全体を逆エッチングすることにより
行われ、これにより明確な抵抗スポットがピンを残す。
処理の方法が種々あるため、ピンの形態は異なる可能性
があり、たとえば、円筒形、円錐形、または他の形状を
示す。組立て中フォイル（４）を通して貫通しやすくす
るには、ピン（６）の先端を、たとえば、湿式エッチン
グにより、テーパにすることができる。本発明の好適実
施例では、ピン（２）の平均直径は約３０μｍであり、
先端直径は約５μｍであるが、他の値も適している。ピ
ンの基底領域の周りでデバイス（１）の接触面（１１）
は凹んでおり（１５）、デバイス組み立て後、空洞
（３）の中の導電材料（７）の熱膨張用空間を与える。
【００１３】対向配線基板（５）の表面（１２）に、穴
または空洞（３）があり、これには導電材料（７）が充
填され、非導電性フォイル（４）で封止されている。こ
れら空洞は、半導体技術の当業者に既知であるように標
準のエッチング工程により作られる。穴または空洞の形
態は、選択した処理技法によって変わることがあり、た
とえば、異方性エッチングは急峻な側壁を有する平らな
底面を作り出すが、湿式エッチングは、これより丸い形
状を生ずる。基板（５）が結晶材料から構成されていれ
ば、結晶学指向エッチングも適切であり、円錐形の空洞
が作られる。空洞の深さは、組み立て後、結合したピン
の突出端に必要な空間より少なくとも幾分かは大きい。
底面及び空洞叉はいずれか一方の側壁の少なくとも一部
には、基板（５）のそれぞれの配線（１０）と電気的に
接触する導電ランドまたはパッド（８、９）がある。こ
れらランドは、導電材料（７）に露出しており、したが
って同じ電位を備えている。本発明の好適実施例では、
空洞充填物質（７）は低溶融点を有する金属または金属
合金、たとえば、水銀または、ウッド合金として知られ
ているＡｌ／Ｂｉ／Ｃｄ／Ｉｎ／Ｐｂ／Ｓｎ／Ｚｎの共
晶合金から構成されているが、特別な用途には標準はん
だのような他の材料が適することもある。空洞（３）に
は、基板（５）の表面（１２）に次ぐレベルにまで導電
材料が入っている。フォイル（４）は、基板面全体また
はその一部だけに堆積され、各空洞およびその中にある
材料が密閉されるようになる。この被覆により一方で導
電材料の腐食または汚染が防止され、他方でデバイスの
取りはずしの際に接点ピン（２）から伝導材料が取り除
かれる。フォイルは、絶縁性弾性物質、たとえば、組成
材料から構成されている。ポリエステルまたはＰＶＣが
望ましいが、他の非導電性柔軟材料を使用することもで
きる。
または空洞（３）があり、これには導電材料（７）が充
填され、非導電性フォイル（４）で封止されている。こ
れら空洞は、半導体技術の当業者に既知であるように標
準のエッチング工程により作られる。穴または空洞の形
態は、選択した処理技法によって変わることがあり、た
とえば、異方性エッチングは急峻な側壁を有する平らな
底面を作り出すが、湿式エッチングは、これより丸い形
状を生ずる。基板（５）が結晶材料から構成されていれ
ば、結晶学指向エッチングも適切であり、円錐形の空洞
が作られる。空洞の深さは、組み立て後、結合したピン
の突出端に必要な空間より少なくとも幾分かは大きい。
底面及び空洞叉はいずれか一方の側壁の少なくとも一部
には、基板（５）のそれぞれの配線（１０）と電気的に
接触する導電ランドまたはパッド（８、９）がある。こ
れらランドは、導電材料（７）に露出しており、したが
って同じ電位を備えている。本発明の好適実施例では、
空洞充填物質（７）は低溶融点を有する金属または金属
合金、たとえば、水銀または、ウッド合金として知られ
ているＡｌ／Ｂｉ／Ｃｄ／Ｉｎ／Ｐｂ／Ｓｎ／Ｚｎの共
晶合金から構成されているが、特別な用途には標準はん
だのような他の材料が適することもある。空洞（３）に
は、基板（５）の表面（１２）に次ぐレベルにまで導電
材料が入っている。フォイル（４）は、基板面全体また
はその一部だけに堆積され、各空洞およびその中にある
材料が密閉されるようになる。この被覆により一方で導
電材料の腐食または汚染が防止され、他方でデバイスの
取りはずしの際に接点ピン（２）から伝導材料が取り除
かれる。フォイルは、絶縁性弾性物質、たとえば、組成
材料から構成されている。ポリエステルまたはＰＶＣが
望ましいが、他の非導電性柔軟材料を使用することもで
きる。
【００１４】好適実施例では、フォイルの厚さは、組み
立て中に貫通接点ピン（２）により生ずることになる穴
の直径と同等以上に選択される。たとえば、約３０μｍ
のピン直径に対してはフォイルの厚さは３０μｍ以上で
なければならない。フォイルの弾性のためこの比は、デ
バイスを取りはずす場合フォイルの「自己治癒」効果を
生ずることになる。他の柔軟性を有する他のフォイル材
料については、穴（１３）の直径よりフォイルを薄くす
るような他の比で使用することができる。
立て中に貫通接点ピン（２）により生ずることになる穴
の直径と同等以上に選択される。たとえば、約３０μｍ
のピン直径に対してはフォイルの厚さは３０μｍ以上で
なければならない。フォイルの弾性のためこの比は、デ
バイスを取りはずす場合フォイルの「自己治癒」効果を
生ずることになる。他の柔軟性を有する他のフォイル材
料については、穴（１３）の直径よりフォイルを薄くす
るような他の比で使用することができる。
【００１５】組み立て中、デバイス（１）は基板（５）
の上に設置されるので、相互接続面（１１、１２）は、
対応する接点ピン（２）および空洞（３）に対して調節
される。基板面（１２）のレベルでの空洞の直径は、結
合接点ピンの直径の数倍であることが望ましい。これに
より広範囲の位置合わせ不良を許容するのが本発明の特
別の特徴である。基板は、導電材料（７）が液体である
温度に保持される。次にデバイス（１）と配線基板
（５）との間の相互接続を両部品を共に押すことにより
行い、これにより接点ピンまたはニードル（２）は、フ
ォイル（４）を通して突刺し、導電材料（７）の中に部
分的に突出してこれと電気的接続をなす。
の上に設置されるので、相互接続面（１１、１２）は、
対応する接点ピン（２）および空洞（３）に対して調節
される。基板面（１２）のレベルでの空洞の直径は、結
合接点ピンの直径の数倍であることが望ましい。これに
より広範囲の位置合わせ不良を許容するのが本発明の特
別の特徴である。基板は、導電材料（７）が液体である
温度に保持される。次にデバイス（１）と配線基板
（５）との間の相互接続を両部品を共に押すことにより
行い、これにより接点ピンまたはニードル（２）は、フ
ォイル（４）を通して突刺し、導電材料（７）の中に部
分的に突出してこれと電気的接続をなす。
【００１６】フォイルを通る接点ピンの貫通は、超音波
振動を用いることにより容易にすることができる。この
振動は、少なくとも一つの外部超音波源、たとえば、圧
電振動子により発生することができる。好適実施例で
は、圧電振動子は配線基板それ自身（図には示してな
い）またはその一部に取り付けられている。
振動を用いることにより容易にすることができる。この
振動は、少なくとも一つの外部超音波源、たとえば、圧
電振動子により発生することができる。好適実施例で
は、圧電振動子は配線基板それ自身（図には示してな
い）またはその一部に取り付けられている。
【００１７】再加工が必要な場合にはデバイス（１）を
容易取りはずすことができる。このために基板（５）を
前記空洞内の前記導電材料（７）を溶融するに充分な温
度に保持するかまたはその温度にする。次にデバイスを
単に欠陥部分を基板から取り外し、次いで新しいデバイ
スを取り付けることにより置き換えることができる。被
覆フォイル（４）の「自己治癒」効果のため、導電材料
は充分封止されたままになり、接続手段の清掃または準
備のようなそれ以上の処理工程は不要である。それ故不
良デバイスを除去してから直ちに他のデバイスのパッケ
ージングを行うことができる。
容易取りはずすことができる。このために基板（５）を
前記空洞内の前記導電材料（７）を溶融するに充分な温
度に保持するかまたはその温度にする。次にデバイスを
単に欠陥部分を基板から取り外し、次いで新しいデバイ
スを取り付けることにより置き換えることができる。被
覆フォイル（４）の「自己治癒」効果のため、導電材料
は充分封止されたままになり、接続手段の清掃または準
備のようなそれ以上の処理工程は不要である。それ故不
良デバイスを除去してから直ちに他のデバイスのパッケ
ージングを行うことができる。
【００１８】本発明の長所の一つは、開示したパッケー
ジが熱応力に対して安定であることである。導電材料
（７）は、融点をデバイスの動作温度より低くなるよう
に選定することができる。液体導電材料内に部分的に突
出する柔軟フォイルを通して貫通するピンまたはニード
ルによりすべての相互接続が行われるにつれて、相互接
続のそれぞれの部分は可動のままになっていて、パッケ
ージの熱膨張の差により小量だけ偏位することができ
る。導電材料（７）の熱膨張は、ピン（２）の基底の周
りの凹み部分（１５）により自由空間が残されているた
め許容される。このため動作中に生ずる熱サイクルによ
り発生する応力に対して所要の耐性が得られる。同じ効
果は、導電材料（７）が正常動作状態の間液体でない場
合にも達成することができる。接点ピン（２）がニード
ルの形状を有し、且つ充分な機械的弾性を持つ材料から
選択されていれば、相互接続のこの部分は、曲げによる
熱膨張力に追従する。熱応力を受けた相互接続により生
ずるデバイスまたは基板の損傷もこのようにして回避さ
れ、または少なくともかなり減少する。
ジが熱応力に対して安定であることである。導電材料
（７）は、融点をデバイスの動作温度より低くなるよう
に選定することができる。液体導電材料内に部分的に突
出する柔軟フォイルを通して貫通するピンまたはニード
ルによりすべての相互接続が行われるにつれて、相互接
続のそれぞれの部分は可動のままになっていて、パッケ
ージの熱膨張の差により小量だけ偏位することができ
る。導電材料（７）の熱膨張は、ピン（２）の基底の周
りの凹み部分（１５）により自由空間が残されているた
め許容される。このため動作中に生ずる熱サイクルによ
り発生する応力に対して所要の耐性が得られる。同じ効
果は、導電材料（７）が正常動作状態の間液体でない場
合にも達成することができる。接点ピン（２）がニード
ルの形状を有し、且つ充分な機械的弾性を持つ材料から
選択されていれば、相互接続のこの部分は、曲げによる
熱膨張力に追従する。熱応力を受けた相互接続により生
ずるデバイスまたは基板の損傷もこのようにして回避さ
れ、または少なくともかなり減少する。
【００１９】本発明の好適実施例を、デバイス（１）の
表面（１１）に設置された接点ピンまたはニードル
（７）と配線基板（５）のそれぞれの側（１２）に設け
られた空洞（３）を有するものとして説明してきたが、
相互接続の対応する対向部を逆に設置すること、すなわ
ち、接点ピンを基板の表面に設け、空洞をデバイスの表
面に設けることが可能であることが理解される。
表面（１１）に設置された接点ピンまたはニードル
（７）と配線基板（５）のそれぞれの側（１２）に設け
られた空洞（３）を有するものとして説明してきたが、
相互接続の対応する対向部を逆に設置すること、すなわ
ち、接点ピンを基板の表面に設け、空洞をデバイスの表
面に設けることが可能であることが理解される。
【発明の効果】本発明は、デバイスと配線基板との間の
相互接続が、組立易く取り外しやすいという特徴を有
し、高密度接点アレイを保持するVLSIデバイスに適する
パッケ−ジング構造を提供することができる。
相互接続が、組立易く取り外しやすいという特徴を有
し、高密度接点アレイを保持するVLSIデバイスに適する
パッケ−ジング構造を提供することができる。
【図１】接点ピン２を保持するデバイス１、および導電
材料が充填され、薄い非導電フォイルで封止されている
空洞３を備えている基板を示す。
材料が充填され、薄い非導電フォイルで封止されている
空洞３を備えている基板を示す。
【図２】組み立て前の一つの相互接続のそれぞれの部分
を示す。
を示す。
【図３】デバイスを組み立ててからの一つの相互接続の
詳細図を示す。
詳細図を示す。
【図４】デバイスを取り出した後の貫通フォイルの「自
己治癒」効果を示す。
己治癒」効果を示す。
１・・・電子デバイス
２・・・ニードル
３・・・空洞
４・・・フォイル
５・・・対向配線基盤
６・・・ピン
７・・・導電材料
８，９・・・パッド
１０・・・配線
１１，１２・・・接触面
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０５Ｋ 1/18 Ｕ 6736−4Ｅ
(72)発明者 フランク・ガース
ドイツ連邦共和国チユビンゲン、エンノ−
リツトマン・ストリート10番地
(72)発明者 マンフレツド・パースク
ドイツ連邦共和国シンデルフイゲン、ホー
エンストーフエン・ストリート10番地
(72)発明者 マンフレツド・スケミデツト
ドイツ連邦共和国スコナイツチ、ダチエン
ハウスワーグ37番地
Claims (15)
- 【請求項１】 少なくとも一つの電子デバイスと配線基
板とを有する着脱可能パッケージであって、前記電子デ
バイスの表面または前記基板の表面に設置された少なく
とも一つの突出プラグイン手段と、前記基板の表面また
は前記デバイスの表面にあって、前記プラグイン手段に
対向する位置に設置されている少なくとも一つの空洞
と、前記空洞に設けられている導電物質と、前記空洞を
覆って前記導電物質を封止するフォイルと、を備え、前
記フォイルは、前記プラグイン手段により貫通されて前
記導電物質と前記プラグイン手段とを電気的に接続させ
ていることを特徴とする着脱可能パッケージ。 - 【請求項２】 前記プラグイン手段は、接点ピンまたは
ニードルであり、これらは前記フォイルを貫通しやすく
するようテーパを成していることを特徴とする請求項１
の着脱可能パッケージ。 - 【請求項３】 前記プラグイン手段は、タングステン、
炭化タングステン、ベリリウム銅、またはドープされた
シリコンから成るかまたはそれらで被覆されていること
を特徴とする請求項１または２の着脱可能パッケージ。 - 【請求項４】 前記プラグイン手段は、前記デバイスま
たは前記基板の表面層をエッチングすることにより形成
されていることを特徴とする請求項１、２、または３の
着脱可能パッケージ。 - 【請求項５】 前記接点ピンは、直径が約３０μｍであ
り、先端が約５μｍに尖っていることを特徴とする請求
項２、３、または４の着脱可能パッケージ。 - 【請求項６】 前記空洞の側壁および底面またはいずれ
か一方の少なくとも一部にある導電ランドは配線に接続
されていることを特徴とする請求項１ないし５のいずれ
か一つに記載の着脱可能パッケージ。 - 【請求項７】 前記導電物質は、好ましくはウッド合金
または水銀から構成されることにより、低融点を備えて
いることを特徴とする請求項１ないし６のいずれか一つ
に記載の着脱可能パッケージ。 - 【請求項８】 前記フォイルの厚さは、前記接点ピンの
前記貫通により生じた穴の直径より小さいかまたは等し
いことを特徴とする請求項１ないし７のいずれか一つに
記載の着脱可能パッケージ。 - 【請求項９】 前記フォイルは、非導電性組成材料から
構成されていることを特徴とする請求項１ないし８のい
ずれか一つに記載の着脱可能パッケージ。 - 【請求項１０】 前記非導電性組成材料は、ポリエステ
ルまたはPVCであることを特徴とする請求項９記載の着
脱可能パッケ−ジ。 - 【請求項１１】 前記空洞の表面幅は、前記プラグイン
手段の貫通により生じた穴の直径の数倍であることを特
徴とする請求項１ないし１０のいずれか一つに記載の着
脱可能パッケージ。 - 【請求項１２】 前記接続手段の周りの基底領域は表面
に対して凹んでいることを特徴とする請求項１ないし１
１のいずれか一つに記載の着脱可能パッケージ。 - 【請求項１３】 前記配線基板は、セラミック材料また
はシリコン材料から構成されていることを特徴とする請
求項１ないし１２のいずれか一つに記載の着脱可能パッ
ケージ。 - 【請求項１４】 前記フォイルを通る前記接点ピンの貫
通は、超音波振動により強制的に行われることを特徴と
する請求項１ないし１３のいずれか一つに記載されてい
る形式の着脱可能パッケージ。 - 【請求項１５】 前記超音波振動を発生するのに少なく
とも一つの圧電振動子を使用する請求項１４の着脱可能
パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE90120994.0 | 1990-11-02 | ||
| EP90120994A EP0483408B1 (en) | 1990-11-02 | 1990-11-02 | Removable VLSI package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053052A true JPH053052A (ja) | 1993-01-08 |
Family
ID=8204676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3311344A Pending JPH053052A (ja) | 1990-11-02 | 1991-10-31 | 着脱可能パツケージ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5164818A (ja) |
| EP (1) | EP0483408B1 (ja) |
| JP (1) | JPH053052A (ja) |
| DE (1) | DE69016785T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6327751B1 (en) | 1999-04-26 | 2001-12-11 | Nifco Inc. | Code holding buckle |
| JP2017041375A (ja) * | 2015-08-20 | 2017-02-23 | イリソ電子工業株式会社 | コネクタ |
| JP2018064063A (ja) * | 2016-10-14 | 2018-04-19 | イリソ電子工業株式会社 | 回路基板及び回路装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768109A (en) * | 1991-06-26 | 1998-06-16 | Hughes Electronics | Multi-layer circuit board and semiconductor flip chip connection |
| JPH0888063A (ja) * | 1994-09-16 | 1996-04-02 | Yamaichi Electron Co Ltd | Ｉｃソケットの接触構造 |
| JPH08279670A (ja) * | 1995-04-07 | 1996-10-22 | Hitachi Ltd | 電子部品の表面実装構造 |
| US5796590A (en) * | 1996-11-05 | 1998-08-18 | Micron Electronics, Inc. | Assembly aid for mounting packaged integrated circuit devices to printed circuit boards |
| KR100268460B1 (ko) * | 1996-12-07 | 2000-10-16 | 윤종용 | 표면실장용 반도체ic의 위치결정장치 |
| US6048744A (en) | 1997-09-15 | 2000-04-11 | Micron Technology, Inc. | Integrated circuit package alignment feature |
| DE19907168C1 (de) * | 1999-02-19 | 2000-08-10 | Micronas Intermetall Gmbh | Schichtanordnung sowie Verfahren zu deren Herstellung |
| US6469394B1 (en) | 2000-01-31 | 2002-10-22 | Fujitsu Limited | Conductive interconnect structures and methods for forming conductive interconnect structures |
| US6543674B2 (en) | 2001-02-06 | 2003-04-08 | Fujitsu Limited | Multilayer interconnection and method |
| US6991960B2 (en) | 2001-08-30 | 2006-01-31 | Micron Technology, Inc. | Method of semiconductor device package alignment and method of testing |
| US7361044B1 (en) | 2006-12-14 | 2008-04-22 | Intel Corporation | Socket that engages a pin grid array |
| FR3057103B1 (fr) * | 2016-09-30 | 2022-11-11 | Safran Electronics & Defense | Dispositif electronique comprenant un module raccorde a un pcb et unite electronique comportant un tel dispositif |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5894779A (ja) * | 1981-11-30 | 1983-06-06 | 日本電信電話株式会社 | 超伝導素子実装用マイクロコネクタ |
| JPS61239576A (ja) * | 1985-04-16 | 1986-10-24 | シチズン時計株式会社 | コネクタ−の製造方法 |
| JPS6430188A (en) * | 1987-07-24 | 1989-02-01 | Showa Electric Wire & Cable Co | Fixing method for terminal pin |
| JPS6458836A (en) * | 1987-08-31 | 1989-03-06 | Nissan Motor | Gear shifter for automatic transmission |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2958064A (en) * | 1957-11-26 | 1960-10-25 | Amp Inc | Circuit board and socket construction |
| DE2148376A1 (de) * | 1971-09-28 | 1973-04-05 | Siemens Ag | Schaltungstraeger mit einem schichtkoerper aus mehreren, leiterbahnen aufweisenden isolierschichten |
| US4885126A (en) * | 1986-10-17 | 1989-12-05 | Polonio John D | Interconnection mechanisms for electronic components |
| US5036163A (en) * | 1989-10-13 | 1991-07-30 | Honeywell Inc. | Universal semiconductor chip package |
-
1990
- 1990-11-02 DE DE69016785T patent/DE69016785T2/de not_active Expired - Fee Related
- 1990-11-02 EP EP90120994A patent/EP0483408B1/en not_active Expired - Lifetime
-
1991
- 1991-09-24 US US07/765,072 patent/US5164818A/en not_active Expired - Fee Related
- 1991-10-31 JP JP3311344A patent/JPH053052A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5894779A (ja) * | 1981-11-30 | 1983-06-06 | 日本電信電話株式会社 | 超伝導素子実装用マイクロコネクタ |
| JPS61239576A (ja) * | 1985-04-16 | 1986-10-24 | シチズン時計株式会社 | コネクタ−の製造方法 |
| JPS6430188A (en) * | 1987-07-24 | 1989-02-01 | Showa Electric Wire & Cable Co | Fixing method for terminal pin |
| JPS6458836A (en) * | 1987-08-31 | 1989-03-06 | Nissan Motor | Gear shifter for automatic transmission |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6327751B1 (en) | 1999-04-26 | 2001-12-11 | Nifco Inc. | Code holding buckle |
| JP2017041375A (ja) * | 2015-08-20 | 2017-02-23 | イリソ電子工業株式会社 | コネクタ |
| JP2018064063A (ja) * | 2016-10-14 | 2018-04-19 | イリソ電子工業株式会社 | 回路基板及び回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0483408B1 (en) | 1995-02-08 |
| US5164818A (en) | 1992-11-17 |
| DE69016785T2 (de) | 1995-08-17 |
| DE69016785D1 (de) | 1995-03-23 |
| EP0483408A1 (en) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2010306C (en) | Connecting apparatus | |
| JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
| US6826827B1 (en) | Forming conductive posts by selective removal of conductive material | |
| US5866441A (en) | Inverted chip bonded module with high packaging efficiency | |
| JPH053052A (ja) | 着脱可能パツケージ | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| JP2010107517A (ja) | プローブアレイとその製造方法 | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| JPH07240496A (ja) | 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法 | |
| JP3527229B2 (ja) | 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法 | |
| US6032852A (en) | Reworkable microelectronic multi-chip module | |
| JPH05102382A (ja) | Ｉ／ｏピンの修理構造および修理方法 | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JP3458715B2 (ja) | 半導体デバイスおよびその実装構造体並びにその製造方法 | |
| WO2000005936A1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
| WO1999004424A1 (en) | Semiconductor device, mounting structure thereof and method of fabrication thereof | |
| JP2638557B2 (ja) | 半導体装置 | |
| RU2134498C1 (ru) | Контактный узел | |
| JP3050172B2 (ja) | フリップチップｉｃの検査方法及び検査用基板 | |
| JPH0685425A (ja) | 電子部品搭載用基板 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| JPH07153796A (ja) | 半導体実装装置およびその製造方法 | |
| JPH08191128A (ja) | 電子装置 | |
| JP2904274B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JP3449997B2 (ja) | 半導体素子のテスト方法、そのテスト基板 |