JP5281346B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5281346B2
JP5281346B2 JP2008238798A JP2008238798A JP5281346B2 JP 5281346 B2 JP5281346 B2 JP 5281346B2 JP 2008238798 A JP2008238798 A JP 2008238798A JP 2008238798 A JP2008238798 A JP 2008238798A JP 5281346 B2 JP5281346 B2 JP 5281346B2
Authority
JP
Japan
Prior art keywords
support plate
layer
wiring board
wiring
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008238798A
Other languages
English (en)
Other versions
JP2010073838A5 (ja
JP2010073838A (ja
Inventor
章夫 堀内
泰志 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008238798A priority Critical patent/JP5281346B2/ja
Priority to US12/542,987 priority patent/US20100065959A1/en
Publication of JP2010073838A publication Critical patent/JP2010073838A/ja
Publication of JP2010073838A5 publication Critical patent/JP2010073838A5/ja
Application granted granted Critical
Publication of JP5281346B2 publication Critical patent/JP5281346B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は半導体パッケージに半導体チップが実装された半導体装置及びその製造方法に関する。
従来、半導体チップを実装して半導体装置を構成するための半導体パッケージがある。そのような半導体パッケージでは、配線基板の一方の面に半導体チップが実装され、他方の面に外部接続端子が設けられる。
特許文献１には、半導体装置用多層配線基板において、半導体素子搭載層側から外部接続端子装着層の方向に配線層及び接続層を順次積層して形成することにより、半導体素子搭載層を可及的に平坦面とする技術が開示されており、さらには、周縁部に金属製の枠体を設けて補強することが記載されている。
また、特許文献２には、半導体装置用パッケージにおいて、外部接続端子装着面に、外部接続端子用パッドに対応する貫通孔が設けられて全表面に絶縁処理が施された絶縁性金属板を接着し、半導体素子搭載面に金属製の枠体を接合することにより、反りの発生を防止すると共に、運搬等の取り扱いを容易にすることが記載されている。
特開２０００−３２３６１３号公報 特開２００３−１４２６１７号公報
近年では、半導体素子の高性能化に伴って、半導体パッケージにおいて配線基板の高密度化及び薄型化が求められている。半導体パッケージの配線基板が薄型化されると（例えば厚みが０．４ｍｍ程度以下）、半導体パッケージの機械的強度がかなり低くなるため、各種の問題が顕在化してくる。
特に外部接続端子としてリードピンを使用する場合、リードピンを取り付ける際に、配線基板が撓んで変形しやすいため、信頼性よくリードピンを取り付けることが困難になる。この問題については、後述する関連技術の欄でさらに詳しく説明する。
本発明は以上の課題を鑑みて創作されたものであり、薄型化された配線基板であっても十分な機械的強度が得られる半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は半導体装置に係り、一方の面を形成する絶縁層上に設けられた第１接続パッドと、他方の面を形成する絶縁層に埋設され、前記絶縁層から表面が露出する第２接続パッドと、前記一方の面を形成する絶縁層上に形成され、前記第１接続パッドを露出させるソルダレジストとを備えた配線基板と、前記ソルダレジストの上に接着層で接着され、前記第１接続パッドに対応する部分に開口部を備えた支持板と、前記支持板の開口部にヘッド部が配置され、前記開口部内の前記第１接続パッドに前記ヘッド部がはんだ層によって固着されたリードピンとを備えた半導体パッケージと、前記半導体パッケージの前記支持板が設けられた面と反対側の前記第２接続パッドに実装された半導体チップとを有し、前記支持板は、セラミックス板又は外面が絶縁処理された絶縁性金属板であり、前記支持板の開口部の面積は前記リードピンのヘッド部の面積より大きく設定され、かつ、前記支持板の厚みは前記ソルダレジストの厚みより厚いことを特徴とする。
本発明では、配線基板の一方の面に、接続パッドに対応する部分に開口部を備えた絶縁体からなる支持板（繊維補強材含有樹脂層など）が形成されている。このため、高密度実装化に伴って配線基板が薄型化される場合であっても、配線基板が補強されて十分な剛性が得られる。
また、配線基板が薄型化してくると、配線基板にリードピンを取り付ける場合、配線基板が撓んで変形するため、従来の設備や治具ではリードピンを信頼性よく取り付けることが困難になる。
本発明では、配線基板が支持板で補強されるので、配線基板が薄型化されるとしても、従来の設備や治具でリードピンを信頼性よく取り付けることができ、開発コストを抑制することができる。また、リードピンの引っ張り強度を正確に測定することも可能になる。
また、上記課題を解決するため、本発明は半導体パッケージの製造方法に係り、両面側に接続パッドをそれぞれ備えた配線基板を用意する工程と、前記配線基板の一方の面側に、前記接続パッドに対応する部分に開口部を備えた絶縁体からなる支持板を形成する工程とを有することを特徴とする。
本発明の好適な一つの態様では、支持板はシート状の樹脂層であり、配線基板に樹脂層を接着層によって接着した後に、樹脂層及び接着層を加工することにより開口部を形成する。
あるいは、接続パッドに対応する開口部が設けられたシート状の樹脂層又はセラミックス板と、開口部が設けられた接着層とを用意し、配線基板に樹脂層又はセラミックス板を接着層によって接着してもよい。
以上説明したように、本発明では、薄型化された配線基板であっても十分な機械的強度が得られる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
本発明の実施形態を説明する前に、関連技術の半導体パッケージの問題点について説明する。関連技術の半導体パッケージでは、図１（ａ）に示すような配線基板１００が使用される。配線基板１００はコアレス配線基板であり、厚みが０．４ｍｍ程度に薄型化されている。配線基板１００の内部には所要のビルドアップ配線層（不図示）が形成されており、配線基板１００の両面側にはビルドアップ配線層に接続された接続パッド２００がそれぞれ設けられている。
配線基板１００の上面側には接続パッド２００上に開口部３００ａが設けられたソルダレジスト３００が形成されている。配線基板１００の上面側の接続パッド２００にはリードピンを固着するためのはんだ層３２０が形成されている。配線基板１００の下面側の接続パッド２００には半導体チップを実装するためのはんだバンプ３４０が形成されている。
そして、図１（ｂ）に示すように、配線基板１００の上面側の接続パッド２００に対応する複数の挿入穴４００ａが設けられたピン搭載治具４００を用意する。さらに、ピン搭載治具４００の挿入穴４００ａにリードピン５００が挿入される。
続いて、図２（ａ）に示すように、複数のリードピン５００が配列されたピン搭載治具４００を配線基板１００の上面側に対向させて、リードピン５００のヘッド部を配線基板１００の接続パッド２００に設けられたはんだ層３２０に押し込む。さらに、はんだ層３２０をリフロー加熱する。これにより、リードピン５００がはんだ層３２０によって配線基板１００の接続パッド２００に固着される。
その後に、図２（ｂ）に示すように、ピン搭載治具４００を配線基板１００から分離する。このとき、多数のリードピン５００の中には配線基板１００に傾いて取り付けられるリードピン５００が少なからず存在することが多い（図２（ａ）のＡ部）。このため、ピン搭載治具４００を配線基板１００から分離する際に、傾いたリードピン５００がピン搭載治具４００の挿入穴４００ａに接触して分離する際の抵抗となる。
このとき、配線基板１００は薄型化されてその剛性が低いため、ピン搭載治具４００を分離する際に配線基板１００が撓んで変形してしまい、ピン搭載治具４００を分離することが困難になる。
このように、薄型化された配線基板１００にリードピン５００を取り付ける場合は、従来の設備や治具を使用する方法では対応が困難になる。ピン搭載治具４００を例に挙げたが、配線基板１００を取り扱う各種設備において、配線基板１００を取り出したり、吸着したりするときなどに外部応力によって配線基板１００が変形しやすい。
また、リードピン５００の引っ張り強度を測定する際に、配線基板１００の剛性が低いため、リードピン５００を引っ張ると配線基板１００が撓んで変形してしまう。配線基板１００が湾曲した状態でリードピン５００を無理やり引っ張ると、配線基板１００の接続パッド２００ごとリードピン５００が分離してしまう傾向があり、リードピン５００自体の正確な引っ張り強度を測定することが困難になる。
以下に示す本発明の実施形態では、前述した不具合を解消することができる。
（第１の実施の形態）
図３〜図１０は本発明の第１実施形態の半導体パッケージの製造方法を示す断面図である。
第１実施形態の半導体パッケージの製造方法では、まず、図３（ａ）に示すような配線基板１０を用意する。図３（ａ）に示す配線基板１０は、図３（ｂ）に示す多面取りの大型基板５の一つの配線基板部Ｂに対応している。図３（ｂ）の例では、大型基板５内に、横方向に５個及び縦方向に６個の配線基板部Ｂが画定されており、後の工程で切断されて個々の配線基板部Ｂが得られる。
図３（ａ）の配線基板１０では、第１層間絶縁層２０の下部に第１配線層３０がその下面が露出した状態で埋設されており、第１配線層３０が半導体チップを実装するためのチップ用接続パッドＣ１となっている。第１配線層３０はチップ用接続パッドＣ１のみから形成されていてもよいし、あるいは、配線層にチップ用接続パッドＣ１が繋がっていてもよい。
第１層間絶縁層２０には第１配線層３０に到達する第１ビアホールＶＨ１が形成されている。第１層間絶縁層２０の上には第１ビアホールＶＨ１（ビア導体）を介して第１配線層３０に接続される第２配線層３２が形成されている。
第２配線層３２の上には第２層間絶縁層２２が形成されており、第２層間絶縁層２２には第２配線層３２に到達する第２ビアホールＶＨ２が形成されている。第２層間絶縁層２２の上には第２ビアホールＶＨ２（ビア導体）を介して第２配線層３２に接続される第３配線層３４が形成されている。
さらに、同様に、第３配線層３４の上には第３層間絶縁層２４が形成されており、第３層間絶縁層２４には第３配線層３４に到達する第３ビアホールＶＨ３が形成されている。第３層間絶縁層２４の上には第３ビアホールＶＨ３（ビア導体）を介して第３配線層３４に接続される第４配線層３６が形成されている。
また、同様に、第４配線層３６の上には第４層間絶縁層２６が形成されており、第４層間絶縁層２６には第４配線層３６に到達する第４ビアホールＶＨ４が形成されている。第４層間絶縁層２６の上には第４ビアホールＶＨ４（ビア導体）を介して第４配線層３６に接続される第５配線層３８が形成されている。
図３（ａ）には第５配線層３８のパッド部が示されており、第５配線層３８が外部接続端子（リードピンなど）を接続するための接続端子用パッドＣ２となっている。第５配線層３８は接続端子用パッドＣ２のみから形成されていてもよいし、あるいは、配線層に接続端子用パッドＣ２が繋がっていてもよい。
第４層間絶縁層２６の上には、接続端子用パッドＣ２の上に開口部２８ａが設けられたソルダレジスト２８が形成されている。チップ用接続パッドＣ１及び接続端子用パッドＣ２の各表面には、下から順にニッケル／金めっき層が形成されてコンタクト層（不図示）が設けられている。あるいは、下から順にニッケル／パラジウム／金めっき層を形成してコンタクト層としてもよい。
第１〜第５配線層３０，３２，３４，３６，３８は銅などから形成され、第１〜第４層間絶縁層２０，２２，２４，２６はエポキシ樹脂又はポリイミド樹脂などから形成される。
第１実施形態で使用される配線基板１０はコア基板をもたない薄型化されたコアレス配線基板であり、その全体の厚みは０．２〜０．４ｍｍである。そのような薄型化された配線基板１０は、仮基板１１（図３（ａ）に破線で図示）の上に剥離できる状態で所要のビルドアップ配線層を形成した後に、仮基板１１をビルドアップ配線層から除去することによって製造される。
図３（ａ）の例では、５層のビルドアップ配線層を例示したが、配線層の積層数は任意に設定することができる。
なお、第１実施形態では、薄型の配線基板１０としてコアレス配線基板を例示するが、厚み方向の中央部に薄型のコア基板を有するコア付配線基板を使用してもよい。特に図示しないが、コア付配線基板は、コア基板に設けられた貫通電極を介して相互接続されるビルドアップ配線層がコア基板の両面側に形成されて構成される。コア付配線基板の場合も全体の厚みが０．２〜０．４ｍｍに設定される。
第１実施形態の配線基板１０は、両面側に接続パッドを備えていればよく、各種の配線基板を使用することができる。
このような薄型化された配線基板１０は、高性能な半導体チップを実装するための高密度配線を備えており、電子機器の小型化・薄型化・高密度化に対応することができる。その反面、薄型化された配線基板１０は、基板自体の機械的強度が低く、外部応力がかかると撓んで変形しやすいデメリットを有する。
このため、第１実施形態では、次に説明するように、配線基板１０の外部接続端子が設けられる面（接続端子用パッドＣ２側の面）に支持板を設けることにより、配線基板１０の機械的強度を補強するようにしている。
（支持板の第１の形成方法）（参考例）
図４（ａ）に示すように、まず、支持板として厚みが０．１〜０．２ｍｍのシート状のガラスエポキシ樹脂層４０を用意する。ガラスエポキシ樹脂層４０の下にはそれを接着するためのシート状の接着層４２が設けられている。ガラスエポキシ樹脂層４０は繊維補強材含有樹脂層の一例であり、ガラス繊維にエポキシ樹脂を含浸させ、樹脂を硬化させて得られる。ガラスエポキシ樹脂層４０などの繊維補強材含有樹脂層は剛性が強く、支持板として好適に機能する。
また、繊維補強材含有樹脂層として、ガラスエポキシ樹脂層４０の他に、アラミド繊維にエポキシ樹脂を含浸させたアラミドエポキシ樹脂層、又は炭素繊維にエポキシ樹脂を含浸させた炭素エポキシ樹脂層などを使用してもよい。繊維補強材含有樹脂層の各繊維は織布であってもよいし、不織布であってもよい。
あるいは、シリカなどのフィラーが含有されたエポキシ樹脂層（フィラー含有樹脂層）を使用してもよい。
接着層４２としては、プリプレグ、エポキシ樹脂などの熱硬化型樹脂が使用される。プリプレグは、エポキシ樹脂などの接着剤に相当する樹脂を予めガラスなどの繊維に含浸させた中間素材である。これらの熱硬化型樹脂は、Ｂステージ（半硬化状態）の樹脂であり、熱処理されて硬化する際に接着剤として機能する。
次いで、図４（ｂ）に示すように、下面側に接着層４２が設けられたガラスエポキシ樹脂層４０を配線基板１０の上に配置する。さらに、熱処理して接着層４２を硬化させることにより、ガラスエポキシ樹脂層４０を接着層４２によって配線基板１０の上に接着する。
続いて、図５に示すように、ガラスエポキシ樹脂層４０及び接着層４２をレーザ加工することにより、開口部４０ａを形成して接続端子用パッドＣ２を露出させる。ガラスエポキシ樹脂層４０及び接着層４２の開口部４０ａは、ソルダレジスト２８の開口部２８ａと同一領域に形成される。レーザ加工の代わりに、サンドブラスト加工やフライス加工などにより開口部４０ａを形成してもよい。
以上により、各接続端子用パッドＣ２に対応する部分に開口部４０ａがそれぞれ設けられたガラスエポキシ樹脂層４０が配線基板１０の上に形成されて支持板となる。これにより、薄型化されて剛性の低い配線基板１０であっても、配線基板１０はガラスエポキシ層４０（支持板）によって支持されて補強されるので、外部応力がかかるとしても撓んで変形することが防止される。
（支持板の第２の形成方法）（参考例）
図６（ａ）に示すように、下面側に接着層４２が設けられたガラスエポキシ樹脂層４０を用意し、それをプレス加工によって打ち抜くことにより、開口部４０ａを予め形成してもよい。開口部４０ａは配線基板１０の接続端子用パッドＣ２に対応して形成される。その後に、図６（ｂ）に示すように、開口部４０ａが設けられたガラスエポキシ樹脂層４０及び接着層４２を配線基板１０の上に配置し、熱処理することにより接着層４２を硬化させる。これにより、図６（ｂ）に示すように、図５と同一の構造体が得られる。
（支持板の第３の形成方法）（実施例）
第３の形成方法では、支持板として絶縁性金属板が使用される。図７（ａ）に示すように、まず、金属板７２をプレス加工で打ち抜くことにより開口部７０ａを形成する。さらに、金属板７２の開口部７０ａの内壁を含む全面に金属酸化層を形成することにより、金属板７２の外面を絶縁層７４で被覆する。これにより、開口部７０ａが設けられて外面が絶縁処理された絶縁性金属板７０が得られる。絶縁性金属板７０の開口部７０ａは配線基板１０の接続端子用パッドＣ２に対応して形成される。
金属板７２として、アルミニウム板又は銅板などが使用される。アルミニウム板を使用する場合は、全面をアルマイト処理して絶縁層７４とする。また、銅板を使用する場合は、黒化処理によって全面に銅酸化層を形成することにより絶縁層７４をとする。
あるいは、金属板７２の外面を樹脂で被覆して絶縁層７４としてもよい。金属板７２の外面に樹脂を形成した後に、樹脂を熱処理によって硬化させる。金属板７２を樹脂液にディップさせて樹脂を形成してもよいし、スプレーによって金属板７２の外面に樹脂を塗布してもよい。あるいは、電着によって金属板７２の外面に樹脂を形成してもよい。
さらに、前述したシート状の接着層４２を用意し、プレス加工で打ち抜くことにより、絶縁性金属板７０の開口部７０ａに対応する開口部４２ａを接着層４２に形成する。
そして、図７（ｂ）に示すように、接着層４２を介して絶縁性金属板７０を配線基板１０の上に配置し、熱処理することにより、絶縁性金属板７０を接着層４２によって配線基板１０に接着する。
これにより、配線基板１０の接続端子用パッドＣ２の上に開口部７０ａが設けられた絶縁性金属板７０が形成されて支持板となる。
あるいは、図８（ａ）に示すように、絶縁性金属板７０の代わりに、アルミナなどのセラミックス板８０を使用してもよい。この場合、まず、セラミックス板８０にドリルなどで開口部８０ａを形成する。さらに、シート状の接着層４２にセラミックス板８０の開口部８０ａに対応する開口部４２ａを形成する。そして、図８（ｂ）に示すように、セラミックス板８０を配線基板１０上に接着層４２によって接着して支持板とする。
（支持板の第４の形成方法）（参考例）
第４の形成方法では、支持板としてＢステージ（半硬化状態）の樹脂層が単層で使用される。Ｂステージの樹脂層としては、第１の形成方法で説明した接着層４２と同一の樹脂（プリプレグ、エポキシ樹脂又はアクリル樹脂など）が使用される。
図９（ａ）に示すように、Ｂステージ（半硬化状態）のシート状の樹脂層４３を配線基板１０の上に配置した後に、熱処理することにより樹脂層４３を硬化させて配線基板１０に接着させる。Ｂステージの樹脂層４３はそれ自体が接着機能を有するので硬化する際に配線基板１０に接着する。
その後に、図９（ｂ）に示すように、レーザ加工などによって樹脂層４３に開口部４３ａを形成することにより、接続端子用パッドＣ２を露出させる。これにより、配線基板１０上に接続端子用パッドＣ２に対応する開口部４３ａが設けられた樹脂層４３が形成されて支持板となる。
なお、プレス加工によって樹脂層４３に予め開口部４３ａを形成した後に、樹脂層４３を配線基板１０に接着してもよい。
以上のように、薄型化された配線基板１０を補強する支持板として、好適には、繊維補強材含有樹脂層（ガラスエポキシ樹脂層など）、セラミックス板８０及び熱硬化型の樹脂層４３などの絶縁体、あるいは、外面が絶縁処理された絶縁性金属板７０が使用される。
前述した支持板の第１〜第４の形成方法では、図３（ｂ）の多面取りの大型基板５の状態で多数の配線基板部Ｂに支持板を一括して形成できるので、支持板を備えた半導体パッケージを既存の製造ラインで効率よく製造することができる。
次に、支持板が形成された配線基板１０にリードピンを取り付ける方法について説明する。第１実施形態では、支持板としてガラスエポキシ樹脂４０が形成された配線基板１０（図５）を例に挙げ、それにリードピンを取り付ける方法について説明する。
図１０（ａ）に示すように、配線基板１０の接続端子用パッドＣ２の上に印刷などによりはんだ材４６ａを形成する。さらに、配線基板１０のチップ用接続パッドＣ１の上（図１０（ａ）では下）にはんだバンプ３１を形成する。
ここで、配線基板１０にリードピンを取り付ける前に、前述した図３（ｂ）の大型基板５の各配線基板部Ｂが得られるように大型基板５が切断される。これにより、図１０（ｂ）に示すような個々の配線基板１０が得られる。
さらに、同じく図１０（ｂ）に示すように、リードピンを取り付けるためのピン搭載治具５０を用意する。ピン搭載治具５０には、複数の挿入穴５０ａが設けられており、挿入穴５０ａは配線基板１０の接続端子用パッドＣ２に対応している。
そして、ピン搭載治具５０の挿入穴５０ａにリードピン６０が挿入される。リードピン６０は、ピン部６０ａとその一端側の径大部となるヘッド部６０ｂとから構成される。また、リードピン６０は、例えば、銅又は銅合金から形成されたピン本体の表面に下から順にニッケル層／金層が被覆されて構成される。
リードピン６０のピン部６０ａがピン搭載治具５０の挿入穴５０ａに挿通され、ヘッド部６０ｂがピン搭載治具５０の表面に係止される。なお、実際には、図１０（ｂ）において上下反転させた状態で行われ、ピン搭載治具５０の上面にリードピン６０のヘッド部６０ｂが係止される。
そして、図１１（ａ）に示すように、複数のリードピン６０が配列されたピン搭載治具５０を配線基板１０の接続端子用パッドＣ２に対向させて、リードピン６０のヘッド部６０ｂを配線基板１０の接続端子用パッドＣ２に設けられたはんだ材４６ａに押し込む。さらに、はんだ材４６ａをリフロー加熱する。これにより、リードピン６０がはんだ層４６によって配線基板１０の接続端子用パッドＣ２に固着される。
次いで、図１１（ｂ）に示すように、ピン搭載治具５０を配線基板１０から分離する。このとき、薄型化された配線基板１０のリードピン６０が取り付けられた面にはガラスエポキシ樹脂層４０（支持板）が設けられている。
このため、前述した関連技術のような傾いたリードピン６０がピン搭載治具５０に接触して抵抗となる場合であっても、配線基板１０が撓んで変形することがなく、ピン搭載治具５０を配線基板１０から安定して分離することができる。
以上により、図１２に示すように、第１実施形態の半導体パッケージ１が得られる。図１２には、図１１（ｂ）のリードピン６０が取り付けられた配線基板１０が上下反転して描かれている。
図１２に示すように、第１実施形態の半導体パッケージ１の配線基板１０は、図３（ａ）で説明した配線基板１０が上下反転して配置されている。つまり、ビルドアップ配線層を形成する際の最初の第１配線層３０の裏面が半導体チップを実装するためのチップ用接続パッドＣ１となり、最後の第５配線層３８の頂上面がリードピン６０を接続するための接続端子用パッドＣ２となっている。
最上の第１配線層３０は第１層間絶縁層２０の上部に埋設されており、第１配線層３０の上面と第１層間絶縁層２０の上面は同一面を構成している。チップ用接続パッドＣ１には半導体チップを実装するためのはんだバンプ３１が形成されている。
第１配線層３０の下側には第１〜第４層間絶縁層２０，２２、２４，２６を介して第２〜第５配線層３２，３４，３６，３８が順次積層されて形成されている。第１〜第５配線層３０，３２，３４，３６，３８はそれらの間の層間絶縁層２０，２２、２４，２６に設けられたビアホールＶＨ１〜ＶＨ４（ビア導体）を介して相互接続されている。
配線基板１０の下面側には、接続端子用パッドＣ２上（図１２では下）に開口部２８ａが設けられたソルダレジスト２８が形成されている。ソルダレジスト２８の下には接着層４２によってガラスエポキシ樹脂層４０（支持板）が接着されている。ガラスエポキシ樹脂層４０及び接着層４２には、接続端子用パッドＣ２に対応する開口部４０ａが設けられている。ガラスエポキシ樹脂層４０及び接着層４２の開口部４０ａは接続端子用パッドＣごとに形成されている。
そして、配線基板１０の接続端子用パッドＣ２にははんだ層４６によってリードピン６０が固着されている。
第１実施形態の半導体パッケージ１では、リードピン６０が取り付けられた面にガラスエポキシ樹脂層４０などの厚みが０．７〜０．２ｍｍの支持板が設けられているので、配線基板１０が０．２〜０．４ｍｍに薄型化されても十分な剛性を有する。
このため、特に、ピン搭載治具５０によってリードピン６０を取り付ける際に配線基板１０に撓みが発生することなく信頼性よくリードピン６０を取り付けることができる。従って、従来の半導体パッケージを製造する際の設備や治具をそのまま使用できるので、新たな設備を導入する必要がなくなり、開発コストを抑制することができる。
支持板の厚みが配線基板１０の厚みの２５〜１００％であれば配線基板１０や後述する半導体装置の十分な機械的強度が得られる。
また、リードピン６０の引っ張り強度を測定する際に、配線基板１０が撓んで変形することもないので、リードピン６０の正確な引っ張り強度を測定することができる。
第１実施形態の半導体パッケージ１は、リードピン６０を取り付ける際に撓みの発生が防止される効果があるが、図１３に示す半導体パッケージ１ａのように、配線基板１０の接続端子用パッドＣ２にリードピン６０を設けずに、接続端子用パッドＣ２をランドとして使用してもよい。この形態の場合、半導体パッケージ１ａはＬＧＡ（Land Grid Array）型となり、実装基板側にバンプ電極が設けられる。半導体チップが実装された半導体パッケージ１ａをマウンタで実装基板に実装する際に、外部応力による変形が防止され、信頼性よく接続することができる。
あるいは、図１４に示す半導体パッケージ１ｂのように、リードピン６０の代わりに、接続端子用パッドＣ２にガラスエポキシ樹脂層４０（支持板）から突出するはんだバンプ９０を形成してもよい。また、はんだバンプ９０の他に、各種の突起状外部接続端子を設けてもよい。この場合も同様に、はんだバンプ９０を形成する際に配線基板１０の変形が防止されと共に、半導体チップが実装された半導体パッケージ１ｂを実装基板に信頼性よく接続することができる。
このように、第１実施形態の半導体パッケージ１，１ａ、１ｂでは、接続端子用パッドＣ２に支持板から突出する突起状外部接続端子（リードピン６０又ははんだバンプ９０など）を設けてもよいし、あるいは、接続端子用パッドＣ２をランドとして使用してもよい。
図１５には、図１２の半導体パッケージ１に半導体チップが実装されて構成される半導体装置２が示されている。図１２の半導体パッケージ１のチップ用接続パッドＣ１上のはんだバンプ３１に半導体チップ３（ＬＳＩチップ）の接続電極（不図示）を配置し、リフロー加熱する。これにより、図１５に示すように、半導体チップ３がバンプ電極４によって配線基板１０のチップ用接続パッドＣ１にフリップチップ接続される。さらに、半導体チップ３の下側にアンダーフィル樹脂７を充填する。
このようにして、半導体パッケージ１のリードピン６０側と反対側のチップ用接続パッドＣ１に半導体チップ３がフリップチップ接続されて、第１実施形態の半導体装置２が得られる。前述したように、配線基板１０は支持板によって補強されているので、配線基板１０が撓んで変形することなく半導体チップ３を信頼性よく実装することができる。
前述した図１３及び図１４の半導体パッケージ１ａ，１ｂに半導体チップ３を実装して半導体装置を構成してもよい。
図１５では、仮基板１１上にビルドアップ配線層を形成する際の最初の第１配線層３０（接続パッドＣ１）に半導体チップ３を実装し、最後の第５配線層３８（接続パッドＣ２）にリードピン６０を取り付けている。
図１６に示す半導体装置２ａのように、逆に、仮基板１１上にビルドアップ配線層を形成する際の最初の第１配線層３０（接続パッドＣ１）にリードピン６０を取り付け、最後の第４配線層３６（接続パッドＣ２）に半導体チップ３をフリップチップ接続してもよい。
つまり、両面側に接続パッドを備えたコアレスタイプの配線基板１０において、任意の一方の接続パッドに半導体チップ３を実装し、他方の接続パッドにリードピン６０を取り付けることができる。そして、配線基板１０のリードピン６０が取り付けられた面にガラスエポキシ樹脂層４０などの支持板が設けられる。
（第２の実施の形態）
図１７〜図１８は本発明の第２実施形態の半導体パッケージの製造方法を示す断面図である。第２実施形態では第１実施形態と同一要素には同一符号を付してその説明を省略する。
第２実施形態では、図１７（ａ）に示すように、配線基板１０が仮基板１１の上に形成された状態で、ガラスエポキシ樹脂層４０（支持板）を接着層４２によって配線基板１０に接着する。
次いで、図１７（ｂ）に示すように、前述した第１実施形態の図５の工程と同様に、ガラスエポキシ樹脂層４０及び接着層４２をレーザ加工することにより、接続端子用パッドＣ２上に開口部４０ａを形成する。
その後に、図１８に示すように、配線基板１０から仮基板１１を除去する。これにより、第１実施形態の図５と同一の構造体が得られる。
続いて、第１実施形態の図１０〜図１１（ｂ）までの工程を遂行することにより、第１実施形態と同様な半導体パッケージ１が得られる。
第２実施形態では、薄型の配線基板１０が仮基板１１で補強された状態で、ガラスエポキシ樹脂層４０（支持板）を配線基板１０に接着し、レーザ加工して接続端子用パッドＣ２上に開口部４０ａを形成する。このため、第１実施形態よりも薄型化された配線基板１０の取り扱いが容易になり、信頼よく支持板を形成することができる。第１実施形態で説明した支持板の第２〜第４の形成方法を使用する場合も同様である。
図１（ａ）及び（ｂ）は関連技術の半導体パッケージにおいて、配線基板にリードピンを取り付ける際の問題点を示すための断面図（その１）である。 図２（ａ）及び（ｂ）は関連技術の半導体パッケージにおいて、配線基板にリードピンを取り付ける際の問題点を示すための断面図（その２）である。 図３（ａ）及び（ｂ）は本発明の第１実施形態の半導体パッケージの製造方法を示す断面図及び平面図（その１）である。 図４（ａ）及び（ｂ）は本発明の第１実施形態の半導体パッケージの製造方法を示す断面図（その２）である。 図５は本発明の第１実施形態の半導体パッケージの製造方法を示す断面図（その３）である。 図６（ａ）及び（ｂ）は本発明の第１実施形態の半導体パッケージの製造方法における支持板の第２の形成方法を示す断面図である。 図７（ａ）及び（ｂ）は本発明の第１実施形態の半導体パッケージの製造方法における支持板の第３の形成方法（その１）を示す断面図である。 図８（ａ）及び（ｂ）は本発明の第１実施形態の半導体パッケージの製造方法における支持板の第３の形成方法（その２）を示す断面図である。 図９（ａ）及び（ｂ）は本発明の第１実施形態の半導体パッケージの製造方法における支持板の第４の形成方法を示す断面図である。 図１０（ａ）及び（ｂ）は本発明の第１実施形態の半導体パッケージの製造方法を示す断面図（その４）である。 図１１（ａ）及び（ｂ）は本発明の第１実施形態の半導体パッケージの製造方法を示す断面図（その５）である。 図１２は本発明の第１実施形態の半導体パッケージを示す断面図である。 図１３は本発明の第１実施形態の別の半導体パッケージを示す断面図である。 図１４は本発明の第１実施形態のさらに別の半導体パッケージを示す断面図である。 図１５は本発明の第１実施形態の半導体装置を示す断面図である。 図１６は本発明の第１実施形態の別の半導体装置を示す断面図である。 図１７（ａ）及び（ｂ）は本発明の第２実施形態の半導体パッケージの製造方法を示す断面図（その１）である。 図１８は本発明の第２実施形態の半導体パッケージの製造方法を示す断面図（その２）である。
符号の説明
１，１ａ、１ｂ…半導体パッケージ、２，２ａ…半導体装置、３…半導体チップ、４…バンプ電極、５…大型基板、７…アンダーフィル樹脂、１０…配線基板、１１…仮基板、２０，２２，２４，２６…層間絶縁層、２８…ソルダレジスト、２８ａ，４０ａ，４３ａ，７０ａ，８０ａ…開口部、３０，３２，３４，３６，３８…配線層、３１，９０…はんだバンプ、４０…ガラスエポキシ樹脂層（支持板）、４２…接着層、４３…樹脂層、５０…ピン搭載治具、５０ａ…挿入穴、６０…リードピン、６０ａ…ピン部、６０ｂ…ヘッド部、７０…絶縁性金属板、７２…金属板、７４…絶縁層、８０…セラミックス板、ＶＨ１〜ＶＨ４…ビアホール、Ｃ１…チップ用接続パッド、Ｃ２…接続端子用パッド。

Claims (2)

  1. 一方の面を形成する絶縁層上に設けられた第１接続パッドと、他方の面を形成する絶縁層に埋設され、前記絶縁層から表面が露出する第２接続パッドと、前記一方の面を形成する絶縁層上に形成され、前記第１接続パッドを露出させるソルダレジストとを備えた配線基板と、
    前記ソルダレジストの上に接着層で接着され、前記第１接続パッドに対応する部分に開口部を備えた支持板と、
    前記支持板の開口部にヘッド部が配置され、前記開口部内の前記第１接続パッドに前記ヘッド部がはんだ層によって固着されたリードピンとを
    備えた半導体パッケージと、
    前記半導体パッケージの前記支持板が設けられた面と反対側の前記第２接続パッドに実装された半導体チップとを有し、
    前記支持板は、セラミックス板又は外面が絶縁処理された絶縁性金属板であり、
    前記支持板の開口部の面積は前記リードピンのヘッド部の面積より大きく設定され、かつ、前記支持板の厚みは前記ソルダレジストの厚みより厚いことを特徴とする半導体装置。
  2. 一方の面を形成する絶縁層上に設けられた第１接続パッドと、他方の面を形成する絶縁層に埋設され、前記絶縁層から表面が露出する第２接続パッドと、前記一方の面を形成する絶縁層上に形成され、前記第１接続パッドを露出させるソルダレジストとを備えた配線基板を用意する工程と、
    前記配線基板の前記ソルダレジストの上に、前記第１接続パッドに対応する部分に開口部を備えた支持板を接着層で接着する工程と、
    前記配線基板の前記支持板が形成された面側の前記第１接続パッドの上にはんだ材を形成する工程と、
    前記はんだ材にリードピンを配置し、リフロー加熱することにより、はんだ層によって前記リードピンを前記第１接続パッドに電気的に接続する工程とを
    含む方法で半導体パッケージを用意する工程と、
    前記半導体パッケージの前記支持板が設けられた面と反対側の前記第２接続パッドに半導体チップを接続する工程とを有し、
    前記支持板は、セラミックス板又は外面が絶縁処理された絶縁性金属板であり、
    前記支持体の開口部の面積は前記リードピンのヘッド部の面積より大きく設定され、かつ、前記支持板の厚みは前記ソルダレジストの厚みより厚いことを特徴とする半導体装置の製造方法。
JP2008238798A 2008-09-18 2008-09-18 半導体装置及びその製造方法 Active JP5281346B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008238798A JP5281346B2 (ja) 2008-09-18 2008-09-18 半導体装置及びその製造方法
US12/542,987 US20100065959A1 (en) 2008-09-18 2009-08-18 Semiconductor package and method of manufacturing the same, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008238798A JP5281346B2 (ja) 2008-09-18 2008-09-18 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2010073838A JP2010073838A (ja) 2010-04-02
JP2010073838A5 JP2010073838A5 (ja) 2011-09-15
JP5281346B2 true JP5281346B2 (ja) 2013-09-04

Family

ID=42006468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008238798A Active JP5281346B2 (ja) 2008-09-18 2008-09-18 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20100065959A1 (ja)
JP (1) JP5281346B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11882652B2 (en) 2021-05-06 2024-01-23 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5763887B2 (ja) * 2010-02-24 2015-08-12 千住金属工業株式会社 銅カラム及びその製造方法
JP2012164965A (ja) * 2011-01-21 2012-08-30 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
TWI739182B (zh) * 2019-10-24 2021-09-11 欣興電子股份有限公司 載板結構及其製作方法
CN113035789B (zh) * 2021-02-07 2022-07-05 深圳市星欣磊实业有限公司 一种to封装的高精度夹具及其使用方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01217993A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd 半導体装置
JP2658672B2 (ja) * 1991-10-11 1997-09-30 日本電気株式会社 Ｉ／ｏピンの修理構造および修理方法
US5288944A (en) * 1992-02-18 1994-02-22 International Business Machines, Inc. Pinned ceramic chip carrier
US5859470A (en) * 1992-11-12 1999-01-12 International Business Machines Corporation Interconnection of a carrier substrate and a semiconductor device
US5303862A (en) * 1992-12-31 1994-04-19 International Business Machines Corporation Single step electrical/mechanical connection process for connecting I/O pins and creating multilayer structures
JPH07221104A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
US6407345B1 (en) * 1998-05-19 2002-06-18 Ibiden Co., Ltd. Printed circuit board and method of production thereof
JP2000058736A (ja) * 1998-08-07 2000-02-25 Sumitomo Kinzoku Electro Device:Kk 樹脂基板へのピン接続方法
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP3378550B2 (ja) * 2000-02-03 2003-02-17 日本特殊陶業株式会社 リードピン付き配線基板
US6660946B2 (en) * 2000-04-10 2003-12-09 Ngk Spark Plug Co., Ltd. Pin standing resin-made substrate, method of making pin standing resin-made substrate, pin and method of making pin
US6555757B2 (en) * 2000-04-10 2003-04-29 Ngk Spark Plug Co., Ltd. Pin solder jointed to a resin substrate, made having a predetermined hardness and dimensions
JP2004228595A (ja) * 2000-04-10 2004-08-12 Ngk Spark Plug Co Ltd ピン立設樹脂製基板、ピン立設樹脂製基板の製造方法、ピン及びピンの製造方法
TW503546B (en) * 2000-10-13 2002-09-21 Ngk Spark Plug Co Pin standing resin-made substrate, method of making pin standing resin-made substrate, pin and method of making pin
TW557559B (en) * 2001-07-27 2003-10-11 Ngk Spark Plug Co Resin-made substrate on which there is installed with a vertically installed pin, manufacturing method thereof, and manufacturing method for pin
US6974765B2 (en) * 2001-09-27 2005-12-13 Intel Corporation Encapsulation of pin solder for maintaining accuracy in pin position
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
TWI255022B (en) * 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof
JP2008277525A (ja) * 2007-04-27 2008-11-13 Shinko Electric Ind Co Ltd ピン付き基板並びに配線基板および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11882652B2 (en) 2021-05-06 2024-01-23 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
JP2010073838A (ja) 2010-04-02
US20100065959A1 (en) 2010-03-18

Similar Documents

Publication Publication Date Title
US9226382B2 (en) Printed wiring board
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP5101169B2 (ja) 配線基板とその製造方法
US7884484B2 (en) Wiring board and method of manufacturing the same
JP4055717B2 (ja) 半導体装置およびその製造方法
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
US20090139751A1 (en) Wiring substrate and manufacturing method thereof
KR101968957B1 (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
US9253897B2 (en) Wiring substrate and method for manufacturing the same
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP2006173388A (ja) 多段構成半導体モジュールおよびその製造方法
JP2006173232A (ja) 半導体装置およびその製造方法
JP6029958B2 (ja) 配線基板の製造方法
US10256175B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
US20180054890A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2017038044A (ja) 配線基板及びその製造方法と電子部品装置
JP5281346B2 (ja) 半導体装置及びその製造方法
JP2007103789A (ja) 配線基板及びその製造方法
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4413798B2 (ja) 半導体装置の製造方法
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5281346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150