JP4413798B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4413798B2
JP4413798B2 JP2005050795A JP2005050795A JP4413798B2 JP 4413798 B2 JP4413798 B2 JP 4413798B2 JP 2005050795 A JP2005050795 A JP 2005050795A JP 2005050795 A JP2005050795 A JP 2005050795A JP 4413798 B2 JP4413798 B2 JP 4413798B2
Authority
JP
Japan
Prior art keywords
semiconductor
insulating layer
external connection
insulating
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005050795A
Other languages
English (en)
Other versions
JP2006237337A (ja
Inventor
潤 吉澤
圭男 今村
Original Assignee
日本シイエムケイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本シイエムケイ株式会社 filed Critical 日本シイエムケイ株式会社
Priority to JP2005050795A priority Critical patent/JP4413798B2/ja
Publication of JP2006237337A publication Critical patent/JP2006237337A/ja
Application granted granted Critical
Publication of JP4413798B2 publication Critical patent/JP4413798B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Description

本発明は、ウエハーレベルＣＳＰ（wafer-level chip size package）を有機基板に内蔵し再配線化した半導体装置の製造方法に関する。
最近、電子機器の軽薄短小化が進み、各種機器にはウエハーレベルＣＳＰ（wafer-level chip size package）と称される半導体装置が搭載使用されている。ウエハーレベルＣＳＰは、複数の外部接続用の接続パッドが形成されたベアーの半導体装置の上面にパッシベーション膜を設け、このパッシベーション膜の各接続パッドに対応する開口部を形成し、該開口部を介して各接続パッドに接続される再配線を形成し、各再配線の他の接続部に柱状の外部接続用電極を形成するとともに、絶縁樹脂で封止後、研磨にて外部接続用電極が露出するまで研磨し、露出した外部接続用電極にはんだを形成して製造されている（例えば、特許文献１参照）。
通常ウエハーレベルＣＳＰは、ベアチップの半導体装置の上面に外部接続用電極をマトリクス状に配列する。そのため、外部接続用電極数の多い半導体装置では、外部接続用電極サイズ及びピッチが極端に小さくなってしまうためマザーボードとの接続が困難になっていた。しかも、外部接続用電極のピッチが小さくなればマザーボードとの位置合わせが困難であるばかりでなく接合強度が不足し、ボンディング時に電極間の短絡が発生する問題があった。また、シリコンからなる半導体装置とマザーボードでは線膨張係数の差に起因して発生する応力により外部接続用電極が断線してしまう問題が発生していた。
更に、シリコンからなる半導体装置のマトリクス状の配線を狭ピッチにすることは可能であったが、マザーボードと精度よく接続する必要からこれ以上半導体装置を小さくできないという問題も発生していた。
そこで、シリコンからなる半導体装置を小さくして、マトリクス状の狭ピッチ配線を形成し、外部接続用電極を形成し、絶縁樹脂で封止し、個片化した半導体構成体を有機基板に埋め込み再配線することでマザーボードに精度よく実装できる配線ピッチが可能となる半導体装置も提案されている（例えば、特許文献２参照）。
しかしながら、上記記載の半導体装置は、半導体構成体上に絶縁シートを介して再配線する際に外部接続用電極をアライメントマークとして使用しているため、外部接続用電極のピッチが狭いと予め設定しているアライメントマークと隣接している外部接続用電極を誤認識してしまう恐れがあった。
特開２００１−１６８１２８号公報 特開２００４−２２１４１７号公報
本発明は、上記の如き従来の問題に鑑みてなされたもので、マザーボードと精度よく接続することができる半導体装置を提供することを課題とする。
本発明は、支持体に、各々が半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、前記各半導体構成体に対応する部分に開口部を有する少なくとも１枚の絶縁基材を支持体に配置する工程と、前記絶縁基材を加熱加圧し、積層する工程と、前記半導体構成体及び絶縁基材の上面に上層の再配線のための絶縁層を配置し、積層する工程と、半導体構成体の外部接続用電極の一部をアライメントマークとして、前記絶縁層に非貫通孔を形成する工程と、前記絶縁層に設けられた非貫通孔及び絶縁層の表面に金属めっきを施す工程と、前記絶縁層上に再配線を形成する工程と、前記半導体構成体間を前記絶縁基材部で切断して前記最上層の上層配線接続パッドが前記絶縁基材の上方に配置された半導体装置を複数個得る工程とを有することを特徴とする半導体装置の製造方法により上記課題を解決したものである。
また、本発明は、支持体に、各々が半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、前記各半導体構成体に対応する部分に開口部を有する少なくとも１枚の絶縁基材を支持体に配置する工程と、前記絶縁基材を加熱加圧し、積層する工程と、前記半導体構成体及び絶縁基材の上面に上層の再配線のための絶縁層及び金属箔を配置し、積層する工程と、前記金属箔の外部接続用電極の真上部に対応する部位に予め開口部を設ける工程と、前記金属箔の開口部の一部をアライメントマークとして、前記絶縁層に非貫通孔を形成する工程と、前記絶縁層に設けられた非貫通孔及び絶縁層の表面に金属めっきを施す工程と、前記絶縁層上に再配線を形成する工程と、前記半導体構成体間を前記絶縁基材部で切断して前記最上層の上層配線接続パッドが前記絶縁基材の上方に配置された半導体装置を複数個得る工程とを有することを特徴とする半導体装置の製造方法により上記課題を解決したものである。
本発明によれば、より小さいウエハーレベルＣＳＰを埋め込んだ半導体基板であっても、上層の再配線層を用いてマザーボードと精度よく接続することが可能な半導体装置を提供することができる。
以下本発明の実施の形態を図面と共に説明する。
図１は、本発明半導体装置の概略断面説明図で、まずこの図１を用いて本発明半導体装置について説明する。
１は支持体で、この支持体１の上面には、半導体構成体２が接着層３を介して、搭載されている。搭載された半導体構成体２は、後述する上層の再配線と接続するための柱状の外部接続用電極４を備えている。半導体構成体２の側方には、絶縁基材５が配置されている。絶縁基材５としては、例えば絶縁樹脂シート化したボンディングシート、ガラス繊維にエポキシ樹脂等を含浸させたプリプレグ、液状樹脂などが挙げられる。
半導体構成体２と絶縁基材５の上面には上層の再配線を形成するための第一絶縁層６が配置されている。第一絶縁層６としては、主にビルドアップ材が使用される。ビルドアップ材としては、例えばエポキシ樹脂やＢＴ樹脂の熱硬化性樹脂中に繊維やフィラー等の補強材を含有させたものなどが挙げられる。この場合、繊維としては、ガラス繊維、アラミド繊維が、またフィラーとしては、シリカ、セラミックス系などのフィラーが好適に使用される。
柱状の外部接続用電極４の中央部に対応する位置の第一絶縁層６には、外部接続用電極４をアライメントマークとして非貫通孔７が設けられ、該非貫通孔７及び第一絶縁層６の表面には銅等からなる金属で第一接続パッド８ａを含む第一再配線８が設けられている。因に、上記のように、外部接続用電極４をアライメントマークとして使用することによって精度よく上層の再配線と接続することが可能となる。
上層の第一再配線８を含む第一絶縁層６の上面には上層の再配線を形成するため第二絶縁層９が配置され、該第二絶縁層９の表面には銅等からなる金属で第二接続パッド１０ａを含む第二再配線１０が設けられている。更に第二再配線１０を含む該第二絶縁層９の上面にはソルダーレジスト１１からなる保護層が配置されている。上層の第二再配線１０の第二接続パッド１０ａに対応する部分にソルダーレジスト１１の開口部が設けられ、該開口部には、はんだボールからなる突起電極１２がマトリクス状に配置されている。
はんだボールによる突起電極１２は、半導体構成体２の側方に形成された絶縁基材５の上方にも配置され、マザーボードに接続され易いピッチで形成されている。
次に、本発明半導体装置の第１の製造方法について図２〜図５を用いて説明する。
図２（ａ）：まず、支持体２１に、複数の外部接続用電極２４を有する半導体構成体２２を離間して複数搭載する。ここに支持体２１としては、例えばキャリア付き銅箔やステンレスなどの金属層や銅張積層板に回路形成が施された金属箔などが用いられる。半導体構成体２２はそのシリコン部分に接着剤２３を塗布した後、これを支持体２１と接合する。
図２（ｂ）：次いで、支持体２１に、半導体構成体２２に対応する部分に開口部を有す絶縁基材２５を配置し、加熱加圧して積層する。ここに絶縁基材２５としては、例えばガラス繊維にエポキシ樹脂を含浸させたプリプレグなどのシートが好適に使用される。
図２（ｃ）：次いで、半導体構成体２２及び絶縁基材２５の上面に、上層の第一再配線層を形成するための第一絶縁層２６を配置し、加熱加圧して積層する。ここに、第一絶縁層２６としては、一般にビルドアップ材といわれるエポキシ樹脂やＢＴ樹脂等の熱硬化性樹脂に繊維やフィラー等の補強材を含有させたものが好適に使用される。このとき第一絶縁層２６のみを積層しても構わないが樹脂付き銅箔や絶縁層に銅箔を重ねて積層しても構わない（後述の第２の製造方法参照）。
図３（ｄ）：次いで、半導体構成体２２の外部接続用電極２４の中、アライメントマークとして設定した外部接続用電極ａ（図５と共に後述する）をＣＣＤカメラで認識し、該外部接続用電極ａの中央部に対応する位置の第一絶縁層２６に非貫通孔２７を形成する。ここで、アライメントマークとして使用する外部接続用電極ａは、アライメントマークとして使用しない隣接する他の外部接続用電極ｂと誤認識しないために異なる端面部形状にするのが望ましい。例えば、アライメントマークとして使用しない外部接続用電極ｂの端面部形状が円形であれば、アライメントマークとして使用する外部接続用電極ａの端面は菱形、四角形、台形、三角形などの形状に変える。アライメントマークとして使用しない外部接続用電極ｂとアライメントマークとして使用する外部接続用電極ａの形状を変えることによって誤認識を防止することができ、より精度よく非貫通孔２７を形成することが可能となる。
図３（ｅ）：次いで、非貫通孔２７を含む第一絶縁層２６に無電解・電解金属めっきを析出させた後、写真法にて第一接続パッド２８ａと第一再配線２８の回路形成を行う。
図３（ｆ）：次いで、第一再配線２８を含む第一絶縁層２６の上面に、第二絶縁層２９を積層した後、該第二絶縁層２９に非貫通孔２７を形成する。
図４（ｇ）：次いで、非貫通孔２７を含む第二絶縁層２９に無電解・電解金属めっきを析出させた後、写真法にて第二接続パッド３０ａと第二再配線層３０の回路形成を行う。
図４（ｈ）：次いで、はんだボールによる突起電極形成部以外にソルダーレジスト３１を形成する。
図４（ｉ）：次いで、半導体構成体２２間を絶縁基材２５部でダイシング加工により切断個片化し、複数個の半導体装置３２を得る。
次に、図５を用いて、上記製造例におけるアライメントマークについて説明する。
図５は、図３（ｄ）のＡ−Ａで示す領域の概略平面説明図である。
該図５において、円形状の外部接続用電極ｂと菱形の外部接続用電極ａが混在しているが、当該菱形の外部接続用電極ａが、前述の上層の絶縁層２６に非貫通孔２７を形成する際のアライメントマークとして使用される電極である。
次に、本発明半導体装置の第２の製造方法について図６〜図９を用いて説明する。
図６（ａ）：まず、支持体４１に、複数の外部接続用電極４４を有する半導体構成体４２を離間して複数搭載する。ここに支持体４１としては、前記と同様なものが用いられる。半導体構成体４２はそのシリコン部分に接着剤４３を塗布した後、これを支持体４１と接合する。
図６（ｂ）：次いで、支持体４１に、半導体積層体４２に対応する部分に開口部を有する絶縁基材４５を配置し、加熱加圧して積層する。ここに絶縁基材４５としては、前記と同様なものが用いられる。
図６（ｃ）：次いで、半導体構成体４２及び絶縁基材４５の上面に、上層の再配線層を形成するための第一絶縁層４６及び金属箔４６ａを配置し、加熱加圧して積層する。ここに、第一絶縁層４６としては、前記と同様なものが用いられる。
図７（ｄ）：次いで、金属箔４６ａの外部接続用電極４４の真上部に対応する部位に、予め開口部ｃ、ｄ（図９と共に後述する）を設け、アライメントマークとして設定した開口部ｃを通して半導体構成体４２の外部接続用電極４４をＣＣＤカメラで認識し、外部接続用電極４４の中央部に対応する第一絶縁層４６に非貫通孔４７を形成する。ここで、アライメントマークとして使用する金属箔４６ａの開口部ｃは、アライメントマークとして使用しない隣接する他の開口部ｄと誤認識しないために異なる形状にするのが望ましい。例えば、アライメントマークとして使用しない開口部ｄが円形であれば、アライメントマークとして使用する開口部ｃは菱形、四角形、台形、三角形などの形状に変える。
図７（ｅ）：次いで、金属箔４６ａ及び非貫通孔４７を含む第一絶縁層４６に無電解・電解金属めっきを析出させた後、写真法にて第一接続パッド４８ａと第一再配線４８の回路形成を行う。
図７（ｆ）：次いで、第一配線４８を含む第一絶縁層４６の上面に、第二絶縁層４９を積層した後、該第二絶縁層４９に非貫通孔４７を形成する。
図８（ｇ）：次いで、非貫通孔４７を含む第二絶縁層４９に無電解・電解金属めっきを析出させた後、写真法にて第二接続パッド５０ａと第二再配線５０の回路形成を行う。
図８（ｈ）：次いで、はんだボールによる突起電極形成部以外にソルダーレジスト５１を形成する。
図８（ｉ）：次いで、半導体構成体４２間を絶縁基材４５部でダイシング加工により切断個片化し、複数個の半導体装置５２を得る。
次に、図９を用いて、上記製造例におけるアライメントマークについて説明する。
図９は、図７（ｄ）のＡ−Ａで示す領域の概略平面説明図である。
該図９において、円形状に形成された金属箔ｅの開口部ｄと三角形状に形成された金属箔ｅの開口部ｃが混在しているが、当該三角形状の開口部ｃが、前述の上層の絶縁層４６に非貫通孔４７を形成する際のアライメントマークとして使用される開口部である。アライメントマークとして使用する金属箔ｅの開口部ｃの形状とアライメントマークとして使用しない金属箔ｅの開口部ｄの形状を変えることによって、誤認識を防止することができ、より精度よく非貫通孔を形成することが可能となる。
本発明半導体装置の概略断面説明図。 本発明半導体装置の第１の製造方法を示す概略断面工程説明図。 図２に引き続く概略断面工程説明図。 図３に引き続く概略断面工程説明図。 図３のＡ−Ａで示す領域の概略平面説明図。 本発明半導体装置の第２の製造方法を示す概略断面工程説明図。 図６に引き続く概略断面工程説明図。 図７に引き続く概略断面工程説明図。 図７のＡ−Ａで示す領域の概略平面説明図。
符号の説明
１，２１，４１：支持体
２，２２，４２：半導体構成体
３，２３，４３：接着層
４，２４，４４：外部接続用電極
５，２５，４５：絶縁基材
６，２６，４６：第一絶縁層
７，２７，４７：非貫通孔
８，２８，４８：第一再配線
８ａ，２８ａ，４８ａ：第一接続パッド
９，２９，４９：第二絶縁層
１０，３０，５０：第二再配線
１０ａ，３０ａ，５０ａ：第二接続パッド
１１，３１，５１：ソルダーレジスト
１２：突起電極
３２，５２：半導体装置
４６ａ：金属箔
ａ：アライメントマークとして使用する外部接続用電極
ｂ：アライメントマークとして使用しない外部接続用電極
ｃ：アライメントマークとして使用する金属箔の開口部
ｄ：アライメントマークとして使用しない金属箔の開口部
ｅ：金属箔

Claims (4)

  1. 支持体に、各々が半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、前記各半導体構成体に対応する部分に開口部を有する少なくとも１枚の絶縁基材を支持体に配置する工程と、前記絶縁基材を加熱加圧し、積層する工程と、前記半導体構成体及び絶縁基材の上面に上層の再配線のための絶縁層を配置し、積層する工程と、半導体構成体の外部接続用電極の一部をアライメントマークとして、前記絶縁層に非貫通孔を形成する工程と、前記絶縁層に設けられた非貫通孔及び絶縁層の表面に金属めっきを施す工程と、前記絶縁層上に再配線を形成する工程と、前記半導体構成体間を前記絶縁基材部で切断して前記最上層の上層配線接続パッドが前記絶縁基材の上方に配置された半導体装置を複数個得る工程とを有することを特徴とする半導体装置の製造方法。
  2. アライメントマークとしての外部接続用電極をＣＣＤカメラで認識し、前記外部接続用電極の中央部に対応する位置の絶縁層に非貫通孔を形成することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 支持体に、各々が半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、前記各半導体構成体に対応する部分に開口部を有する少なくとも１枚の絶縁基材を支持体に配置する工程と、前記絶縁基材を加熱加圧し、積層する工程と、前記半導体構成体及び絶縁基材の上面に上層の再配線のための絶縁層及び金属箔を配置し、積層する工程と、前記金属箔の外部接続用電極の真上部に対応する部位に予め開口部を設ける工程と、前記金属箔の開口部の一部をアライメントマークとして、前記絶縁層に非貫通孔を形成する工程と、前記絶縁層に設けられた非貫通孔及び絶縁層の表面に金属めっきを施す工程と、前記絶縁層上に再配線を形成する工程と、前記半導体構成体間を前記絶縁基材部で切断して前記最上層の上層配線接続パッドが前記絶縁基材の上方に配置された半導体装置を複数個得る工程とを有することを特徴とする半導体装置の製造方法。
  4. アライメントマークとしての金属箔の開口部をＣＣＤカメラで認識し、前記外部接続用電極の中央部に対応する位置の絶縁層に非貫通孔を形成することを特徴とする請求項３記載の半導体装置の製造方法。
JP2005050795A 2005-02-25 2005-02-25 半導体装置の製造方法 Expired - Fee Related JP4413798B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005050795A JP4413798B2 (ja) 2005-02-25 2005-02-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005050795A JP4413798B2 (ja) 2005-02-25 2005-02-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006237337A JP2006237337A (ja) 2006-09-07
JP4413798B2 true JP4413798B2 (ja) 2010-02-10

Family

ID=37044655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005050795A Expired - Fee Related JP4413798B2 (ja) 2005-02-25 2005-02-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4413798B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851072B1 (ko) * 2007-03-02 2008-08-12 삼성전기주식회사 전자 패키지 및 그 제조방법
KR100982795B1 (ko) * 2008-07-10 2010-09-16 삼성전기주식회사 전자소자 내장형 인쇄회로기판 제조방법
JP2011187473A (ja) * 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
JP2011253879A (ja) * 2010-06-01 2011-12-15 Nec Corp 半導体素子及び半導体内蔵基板
JP5581830B2 (ja) * 2010-06-11 2014-09-03 富士通株式会社 部品内蔵基板の製造方法及び部品内蔵基板

Also Published As

Publication number Publication date
JP2006237337A (ja) 2006-09-07

Similar Documents

Publication Publication Date Title
US9226382B2 (en) Printed wiring board
JP4055717B2 (ja) 半導体装置およびその製造方法
JP3945483B2 (ja) 半導体装置の製造方法
TWI593030B (zh) 超薄埋入式晶粒模組及其製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP4093186B2 (ja) 半導体装置の製造方法
JP4305502B2 (ja) 半導体装置の製造方法
KR100996914B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
US8780572B2 (en) Printed circuit board having electronic component
JP2010034403A (ja) 配線基板及び電子部品装置
JP2006173232A (ja) 半導体装置およびその製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2015122386A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6029958B2 (ja) 配線基板の製造方法
JP2013105840A (ja) 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
JP4413798B2 (ja) 半導体装置の製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JP2009182202A (ja) 半導体装置の製造方法
JP2008243925A (ja) 半導体装置及びその製造方法
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2005260120A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees