JP4305502B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4305502B2
JP4305502B2 JP2006319910A JP2006319910A JP4305502B2 JP 4305502 B2 JP4305502 B2 JP 4305502B2 JP 2006319910 A JP2006319910 A JP 2006319910A JP 2006319910 A JP2006319910 A JP 2006319910A JP 4305502 B2 JP4305502 B2 JP 4305502B2
Authority
JP
Japan
Prior art keywords
wiring
sealing material
forming
copper foil
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006319910A
Other languages
English (en)
Other versions
JP2008135521A (ja
Inventor
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006319910A priority Critical patent/JP4305502B2/ja
Priority to US11/986,698 priority patent/US7790515B2/en
Priority to TW096144880A priority patent/TWI371095B/zh
Priority to KR1020070121487A priority patent/KR100930156B1/ko
Priority to CN2007101928794A priority patent/CN101192587B/zh
Publication of JP2008135521A publication Critical patent/JP2008135521A/ja
Application granted granted Critical
Publication of JP4305502B2 publication Critical patent/JP4305502B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85411—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Description

この発明は半導体装置の製造方法に関する。
従来の半導体装置には、両面配線構造で上面に設けられた上層配線と下面に設けられた下層配線とを接続する上下導通部を有するインターポーザを用い、インターポーザの上層配線上に半導体チップをフェースダウン方式により搭載し、インターポーザの下層配線下に複数の半田ボールを設けたものがある（例えば、特許文献１参照）。
特開平９−３６１７２号公報
しかしながら、上記従来の半導体装置では、両面配線構造で上下導通部を有する比較的高価なインターポーザを用いているため、コスト高となり、また装置全体が厚くなってしまうという問題があった。
そこで、この発明は、コストを低減することができ、また薄型化することができる半導体装置の製造方法を提供することを目的とする。
請求項１に記載の発明に係る半導体装置の製造方法は、配線形成用銅箔の下面に剥離層およびベース板が設けられたものを用意する工程と、
前記配線形成用銅箔をパターニングして配線を形成する工程と、
半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体の外部接続用電極を前記配線にボンディングする工程と、
前記半導体構成体全体および前記配線の少なくとも一部を封止材で覆う工程と、
前記ベース板および前記剥離層を除去する工程と、を有し
前記封止材を形成する工程は、前記半導体構成体と前記剥離層との間にアンダーフィル材を充填すると共に前記半導体構成体の周囲における前記配線を含む前記剥離層上に、前記半導体構成体に対応する部分に開口部を有する第１の封止材形成用シート、第２の封止材形成用シートおよび銅箔を配置し、上下から加熱加圧して、前記半導体構成体、前記アンダーフィル材および前記配線を含む前記剥離層上に封止材を形成し、且つ、前記封止材上に前記銅箔を固着する工程を含むことを特徴とするものである。
請求項２に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記封止材上に固着された前記銅箔を除去する工程を有することを特徴とするものである。
請求項３に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記封止材上に固着された前記銅箔により放熱層を形成する工程を有することを特徴とするものである。
請求項４に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記第１、第２の封止材形成用シートは基材に熱硬化性樹脂を含浸させたものからなることを特徴とするものである。
請求項５に記載の発明に係る半導体装置の製造方法は、請求項１〜４のいずれかに記載の発明において、前記第２の封止材形成用シートは下側上下導通部を有すると共に前記半導体構成体に対応する部分に開口部を有し、前記封止材を形成する工程は、該第２の封止材形成用シート上に、第３の封止材形成用シートおよび下面に上側上下導通部を有する上層配線形成用銅箔を配置し、上下から加熱加圧して、前記半導体構成体、前記アンダーフィル材および前記配線を含む前記剥離層上に封止材を形成し、且つ、前記半導体構成体の周囲における前記封止材中に前記下側上下導通部および前記上側上下導通部からなる上下導通部を形成し、さらに、前記封止材上に前記上層配線形成用銅箔を前記上下導通部を介して前記配線に接続させて固着する工程を含むことを特徴とするものである。
請求項６に記載の発明に係る半導体装置の製造方法は、請求項５に記載の発明において、前記封止材上に固着された前記上層配線形成用銅箔をパターニングして上層配線を形成する工程を有することを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、請求項６に記載の発明において、前記上層配線を含む前記封止材の上面にオーバーコート膜を形成する工程を有することを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項５に記載の発明において、前記第１、第２、第３の封止材形成用シートは基材に熱硬化性樹脂を含浸させたものからなることを特徴とするものである。
この発明によれば、半導体構成体を、その外部接続用電極を配線にボンディングして、配線上にフェースダウン方式により搭載し、前記半導体構成体と前記剥離層との間にアンダーフィル材を充填すると共に、前記半導体構成体に対応する部分に開口部を有する第１の封止材形成用シート、第２の封止材形成用シートおよび銅箔を配置し、上下から加熱加圧して、前記半導体構成体、前記アンダーフィル材および前記配線を含む前記剥離層上に封止材を形成し、且つ、前記封止材上に前記銅箔を固着することにより、両面配線構造で上下導通部を有する比較的高価なインターポーザを用いていないため、コストを低減することができ、また薄型化することができる。
（本発明の方法により製造された半導体装置の第１の例）
図１はこの発明の方法により製造された半導体装置の第１の例の断面図を示す。この半導体装置はソルダーレジスト等からなる平面方形状の下層絶縁膜１を備えている。下層絶縁膜１の上面には銅箔からなる複数の配線２が設けられている。配線２の一端部の接続パッド部上面には錫メッキからなる表面処理層３が設けられている。配線２の他端部の接続パッド部に対応する部分における下層絶縁膜１には開口部４が設けられている。下層絶縁膜１の開口部４内およびその下方には半田ボール５が配線２の他端部の接続パッド部に接続されて設けられている。
下層絶縁膜１の中央部上方において複数の配線２の一端部の接続パッド部上には平面方形状の半導体構成体６がフェースダウン方式により搭載されている。半導体構成体６は平面方形状のシリコン基板（半導体基板）７を備えている。シリコン基板７の下面には所定の機能の集積回路（図示せず）が設けられ、下面周辺部にはアルミニウム系金属等からなる複数の接続パッド８が集積回路に接続されて設けられている。
接続パッド８の中央部を除くシリコン基板７の下面には酸化シリコン等からなる絶縁膜９が設けられ、接続パッド８の中央部は絶縁膜９に設けられた開口部１０を介して露出されている。絶縁膜９の開口部１０を介して露出された接続パッド８の下面およびその周囲の絶縁膜９の下面にはクロム、銅等からなる下地金属層１１が設けられている。下地金属層１１の下面全体には金からなる突起電極（外部接続用電極）１２が設けられている。
そして、半導体構成体６は、その突起電極１２が配線２の一端部の接続パッド部上に表面処理層３を介して金−錫共晶接合されていることにより、下層絶縁膜１の中央部上方において複数の配線２の一端部の接続パッド部上にフェースダウン方式により搭載されている。
半導体構成体６と配線２を含む下層絶縁膜１との間およびその周囲にはエポキシ系樹脂等の熱硬化性樹脂からなるアンダーフィル材１３が設けられている。半導体構成体６、アンダーフィル材１３、配線２および下層絶縁膜１の上面にはエポキシ系樹脂等の熱硬化性樹脂からなる封止材１４が設けられている。この状態では、封止材１４は配線２の配置領域よりも大きい領域に設けられている。また、配線２、アンダーフィル材１３および封止材１４の下面は面一となっている。
（参考実施形態）
次に、この半導体装置の製造方法の参考実施形態について説明する。まず、図２に示すように、図１に示す配線２を形成するための配線形成用銅箔２１の下面にポリイミドフィルム等からなる剥離層２２が設けられ、剥離層２２の下面に銅箔からなるベース板２３が設けられたものを用意する。この場合、この用意したもののサイズは、図１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。そして、図２において、符号２４で示す領域は個片化するための切断ラインに対応する領域である。
次に、配線形成用銅箔２１をフォトリソグラフィ法によりパターニングすることにより、図３に示すように、剥離層２２の上面に配線２を形成する。次に、図４に示すように、配線２の一端部の接続パッド部上面に、錫の無電解メッキを行なうことにより、表面処理層３を形成する。
次に、図５に示すように、半導体構成体６を用意する。この半導体構成体６は、ウエハ状態のシリコン基板７下に集積回路（図示せず）、アルミニウム系金属等からなる接続パッド８、酸化シリコン等からなる絶縁膜９、クロム、銅等からなる下地金属層１１および金または銅からなる柱状の突起電極１２を形成した後、ダイシングにより個片化することにより得られる。
次に、半導体構成体６の金または銅からなる突起電極１２を銅からなる配線２の一端部の接続パッド部上に表面処理層３を介して接合（ボンディング）し、半導体構成体６を下層絶縁膜１の中央部上方において複数の配線２の一端部の接続パッド部上にフェースダウン方式により搭載する。
本発明の場合、図１に示される如く、半導体構成体６を支持する回路基板を有していないため、半導体構成体６と配線２を接合した後、半導体構成体６と配線２との接合箇所に両者の熱膨張係数差に起因する応力集中が殆ど生じない。このため、集中応力を緩和するための半田バンプ等は必要とされず、表面処理層３に加圧加熱（ボンディング）することにより、突起電極１２が金の場合は、金−錫共晶接合、突起電極１２が銅の場合は、銅−錫拡散金属接合され、接合信頼性を十分に確保することができる。
この場合、加圧加熱（ボンディング）するとき、シリコン基板７と配線２との熱膨張係数差に起因する応力は、配線２がベース板２３に対して剥離層２２を界面として水平方向にずれる（剥がれる）ことにより、吸収される。
次に、図６に示すように、半導体構成体６と配線２を含む下層絶縁膜１との間およびその周囲にエポキシ系樹脂等の熱硬化性樹脂からなるアンダーフィル材１３を充填して形成する。次に、図７に示すように、スクリーン印刷法、スピンコート法、トランスファモールド法等により、半導体構成体６、アンダーフィル材１３、配線２および下層絶縁膜１の上面にエポキシ系樹脂等の熱硬化性樹脂からなる封止材１４を形成する。
次に、ベース板２３をエッチングあるいは剥離層２２からの機械的剥離により除去し、次いで、剥離層２２をエッチングにより除去すると、図８に示すように、配線２、アンダーフィル材１３および封止材１４の下面が露出される。この状態では、配線２、アンダーフィル材１３および封止材１４の下面は面一となっている。また、この状態では、ベース板２３を除去しても、封止材１４およびアンダーフィル材１３の存在により、強度を十分に確保することができる。
ここで、ベース板２３としては、銅箔のほかに、アルミニウム等のその他の金属板、ガラス板、セラミック板、樹脂板等を用いることもできる。ただし、ベース板２３として銅箔を用いる場合には、剥離層２２としてのポリイミドフィルムの両面に銅箔が積層されたものが市販されているので、この市販されているものをそのまま利用することができる。
次に、図９に示すように、スクリーン印刷法、スピンコート法等により、配線２、アンダーフィル材１３および封止材１４の下面全体にソルダーレジスト等からなる下層絶縁膜１を形成する。次に、フォトリソグラフィ法により、配線２の他端部の接続パッド部に対応する部分における下層絶縁膜１に開口部４を形成する。
次に、下層絶縁膜１の開口部４内およびその下方に半田ボール５を配線２の他端部の接続パッド部に接続させて形成する。次に、図１０に示すように、互いに隣接する半導体構成体６間において、封止材１４および下層絶縁膜１を切断ライン２４に沿って切断すると、図１に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、強度を十分に確保することができる封止材１４およびアンダーフィル材１３の下面側に配線２が埋め込まれた構造であり、この埋め込まれた配線２の一端部の接続パッド部上に半導体装置６をフェースダウン方式によりボンディングして搭載し、配線２の他端部の接続パッド部下に半田ボール５を設けることにより、両面配線構造で上下導通部を有する比較的高価なインターポーザを用いていないため、コストを低減することができ、また薄型化することができる。
（実施形態１）
次に、図１に示された半導体装置の製造方法を示すこの発明の実施形態１について説明する。この場合、図６に示す工程後に、図１１に示すように、半導体構成体６の周囲における配線２を含む剥離層２２の上面に、格子状の第１の封止材形成用シート２５をピン等で位置決めしながら配置する。
格子状の第１の封止材形成用シート２５は、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部２５ａを形成したものである。この場合、第１の封止材形成用シート２５の厚さは半導体構成体６の高さよりもある程度厚くなっている。
次に、第１の封止材形成用シート２５の上面に第２の封止材形成用シート２６を配置する。第２の封止材形成用シート２６は、第１の封止材形成用シート２５と同じ材料からなり、すなわち、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたものである。次に、第２の封止材形成用シート２６の上面に保護用銅箔２７を配置する。
次に、図１２に示すように、一対の加熱加圧板２８、２９を用いて上下から第１、第２の封止材形成用シート２５、２６を加熱加圧する。そして、その後の冷却により、半導体構成体６、アンダーフィル材１３、配線２および下層絶縁膜１の上面に封止材１４が形成され、且つ、封止材１４の上面に保護用銅箔２７が固着される。
この場合、保護用銅箔２７は上側の加熱加圧板２８の下面にエポキシ系樹脂等からなる熱硬化性樹脂が不要に付着するのを防止し、上側の加熱加圧板２８をそのまま再使用することができるようにするためのものである。そこで、次に、保護用銅箔２７をエッチングにより除去する。また、ベース板２３および剥離層２２をエッチング等により除去すると、図８に示すものが得られる。
以下、上記製造方法の一例と同様の工程を経ると、図１に示す半導体装置が複数個得られる。このようにして得られた半導体装置では、封止材１４をガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させたものによって形成しているので、エポキシ系樹脂等の熱硬化性樹脂のみによって形成する場合と比較して、強度を強くすることができる。
（本発明の方法により製造された半導体装置の第２の例）
図１３はこの発明の方法により製造された半導体装置の第２の例の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体６上に置ける封止材１４の上面に銅箔からなる放熱層１５を設け、放熱層１５により、半導体基板７から発生する熱の放熱性を良くした点である。この場合、放熱層１５は、例えば、図１２に示す保護用銅箔２７をフォトリソグラフィ法によりパターニングすると、形成することができるので、上側の加熱加圧板２８の下面にエポキシ系樹脂等からなる熱硬化性樹脂が不要に付着するのを防止するための保護用銅箔２７を有効に利用することができる。
（本発明の方法により製造された半導体装置の第３の例）
図１４はこの発明の方法により製造された半導体装置の第３の例の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、封止材１４の上面に上層配線３１を設け、上層配線３１の一端部を半導体構成体６の周囲における封止材１４中に設けられた上下導通部３２を介して配線２の他端部上面に接続させた点である。
すなわち、上層配線３１の一端部は、半導体構成体６の周囲における封止材１４中に設けられた裁頭錐体形状の下部突起電極３３、下部接続配線３４、上下接続部３５、上部接続配線３６および裁頭錐体形状の上部突起電極３７からなる上下導通部３２を介して配線２の他端部上面に接続されている。上層配線３１を含む封止材１４の上面にはソルダーレジスト等からなるオーバーコート膜３８が設けられている。上層配線３１の接続パッド部に対応する部分におけるオーバーコート膜３８には開口部３９が設けられている。
（実施形態２）
次に、図１４に示された半導体装置の製造方法を示すこの発明の実施形態２について説明する。この場合、図６に示す工程後に、図１５に示すように、半導体構成体６の周囲における配線２を含む剥離層２２の上面に、格子状の第１、第２の封止材形成用シート４１、４２をピン等で位置決めしながら配置し、その上に第３の封止材形成用シート４３および上層配線形成用銅箔４４を配置する。
この場合も、格子状の第１、第２の封止材形成用シート４１、４２は、ガラス布等からなる基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部４１ａ、４２ａを形成したものである。第３の封止材形成用シート４３は、第１、第２の封止材形成用シート４１、４２と同じ材料からなり、すなわち、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたものである。
そして、第２の封止材形成用シート４２の複数の箇所には、フォトリソグラフィ法またはレーザ照射によるレーザ加工により、開口部４２ｂが形成されている。開口部４２ｂ内には金属ペースト、導電ピン等からなる上下接続部３５が設けられている。第２の封止材形成用シート４２の上下面には、それぞれ積層された銅箔をパターニングすることにより、上部接続配線３６および下部接続配線３４が上下接続部３５を介して互いに接続されて形成されている。
下部接続配線３４の下面には、スクリーン印刷等により金属ペーストを塗布することにより、錐体形状の下部突起電極３３が形成されている。そして、第１の封止材形成用シート４１をやや加熱した状態において、錐体形状の下部突起電極３３を第１の封止材形成用シート４１に突き刺して貫通させることにより、第２の封止材形成用シート４２の下面側に第１の封止材形成用シート４１が仮固着されている。
また、上層配線形成用銅箔４４の下面には、スクリーン印刷等により金属ペーストを塗布することにより、錐体形状の上部突起電極３７が形成されている。そして、第３の封止材形成用シート４３をやや加熱した状態において、錐体形状の上部突起電極３７を第３の封止材形成用シート４３に突き刺して貫通させることにより、上層配線形成用銅箔４４の下面に第３の封止材形成用シート４３が仮固着されている。
次に、図１６に示すように、一対の加熱加圧板２８、２９を用いて上下から第１、第２、第３の封止材形成用シート４１、４２、４３を加熱加圧する。そして、その後の冷却により、半導体構成体６、アンダーフィル材１３、配線２および下層絶縁膜１の上面に封止材１４が形成され、且つ、封止材１４の上面に上層配線形成用銅箔４４が固着される。
また、下部突起電極３３の下部が配線２の他端部上面に押し付けられて適宜につぶれ、且つ、上部突起電極３７の下部が上部接続配線３６の上面に押し付けられて適宜につぶれる。これにより、上層配線形成用銅箔４４は、半導体構成体６の周囲における封止材１４中に設けられた裁頭錐体形状の下部突起電極３３、下部接続配線３４、上下接続部３５、上部接続配線３６および裁頭錐体形状の上部突起電極３７からなる上下導通部３２を介して配線２の他端部上面に接続される。この場合、上層配線形成用銅箔４４は上側の加熱加圧板２８の下面にエポキシ系樹脂等からなる熱硬化性樹脂が不要に付着するのを防止する機能を有する。
次に、ベース板２３および剥離層２２をエッチング等により除去し、且つ、上層配線形成用銅箔４４をフォトリソグラフィ法によりパターニングすると、図１７に示すように、配線２、アンダーフィル材１３および封止材１４の下面が露出され、且つ、封止材１４の上面に上層配線３１が形成される。この状態では、配線２、アンダーフィル材１３および封止材１４の下面は面一となっている。
次に、図１８に示すように、スクリーン印刷法、スピンコート法等により、配線２、アンダーフィル材１３および封止材１４の下面全体にソルダーレジスト等からなる下層絶縁膜１を形成し、且つ、上層配線３１を含む封止材１４の上面全体にソルダーレジスト等からなるオーバーコート膜３８を形成する。次に、フォトリソグラフィ法により、配線２の他端部の接続パッド部に対応する部分における下層絶縁膜１に開口部４を形成し、且つ、上層配線３１の接続パッド部に対応する部分におけるオーバーコート膜３８に開口部３９を形成する。
次に、下層絶縁膜１の開口部４内およびその下方に半田ボール５を配線２の他端部の接続パッド部に接続させて形成する。次に、図１９に示すように、互いに隣接する半導体構成体６間において、オーバーコート膜３８、封止材１４および下層絶縁膜１を切断ライン２４に沿って切断すると、図１４に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、封止材１４の上面に上層配線３１を上下導通部３２を介して配線２に接続させて設け、上層配線３１の接続パッド部以外をオーバーコート膜３８で覆い、上層配線３１の接続パッド部をオーバーコート膜３８の開口部４８を介して露出させているので、この露出された上層配線３１の接続パッド部上に抵抗やコンデンサ等のチップ部品あるいは他の半導体構成体を搭載することができる。
なお、上記実施形態において、複数の配線２の一部は、封止材１４により被覆されないように延出し、該延出部の上面に回路基板や接続部材の接続端子を接合するようにしてもよい。また、アンダーフィル材１３を封止材１４と同一材料としてもよく、その場合、封止材１４を形成する工程で同時に形成するようにしてもよい。
この発明の方法により製造された半導体装置の第１の例の断面図。 図１に示された半導体装置の製造方法を示す参考実施形態であり、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１に示された半導体装置の製造方法を示すこの発明の実施形態１における所定の工程の断面図。 図１１に続く工程の断面図。 この発明の方法により製造された半導体装置の第２の例の断面図。 この発明の方法により製造された半導体装置の第３の例の断面図。 図１４に示された半導体装置の製造方法を示すこの発明の実施形態２における所定の工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 図１８に続く工程の断面図。
符号の説明
１ 下層絶縁膜
２ 配線
３ 表面処理層
４ 開口部
５ 半田ボール
６ 半導体構成体
７ シリコン基板
８ 接続パッド
９ 絶縁膜
１０ 開口部
１１ 下地金属層
１２ 突起電極
１３ アンダーフィル材
１４ 封止材
１５ 放熱層
２１ 配線形成用銅箔
２２ 剥離層
２３ ベース板
２４ 切断ライン
２５ 第１の封止材形成用シート
２６ 第２の封止材形成用シート
２７ 保護用銅箔
３１ 上層配線
３２ 上下導通部
３８ オーバーコート膜
４１ 第１の封止材形成用シート
４２ 第２の封止材形成用シート
４３ 第３の封止材形成用シート
４４ 上層配線形成用銅箔

Claims (8)

  1. 配線形成用銅箔の下面に剥離層およびベース板が設けられたものを用意する工程と、
    前記配線形成用銅箔をパターニングして配線を形成する工程と、
    半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体の外部接続用電極を前記配線にボンディングする工程と、
    前記半導体構成体全体および前記配線の少なくとも一部を封止材で覆う工程と、
    前記ベース板および前記剥離層を除去する工程と、を有し
    前記封止材を形成する工程は、前記半導体構成体と前記剥離層との間にアンダーフィル材を充填すると共に前記半導体構成体の周囲における前記配線を含む前記剥離層上に、前記半導体構成体に対応する部分に開口部を有する第１の封止材形成用シート、第２の封止材形成用シートおよび銅箔を配置し、上下から加熱加圧して、前記半導体構成体、前記アンダーフィル材および前記配線を含む前記剥離層上に封止材を形成し、且つ、前記封止材上に前記銅箔を固着する工程を含むことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の発明において、前記封止材上に固着された前記銅箔を除去する工程を有することを特徴とする半導体装置の製造方法。
  3. 請求項１に記載の発明において、前記封止材上に固着された前記銅箔により放熱層を形成する工程を有することを特徴とする半導体装置の製造方法。
  4. 請求項１に記載の発明において、前記第１、第２の封止材形成用シートは基材に熱硬化性樹脂を含浸させたものからなることを特徴とする半導体装置の製造方法。
  5. 請求項１〜４のいずれかに記載の発明において、前記第２の封止材形成用シートは下側上下導通部を有すると共に前記半導体構成体に対応する部分に開口部を有し、前記封止材を形成する工程は、該第２の封止材形成用シート上に、第３の封止材形成用シートおよび下面に上側上下導通部を有する上層配線形成用銅箔を配置し、上下から加熱加圧して、前記半導体構成体、前記アンダーフィル材および前記配線を含む前記剥離層上に封止材を形成し、且つ、前記半導体構成体の周囲における前記封止材中に前記下側上下導通部および前記上側上下導通部からなる上下導通部を形成し、さらに、前記封止材上に前記上層配線形成用銅箔を前記上下導通部を介して前記配線に接続させて固着する工程を含むことを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の発明において、前記封止材上に固着された前記上層配線形成用銅箔をパターニングして上層配線を形成する工程を有することを特徴とする半導体装置の製造方法。
  7. 請求項６に記載の発明において、前記上層配線を含む前記封止材の上面にオーバーコート膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  8. 請求項５に記載の発明において、前記第１、第２、第３の封止材形成用シートは基材に熱硬化性樹脂を含浸させたものからなることを特徴とする半導体装置の製造方法。
JP2006319910A 2006-11-28 2006-11-28 半導体装置の製造方法 Expired - Fee Related JP4305502B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006319910A JP4305502B2 (ja) 2006-11-28 2006-11-28 半導体装置の製造方法
US11/986,698 US7790515B2 (en) 2006-11-28 2007-11-26 Semiconductor device with no base member and method of manufacturing the same
TW096144880A TWI371095B (en) 2006-11-28 2007-11-27 Semiconductor device and method of manufacturing the same
KR1020070121487A KR100930156B1 (ko) 2006-11-28 2007-11-27 반도체장치 및 그 제조방법
CN2007101928794A CN101192587B (zh) 2006-11-28 2007-11-28 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006319910A JP4305502B2 (ja) 2006-11-28 2006-11-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008135521A JP2008135521A (ja) 2008-06-12
JP4305502B2 true JP4305502B2 (ja) 2009-07-29

Family

ID=39462820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006319910A Expired - Fee Related JP4305502B2 (ja) 2006-11-28 2006-11-28 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7790515B2 (ja)
JP (1) JP4305502B2 (ja)
KR (1) KR100930156B1 (ja)
CN (1) CN101192587B (ja)
TW (1) TWI371095B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4596053B2 (ja) * 2008-07-22 2010-12-08 カシオ計算機株式会社 半導体装置の製造方法および半導体構成体組立体
TWI420622B (zh) * 2008-11-07 2013-12-21 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
US8474824B2 (en) * 2008-11-10 2013-07-02 Eaton Corporation Pressure sensing module having an integrated seal plate and method of assembling pressure sensing module
JP4972633B2 (ja) 2008-12-11 2012-07-11 日東電工株式会社 半導体装置の製造方法
CN102047404B (zh) 2008-12-16 2013-07-10 松下电器产业株式会社 半导体装置和倒装芯片安装方法及倒装芯片安装装置
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
JP5563814B2 (ja) * 2009-12-18 2014-07-30 新光電気工業株式会社 半導体装置及びその製造方法
CN103378044A (zh) * 2012-04-25 2013-10-30 鸿富锦精密工业（深圳）有限公司 芯片组装结构及芯片组装方法
WO2015022808A1 (ja) * 2013-08-13 2015-02-19 株式会社村田製作所 複合電子部品
JP6524526B2 (ja) * 2015-09-11 2019-06-05 大口マテリアル株式会社 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
US9896330B2 (en) 2016-01-13 2018-02-20 Texas Instruments Incorporated Structure and method for packaging stress-sensitive micro-electro-mechanical system stacked onto electronic circuit chip
JP6477971B2 (ja) * 2016-05-09 2019-03-06 日立化成株式会社 半導体装置の製造方法
KR102039710B1 (ko) 2017-10-19 2019-11-01 삼성전자주식회사 유기 인터포저를 포함하는 반도체 패키지
US10861741B2 (en) 2017-11-27 2020-12-08 Texas Instruments Incorporated Electronic package for integrated circuits and related methods
US11538767B2 (en) 2017-12-29 2022-12-27 Texas Instruments Incorporated Integrated circuit package with partitioning based on environmental sensitivity
CN116525555A (zh) * 2022-01-20 2023-08-01 长鑫存储技术有限公司 一种半导体封装结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781019B2 (ja) 1989-09-06 1998-07-30 新光電気工業株式会社 半導体装置およびその製造方法
JP3316532B2 (ja) 1995-07-19 2002-08-19 カシオ計算機株式会社 半導体装置及びその製造方法
KR100890475B1 (ko) * 1999-09-02 2009-03-26 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP4480108B2 (ja) 2000-06-02 2010-06-16 大日本印刷株式会社 半導体装置の作製方法
EP1207555A1 (en) 2000-11-16 2002-05-22 Texas Instruments Incorporated Flip-chip on film assembly for ball grid array packages
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP4040389B2 (ja) 2001-09-27 2008-01-30 大日本印刷株式会社 半導体装置の製造方法
JP4392157B2 (ja) 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP3632960B2 (ja) 2001-11-27 2005-03-30 京セラ株式会社 半導体装置
JP3666591B2 (ja) 2002-02-01 2005-06-29 株式会社トッパンＮｅｃサーキットソリューションズ 半導体チップ搭載用基板の製造方法
JP3741670B2 (ja) 2002-05-14 2006-02-01 新日本無線株式会社 半導体装置の製造方法
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006059992A (ja) * 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US7456493B2 (en) 2005-04-15 2008-11-25 Alps Electric Co., Ltd. Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein

Also Published As

Publication number Publication date
KR20080048411A (ko) 2008-06-02
TW200832649A (en) 2008-08-01
US7790515B2 (en) 2010-09-07
TWI371095B (en) 2012-08-21
JP2008135521A (ja) 2008-06-12
KR100930156B1 (ko) 2009-12-07
CN101192587A (zh) 2008-06-04
CN101192587B (zh) 2011-01-19
US20080122087A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
JP4305502B2 (ja) 半導体装置の製造方法
KR101167384B1 (ko) 반도체 구성요소를 구비한 반도체 장치 및 그 제조 방법
JP4840373B2 (ja) 半導体装置およびその製造方法
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP4055717B2 (ja) 半導体装置およびその製造方法
JP2006173232A (ja) 半導体装置およびその製造方法
KR20010098592A (ko) 반도체패키지 및 그 제조방법
KR101161061B1 (ko) 반도체 장치 제조방법
KR101009123B1 (ko) 반도체 장치의 제조방법
JP2008210912A (ja) 半導体装置及びその製造方法
JP4413798B2 (ja) 半導体装置の製造方法
JP6495130B2 (ja) 半導体装置及びその製造方法
JP2009182202A (ja) 半導体装置の製造方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP4316624B2 (ja) 半導体装置
JP2011155313A (ja) 半導体装置
JP4062305B2 (ja) 半導体装置の製造方法
JP5137320B2 (ja) 半導体装置およびその製造方法
JP4913372B2 (ja) 半導体装置
JP2009081367A (ja) 半導体装置およびその製造方法
JP2003037210A (ja) 半導体装置およびその製造方法
JP4042741B2 (ja) 半導体装置の製造方法
JP5053003B2 (ja) 半導体装置およびその製造方法
JP2009016414A (ja) 電子回路装置とこれを用いた電子機器、およびその製造方法
JP2010010689A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees