JP2011187473A - 半導体素子内蔵配線基板 - Google Patents

半導体素子内蔵配線基板 Download PDF

Info

Publication number
JP2011187473A
JP2011187473A JP2010047862A JP2010047862A JP2011187473A JP 2011187473 A JP2011187473 A JP 2011187473A JP 2010047862 A JP2010047862 A JP 2010047862A JP 2010047862 A JP2010047862 A JP 2010047862A JP 2011187473 A JP2011187473 A JP 2011187473A
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
semiconductor element
thickness
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010047862A
Other languages
English (en)
Inventor
Shintaro Yamamichi
新太郎 山道
Hideya Murai
秀哉 村井
Kentaro Mori
健太郎 森
Katsu Kikuchi
克 菊池
Yoshiki Nakajima
嘉樹 中島
Masaya Kawano
連也 川野
Masahiro Komuro
雅宏 小室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Renesas Electronics Corp
Original Assignee
NEC Corp
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Renesas Electronics Corp filed Critical NEC Corp
Priority to JP2010047862A priority Critical patent/JP2011187473A/ja
Priority to US13/040,021 priority patent/US20110215478A1/en
Publication of JP2011187473A publication Critical patent/JP2011187473A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

【課題】高密度な半導体素子を内蔵した薄型で高信頼性の配線基板を提供する。
【解決手段】半導体素子１１７を内蔵する配線基板において、配線基板は、支持基板１０１と、支持基板上の半導体素子と、半導体素子の外周側面を覆う周辺絶縁層１１３と、配線基板の上面側の上面側配線と含む。半導体素子は、半導体基板１０３と、半導体基板上に交互に設けられた第１配線および第１絶縁層を含む第１配線構造層と、第１配線構造層上に交互に設けられた第２配線および第２絶縁層を含む第２配線構造層とを含む。上面側配線は、半導体素子の直上から、半導体素子の外縁より外側の周辺領域へ引き出されたファンアウト配線を含む。ファンアウト配線は第２配線を介して第１配線に電気的に接続される。第２配線は第１配線より厚く、上面側配線より薄い。第２絶縁層は樹脂材料で形成され、第１絶縁層より厚い。
【選択図】図１

Description

本発明は、半導体素子を内蔵した配線基板に関する。
電子機器の軽薄短小化に伴い、半導体素子の小型化、高集積化と共に、半導体パッケージにおける高密度実装技術が進展している。
ＩＣチップ等の半導体素子のパッケージングにおいて、パッケージ内の配線基板と半導体素子の接続は、金線等を用いるワイヤーボンディング接続や、半田ボール等を用いるフリップチップ接続により行われている。
ワイヤーボンディング接続は、半導体素子の接続パッド数が少ない場合は低コストでパッケージングできるメリットがあるが、接続パッド数の増加と狭ピッチ化に伴ってワイヤー径を小さくする必要があり、そのため、ワイヤー切れ等の組立不良により歩留まりが低下する問題がある。また、ワイヤーボンディング接続では、半導体素子の端子と配線基板の端子との間の接続経路にある程度の距離を必要とするため、高速伝送特性が劣化しやすい問題がある。
フリップチップ接続は、ワイヤーボンディング接続に比べて半導体素子と配線基板間の接続経路が短いため高速信号伝送が可能であり、また半導体素子の回路面の周辺だけではなく全体にわたって端子を設けることができるため接続端子数を増加させることができる。しかしながら、半導体素子の接続パッド数の増加と狭ピッチ化に伴い、半田バンプのサイズが小さくなるにつれ接続強度が弱くなり、そのため、クラック等の接続不良が発生しやすくなる問題がある。
近年、半導体装置のさらなる高密度化及び高機能化を容易にする高密度実装技術として、配線基板に半導体素子を内蔵させるパッケージ技術、いわゆる半導体素子内蔵技術が提案されている。この技術は、パッケージの薄型化や低コスト化、高周波対応、低ストレス接続、エレクトロマイグレーション特性改善等においてメリットを有する。
例えば、特許文献１には、金属製放熱板上に固定され、絶縁層により埋め込まれたＩＣチップと、このＩＣチップの実装用パッドと直接接続する配線導体と、この配線導体と電気的に接続され外部に形成されたＢＧＡ実装用パッドと、このＢＧＡ実装用パッドに接合されたＢＧＡはんだバンプとを備えたボールグリッドアレイパッケージが開示されている。
また、特許文献２には、半導体チップ、この半導体チップ上の再配線、この再配線を覆う封止膜及びこの再配線上の柱状電極を有する半導体構成体（ＣＳＰ：ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）と、この半導体構成体の側方に設けられた枠状埋込材と、この半導体構成体とこの枠状埋込材との間に設けられた封止膜と、この半導体構成体を覆う絶縁膜と、この絶縁膜上に設けられ前記柱状電極に接続された上層側再配線とを備え、前記半導体構成体と枠状埋込材はベース板上に設けられている半導体装置が開示されている。
他方、特許文献３には、実装基板の搭載用の半導体チップとして、半導体基板上に第１配線層と第１絶縁層が交互に積層された微細配線構造部と、この微細配線構造部上に、第２配線層と第２絶縁層が交互に積層された第１巨大配線構造部と、この第１巨大配線構造部上に第３配線層と第２絶縁層が交互に積層された第２巨大配線構造部を有し、第２及び第３絶縁層は第１絶縁層より厚く、第３絶縁層の２５℃における弾性率は第２絶縁層の２５℃における弾性率以下であり、第２及び第３配線層の厚さは第１配線層の２倍以上である、半導体装置が開示されている。このような半導体装置は、実装基板に搭載後に発生する応力を低減できることが記載されている。
特開２００１−１５６５０号公報 特開２００４−９５８３６号公報 特開２００６−３２６００号公報
しかしながら、上述の半導体素子内蔵技術には、以下のような課題がある。
特許文献１に記載の技術では、金属製放熱板の上に固定されたＩＣチップに接続する導体配線は、めっき法によってＩＣチップのパッド上に直接（又は絶縁層のパッド上の開口内に充填された導電部を介して）形成され、その後、通常のビルドアップ工法により多層構造が形成されている。このような構造では、ＩＣチップ上の配線構造とＩＣチップ内の微細配線構造との間でピッチ等の設計ルールに大きな差があるため、ＩＣチップから十分な信号線を引き出すことが困難である。ＩＣチップ内の配線を複数層設けて、上層側の多層配線構造に適したピッチにすることも考えられるが、ＩＣチップ内の配線の積層数が増加するためＩＣチップの製造コストが高くなってしまう。
特許文献２に記載の技術では、半導体チップのパッドに接続する再配線が施され、外部接続電極の配置間隔を大きくできる。しかしながら、半導体チップに接続する最下層側の再配線層から外部端子に接続する最上層側の再配線層まで同様なピッチ及び厚さで配線が積層されている。このような多層配線構造は、半導体チップ内の微細配線構造に対して設計ルールに大きな差があるため、実装に用いられる配線基板のルールに則ると、配線ピッチなどが半導体チップの接続部分などのピッチに対応できず、半導体チップから十分な信号線を引き出すことが困難である。また、半導体チップのルールに則ると配線ピッチでの対応は容易となるが、配線抵抗が高くなり所望の電気特性を得ることができないばかりか応力による配線の断線などの問題が発生する。さらに、この多層配線構造は、各層が厚いため、再配線のための多層化が装置全体の薄型化を困難にしている。
また、半導体チップ等の半導体素子を内蔵する配線基板においては、半導体素子の構成材料と、配線基板を構成する樹脂材料との熱膨張係数の差が大きいため、半導体素子と配線基板との電気的接続部分に加わる応力が大きく、この接続部分が破断しやすいという問題がある。機械的特性が低い比誘電率が３以下の低誘電率膜（Low-k膜）を含む半導体素子を内蔵する場合、この問題はより顕著になる。
本発明の目的は、高密度な半導体素子を内蔵した薄型で高信頼性の配線基板を提供することにある。
本発明の一態様によれば、
半導体素子を内蔵する配線基板であって、
前記配線基板は、
支持基板と、
該支持基板上に設けられた半導体素子と、
該支持基板上に設けられ、該半導体素子の少なくとも外周側面を覆う周辺絶縁層と、
当該配線基板の上面側に設けられた上面側配線とを含み、
前記半導体素子は、
半導体基板と、
該半導体基板上に交互に設けられた第１配線および第１絶縁層を含む第１配線構造層と、
該第１配線構造層上に交互に設けられた第２配線および第２絶縁層を含む第２配線構造層とを含み、
前記上面側配線は、前記半導体素子の直上から、該半導体素子の外縁より外側の周辺領域へ引き出されたファンアウト配線を含み、該ファンアウト配線は、前記第２配線を介して第１配線に電気的に接続され、
前記第２配線の厚さは、前記第１配線の厚さより大きく、前記上面側配線の厚さより小さく、
前記第２絶縁層は、樹脂材料で形成され、該第２絶縁層の厚さは前記第１絶縁層の厚さより大きい、配線基板が提供される。
本発明によれば、高密度な半導体素子を内蔵した薄型で高信頼性の配線基板を提供することができる。
本発明の第１の実施形態の配線基板を示す断面図である。 第１の実施形態の配線基板に内蔵された半導体素子を示す断面図である。 本発明の第１の実施形態の配線基板の変形例を示す断面図である。 本発明の第２の実施形態の配線基板を示す断面図である。 本発明の第２の実施形態の配線基板の変形例を示す断面図である。 本発明の第３の実施形態の配線基板を示す断面図である。 本発明の第４の実施形態の配線基板を示す断面図である。
本発明の実施形態の半導体素子内蔵配線基板は、支持基板と、この支持基板上に設けられた半導体素子と、この支持基板上に設けられ、前記半導体素子の少なくとも外周側面を覆う周辺絶縁層と、この配線基板の上面側に設けられた上面側配線とを含む。この配線基板に内蔵される半導体素子は、半導体基板と、この半導体基板上に交互に設けられた第１配線および第１絶縁層を含む第１配線構造層と、この第１配線構造層上に交互に設けられた第２配線および第２絶縁層を含む第２配線構造層とを含む。前記の上面側配線は、内蔵された半導体素子の直上から、当該半導体素子の外縁より外側の周辺領域（前記周辺絶縁層の上面）へ引き出されたファンアウト配線を含む。このファンアウト配線は、第２配線を介して第１配線と電気的に接続されている。
第２配線の厚さは、第１配線の厚さより大きく、前記上面側配線の厚さより小さい。
第２絶縁層は、樹脂材料で形成され、その厚さは第１絶縁層の厚さより大きい。第２絶縁層は、第１絶縁層と異なる材料で形成されている。第１絶縁層の材料としては電気特性と高い加工精度を優先した材料が用いられるのに対して、第２絶縁層の材料としては信頼性を重要視した靱性の高い樹脂材料を用いることが好ましい。これにより、半導体素子を薄くした状態であっても耐衝撃性を向上することができる。また、このような樹脂材料からなる第２絶縁層を含む第２配線構造層によって応力緩和効果を得ることができる。第２配線構造層は、第２絶縁層として、第１絶縁層の弾性率より小さい弾性率の絶縁層を含むことが好ましい。また、第２絶縁層は、フィラーを含まないことが好ましい。
第１配線構造層は、第１絶縁層として、加工精度等の点から無機絶縁材料からなる絶縁層を含むことが好ましい。また、第１配線構造層は、第１絶縁層として、電気的特性等の点から低誘電率材料からなる絶縁層を含んでいてもよい。第１配線構造層は、無機絶縁材料からなる絶縁層と低誘電率材料からなる絶縁層の両方を含んでいてもよい。第１配線構造層は、有機系材料層からなる絶縁層を含んでいてもよい。
第２配線の厚さは第１配線の厚さより大きく、且つ第２絶縁層の厚さは第１絶縁層の厚さより大きい。この第２配線は、第１配線の厚さの２倍以上の厚さを有することが好ましく、３倍以上の厚さを有することがより好ましい。この第２絶縁層は、第１絶縁層の厚さの２倍以上の厚さを有することが好ましく、３倍以上の厚さを有することがより好ましい。
第２配線は、第１配線の設計ルール及び前記上面側配線の設計ルールと異なる設計ルールにより形成され、当該第２配線の最小配線幅および最小配線間隔はそれぞれ、第１配線の最小配線幅および最小配線間隔より大きく、且つ前記上面側配線の最小配線幅および最小配線間隔より小さいことが好ましい。
第２配線構造層は、その下面全体が第１配線構造層の上面上に設けられ、第２配線構造層の外周側面は、第１配線構造層の外周側面および半導体基板の外周側面とともに、半導体素子としての外周側面を構成することができる。
第１配線構造層は、その上面側に、第２配線と接続する第１接続部を有し、第２配線構造層は、その上面側に、第１接続部と導通し且つ前記ファンアウト配線と接続する第２接続部を有し、この第２接続部は、第１接続部の位置より前記半導体素子の外縁側へ向かう方向へ再配置されていることが好ましい。
本実施形態の配線基板は、上記の上面側配線を覆う保護絶縁膜を有し、この保護絶縁膜に開口を有し、この開口内の前記上面側配線の露出部からなる外部端子、またはこの開口に設けられた導電部からなる外部端子を備えることができる。
本実施形態の配線基板は、この配線基板上に交互に設けられた第３配線と第３絶縁層を含む第３配線構造層を有することができ、この第３配線構造層は、少なくとも最下層側の第３配線として前記ファンアウト配線を含み、このファンアウト配線は上層側の第３配線と電気的に接続することができる。
この第３絶縁層は、第２絶縁層の材料とは異なる樹脂材料から形成することができる。この第３絶縁層はフィラーを含有することができ、他方、第２絶縁層はフィラーを含まないことが好ましい。
第３配線の厚さは第２配線の厚さより大きく、且つ第３絶縁層の厚さは第２絶縁層の厚さより大きいことが好ましい。この第３配線は第２配線の厚さの２倍以上の厚さを有することが好ましい。この第３絶縁層は第２絶縁層の厚さの２倍以上の厚さを有することが好ましい。
本実施形態の配線基板は、上記の第３配線構造層を有する場合、最上層側に開口をもつ絶縁層を有し、この開口内の第３配線の露出部からなる外部端子、またはこの開口に設けられた導電部からなる外部端子を備えていてもよい。
上記の周辺絶縁層は、樹脂材料で形成でき、この樹脂材料はフィラーを含有してもよいし、織布又は不織布からなる補強材を含有していてもよい。
本実施形態の配線基板においては、上記の周辺絶縁層が、搭載された半導体素子の上面を覆うことなく外周側面を覆い、この半導体素子の上面の端子からこの周辺絶縁層上に前記ファンアウト配線を設けることができる。あるいは、この周辺絶縁層が、搭載された半導体素子の上面および外周側面を覆い、この周辺絶縁層上において当該半導体素子の直上の領域から当該半導体素子の外縁より外側の領域に前記ファンアウト配線を設けることができる。
本実施形態の配線基板は、前記周辺絶縁層を貫通する素子側方ビアを有することができ、この素子側方ビアは、第３配線と支持基板とを接続することができる。
搭載される半導体素子は、その半導体基板の下面側に第４絶縁層および第４配線を含む第４配線構造層を有することができる。第４絶縁層と第４配線を交互に設けて多層構造を形成することができる。この半導体素子は、前記半導体基板を貫通する素子内ビアを有することができ、この素子内ビアを介して第１配線と第４配線とを電気的に接続することができる。
上記の半導体素子は、前記半導体基板を貫通する補強ビアを有することができる。
本発明の説明において、上層側の配線構造層と下層側の配線構造層との間での配線の厚さの比較および絶縁層の厚さの比較は、それぞれ、上層側の配線構造層の配線および絶縁層の最小厚さと下層側の配線構造層の配線および絶縁層の最大厚さとを比較するものとする。例えば、「第２配線の厚さは、第１配線の厚さより大きい」とは、第２配線の最小厚さが第１配線の最大厚さより大きいことを意味し、「第２配線は、第１配線の厚さの２倍以上の厚さを有する」とは、第２配線の最小厚さは第１配線の最大厚さの２倍以上であることを意味する。
本実施形態において、第１配線の厚さは０．０８μｍ以上１．６μｍ以下に設定でき、０．１μｍ以上１．２μｍ以下が好ましく、その場合、第２配線の厚さは、３μｍ以上１２μｍ以下に設定することが好ましく、５μｍ以上１０μｍ以下がより好ましい。第３配線の厚さは、設定した第２配線の厚さより大きく設定することが好ましい。
絶縁層の厚さは、配線の厚さに応じて適宜設定できるが、第１絶縁層の厚さは０．０９μｍ以上３．０μｍ以下に設定でき、０．１μｍ以上２．０μｍ以下が好ましい。第２絶縁層の厚さは、例えば３μｍ以上に設定でき、４μｍ以上３０μｍ以下が好ましく、７μｍ以上２０μｍ以下がより好ましい。第３絶縁層の厚さは、設定した第２絶縁層の厚さより大きく設定することが好ましい。
本発明の説明において、各配線構造層において配線と交互に設けられた絶縁層の厚さとは、下層側の配線の下面に接する絶縁層の上面から上層側の配線の下面に接する絶縁層の上面にいたる厚み方向（基板平面に垂直方向）に沿った長さとする。
本実施形態によれば、半導体素子の微細な第１配線構造層上に設けた第２の配線構造層において、電源系配線とグランド系配線をそれぞれ集約でき、結果、端子数を減少させることができる。端子数を減少できると、端子のサイズやピッチを大きくできるため、実装性と接続信頼性を高めることができる。また、半導体素子から周辺領域へ引き出されるファンアウト配線によって、半導体素子内のピッチに対して十分に拡大したピッチで配線構造や端子を形成できる。このように、端子数を減少させるとともに、配線ピッチや端子ピッチを拡大できるため、より高密度な半導体素子を内蔵することができ、また接続信頼性を高めることができる。また、より多くの信号線を引き出すことが可能になるため、より高機能な半導体素子を内蔵することができる。
本実施形態によれば、上面側配線（または第３配線構造層）と第１配線構造層との間に第２配線構造層があることにより、主に熱変形により発生する応力を緩和することができ、接続不良を抑えることができる。
半導体素子の絶縁材料（無機材料や低誘電率材料）と、この半導体素子を収容する配線基板（あるいはこの配線基板上に設けられる部材）を構成する絶縁材料（樹脂材料）との熱膨張率の差が大きいため、製造時や使用時に、半導体素子と配線基板との接続部分（例えばビアと端子パッドとの接続部）に応力（特に基板平面に沿った横方向の応力）が発生し、この接続部分が破断しやすいという問題がある。この問題は、半導体素子の絶縁材料の機械的特性が低いことに起因し、低誘電率材料（Low-k材料）を用いたときにより顕著になる。本実施形態における第２配線構造層は、第２絶縁層が第１絶縁層の材料より機械的特性、特に機械的強度である破断強度や破断伸び率に優れた樹脂材料で形成されているため、この第２配線構造層により応力を緩和することができる。十分な応力緩和効果を得る点から、第２配線構造層は、第２絶縁層として、第１絶縁層の弾性率より小さい弾性率の絶縁層を含むことが好ましく、第３配線構造層を設けた場合は、第２配線構造層は、第２絶縁層として、第３絶縁層の絶縁層の弾性率より大きい弾性率の絶縁層を含むことが好ましい。これらの絶縁層の弾性率の比較は２５℃における比較とする。第２絶縁層および第３絶縁層の材料は、２５℃における弾性率が、例えば０．１５〜８ＧＰａのものが使用できる。第１絶縁層の材料は、２５℃における弾性率が、例えば４ＧＰａ以上のものが使用できる。ｌｏｗ−ｋ材としては、２５℃での弾性率が４〜１０ＧＰａのものを好適に使用できる。
本発明の説明において、絶縁層の膜強度及び破断伸び率は、ＪＩＳ Ｋ ７１６１（引張特性試験）に準拠した絶縁材料の引っ張り試験による測定値に相当し、弾性率は、この引っ張り試験結果に基づいた歪み０．１％における強度からの算出値に相当する。熱膨張率はＪＩＳ Ｃ ６４８１に準拠したＴＭＡ法による測定値に相当する。
また、第２配線は、微細な第１配線と、大型の上面側配線（または第３配線）との中間のサイズの設計ルールで形成されていることが好ましい。このような第２配線を含む第２配線構造層によって、第２配線構造層を設けない場合の接続部における急峻なサイズ差による応力集中を適度に緩和することができる。また、第２配線構造層は、応力に十分に対応できる配線厚み及び絶縁厚みの組み合わせを有するとともに、接続部に集中する応力に十分に対応できるビア部分の接触面積を確保することができ、結果、応力発生時でも良好な接続状態を保てる接続強度が得られる。また、第２配線構造層により、前述した通り、第１配線構造層から十分な信号線を引き出すことができる。
第１配線構造層、第２配線構造層、第３配線構造層（あるいは上面側配線）における配線の最小デザインルール（Ｌ／Ｓ）は以下の通りに設定することが好ましい（Ｌは配線幅、Ｓは配線間隔を示す）。
第１配線構造層の配線の最小デザインルールは、Ｌ／Ｓ＝０．０１μｍ／０．０１μｍであることが好ましく、すなわち、第１配線は、最小配線幅が０．０１μｍ以上であり、最小配線間隔が０．０１μｍ以上であることが好ましい。
第２配線構造層の配線の最小デザインルールは、Ｌ／Ｓ＝２μｍ／２μｍであることが好ましく、すなわち、第２配線は、最小配線幅が２μｍ以上であり、最小配線間隔が２μｍ以上であることが好ましい。
第３配線構造層（あるいは上面側配線）の配線の最小デザインルールは、Ｌ／Ｓ＝５μｍ／５μｍであることが好ましく、すなわち、第３配線（あるいは上面側配線）は、最小配線幅が５μｍ以上であり、最小配線間隔が５μｍ以上であることが好ましい。
歩留まりの安定化の観点から、以下のデザインルールに設定することが好ましい。
第１配線構造層の配線の最小デザインルールは、Ｌ／Ｓ＝０．０２μｍ／０．０２μｍであることが好ましく、すなわち、第１配線は、最小配線幅が０．０２μｍ以上であり、最小配線間隔が０．０２μｍ以上であることが好ましい。
第２配線構造層の配線の最小デザインルールは、Ｌ／Ｓ＝５μｍ／５μｍであることが好ましく、すなわち、第２配線は、最小配線幅が５μｍ以上であり、最小配線間隔が５μｍ以上であることが好ましい。
第３配線構造層（あるいは上面側配線）の配線の最小デザインルールは、Ｌ／Ｓ＝２０μｍ／２０μｍが好ましく、すなわち、第３配線（あるいは上面側配線）は、最小配線幅が２０μｍ以上であり、最小配線間隔が２０μｍ以上であることが好ましい。
半導体素子のチップサイズとしては、平面形状が正方形や矩形（長方形）等の多角形（凸多角形）の場合、一辺のサイズは、加工精度等の点から、０．２ｍｍ以上が好ましく、１ｍｍ以上がより好ましく、小型化等の点から、１５ｍｍ以下が好ましく、１２ｍｍ以下がより好ましい。この場合、周長は０．８ｍｍ以上が好ましく、４ｍｍ以上がより好ましく、６０ｍｍ以下が好ましく、５０ｍｍ以下がより好ましい。
内蔵される半導体素子の第２配線構造層にフィラーを含有しない絶縁材料を用いることによって、第１配線構造層の微細ピッチに対応した微細で信頼性の高い配線構造を容易に形成できる。また、その結果、第１配線構造層にて拡張されるピッチを小さくできることから、第１配線構造層の層数低減が実現できるとともに、また第２配線構造層においても配線収容率向上により層数を削減することもでき、製造コストを低減できる。
第３配線構造層は、通常の印刷配線板用ビルドアップ材料を用いて形成でき、低コストに製造できる。また、第３配線構造層の絶縁材料として、フィラーを含む樹脂材料を用いることができ、耐熱性や機械的強度を高めることができ、さらには半導体素子との熱膨張差を小さくし、低反りを実現することができる。また、第３配線構造層の絶縁材料として、成膜温度の比較的低い樹脂材料を用いることができるため、プロセス温度を低く保つことができ、結果、基板全体の反りや材料劣化を低減でき、信頼性を向上することができる。
以下、本発明の実施形態について図面を参照して具体的に説明する。
第１の実施形態
図１は、本発明の第１の実施形態の配線基板の断面図であり、図２は、この配線基板に内蔵されている半導体素子の断面図である。
本実施形態の配線基板においては、図１に示すように、図２に示す半導体素子１１７が、支持基板１０１上に接着層１０２を介して固定されている。この半導体素子１１７の側面周囲（第２配線構造層の側面周囲を含む）及び上面を覆うように周辺絶縁層１１３が支持基板１０１上に設けられている。この周辺絶縁層１１３上には、半導体素子１１７を覆うように第３配線構造層１１０が形成されている。このように、半導体素子を内蔵する配線基板が構成されている。
この半導体素子の半導体基板１０３は、固定前に所定の厚さとなるように研削され、研削面に接着層１０２が設けられる。この半導体基板１０３上には、ＭＯＳＦＥＴ等の機能素子（図示せず）と、この機能素子と電気的に接続された微細な多層配線構造（第１配線構造層）１０４が設けられ、この第１配線構造層１０４上に第２配線構造層１０７が設けられている。機能素子及び第１配線構造層は通常の半導体製造プロセス技術により形成することができる。第２配線構造層は、後述のスーパーコネクトと呼ばれる配線技術（ウエハレベル再配線技術）を利用して形成することができる。
図２に示すように、第１配線構造層１０４は、交互に設けられた第１配線１０５と第１絶縁層１０６を含み、第２配線構造層１０７は、交互に設けられた第２配線１０８と第２絶縁層１０９を含む。第２絶縁層１０９は、第１絶縁層１０６と異なる絶縁材料からなり、第２絶縁層１０９の厚さは第１絶縁層１０６の厚さより大きい。第２配線１０８の厚さは、第１配線１０５の厚さより大きい。なお、図中において、第１配線構造層の複数の絶縁層は一体に描いている。
第２配線構造層１０７は、第２配線１０８、第２絶縁層１０９、ビア及び端子を含み、第２絶縁層と第２配線が交互に積層されている。図２においては、第２配線が一層のみ設けられているが、複数層設けられていてもよい。この場合、上層側の第２配線と下層側の第２配線は、これら配線間の第２絶縁層を貫通するビアにより接続することができる。第２配線構造層１０７と第１配線構造層１０４との接続部においては、図２に示すように、第２配線１０８（又は最下層側の第２配線）は、最下層側の第２絶縁層（第１配線構造層２１０に接する第２絶縁層）を貫通するビアにより第１配線構造層１０４の上面側の導電部と接続されている。このような構造に代えて、第１配線構造層１０４の上面側の導電部と直接接続するように第１配線構造層上に第２配線を設けてもよい。第２配線構造層１０７の上面には、図２示すように第２配線１０８にビアを介して接続するパッド端子を設けることができる。このパッド端子に代えて、図３に示すように、最上層側の絶縁層に第２配線が露出する開口を設け、この開口内に導電材を充填して小径の端子を形成してもよい。
第３配線構造層１１０は、交互に設けられた第３配線１１１と第３絶縁層１１２を含む。下層側の第３配線はビアを介して上層側の第３配線に電気的に接続されている。最下層側の第３配線１１１は、半導体素子の直上から当該半導体素子の外縁より外側の周辺領域へ引き出されたファンアウト配線と、このファンアウト配線から延在する或いはこのファンアウト配線に接続する周辺配線と、当該半導体素子の直上領域内の配線を含む。ファンアウト配線は、半導体素子直上の絶縁層（本例では周辺絶縁層）を貫通するビア及びこのビアが接続する半導体素子上面の端子を介して第２配線構造層の第２配線１０８に電気的に接続している。ファンアウト配線の周辺領域への延在部や周辺配線には、ビアが接続され、上層側の第３配線と電気的に接続される。ビアは、ファンアウト配線の延在部や周辺配線に接続するものに限られず、半導体素子直上領域内に設けられてもよい。これにより、半導体素子内のピッチに対して十分に拡大したピッチで配線構造や外部端子を形成できる。最上層側の第３配線１１１は最上層側の第３絶縁層（保護絶縁層）に覆われ、この第３絶縁層の開口部に外部端子１１４としてバンプが設けられている。最下層側の第３配線からなるファンアウト配線以外に、上層側の第３配線が半導体素子の直上からその外側の周辺領域へ引き出されていてもよい。
第３配線構造層１１０に代えて、ファンアウト配線を含む最下層側の配線（上面側配線）の１層とし、この配線を覆う保護絶縁膜を設け、この保護絶縁膜に配線が露出する開口を設けて接続用端子部としてもよい。また、この開口部にバンプを設けて外部端子を形成してもよい。
支持基板１０１は、例えば、純銅、純アルミ、銅合金、アルミ合金等からなる金属板、シリコン板、有機樹脂板、プリント配線板、セラミック板などを用いることができるが、これらに限定されない。配線基板の放熱性と製造コストを含めた生産性の観点から金属板であることが好ましく、銅合金板がより好ましい。本実施形態の一実施例において、支持基板１０１として、サイズ３０ｍｍ×３０ｍｍ、厚さ２５０μｍの銅合金板を用いる。この支持基板１０１は、より大きなサイズ（例えば５１０ｍｍ×６１０ｍｍ）の板から所定の大きさに切り出したものを用いることができる。
接着層１０５は、半導体素子が支持基板１０１上に所望の強度で固定できれば特に制限はないが、例えば、ダイアタッチメントフィルム（ＤＡＦ）と呼ばれる半硬化樹脂や、エポキシ樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）などの樹脂ペースト、あるいは銀ペーストなどを用いることができる。本実施形態の実施例においては、エポキシ樹脂を主成分とするＤＡＦを用いる。
半導体基板１０３は、例えば、シリコン、ゲルマニウム、ガリウム砒素（ＧａＡｓ）、ガリウム砒素リン、窒化ガリウム（ＧａＮ）、炭化珪素（ＳｉＣ）、酸化亜鉛（ＺｎＯ）、その他の化合物半導体（ＩＩ−ＶＩ族化合物、ＩＩＩ−Ｖ族化合物、ＶＩ族化合物）、ダイアモンド等からなる基板を用いることができるが、これらに限定されない。本実施形態の実施例においては、シリコン基板を用い、半導体素子１１７としてＬＳＩチップを用いる。半導体基板１０１の厚さは、所望の配線基板の厚さに応じて適宜調整することができる。本実施形態の実施例においては、半導体基板１０１の厚さを５０μｍとし、チップサイズを１０ｍｍ角とする。
図１に示す本実施形態では、一つの配線基板に一つの半導体素子が内蔵されているが、一つの配線基板に複数の半導体素子を内蔵してもよい。
半導体素子１１７の第１配線構造層１０４は、通常の半導体製造プロセス技術によって形成できる。
第１配線構造層１０４においては、半導体基板１０３上に設けられたＭＯＳＦＥＴ等の機能素子を覆うように層間絶縁膜が設けられる。この層間絶縁膜上には第１配線と、配線間を充填する配線間絶縁層が設けられる。この第１配線および配線間絶縁層上に、さらに層間絶縁膜が設けられ、この層間絶縁膜上に第１配線と、配線間を充填する配線間絶縁層が設けられる。この繰り返しにより多層配線構造が形成される。下層側の第１配線と上層側の第１配線は、層間絶縁膜を貫通するビアを介して接続される。最下層側の第１配線は、最下層側の層間絶縁膜を貫通するコンタクトホール内のビアを介して半導体基板上の機能素子（例えばＭＯＳＦＥＴのソース領域、ドレイン領域又はゲート電極）に接続される。
第１配線層構造層１０４の配線（第１配線１０５）は、通常の配線技術により、銅やアルミニウム等の配線材料を用いて形成することができる。第１配線は、例えばダマシン法により形成できる。ダマシン法による配線の形成は、例えば次にようにして行うことができる。まず、絶縁膜を形成し、この絶縁膜に、リソグラフィ技術とドライエッチング技術を用いて所望の配線パターンやビアパターンの形状の溝（トレンチ）を形成する。次に、この溝内を含む全面に、バリアメタル層をスパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等で形成し、電解めっき用の給電層をスパッタ法等で形成し、電解銅めっき法にて溝を埋め込むように銅膜を形成する。次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により溝内のみにバリアメタル及び銅が残るように研磨する。第１配線の厚みは、例えば０．０８〜２μｍの範囲に設定でき、０．１μｍ以上が好ましく、他方１．６μｍ以下が好ましく、１．２μｍ以下がより好ましい。層間絶縁膜の厚み（配線間絶縁膜を含まない）は、例えば０．０１〜２μｍの範囲に設定でき、０．０３μｍ以上が好ましく、他方１．６μｍ以下が好ましく、１．２μｍ以下がより好ましい。
第１配線層構造層１０４の絶縁層（第１絶縁層）の材料としては、小さな配線ルールに対応するため製造時の精度を高めることや電気特性の安定性を重視して、主に無機絶縁材料を好適に用いることができる。ＳｉＯ2より比誘電率が低い低誘電率材料（Ｌｏｗ−ｋ材料）として有機絶縁材料を一部に用いてもよい。無機絶縁材料としては、ＳｉＯ2、Ｓｉ3Ｎ4、ＮＳＧ（non dope silicate glass）、ＢＳＧ（boron silicate glass）、ＰＳＧ（phospho silicate glass）、ＢＰＳＧ（boron phosphorous silicate glass）が挙げられる。本実施形態の実施例では、第１絶縁層１０６として、主にＳｉＯ2膜を用いる。
信号系配線に対する寄生容量を低減するために、複数の絶縁膜のうち、半導体基板の近くに設けられている少なくとも１つの層間絶縁膜あるいは配線間絶縁膜をｌｏｗ−ｋ材で形成することが望ましい。ｌｏｗ−ｋ材としては、例えば多孔質酸化シリコン膜（多孔質シリカ膜）、ポーラスＨＳＱ（hydrogen silisesquioxane）等の無機系絶縁膜、ポーラスＭＳＱ（methylsilsesquioxane）、有機ポリマー等の有機系絶縁膜、フッ素系ポリマー等のフッ素含有絶縁膜が挙げられ、２５℃での弾性率が４〜１０ＧＰａの範囲にあるものを好適に使用できる。
半導体素子１１７の第２配線構造層１０７は、半導体製造プロセスとプリント配線板製造プロセスの中間領域の配線サイズに好適な配線技術、いわゆるスーパーコネクトと呼ばれる配線技術（ウエハレベル再配線技術）を利用して形成することができる。
第２配線１０８は、サブトラクティブ法、セミアディティブ法、フルアディティブ法等により形成できる。より微細ピッチに対応する観点から、セミアディティブ法が好ましい。セミアディティブ法は、無電解めっき法、スパッタ法、ＣＶＤ法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法により金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。
第２配線１０８の材料としては、銅、銀、金、ニッケル、アルミニウム、チタン、モリブデン、タングステン、およびパラジウムからなる群から選択される１種又は２種以上からなる金属材料を使用することができる。特に、電気抵抗値及びコストの観点から、銅が望ましい。
本実施形態の実施例では、厚さ５μｍの銅からなる第２配線をセミアディティブ法により形成する。この場合、第１配線は最大厚みを１μｍに設定する。
第２配線１０８の厚さは、第１配線１０５の厚さより大きく、第１配線１０５の厚さの２倍以上が好ましく、３倍以上がより好ましく、さらに４倍以上に設定することができる。第２配線の厚さが大きいほど、配線抵抗が低くなるため、半導体素子の複数の電源線やグランド線をそれぞれ束ねて端子数を少なくすることができる。同時に半導体素子から引き出すことが困難であった新たな信号線も、第２配線構造層１０７によって半導体素子１１７から外部へと容易に引き出すことが可能となる。第２配線が厚すぎると、微細な（特に狭ピッチな）第１配線構造層に良好に接続された所望の配線構造の形成が困難になったり、第２配線構造層の厚みが大きく増加するため、第２配線は厚すぎないように、例えば第１配線の最大厚みの１０倍以下の範囲で適宜設定することが好ましい。また、第２配線の厚さは、第３配線（あるいは上面側配線）の最小厚みより小さく設定することが好ましい。
第２絶縁層１０９の材料としては、樹脂絶縁材料を好適に用いることができ、例えば、感光性又は非感光性の有機材料を用いて形成できる。この樹脂絶縁材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂が挙げられるが、これらに限定されない。
樹脂絶縁材料として、感光性材料を用いた場合、フォトリソグラフィー法によりビアホールを形成することができる。非感光性の材料や、感光性であってもパターン解像度が低い有機材料を用いた場合、ビアホールはレーザ、ドライエッチング法、ブラストなどにより形成できる。
第２絶縁層に樹脂材料を用いることで、半導体素子と第３配線構造層（あるいは上面側配線）との間の歪みに起因して発生する半導体素子にかかる応力を、第２絶縁層の変形により緩和することができ、第１配線構造層への応力伝搬を効果的に低減させることができる。第２絶縁層の材料の２５℃における弾性率は、例えば０．１５〜８ＧＰａの範囲にあることが望ましい。絶縁材料の弾性率が低すぎると、応力緩和時の第２絶縁層の変形量が大きく第２配線に応力の殆どが印加されることとなり、第２配線の断線や、第２配線／ビア界面での破損が発生し易くなる。絶縁材料の弾性率が高すぎると、第２絶縁層の変形量が乏しくなり第２配線構造層による応力緩和が不十分となり、第１配線構造層における層間剥離や絶縁膜破壊等の抑制効果が低減する。また、第１配線構造層の絶縁膜（第１絶縁層）の弾性率より第２絶縁層の弾性率が低くなる絶縁材料の組み合わせとすることで、第２配線構造層において応力をより効果的に緩和でき、第１配線構造層の保護効果を高めることができる。第３配線構造層を設けた場合は、第２配線構造層が、第２絶縁層として第３絶縁層の弾性率より大きい弾性率の絶縁層を含むことにより、第２配線構造層内の電気的接続機能をより十分に確保しながら、第２配線構造層による応力緩和効果を得ることができる。
本実施形態の実施例では、厚さ１０μｍのポリイミド樹脂からなる第２絶縁層を形成する。この場合、第１絶縁層は最大厚みを２μｍに設定する。
第２絶縁層１０９の厚さは、第１絶縁層１０６の厚さより大きく設定され、第１絶縁層１０６の厚さの２倍以上が好ましく、３倍以上がより好ましく、さらに４倍以上に設定できる。第２絶縁層の厚さが大きいほど、十分な被覆性、耐衝撃性、応力緩和効果を得ることができる。第２絶縁層が厚すぎると、ビアの形成が困難となったり、厚み方向のサイズが大きくなるため、第２絶縁層は厚すぎないように、例えば第１絶縁層の最大厚みの２０倍以下の範囲で適宜設定することが好ましい。第３配線構造層が設けられている場合は、第２絶縁層の厚さは第３絶縁層の最小厚みより小さく設定することが好ましい。
第２絶縁層１０９は、例えば、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス法、真空ラミネート法、スピンコート法、ダイコート法、カーテンコート法、フォトリソグラフィー法を用いて形成することができる。本実施形態の実施例では、スピンコート法で形成する。
第２配線構造層の形成において、第２絶縁層１０９の材料として、ガラスクロスやアラミド繊維などからなる織布や不織布等の補強材に樹脂を含浸させた複合材料、無機フィラーや有機フィラーを含む樹脂を用いると、配線が微細になるほど配線間の短絡などが生じやすくなる。そのため、第２絶縁層の材料としては、補強材やフィラーを含まない材料が好ましい。
第３配線構造層１１０は、通常のプリント配線板製造技術を用いて形成することができ、特にインターポーザ基板の形成に適用されるビルドアップ法を用いて好適に形成できる。
第３配線１１１または上面側配線は、サブトラクティブ法、セミアディティブ法、フルアディティブ法等により形成できる。サブトラクティブ法は、基板又は絶縁層上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。セミアディティブ法は、無電解めっき法、スパッタ法、ＣＶＤ法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法により金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、基板又は絶縁層上に無電解めっき触媒を吸着させた後に、所望のパターンのレジストを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法によりレジスト絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。
第３配線１１１または上面側配線の材料としては、銅、銀、金、ニッケル、アルミニウム、チタン、モリブデン、タングステン、およびパラジウムからなる群から選択される１種又は２種以上からなる金属材料を使用することができる。特に、電気抵抗値及びコストの観点から、銅が望ましい。
本実施形態の実施例では、厚さ約１０μｍの銅からなる第３配線をセミアディティブ法により形成する。
第３配線または上面側配線の厚さは、第２配線１０８の厚さより大きく、第２配線１０８の厚さの１．５倍以上が好ましく、２倍以上がより好ましい。配線が厚いほど配線抵抗が低くなるため、半導体素子から引き出された電源線およびグランド線をそれぞれ束ねて外部端子数を少なくすることができる。配線が厚すぎると、比較的微細な（特に、比較的狭ピッチな）第２配線構造層に良好に接続された所望の配線構造の形成が困難になったり、第３配線構造層の厚みが大きく増加するため、第３配線または上面側配線は厚すぎないように、例えば第２配線の最大厚みの１０倍以下の範囲で適宜設定することが好ましい。
第３絶縁層１１２の材料としては、樹脂絶縁材料を好適に用いることができ、例えば、感光性又は非感光性の有機材料を用いて形成できる。この樹脂絶縁材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂が挙げられる。また、ガラスクロスやアラミド繊維などからなる織布や不織布等の補強材にそれらの樹脂を含浸させた複合材料、無機フィラーや有機フィラーを含むそれらの樹脂、さらにケイ素樹脂（シリコーン樹脂）が挙げられる。
本実施形態の実施例では、厚さ１０μｍの第３配線１１１との密着性を高めるため、表面に十分な凹凸を形成する観点から、第３絶縁層の材料として、例えば凹凸形成に有利なフィラーを含むエポキシ樹脂を用いる。この材料からなる第３絶縁層の厚さは、例えば厚さ２０μｍに設定し、すなわち厚さ１０μｍに設定した第２絶縁層１０９の厚みの２倍に設定する。
第３絶縁層１１１の厚さは、第２絶縁層１０９の厚さより大きく設定され、第２絶縁層１０９の厚さの１．５倍以上が好ましく、２倍以上がより好ましい。第３絶縁層の厚さが大きいほど、十分な被覆性、耐衝撃性、応力緩和効果を得ることができる。第３絶縁層が厚すぎると、ビアの形成が困難となったり、厚み方向のサイズが大きくなるため、第３絶縁層は厚すぎないように、例えば第２絶縁層の最大厚みの１０倍以下の範囲で適宜設定することが好ましい。
第３絶縁層１１０は、例えば、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス法、真空ラミネート法、スピンコート法、ダイコート法、カーテンコート法、フォトリソグラフィー法を用いて形成することができる。本実施形態の実施例では、真空ラミネート法で形成する。
周辺絶縁層１１３は、半導体素子１１７の側面（あるいは側面および上面）との密着性が良好で、比較的低温下での成形が容易であり、装置全体の反りを生じさせにくいものであることが好ましく、樹脂材料が好適であり、例えば、感光性又は非感光性の有機材料で形成できる。この樹脂材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂が挙げられる。また、ガラスクロスやアラミド繊維などからなる織布や不織布等の補強材にそれらの樹脂等を含浸させた複合材料、無機フィラーや有機フィラーを含むそれらの樹脂、さらにケイ素樹脂（シリコーン樹脂）が挙げられる。本実施形態の実施例では、エポキシ樹脂を用いる。
周辺絶縁層１１３は、このような樹脂材料からなる絶縁層を、真空ラミネート法や真空プレス法などにより、半導体素子１１７を覆うように支持基板１０１上に設けることにより形成できる。周辺絶縁層は、単一の樹脂層で形成してもよいし、複数の樹脂層の積層体で形成してもよい。周辺絶縁層が積層体からなる場合は、複数回に分けて形成してもよい。ガラスクロスやアラミド繊維などからなる補強材を含む樹脂層を設ける場合は、この樹脂層に、半導体素子が収容可能な開口を形成し、このような開口を持つ樹脂層を用いて形成することができる。
第２配線構造層１０７の第２配線と第３配線構造層１１０の最下層側の第３配線（又は上面側配線）との接続は、例えば、次のようにして行うことができる。
第２配線構造層１０７を覆う周辺絶縁層１１３を形成した後、第２配線構造層の直上の絶縁層（周辺絶縁層１１３）に、最上層側の第２配線の端子部又は第２配線に接続するパッド等の端子が露出するようにレーザ等により開口を形成し、この開口内に導電材を充填してビアを形成する。そして、このビアに接続するように第３配線（又は上面側配線）を形成する。
他の方法として、予め最上層側の第２配線の端子部又は第２配線に接続するパッド等の端子上にバンプ（「ポスト」とも称す）を形成し、このようなバンプが形成された半導体素子を支持基板に固定し、次いで周辺絶縁層１１３を形成し、バンプ上の絶縁層（周辺絶縁層１１３）を除去してバンプ上面を露出させる。そして、このバンプに接続するように第３配線（ファンアウト配線）を形成する。
なお、第２配線構造層の最上層側の第２配線の端子部又は第２配線に接続するパッド等の端子は、第３配線構造層の最下層側の第３配線（ファンアウト配線）に接続されるものの他、ビアを介して上層側の第３配線に接続されるものがあってもよい。
本実施形態の配線基板は、第１配線構造層１０４から第２配線構造層１０７、第３配線１１０の順で配線ピッチを拡大することができる。第２配線構造層１０７では、電源系配線とグランド系配線をそれぞれ集約でき、さらに第２配線構造層から引き出されるファンアウト配線によって、半導体素子内のピッチに対して十分に拡大したピッチで上層側に配線構造（第３配線構造層）や端子を形成できる。結果、信頼性を高めることができるとともに、高密度な半導体素子（例えばＬＳＩチップ）を内蔵した配線基板（半導体パッケージ）を形成できる。
また、第２配線構造層１０７は、第２絶縁層１０９としてフィラーを含有しない樹脂絶縁膜を用いることがきるため、下層側の配線構造（第１配線構造層１０４）の微細な配線ピッチに十分に対応することができるとともに、信頼性の高い配線構造を形成できる。
また、第３配線構造層１１０は、第３絶縁層１１２として第２絶縁層よりも硬化温度の低い材料を用いることができるため、装置全体を薄型化した際にも低反りを実現できる。
本実施形態の実施例として、第２絶縁層にフィラーを含まないポリイミド樹脂を用い、第３絶縁層にフィラーを含む硬化温度の低いエポキシ樹脂を用いた場合は、下層側にエポキシ樹脂を用い、上層側に硬化温度の高いポリイミド樹脂を用いた場合に比べて、プロセス温度を低くできるため、反り量を低減できる。また、第２絶縁層がフィラーを含まないため、第１配線構造層の微細配線構造に適応した第２配線構造層を形成でき、第３絶縁層にフィラーを含有することにより、第３配線構造層の耐熱性および機械的強度の向上と共に装置全体の耐熱性および機械的強度を向上できる。
また、本実施例の配線基板について温度サイクル試験（１サイクル：−５５℃で１０分間、＋１２５℃で１０分間）を行ったところ、従来技術による配線基板（第２配線構造層を備えていない。）が１０００サイクル付近でオープン不良が発生したのに対し、本実施例の配線基板では３０００サイクルまでオープン不良の発生を抑えることができる。
第１の実施形態の変形例
図３は、本発明の第１の実施形態の配線基板の変形例を示す断面図である。
本例では、周辺絶縁層１１３が半導体素子１１７の上面に設けられず、側面周囲にのみ接し、半導体素子の端子構造が異なる以外は前述の第１の実施形態と同様である。このような構造によれば、第２配線構造層１０７の第２配線１０８に接続する端子を、素子上にビアを設けることなく第３配線構造層１１０の第３配線１１１へ接続することができる。そのため、第２配線構造層１０７と第３配線構造層１０８との狭ピッチ接続が可能となり、半導体素子１１７からより多くの信号線を外部に引き出すことができる。
第２の実施形態
図４は、本発明の第２の実施の形態の配線基板を示す断面図である。
本実施形態では、第２配線構造層１０７と同様な配線構造層（以下「第４配線構造層」）１４０が半導体基板１０３の裏面側にも形成されている以外は第１の実施形態と同様である。第４配線構造層１４０の配線パターンは第２配線構造層１０７の配線パターンと同一である必要はなく、また層数も任意に設定してもよい。周辺絶縁層１１３は、第１配線構造層１０４および第２配線構造層１０７の外周側面を取り囲むとともに第４配線構造層１４０の外周側面も取り囲んでいる。
第４配線構造層は、半導体基板１０３の薄く研削された裏面に設けることができる。第４配線構造層１４０を含む半導体素子は、第４配線構造層１４０の下面に接着層１０２を設け、支持基板１０１上に固定される。
このような構造によれば、薄く研削された半導体素子１１７単体に比べ、両面に靱性の高い樹脂からなる絶縁層が設けられるため、半導体素子の耐衝撃性が向上するとともに、両側の絶縁層による影響が相殺されて低反り化を行うことができる。これにより、搭載時のピックアップ条件（突き上げ速度、突き上げ量）、ヘッド吸着条件、搭載条件（加圧、加温）などのプロセスウィンドウが大きくなり製造工程が安定するだけではなく、半導体素子が平坦であることから吸着性や画像認識性が向上するため、支持基板１０１上への搭載時の搭載精度を向上することができる。結果、配線基板の低反り化と共に歩留まりを改善することができる。
なお、図４に示す構造においては、周辺絶縁層１１３が半導体素子１１７の上面上にも存在し、ビアを介して素子の端子と第３配線が接続しているが、図３に示す前述の例のように周辺絶縁層が半導体素子の側面周囲にのみに設けられ、ビアを設けないで素子の端子と第３配線が接続していてもよい。
第２の実施形態の変形例
図５は、本発明の第２の実施形態の変形例を示す断面図である。
本例では、半導体基板１０３に貫通ビア（以下「素子内基板貫通ビア」）１１５が形成されている以外は、前述の第１の実施形態と同様である。
素子内基板貫通ビア１１５の配置やサイズ、数は任意に設定でき、ビアの材料は導電体であっても絶縁体であってもよい。素子内基板貫通ビア１１５としては銅からなるビアが好適である。
このような構造によれば、素子内基板貫通ビアは補強ビアとして機能し、また、両面に靱性の高い樹脂からなる絶縁層が設けられているため、薄く研削された半導体素子１１７単体に比べ、半導体素子の耐衝撃性が向上するとともに、両側の絶縁層による影響が相殺され、低反り化を行うことができる。これにより、搭載時のピックアップ条件（突き上げ速度、突き上げ量）、ヘッド吸着条件、搭載条件（加圧、加温）などのプロセスウィンドウが大きくなり製造工程が安定するだけではなく、半導体素子が平坦であることから吸着性や画像認識性が向上するため、支持基板１０１上への搭載精度を向上することができる。結果、配線基板の低反り化と共に歩留まりを改善することができる。また、素子内基板貫通ビア１１５により第１配線と第４配線を電気的に接続することにより、半導体素子の裏面側でも信号配線、電源配線、グランド配線の引き回しが可能となるため、より高機能な半導体素子を内蔵することが可能となる。
なお、図５に示す構造においては、周辺絶縁層１１３が半導体素子１１７の側面周囲にのみに存在し、ビアを設けないで素子の端子と第３配線が接続しているが、図４に示す前述の例のように周辺絶縁層が半導体素子１１７の上面上に存在し、ビアを介して素子の端子と第３配線が接続しても構わない。
第３の実施形態
図６は、本発明の第３の実施形態の配線基板を示す断面図である。
本実施形態では、周辺絶縁層１１３が、ガラスクロスからなる補強材１１６を含む以外は、前述の第１の実施形態と同様である。
このような構造によれば、配線基板全体の反りを低減することができる。ここで、補強材１１６はガラスクロスに限定されず、アラミド不織布のような不織布であってもよいし、薄い金属箔であってもよい。
なお、図６に示す構造においては、周辺絶縁層１１３が半導体素子１１７の上面上にも存在し、ビアを介して素子の端子と第３配線が接続しているが、図３に示す前述の例のように周辺絶縁層が半導体素子の側面周囲にのみに設けられ、ビアを設けないで素子の端子と第３配線が接続していてもよい。
第４の実施形態
図７は、本発明の第４の実施形態の配線基板を示す断面図である。
本実施形態では、周辺絶縁層１１３を貫通する素子側方ビア１１８が設けられ、この素子側方ビアを介して、第３配線１１１の一部が支持基板１０１と接続されている。
このような構造によれば、支持基板が導体の場合、回路上の電位を与えることができ、例えばグランド電位に固定することにより配線基板全体としての電磁放射ノイズを低減することができる。また外部からの高電圧パルスに対する耐圧を高くすることができる。
なお、図７に示す構造においては、周辺絶縁層１１３が半導体素子１１７の側面周囲にのみに存在し、ビアを設けないで素子の端子と第３配線が接続しているが、図１に示すように周辺絶縁層が半導体素子１１７の上面上に存在し、ビアを介して素子の端子と第３配線が接続しても構わない。
以上に説明した配線基板には、いずれかの配線構造層内に、回路のノイズフィルターの役割を果たすＬＣＲ素子が設けられていてもよい。特にコンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ2Ｏ3、ＳｉＯ2、ＺｒＯ2、ＨｆＯ2、Ｎｂ2Ｏ5等の金属酸化物；ＢＳＴ（（Ｂａx，Ｓｒ1-x）ＴｉＯ3）、ＰＺＴ（Ｐｂ（Ｚｒx，Ｔｉ1-x）Ｏ3、ＰＬＺＴ（（Ｐｂ1-y，Ｌａy）（Ｚｒx，Ｔｉ1-x）Ｏ3）等のペロブスカイト系材料（０＜ｘ＜１、０＜ｙ＜１）；ＳｒＢｉ2Ｔａ2Ｏ9等のＢｉ系層状化合物が好ましい。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。
また、本発明の配線基板は、半導体素子を複数内蔵してもよいし、半導体素子に加えて受動部品として、ＬＣＲ部品、ＭＥＭＳ部品、センサ、エネルギーデバイス、光部品などが内蔵されていてもよい。
１０１ 支持基板
１０２ 接着層
１０３ 半導体基板
１０４ 第１配線構造層
１０５ 第１配線
１０６ 第１絶縁層
１０７ 第２配線構造層
１０８ 第２配線
１０９ 第２絶縁層
１１０ 第３配線構造層
１１１ 第３配線
１１２ 第３絶縁層
１１３ 周辺絶縁層
１１４ 外部端子
１１５ 素子内基板貫通ビア
１１６ 補強材
１１７ 半導体素子（ＬＳＩチップ）
１１８ 素子側方ビア
１４０ 第４配線構造層

Claims (26)

  1. 半導体素子を内蔵する配線基板であって、
    前記配線基板は、
    支持基板と、
    該支持基板上に設けられた半導体素子と、
    該支持基板上に設けられ、該半導体素子の少なくとも外周側面を覆う周辺絶縁層と、
    当該配線基板の上面側に設けられた上面側配線とを含み、
    前記半導体素子は、
    半導体基板と、
    該半導体基板上に交互に設けられた第１配線および第１絶縁層を含む第１配線構造層と、
    該第１配線構造層上に交互に設けられた第２配線および第２絶縁層を含む第２配線構造層とを含み、
    前記上面側配線は、前記半導体素子の直上から、該半導体素子の外縁より外側の周辺領域へ引き出されたファンアウト配線を含み、該ファンアウト配線は、前記第２配線を介して第１配線に電気的に接続され、
    前記第２配線の厚さは、前記第１配線の厚さより大きく、前記上面側配線の厚さより小さく、
    前記第２絶縁層は、樹脂材料で形成され、該第２絶縁層の厚さは前記第１絶縁層の厚さより大きい、配線基板。
  2. 前記支持基板は金属板である、請求項１に記載の配線基板。
  3. 前記第２絶縁層は、フィラーを含まない樹脂材料からなる、請求項１又は２に記載の配線基板。
  4. 前記第１配線構造層は、前記第１絶縁層として無機絶縁材料からなる絶縁層を含む、請求項１から３のいずれか一項に記載の配線基板。
  5. 前記第１配線構造層は、前記第１絶縁層として低誘電率絶縁材料からなる絶縁層を含む、請求項１から４のいずれか一項に記載の配線基板。
  6. 前記第２配線構造層は、前記第２絶縁層として、前記第１絶縁層の弾性率より小さい弾性率の絶縁層を含む、請求項１から５のいずれか一項に記載の配線基板。
  7. 前記第２配線は、前記第１配線の厚さの２倍以上の厚さを有する、請求項１から６のいずれか一項に記載の配線基板。
  8. 前記第２絶縁層は、前記第１絶縁層の厚さの２倍以上の厚さを有する、請求項１から７のいずれか一項に記載の配線基板。
  9. 前記第２配線は、前記第１配線の設計ルール及び前記上面側配線の設計ルールと異なる設計ルールにより形成され、
    該第２配線の最小配線幅および最小配線間隔はそれぞれ、前記第１配線の最小配線幅および最小配線間隔より大きく、且つ前記上面側配線の最小配線幅および最小配線間隔より小さい、請求項１から８のいずれか一項に記載の配線基板。
  10. 前記第１配線構造層は、その上面側に、前記第２配線と接続する第１接続部を有し、
    前記第２配線構造層は、その上面側に、前記第１接続部と導通し且つ前記ファンアウト配線と接続する第２接続部を有し、
    前記第２接続部は、前記第１接続部の位置より前記半導体素子の外縁側へ向かう方向へ再配置されている、請求項１から９のいずれか一項に記載の配線基板。
  11. 前記上面側配線を覆う保護絶縁膜を有し、
    前記保護絶縁膜は開口を有し、該開口内の前記上面側配線の露出部からなる外部端子、または該開口に設けられた導電部からなる外部端子が設けられた、請求項１から１０のいずれか一項に記載の配線基板。
  12. 前記半導体基板上に交互に設けられた第３配線と第３絶縁層を含む第３配線構造層を有し、
    該第３配線構造層は、少なくとも最下層側の第３配線として前記ファンアウト配線を含み、該ファンアウト配線は上層側の第３配線と電気的に接続されている、請求項１から１１のいずれか一項に記載の配線基板。
  13. 前記第２絶縁層はフィラーを含まない樹脂材料からなり、
    前記第３配線構造層は、前記第３絶縁層としてフィラーを含有する樹脂材料からなる絶縁層を含む、請求項１２に記載の配線基板。
  14. 前記第３配線の厚さは前記第２配線の厚さより大きく、且つ前記第３絶縁層の厚さは前記第２絶縁層の厚さより大きい、請求項１２又は１３に記載の配線基板。
  15. 前記第３配線は、前記第２配線の厚さの２倍以上の厚さを有する、請求項１４に記載の配線基板。
  16. 前記第３絶縁層は、前記第２絶縁層の２倍以上の厚さを有する、請求項１４又は１５に記載の配線基板。
  17. 第２配線構造層は、前記第２絶縁層として、前記第３絶縁層の弾性率より大きい弾性率の絶縁層を含む、請求項１２から１６のいずれか一項に記載の配線基板。
  18. 最上層側に開口をもつ絶縁層を有し、該開口内の前記第３配線の露出部からなる外部端子、または該開口に設けられた導電部からなる外部端子を備えた、請求項１２から１７のいずれか一項に記載の配線基板。
  19. 前記周辺絶縁層は、フィラーを含有する、請求項１から１８のいずれか一項に記載の配線基板。
  20. 前記周辺絶縁層は、織布又は不織布からなる補強材を含有する、請求項１から１９のいずれか一項に記載の配線基板。
  21. 前記周辺絶縁層は、前記半導体素子の上面を覆うことなく外周側面を覆い、該半導体素子の上面の端子に前記ファンアウト配線が接続されている、請求項１から２０のいずれか一項に記載の半配線基板。
  22. 前記周辺絶縁層は、前記半導体素子の上面および外周側面を覆い、該周辺絶縁層上に前記ファンアウト配線が設けられている、請求項１から２１のいずれか一項に記載の配線基板。
  23. 前記周辺絶縁層を貫通する素子側方ビアを有し、
    前記素子側方ビアは、前記第３配線と前記支持基板とを接続している、請求項１から２２のいずれか一項に記載の配線基板。
  24. 前記半導体素子は、前記半導体基板の下面側に第４絶縁層および第４配線を含む第４配線構造層を有する、請求項１から２３のいずれか一項に記載の配線基板。
  25. 前記半導体素子は、前記半導体基板を貫通する素子内ビアを有し、
    該素子内ビアは、前記第１配線と前記第４配線とを電気的に接続している、請求項２４に記載の配線基板。
  26. 前記半導体素子は、前記半導体基板を貫通する補強ビアを有している、請求項１から２５のいずれか一項に記載の配線基板。
JP2010047862A 2010-03-04 2010-03-04 半導体素子内蔵配線基板 Pending JP2011187473A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010047862A JP2011187473A (ja) 2010-03-04 2010-03-04 半導体素子内蔵配線基板
US13/040,021 US20110215478A1 (en) 2010-03-04 2011-03-03 Semiconductor element-embedded wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010047862A JP2011187473A (ja) 2010-03-04 2010-03-04 半導体素子内蔵配線基板

Publications (1)

Publication Number Publication Date
JP2011187473A true JP2011187473A (ja) 2011-09-22

Family

ID=44530619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010047862A Pending JP2011187473A (ja) 2010-03-04 2010-03-04 半導体素子内蔵配線基板

Country Status (2)

Country Link
US (1) US20110215478A1 (ja)
JP (1) JP2011187473A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015531172A (ja) * 2012-09-29 2015-10-29 インテル コーポレイション パッケージ・オン・パッケージアーキテクチャ用の埋込構造
KR20170018449A (ko) 2014-06-26 2017-02-17 도판 인사츠 가부시키가이샤 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법
US9576925B2 (en) 2015-01-26 2017-02-21 Kabushiki Kaisha Toshiba Semiconductor device having a cylindrical shaped conductive portion
JP2017525129A (ja) * 2014-06-16 2017-08-31 インテル・コーポレーション 下方にクロックゲートパワーおよび信号ルーティングを備えた、両側の金属
US9814136B2 (en) 2012-08-01 2017-11-07 Kyocera Corporation Wiring board, mounting structure equipped with the wiring board, and method for manufacturing wiring board
JP2018049938A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置
JP2019087731A (ja) * 2017-11-08 2019-06-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
JP2020074458A (ja) * 2016-09-21 2020-05-14 株式会社東芝 半導体装置
CN112151433A (zh) * 2019-06-27 2020-12-29 何崇文 基板结构、封装结构及其制作方法
KR20210034574A (ko) * 2019-11-21 2021-03-30 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5826532B2 (ja) * 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8803269B2 (en) 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
WO2013047848A1 (ja) * 2011-09-30 2013-04-04 京セラ株式会社 配線基板、部品内蔵基板および実装構造体
US9721920B2 (en) * 2012-10-19 2017-08-01 Infineon Technologies Ag Embedded chip packages and methods for manufacturing an embedded chip package
KR101472638B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 수동소자 내장기판
US9275925B2 (en) * 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP5897486B2 (ja) * 2013-03-14 2016-03-30 株式会社東芝 半導体装置
US10418298B2 (en) * 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
US9379041B2 (en) 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
JP6356450B2 (ja) * 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置
US20190045620A1 (en) * 2014-07-09 2019-02-07 Schreiner Group Gmbh & Co. Kg Sensor device with a flexible electrical conductor structure
US20160174365A1 (en) * 2014-12-15 2016-06-16 Bridge Semiconductor Corporation Wiring board with dual wiring structures integrated together and method of making the same
JP6819599B2 (ja) * 2015-09-25 2021-01-27 大日本印刷株式会社 実装部品、配線基板、電子装置、およびその製造方法
US10892219B2 (en) * 2016-07-01 2021-01-12 Intel Corporation Molded embedded bridge for enhanced EMIB applications
CN116314045A (zh) * 2017-04-24 2023-06-23 罗姆股份有限公司 半导体装置、半导体模块、电子元器件以及SiC半导体装置
US11233025B2 (en) * 2017-05-31 2022-01-25 Futurewei Technologies, Inc. Merged power pad for improving integrated circuit power delivery
US10687419B2 (en) * 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
WO2019083875A1 (en) * 2017-10-23 2019-05-02 Applied Materials, Inc. FAN DISTRIBUTION INTERCONNECTION INTEGRATION PROCESSES AND STRUCTURES
US11041211B2 (en) 2018-02-22 2021-06-22 Xilinx, Inc. Power distribution for active-on-active die stack with reduced resistance

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019352A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置
JP2006032600A (ja) * 2004-07-15 2006-02-02 Nec Corp 半導体装置
JP2006229111A (ja) * 2005-02-21 2006-08-31 Casio Comput Co Ltd 半導体装置の製造方法および半導体装置
JP2006237337A (ja) * 2005-02-25 2006-09-07 Cmk Corp 半導体装置及びその製造方法
JP2007005833A (ja) * 2006-10-06 2007-01-11 Casio Comput Co Ltd 半導体装置の製造方法
JP2009071045A (ja) * 2007-09-13 2009-04-02 Nec Corp 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073651A (ja) * 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置
WO2010023812A1 (ja) * 2008-08-28 2010-03-04 パナソニック株式会社 半導体装置
US8080880B2 (en) * 2009-03-20 2011-12-20 Infineon Technologies Ag Semiconductor device with arrangement of parallel conductor lines being insulated, between and orthogonal to external contact pads
US8847400B2 (en) * 2010-09-15 2014-09-30 Ps4 Luxco S.A.R.L. Semiconductor device, method for manufacturing the same, and data processing device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019352A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置
JP2006032600A (ja) * 2004-07-15 2006-02-02 Nec Corp 半導体装置
JP2006229111A (ja) * 2005-02-21 2006-08-31 Casio Comput Co Ltd 半導体装置の製造方法および半導体装置
JP2006237337A (ja) * 2005-02-25 2006-09-07 Cmk Corp 半導体装置及びその製造方法
JP2007005833A (ja) * 2006-10-06 2007-01-11 Casio Comput Co Ltd 半導体装置の製造方法
JP2009071045A (ja) * 2007-09-13 2009-04-02 Nec Corp 半導体装置及びその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9814136B2 (en) 2012-08-01 2017-11-07 Kyocera Corporation Wiring board, mounting structure equipped with the wiring board, and method for manufacturing wiring board
US9368401B2 (en) 2012-09-29 2016-06-14 Intel Corporation Embedded structures for package-on-package architecture
US9748177B2 (en) 2012-09-29 2017-08-29 Intel Corporation Embedded structures for package-on-package architecture
JP2015531172A (ja) * 2012-09-29 2015-10-29 インテル コーポレイション パッケージ・オン・パッケージアーキテクチャ用の埋込構造
US10658291B2 (en) 2014-06-16 2020-05-19 Intel Corporation Metal on both sides with clock gated-power and signal routing underneath
JP2017525129A (ja) * 2014-06-16 2017-08-31 インテル・コーポレーション 下方にクロックゲートパワーおよび信号ルーティングを備えた、両側の金属
US10186484B2 (en) 2014-06-16 2019-01-22 Intel Corporation Metal on both sides with clock gated-power and signal routing underneath
KR20170018449A (ko) 2014-06-26 2017-02-17 도판 인사츠 가부시키가이샤 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법
US9735099B2 (en) 2014-06-26 2017-08-15 Toppan Printing Co., Ltd. Wiring substrate, semiconductor device and method for manufacturing semiconductor device
US9576925B2 (en) 2015-01-26 2017-02-21 Kabushiki Kaisha Toshiba Semiconductor device having a cylindrical shaped conductive portion
JP2018049938A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置
JP2020074458A (ja) * 2016-09-21 2020-05-14 株式会社東芝 半導体装置
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
JP2019087731A (ja) * 2017-11-08 2019-06-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
CN112151433A (zh) * 2019-06-27 2020-12-29 何崇文 基板结构、封装结构及其制作方法
CN112151433B (zh) * 2019-06-27 2024-02-09 何崇文 基板结构、封装结构及其制作方法
KR20210034574A (ko) * 2019-11-21 2021-03-30 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법
KR102365004B1 (ko) 2019-11-21 2022-02-18 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20110215478A1 (en) 2011-09-08

Similar Documents

Publication Publication Date Title
JP5605429B2 (ja) 半導体素子内蔵配線基板
JP2011187473A (ja) 半導体素子内蔵配線基板
WO2011108308A1 (ja) 半導体素子内蔵配線基板
JP4953132B2 (ja) 半導体装置
US7348673B2 (en) Semiconductor device
JP5423874B2 (ja) 半導体素子内蔵基板およびその製造方法
US8004074B2 (en) Semiconductor device and fabrication method
JP5471605B2 (ja) 半導体装置及びその製造方法
WO2010041630A1 (ja) 半導体装置及びその製造方法
JP5286382B2 (ja) 半導体装置およびその製造方法
JP5310103B2 (ja) 半導体装置及びその製造方法
JP5548855B2 (ja) 配線基板及びその製造方法
US8872334B2 (en) Method for manufacturing semiconductor device
JP5413371B2 (ja) 半導体装置及びその製造方法
WO2010047228A1 (ja) 配線基板およびその製造方法
JP5589735B2 (ja) 電子部品内蔵基板及びその製造方法
JPWO2009054414A1 (ja) 半導体装置
KR101023080B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131203