JP2006229111A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2006229111A
JP2006229111A JP2005043737A JP2005043737A JP2006229111A JP 2006229111 A JP2006229111 A JP 2006229111A JP 2005043737 A JP2005043737 A JP 2005043737A JP 2005043737 A JP2005043737 A JP 2005043737A JP 2006229111 A JP2006229111 A JP 2006229111A
Authority
JP
Japan
Prior art keywords
wiring
layer
insulating film
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005043737A
Other languages
English (en)
Other versions
JP4770195B2 (ja
Inventor
Takeshi Wakabayashi
猛 若林
Ichiro Mihara
一郎 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005043737A priority Critical patent/JP4770195B2/ja
Publication of JP2006229111A publication Critical patent/JP2006229111A/ja
Application granted granted Critical
Publication of JP4770195B2 publication Critical patent/JP4770195B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 電解メッキ以外の方法で形成する上層配線を有する半導体装置の製造に際し、上層配線をその下側に上層絶縁膜を介して設けられたＣＳＰと呼ばれる半導体構成体の柱状電極に確実に接続する。
【解決手段】 半導体構成体２およびその周囲に設けられた絶縁層１４上に、突起電極１７を有する上層配線形成用金属板１６ａの下面に上層絶縁膜形成用シート１５ａがその下面側に突起電極１７が突出されるように形成されたものを配置し、一対の加熱加圧板を用いて上下から加熱加圧することにより、上層絶縁膜形成用シート１５ａの下面側に突出された突起電極１７を半導体構成体２の柱状電極１２の上面中央部に押し付けてつぶし、且つ、半導体構成体２および絶縁層１４上に上層絶縁膜を形成する。この場合、上層絶縁膜形成用シート１５ａの下面側に予め突出された突起電極１７を半導体構成体２の柱状電極１２の上面中央部に確実に接続することができる。
【選択図】 図５

Description

この発明は半導体装置の製造方法および半導体装置に関する。
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれる半導体構成体のサイズ外にも接続端子としての半田ボールを備えるため、上面側に複数の柱状電極を有する半導体構成体をベース板の上面に接着層を介して接着し、半導体構成体の周囲におけるベース板の上面に絶縁層を設け、半導体構成体および絶縁層の上面に絶縁膜を設け、絶縁膜の上面に配線を半導体構成体の柱状電極の上面に接続させて設け、配線の接続パッド部を除く部分をオーバーコート膜で覆い、配線の接続パッド部上に半田ボールを設けたものがある（例えば、特許文献１参照）。
この場合、配線は、工程数を低減するため、電解メッキ以外の方法で形成している。この形成方法を簡単に説明すると、配線形成用金属板の下面に形成された突起電極を絶縁膜にその上面側から食い込ませて半導体構成体の柱状電極の上面に当接させ、この後、配線形成用金属板をパターニングして配線を形成している。
特開２００４−３４９３６１号公報
しかしながら、上記従来の半導体装置では、配線形成用金属板の下面に形成された突起電極を絶縁膜にその上面側から食い込ませて半導体構成体の柱状電極の上面に当接させるようにしているので、突起電極に対応する部分の絶縁膜が残存して導通不良となる確率が高く、しかも、突起電極が絶縁膜に十分に食い込んで確実に柱状電極に導通しているか否かは電気的検査を行なわなければ分からず、連続生産をしている状態では、検査で導通不良が確認された時点では、多数の導通不良が発生しており、生産性が良くないという問題がある。
そこで、この発明は、配線下に形成された突起電極を配線下に絶縁膜を介して設けられた導体構成体の柱状電極などからなる外部接続用電極上に確実に接続することができる半導体装置の製造方法および半導体装置を提供することを目的とする。
この発明に係る半導体装置の製造方法は、上記目的を達成するため、複数の外部接続用電極を有する半導体構成体を準備する工程と、配線形成用金属板の一面に先細り状の複数の突起電極および絶縁膜形成用層が形成され、且つ、前記各突起電極が前記絶縁膜形成用層を突き抜けてその先端が前記絶縁膜形成用層から突出されたものを準備する工程と、前記絶縁膜形成用層から突出された前記各突起電極を前記半導体構成体の各外部接続用電極上に対応させて配置する工程と、加熱加圧により、前記絶縁膜形成用層から突出された前記突起電極を前記半導体構成体の外部接続用電極に接続し、且つ、前記絶縁膜形成用層を前記半導体構成体に固着して絶縁膜を形成する工程と、前記配線形成用金属板をパターニングして配線を形成する工程と、
を有することを特徴とするものである。
この発明によれば、配線形成用金属板の一面に先細り状の複数の突起電極および絶縁膜形成用層が形成され、且つ、各突起電極が絶縁膜形成用層を突き抜けてその先端が絶縁膜形成用層から突出されたものを準備し、加熱加圧により、絶縁膜形成用層のから突出された突起電極を半導体構成体の外部接続用電極に接続し、且つ、絶縁膜形成用層を半導体構成体に固着して絶縁膜を形成しているので、配線下に形成された突起電極を配線下に絶縁膜を介して設けられた導体構成体の外部接続用電極上に確実に接続することができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のベース板１を備えている。ベース板１は、例えば、通常、プリント基板用として用いられる材料であればよく、一例を挙げれば、ガラス繊維やアラミド繊維などにエポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を含浸させたもの、あるいは、エポキシ系樹脂などの熱硬化性樹脂のみからなっている。
ベース板１の上面には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。この場合、半導体構成体２は、後述する配線１１、柱状電極１２、封止膜１３を有しており、一般的にはＣＳＰと呼ばれるものであり、特に、ウエハ状態のシリコン基板４上に配線１１、柱状電極１２、封止膜１３を形成した後に、ダイシングにより個々の半導体構成体２を得る方法を採用すると、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体２の構成について説明する。
半導体構成体２はシリコン基板（半導体基板）４を備えている。シリコン基板４の下面は接着層３を介してベース板１の上面に接着されている。シリコン基板４の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属などからなる複数の接続パッド５が集積回路に接続されて設けられている。接続パッド５の中央部を除くシリコン基板４の上面には酸化シリコンなどからなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。
絶縁膜６の上面にはエポキシ系樹脂やポリイミド系樹脂などからなる保護膜８が設けられている。この場合、絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。保護膜８の上面には銅などからなる下地金属層１０が設けられている。下地金属層１０の上面全体には銅からなる配線１１が設けられている。下地金属層１０を含む配線１１の一端部は、両開口部７、９を介して接続パッド５に接続されている。
配線１１の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１２が設けられている。配線１１を含む保護膜８の上面にはエポキシ系樹脂やポリイミド系樹脂などからなる封止膜１３がその上面が柱状電極１２の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体２は、シリコン基板４、接続パッド５、絶縁膜６を含み、さらに、保護膜８、配線１１、柱状電極１２、封止膜１３を含んで構成されている。
半導体構成体２の周囲におけるベース板１の上面には絶縁層１４がその上面が半導体構成体２の上面とほぼ面一となるように設けられている。絶縁層１４は、例えば、ガラス繊維やアラミド繊維などにエポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を含浸させたもの、あるいは、エポキシ系樹脂などの熱硬化性樹脂のみからなっている。半導体構成体２および絶縁層１４の上面には絶縁層１４と同一の材料からなる上層絶縁膜１５が設けられている。
上層絶縁膜１５の上面の所定の箇所には、銅箔などからなる金属板をパターニングしてなる上層配線１６が設けられている。この場合、上層配線１６の下面において柱状電極１２の上面中央部に対応する部分にはほぼ裁頭円錐形状の突起電極１７が設けられている。突起電極１７は上層絶縁膜１５を突き抜け、その下部が柱状電極１２の上面中央部に後述の如くつぶされた状態で接続されている。
上層配線１６を含む上層絶縁膜１５の上面にはソルダーレジストなどからなるオーバーコート膜１８が設けられている。上層配線１６の接続パッド部に対応する部分におけるオーバーコート膜１８には開口部１９が設けられている。開口部１９内およびその上方には半田ボール２０が上層配線１６の接続パッド部に接続されて設けられている。複数の半田ボール２０は、オーバーコート膜１８上にマトリクス状に配置されている。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、図１に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板１を用意する。ベース板１は、限定する意味ではないが、平面方形状である。ベース板１は、ガラス繊維などにエポキシ系樹脂などの熱硬化性樹脂を含浸させ、熱硬化性樹脂を硬化させてシート状となしたものである。
また、半導体構成体２のシリコン基板４の下面に接着層３が設けられたものを用意する。この場合、接着層３を有する半導体構成体２は、ウエハ状態のシリコン基板４上に配線１１、柱状電極１２、封止膜１３を形成した後、ウエハ状態のシリコン基板４の下面に、ダイアタッチメントフィルムとして市販されているエポキシ系樹脂やポリイミド系樹脂などのダイボンド材からなる接着層３を加熱加圧により半硬化させた状態で固着し、ダイシングにより個片化することにより得られる。
次に、ベース板１の上面の所定の複数箇所に複数の半導体構成体２のシリコン基板４の下面に固着された接着層３を相互に離間させて接着する。ここでの接着は、加熱加圧により、接着層３を本硬化させる。
次に、図３に示すように、半導体構成体２の周囲におけるベース板１の上面に格子状の絶縁層形成用シート１４ａをピンなどで位置決めしながら配置する。この場合、格子状の絶縁層形成用シート１４ａは、ガラス繊維などにエポキシ系樹脂などの熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたものに、金型などにより、複数の方形状の開口部２１を形成することにより得られる。ここで、絶縁層形成用シート１４ａの開口部２１のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、絶縁層形成用シート１４ａと半導体構成体２との間には隙間２２が形成されている。
次に、図４に示すように、一対の加熱加圧板２３、２４を用いて上下から絶縁層形成用シート１４ａを加熱加圧する。すると、絶縁層形成用シート１４ａ中の溶融された熱硬化性樹脂が押し出されて、図３に示す隙間２２に充填され、その後の冷却により、各半導体構成体２の周囲におけるベース板１の上面に絶縁層１４がその上面が半導体構成体２の上面とほぼ面一となるように形成される。
次に、図５に示すように、銅箔などからなる上層配線形成用金属板１６ａの下面の所定の複数箇所に、スクリーン印刷によりほぼ円錐形状に形成された銀ペーストなどの金属ペーストを硬化させることにより、ほぼ円錐形状の突起電極１７が形成され、且つ、上層配線形成用金属板１６ａの下面に上層絶縁膜形成用シート１５ａがその下面側に突起電極１７が上層絶縁膜形成用シート１５ａを突き抜けてある程度突出されるように形成されたものを用意する。
この場合、ほぼ円錐形状の突起電極１７は、例えば、スクリーン印刷などにより形成することができる。すなわち、上層配線形成用金属板１６ａの下面にスクリーン印刷により金属ペーストを塗布した後に、スクリーン版を上層配線形成用金属板１６ａの下面から離間すると、このスクリーン版の離間に伴って、スクリーン版の円形状の開口部内に充填された金属ペーストが持ち上げられ、その粘性によりほぼ円錐形状となる。この状態で、突起電極１７を硬化しておく。また、上層絶縁膜形成用シート１５ａは、ガラス繊維などにエポキシ系樹脂などの熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態としたものである。そして、やや加熱した状態において、ほぼ円錐形状の突起電極１７を上層絶縁膜形成用シート１５ａに突き刺して貫通させ、上層配線形成用金属板１６ａの下面に上層絶縁膜形成用シート１５ａを仮固着する。
次に、半導体構成体２および絶縁層１４上にほぼ円錐形状の突起電極１７を含む上層配線形成用金属板１６ａおよび上層絶縁膜形成用シート１５ａを位置合わせして配置する。この状態では、上層絶縁膜形成用シート１５ａの下面側に突出された突起電極１７の下端部は半導体構成体２の柱状電極１２の上面中央部上に配置され、半導体構成体２および絶縁層１４と上層絶縁膜形成用シート１５ａとの間には隙間が形成されている。
次に、一対の加熱加圧板（図示せず）を用いて上下からほぼ円錐形状の突起電極１７を含む上層配線形成用金属板１６ａおよび上層絶縁膜形成用シート１５ａを加熱加圧すると、図６に示すように、突起電極１７のうち、上層絶縁膜形成用シート１５ａの下面側に突出された突出部が柱状電極１２の上面中央部に押し付けられて適宜につぶれ、且つ、上層絶縁膜形成用シート１５ａの下面が半導体構成体２および絶縁層１４の上面に熱圧着されてその中の熱硬化性樹脂が本硬化し、半導体構成体２および絶縁層１４の上面に固着された上層絶縁膜１５が形成されるとともに、この上層絶縁膜１５の上面に上層配線形成用金属板１６ａが固着される。
次に、図７に示すように、上層配線形成用金属板１６ａの上面の上層配線１６形成領域にレジスト膜２５をパターン形成する。次に、レジスト膜２５をマスクとして上層配線形成用金属板１６ａの不要な部分をエッチングして除去すると、図８に示すように、レジスト膜２５下に上層配線１６が形成される。次に、レジスト膜２５をレジスト剥離液を用いて剥離する。
次に、図９に示すように、スクリーン印刷法やスピンコーティング法などにより、上層配線１６を含む上層絶縁膜１５の上面全体にソルダーレジストなどからなるオーバーコート膜１８を形成する。次に、フォトリソグラフィ法により、上層配線１６の接続パッド部に対応する部分におけるオーバーコート膜１８に開口部１９を形成する。次に、開口部１９内およびその上方に半田ボール２０を上層配線１６の接続パッド部に接続させて形成する。
次に、図１０に示すように、互いに隣接する半導体構成体２間において、オーバーコート膜１８、上層絶縁膜１５、絶縁層１４およびベース板１を切断すると、図１に示す半導体装置が複数個得られる。
以上のように、上記製造方法では、上層配線形成用金属板１６ａの下面にほぼ円錐形状の突起電極１７が形成され、且つ、上層配線形成用金属板１６ａの下面に上層絶縁膜形成用シート１５ａがその下面側に突起電極１７が上層絶縁膜形成用シート１５ａを突き抜けて突出されるように形成されたものを用意し、加熱加圧により、上層絶縁膜形成用シート１５ａの下面側に突出された突起電極１７を半導体構成体２の柱状電極１２の上面中央部に押し付けてつぶしているので、上層配線１６下の突起電極１７を上層配線１６下に上層絶縁膜１５を介して設けられた半導体構成体２の柱状電極１２の上面中央部に確実に接続することができる。
また、図５に示すように、突起電極１７が上層絶縁膜形成用シート１５ａの下面側に突出されているので、当該突出部を目視することにより、すべての突起電極１７が上層絶縁膜形成用シート１５ａの下面側に突出されているか否かを容易に確認することができる。したがって、この時点で、すべての突起電極１７が上層絶縁膜形成用シート１５ａの下面側に突出されているものを良品とし、それ以外を不良品として排除するようにしてもよく、また、各半導体装置形成領域ごとに良品か否かを予め判断するようにしてもよい。
また、上層配線形成用金属板１６ａに形成された突起電極１７を上層絶縁膜１５に食い込ませて半導体構成体２の柱状電極１２に接続し、この後、上層配線形成用金属板１６ａをパターニングして上層配線１６を形成しているので、上層絶縁膜１５に層間接続用の開口部を形成する必要がなく、また、電解メッキではないので、下地金属層を成膜したりその不要部分を除去したりする必要もなく、したがって工程数が低減し、生産性を向上することができる。
また、上層絶縁膜１５の上面が平坦であることにより、以降の工程で形成する上層配線１６や半田ボール２０の上面の高さ位置を均一にし、ボンディング時の信頼性を向上することができる。また、上層配線形成用金属板１６ａをパターニングして形成する上層配線１６の厚さを均一にすることができる上、上層配線１６に段差が生じないようにすることができる。
さらに、ベース板１上に複数の半導体構成体２を接着層３を介して配置し、複数の半導体構成体２に対して絶縁層１４、上層絶縁膜１５、上層配線１６、オーバーコート膜１８および半田ボール２０の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図６に示す製造工程以降では、ベース板１と共に複数の半導体構成体２を搬送することができるので、これによっても製造工程を簡略化することができる。
（第２実施形態）
図１１はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と異なる点は、半導体構成体２の周囲におけるベース板１の上面に設けられた下層配線（下層導電層）３１の接続パッド部上にほぼ裁頭円錐形状の上下導通用突起電極３２を設け、上下導通用突起電極３２を絶縁層１４および上層絶縁膜１５を突き抜けさせて、その上部を上層配線１６の下面につぶされた状態で接続させた点である。この場合、半導体構成体２は、下層配線３１の一部からなるベタパターンのグランド層３１ａの上面に接着層３を介して接着されている。
次に、この半導体装置の製造方法の一例について説明する。まず、図１２に示すように、図１１に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板１を用意する。この場合、ベース板１の上面には、ベース板１の上面にラミネートされた銅箔をフォトリソグラフィ法によりパターニングすることにより、べたパターンのグランド層３１ａを含む下層配線３１が形成されている。
次に、下層配線３１の接続パッド部上に、スクリーン印刷によりほぼ円錐形状に形成された銀ペーストなどの金属ペーストを硬化させることにより、ほぼ円錐形状の上下導通用突起電極３２を形成する。この場合、上下導通用突起電極３２の高さは半導体構成体２の高さよりもある程度高くなっている。次に、グランド層３１ａの上面の所定の複数箇所に複数の半導体構成体２のシリコン基板４の下面に固着された接着層３を相互に離間させて接着する。ここでの接着は、加熱加圧により、接着層３を本硬化させる。
次に、図１３に示すように、半導体構成体２の周囲における下層配線３１の上面に格子状の絶縁層形成用シート１４ａを、ピンなどで位置決めして、上下導通用突起電極３２を絶縁層形成用シート１４ａに相対的に突き刺して貫通させながら、配置する。この場合、格子状の絶縁層形成用シート１４ａは、上下導通用突起電極３２が相対的に突き刺されて貫通されるため、ガラス繊維などを含まず、エポキシ系樹脂などの熱硬化性樹脂のみを半硬化状態にしてシート状となしたものに、金型などにより、複数の方形状の開口部２１を形成したものが好ましい。また、この場合も、絶縁層形成用シート１４ａの開口部２１のサイズは半導体構成体２のサイズよりもやや大きくなっているため、絶縁層形成用シート１４ａと半導体構成体２との間には隙間２２が形成される。
次に、上層配線形成用金属板１６ａの下面の所定の複数箇所にほぼ円錐形状の突起電極１７が形成され、且つ、上層配線形成用金属板１６ａの下面に上層絶縁膜形成用シート１５ａがその下面側に突起電極１７が上層絶縁膜形成用シート１５ａを突き抜けてある程度突出されるように形成されたものを用意する。そして、上下導通用突起電極３２上に、ほぼ円錐形状の突起電極１７を含む上層配線形成用金属板１６ａおよび上層絶縁膜形成用シート１５ａを位置合わせして配置する。この状態では、突起電極１７の下端部は半導体構成体２の柱状電極１２の上面中央部の上方に配置されている。
次に、図１４に示すように、一対の加熱加圧板２３、２４を用いて上下から絶縁層形成用シート１４ａ、ほぼ円錐形状の突起電極１７を含む上層配線形成用金属板１６ａおよび上層絶縁膜形成用シート１５ａを加熱加圧する。すると、絶縁層形成用シート１４ａ中の溶融された熱硬化性樹脂が押し出されて、図１３に示す隙間２２に充填され、その後の冷却により、各半導体構成体２の周囲におけるベース板１の上面に絶縁層１４がその上面が半導体構成体２の上面とほぼ面一となるように形成される。
また、突起電極１７のうち、上層絶縁膜形成用シート１５ａの下面側に突出された突出部が柱状電極１２の上面中央部に押し付けられて適宜につぶれ、且つ、上層絶縁膜形成用シート１５ａの下面が半導体構成体２および絶縁層１４の上面に当接されてその中の熱硬化性樹脂が本硬化し、半導体構成体２および絶縁層１４の上面に上層絶縁膜１５が形成されるとともに、この上層絶縁膜１５の上面に上層配線形成用金属板１６ａが固着される。
さらに、上下導通用突起電極３２のうち、絶縁層１４の上面側に突出された突出部が上層絶縁膜形成用シート１５ａを突き抜け、当該突き抜けた部分が上層配線形成用金属板１６ａの下面により適宜に押しつぶされる。以下、図７〜図１０に示す場合と同様の工程を経ると、図１１に示す半導体装置が複数個得られる。
以上のように、上記製造方法では、図１３に示すように、下層配線３１の接続パッド部上にほぼ円錐形状の上下導通用突起電極３２を形成し、下層配線３１の上面に絶縁層形成用シート１４ａをその上面側に上下導通用突起電極３２が絶縁層形成用シート１４ａを突き抜けて突出されるように形成しているので、加熱加圧工程を経ると、図１４に示すように、上下導通用突起電極３２が絶縁層１４を突き抜けてその上面側に確実に突出するようにすることができる。
また、絶縁層１４を突き抜けた上下導通用突起電極３２を上層絶縁膜１５に突き抜けさせて上層配線１６の下面に接続しているので、絶縁層１４および上層絶縁膜１５に上下導通用の開口部を形成する必要がなく、また、電解メッキではないので、下地金属層を成膜したりその不要部分を除去したりする必要もなく、したがって工程数が低減し、生産性を向上することができる。
（第３実施形態）
例えば、上記第１実施形態では、図１に示すように、半導体構成体２および絶縁層１４上に上層絶縁膜１５および上層配線１６をそれぞれ１層ずつ形成した場合について説明したが、これに限らず、それぞれ２層ずつ以上としてもよく、例えば、図１５に示すこの発明の第３実施形態のように、それぞれ２層ずつとしてもよい。
すなわち、半導体構成体２および絶縁層１４の上面には第１の上層絶縁膜１５Ａが設けられている。第１の上層絶縁膜１５Ａの上面には第１の上層配線１６Ａが第１の突起電極１７Ａを介して柱状電極１２の上面に接続されて設けられている。第１の上層配線１６Ａを含む第１の上層絶縁膜１５Ａの上面には第２の上層絶縁膜１５Ｂが設けられている。第２の上層絶縁膜１５Ｂの上面には第２の上層配線１６Ｂが第２の突起電極１７Ｂを介して第１の上層配線１６Ａの接続パッド部上面に接続されて設けられている。
第２の上層配線１６Ｂを含む第２の上層絶縁膜１５Ｂの上面にはソルダーレジストなどからなるオーバーコート膜１８が設けられている。第２の上層配線１６Ｂの接続パッド部に対応する部分におけるオーバーコート膜１８には開口部１９が設けられている。開口部１９内およびその上方には半田ボール２０が第２の上層配線１６Ｂの接続パッド部に接続されて設けられている。
図１５に図示された半導体装置を製造するには、半導体構成体２および絶縁層１４上に第１の上層絶縁膜１５Ａが形成され、第１の上層絶縁膜１５Ａ上に第１の上層配線１６Ａが形成され、該第１の上層配線１６Ａの下面に第１の上層絶縁膜１５Ａを突き抜けて半導体構成体２の柱状電極１２に接続された第１の突起電極１７Ａが形成された未完成の半導体装置を準備する。また、第２の上層配線形成用金属板の一面に半硬化状態の第２の上層絶縁膜形成用層が形成され、第２の上層絶縁膜形成用金属板の一面に第２の突起電極１７Ｂが突き抜けてその先端が第２の上層絶縁膜形成用層から突出して形成された未完成の配線基板を準備する。
そして、未完成の配線基板を未完成の半導体装置上に位置合わせして配置し、加熱加圧により第２の突起電極１７Ｂを柱状電極１２上に押しつぶして接合すると共に、第２の上層絶縁膜形成用層を本硬化して第１の上層配線１６Ａおよび第１の上層絶縁膜１５Ａに固着する。この後、上層配線形成用金属板を加工して第２の上層配線１６Ｂを形成すればよい。
（その他の実施形態）
図３あるいは図１４に示す工程において、半導体構成体２の周囲における（下層配線３２を含む）ベース板１の上面に、スクリーン印刷法やスピンコーティング法などにより、液状の熱硬化性樹脂からなる絶縁層形成用層を形成し、その上に、突起電極１７を含む上層配線形成用金属板１６ａおよび上層絶縁膜形成用シート１５ａを配置し、次いで、一対の加熱加圧板を用いて上下から加熱加圧するようにしてもよい。
また、図１０に示す場合には、互いに隣接する半導体構成体２間において切断したが、これに限らず、２個またはそれ以上の半導体構成体２を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、例えば２個で１組の半導体構成体２は同種、異種のいずれであってもよい。
さらに、上記各実施形態では、半導体構成体２として、封止膜１３を有し、且つ、外部接続用電極としての柱状電極１２を有する場合について説明したが、これに限らず、例えば、封止膜１３および柱状電極１２を有せず、外部接続用電極としての接続パッド部を有する配線１１を有するものとしてもよい。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初の工程の断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 図１１に示す半導体装置の製造方法の一例において、当初の工程の断面図 。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 この発明の第３実施形態としての半導体装置の断面図。
符号の説明
１ ベース板
２ 半導体構成体
３ 接着層
４ シリコン基板
５ 接続パッド
６ 絶縁膜
８ 保護膜
１０ 下地金属層
１１ 配線
１２ 柱状電極
１３ 封止膜
１４ 絶縁層
１５ 上層絶縁膜
１６ 上層配線
１７ 突起電極
１８ オーバーコート膜
２０ 半田ボール
１４ａ 絶縁層形成用シート
１５ａ 上層絶縁膜形成用シート
１６ａ 上層配線形成用金属板
３１ 下層配線
３２ 上下導通用突起電極

Claims (24)

  1. 複数の外部接続用電極を有する半導体構成体を準備する工程と、
    配線形成用金属板の一面に先細り状の複数の突起電極および絶縁膜形成用層が形成され、且つ、前記各突起電極が前記絶縁膜形成用層を突き抜けてその先端が前記絶縁膜形成用層から突出されたものを準備する工程と、
    前記絶縁膜形成用層から突出された前記各突起電極を前記半導体構成体の各外部接続用電極上に対応させて配置する工程と、
    加熱加圧により、前記絶縁膜形成用層から突出された前記突起電極を前記半導体構成体の外部接続用電極に接続し、且つ、前記絶縁膜形成用層を前記半導体構成体に固着して絶縁膜を形成する工程と、
    前記配線形成用金属板をパターニングして配線を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の発明において、前記配線形成用金属板の一面に形成された前記絶縁膜形成用層は、熱硬化性樹脂を含み、該熱硬化性樹脂が半硬化状態となされたものであることを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の発明において、前記加熱加圧により前記絶縁膜を形成する工程は、前記絶縁膜形成用層を本硬化する工程を含むことを特徴とする半導体装置の製造方法。
  4. 請求項１に記載の発明において、前記突起電極は、前記配線形成用金属板下に印刷により形成されたほぼ円錐形状の金属ペーストを硬化させたものからなることを特徴とする半導体装置の製造方法。
  5. 請求項１に記載の発明において、前記突起電極は、当初、前記配線形成用金属板よりも大きい厚さを有する金属板の下面をハーフエッチングすることにより、前記配線形成用金属板下に一体的に且つほぼ円錐形状に形成されたものからなることを特徴とする半導体装置の製造方法。
  6. 請求項１に記載の発明において、前記絶縁膜形成用層は、前記配線形成用金属板の下面に印刷により形成された液状の熱硬化性樹脂層を半硬化させたものからなることを特徴とする半導体装置の製造方法。
  7. 請求項１に記載の発明において、前記半導体構成体を準備する工程は、前記半導体構成体の周囲に絶縁層を形成する工程を含むことを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の発明において、前記突起電極を前記半導体構成体の外部接続用電極に接続する前に、ベース板の一面に下層導電層を形成し、該下層導電層上に先細り状の上下導通用突起電極を形成する工程を含むことを特徴とする半導体装置の製造方法。
  9. 請求項８に記載の発明において、前記上下導通用突起電極は、前記下層導電層上に印刷により形成されたほぼ円錐形状の金属ペーストを硬化させて形成することを特徴とする半導体装置の製造方法。
  10. 請求項８に記載の発明において、前記絶縁層は、前記半導体構成体の周囲における前記ベース板上に印刷により形成された液状の熱硬化性樹脂層を本硬化させて形成することを特徴とする半導体装置の製造方法。
  11. 請求項１０に記載の発明において、前記絶縁層の液状の熱硬化性樹脂層を本硬化させる工程は、前記加熱加圧により前記絶縁膜を形成する工程と、同時に行なうことを特徴とする半導体装置の製造方法。
  12. 請求項１に記載の発明において、前記配線形成工程後に、前記絶縁膜および前記配線上に、１層以上の上層の絶縁膜と、前記各上層の絶縁膜上に形成され下層の配線に接続された上層の配線を形成する工程を有することを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の発明において、前記上層の配線の少なくとも一部は先細り状の突起電極を有し、該突起電極はその下側の前記上層の絶縁膜を突き抜けてその下面側に突出され、当該突出部を前記下層の配線に接続する工程を有することを特徴とする半導体装置の製造方法。
  14. 請求項１２に記載の発明において、前記最上層の配線の接続パッド部を除く部分を覆うオーバーコート膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の発明において、前記最上層の配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
  16. ベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に設けられた絶縁膜と、前記絶縁膜上に設けられた配線とを備えた半導体装置において、前記半導体構成体の周囲における前記ベース板上に設けられた下層配線の接続パッド部上に上下導通用突起電極が設けられ、該上下導通用突起電極は前記絶縁層および前記絶縁膜を突き抜けて、その上部が前記配線の下面につぶされた状態で接続されていることを特徴とする半導体装置。
  17. 請求項１６に記載の発明において、前記上下導通用突起電極は、前記下層配線の接続パッド部上に印刷により形成された金属ペーストを硬化させたものによって形成され、且つ、上部をつぶされてほぼ裁頭円錐形状となっていることを特徴とする半導体装置。
  18. 請求項１６に記載の発明において、前記配線の下面に突起電極が設けられ、該突起電極は前記絶縁膜を突き抜けて、その下部が前記半導体構成体の外部接続用電極上につぶされた状態で接続されていることを特徴とする半導体装置。
  19. 請求項１８に記載の発明において、前記突起電極は、前記配線の下面に印刷により形成された金属ペーストを硬化させたものによって形成され、且つ、下部をつぶされてほぼ裁頭円錐形状となっていることを特徴とする半導体装置。
  20. 請求項１８に記載の発明において、前記突起電極は、前記配線の下面に一体的に形成され、且つ、下部をつぶされてほぼ裁頭円錐形状となっていることを特徴とする半導体装置。
  21. 請求項１８に記載の発明において、前記絶縁膜および前記配線上に１層以上の上層の絶縁膜と、前記各上層の絶縁膜上に形成され下層の配線の接続パッド部に接続された上層の配線を有することを特徴とする半導体装置。
  22. 請求項２１に記載の発明において、前記上層の配線の少なくとも一部は突起電極を有し、該突起電極はその下側の前記上層の絶縁膜を突き抜けて、その下部が前記下層の配線の接続パッド部上につぶされた状態で接続されていることを特徴とする半導体装置。
  23. 請求項２１に記載の発明において、前記最上層の配線の接続パッド部を除く部分を覆うオーバーコート膜を有することを特徴とする半導体装置。
  24. 請求項２３に記載の発明において、前記最上層の配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
JP2005043737A 2005-02-21 2005-02-21 半導体装置の製造方法 Expired - Fee Related JP4770195B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005043737A JP4770195B2 (ja) 2005-02-21 2005-02-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005043737A JP4770195B2 (ja) 2005-02-21 2005-02-21 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010115915A Division JP2010206215A (ja) 2010-05-20 2010-05-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2006229111A true JP2006229111A (ja) 2006-08-31
JP4770195B2 JP4770195B2 (ja) 2011-09-14

Family

ID=36990174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005043737A Expired - Fee Related JP4770195B2 (ja) 2005-02-21 2005-02-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4770195B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288481A (ja) * 2007-05-21 2008-11-27 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2011187473A (ja) * 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
WO2018168384A1 (ja) * 2017-03-15 2018-09-20 アオイ電子株式会社 半導体装置の製造方法および半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714628A (ja) * 1993-06-23 1995-01-17 Toshiba Corp インターコネクターおよび配線板
JP2004193297A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd ウェハレベルパッケージおよびその製造方法
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714628A (ja) * 1993-06-23 1995-01-17 Toshiba Corp インターコネクターおよび配線板
JP2004193297A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd ウェハレベルパッケージおよびその製造方法
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288481A (ja) * 2007-05-21 2008-11-27 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2011187473A (ja) * 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
WO2018168384A1 (ja) * 2017-03-15 2018-09-20 アオイ電子株式会社 半導体装置の製造方法および半導体装置
JP2018152538A (ja) * 2017-03-15 2018-09-27 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP4770195B2 (ja) 2011-09-14

Similar Documents

Publication Publication Date Title
JP3904541B2 (ja) 半導体装置内蔵基板の製造方法
JP4055717B2 (ja) 半導体装置およびその製造方法
TWI248654B (en) Semiconductor package and method for manufacturing the same
JP4752825B2 (ja) 半導体装置の製造方法
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
US8211754B2 (en) Semiconductor device and manufacturing method thereof
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2005216936A (ja) 半導体装置およびその製造方法
JP2006173232A (ja) 半導体装置およびその製造方法
US20140061951A1 (en) Package on package structure and method for manufacturing same
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
JP4770195B2 (ja) 半導体装置の製造方法
KR20130141387A (ko) 집적 회로 패키지 및 그 제조 방법
KR101374146B1 (ko) 반도체 패키지 제조 방법
JP2002313993A (ja) 半導体装置およびその製造方法並びにその接合構造
JP4413798B2 (ja) 半導体装置の製造方法
JP2009182202A (ja) 半導体装置の製造方法
JP4577316B2 (ja) 半導体装置の製造方法
JP4062305B2 (ja) 半導体装置の製造方法
JP4480710B2 (ja) 半導体装置内蔵基板
US11404337B2 (en) Scalable extreme large size substrate integration
JP4913372B2 (ja) 半導体装置
JP4316623B2 (ja) 半導体装置の製造方法
JP2010206215A (ja) 半導体装置
JP4596053B2 (ja) 半導体装置の製造方法および半導体構成体組立体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees