JP6819599B2 - 実装部品、配線基板、電子装置、およびその製造方法 - Google Patents

実装部品、配線基板、電子装置、およびその製造方法 Download PDF

Info

Publication number
JP6819599B2
JP6819599B2 JP2017541560A JP2017541560A JP6819599B2 JP 6819599 B2 JP6819599 B2 JP 6819599B2 JP 2017541560 A JP2017541560 A JP 2017541560A JP 2017541560 A JP2017541560 A JP 2017541560A JP 6819599 B2 JP6819599 B2 JP 6819599B2
Authority
JP
Japan
Prior art keywords
conductor
layer
metal layer
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017541560A
Other languages
English (en)
Other versions
JPWO2017051809A1 (ja
Inventor
諒平 ▲葛▼西
諒平 ▲葛▼西
角田　剛
剛 角田
山本　勇一
勇一 山本
相楽　秀次
秀次 相楽
雅也 田中
雅也 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of JPWO2017051809A1 publication Critical patent/JPWO2017051809A1/ja
Application granted granted Critical
Publication of JP6819599B2 publication Critical patent/JP6819599B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Description

本開示の実施形態は、多層の配線構造を有する実装部品と配線基板、その製造方法、実装部品を多層配線基板に実装した電子装置に関する。
半導体チップ等の実装部品を多層配線基板にフリップチップ実装した電子装置では、多層配線基板は、一方の最外層に半導体チップを実装するための複数の接続電極を有し、他方の最外層には接続パッドを有し、当該接続パッド上にはんだボールが固定され、マザーボードと接続するためのボールグリッドアレイ（ＢＧＡ）構造となっている。
このような電子装置の製造工程において、多ピンの実装部品を多層配線基板にフリップチップ実装して一体化する場合、相互の電極の接続を確実にするため実装部位に対して適度に荷重を加える必要がある。さらに実装部品の電極が突起状の導電材料を有している場合、多層配線基板への実装に際して突起状導電材料を弾性変形させることで内部に残留応力を発生させ、実装後の実装部品の変形に対しても接続を維持する効果を付与することができる。このような効果を奏するためにも、実装部位に適度な荷重を加える必要がある。このように実装部位へ荷重を集中させる目的で、多層配線基板内部の金属比率を増加させ、力学的に剛直な構成とする手法等が提案されている（特許文献１）。
また、半導体チップや多層配線基板の回路パターンの形成方法は従来フォトリソグラフィによるサブトラクト法やアディティブ法などが実施されてきた一方、昨今ではインプリントリソグラフィによるパターン形成も実施され始めてきた。さらに、回路パターンの導体部の形成方法に関しては電解めっきを応用したサブトラクト法やアディティブ法が従来一般的な技法であったのに対し、昨今では電解めっき時に発生する廃液の処理コストを削減する手法として導電性ペーストを印刷法により、リソグラフィにて形成した絶縁層の溝へ充填する手法が開発されている。
一方で、電子機器の小型化、薄型化、軽量化、高機能化等が進展する中で、電子機器を構成する各種電子部品の小型化や薄型化等とともに、これらの電子部品が実装されるプリント配線基板についても高密度化、高速化を可能とする技術開発が盛んに行われている。
特に、ＬＳＩ等の半導体チップを高密度に実装することができ、かつ高速信号処理回路にも対応可能な多層配線構造の回路基板の新たな提案が要望されている。このような多層配線回路基板においては、微細な配線ピッチで形成された複数層の配線パターン間の高い電気的接続信頼性、優れた高周波特性等を備えていることが重要である。
このような多層配線回路基板を製造する方法として、図２６に示すように、トレンチ溝部が形成された絶縁膜３上に、スパッタリング、無電解めっき等により金属層９１を形成し（図２６（Ａ）参照）、電解銅めっき処理により導体としての銅９２をトレンチ溝部内に埋設し（図２６（Ｂ）〜（Ｄ）参照）、研磨処理を施す（図２６（Ｅ）参照）ことで、配線パターン９３、ビア９４及びランド９５を有する多層配線回路基板を製造する、いわゆるめっき法が提案されている（特許文献２参照）。
また、図２７に示すように、トレンチ溝部が形成された絶縁膜３上に、スパッタリング、無電解めっき等により金属層９１を形成し（図２７（Ａ）参照）、金属粒子を含む導電性ペースト９２をトレンチ溝部内に埋設した後（図２７（Ｂ）参照）、研磨処理を施す（図２７（Ｃ）参照）ことで、配線パターン９３、ビア９４及びランド９５を有する多層配線回路基板を製造する、いわゆるペースト法が提案されている（特許文献３参照）。
高周波特性の向上には、システム全体の特性インピーダンス整合と、信号を確実に伝搬するための伝送線路損失の低減が重要となる。伝送線路損失の一因は、導体抵抗による損失（以下、導体損失という）である。導体損失は、特に高周波信号の伝送において、電流が伝送線路の表面に集中し、電流が流れる有効断面積が小さくなることにより、抵抗が大きくなって信号が減衰（損失が増加）する。
特許文献４には、高周波信号における導体損失低減のために、多層配線基板において絶縁層を挟んで対抗する伝送線路の表面粗度を制御することで、伝送線路の表面抵抗を特定の数値以下にすることが開示されている。また特許文献５には、高周波信号における導体損失低減のために、伝送線路の端部に凸部を設け、電流が集中する領域の表面積を増加させることが開示されている。
特開２０１３−１６７８０号公報 特開２００３−２５７９７９号公報 特開平１０−５６０６０号公報 特開２００４―８７９２８号公報 特開２０１１―１０３６０２号公報
高密度化に伴い、実装される実装部品は、配線や層間接続体の微細化、多ピン化が進み、多層配線基板に比べて力学的に脆弱な構造となっている。例えば、ＬＳＩ等の実装部品では、配線や層間接続体は一般に細く、力学的に脆弱な構造となっている。このため、多層配線基板への実装時に加えられる荷重による実装部品の破壊が問題となっている。そして、実装部品の破壊を防止するために、実装時に加えられる荷重を低減すると、実装部品が多ピンであることに起因した実装荷重の分散による相互の電極接続の阻害が問題となっている。
また、多層配線基板を力学的に剛直な構成とする上記特許文献１の手法では、多層配線基板内部の金属比率を増加させるために、電気回路に寄与しないダミーパターンを内部に配設している。しかし、昨今の高密度化の要請を考慮すると、電気回路に寄与しないダミーパターンは、むしろ電気信号に対する寄生容量成分を発生させてしまい、信号伝搬を阻害する要因になるという問題がある。
本開示の実施形態は、上記のような実状に鑑みてなされたものであり、多層配線基板への実装を安定して行うことができる実装部品と、このような実装部品の製造方法、および信頼性の高い電子装置を提供することを目的とする。
上記特許文献２に開示されているようなめっき法においては、トレンチ溝部のうち、配線パターン９３用の溝部と、ビア９４及びランド９５用の溝部（貫通孔を含む）との間で深さや幅が異なるため、配線パターン９３、ビア９４及びランド９５を構成する導体を緻密に、かつ平坦に形成するためには、段階を踏んだめっき処理が必要となる。具体的には、まず、低電流密度（１Ａ／ｄｍ2程度）で下地となる銅めっき層９２を緻密に形成し（図２６（Ｂ）参照）、中電流密度（２Ａ／ｄｍ2程度）でトレンチ溝部内に導体９２を埋設した後（図２６（Ｃ）参照）、高電流密度（２Ａ／ｄｍ2超）でレベリングする（図２６（Ｄ）参照）。このように、段階的に電流密度を変化させながらめっき処理を行わなければならないことで、長時間の電解銅めっき処理が必要となる。また、レベリングするためには絶縁膜上に導体層を厚く形成しなければならないため、その後に長時間の研磨処理が必要となる。したがって、多層配線回路基板の製造プロセスが複雑となり、製造歩留まりが悪いという問題がある。
また、上記特許文献３に開示されているようなペースト法において、一般に、焼結タイプの導電性ペーストが用いられる。電気的接続信頼性、ＧＨｚ〜ＴＨｚ帯域の高周波特性を向上させるためには、相対的に粒径の小さい金属フィラーを含む、低粘度（低濃度）の導電性ペーストを用い、緻密な導体層を形成する必要がある。特に、ビア９４における下層配線との接続部において緻密な導体層が形成されていることが、電気的接続信頼性及び高周波特性の向上に繋がる。しかしながら、低粘度の導電性ペーストを用いると、焼結時における体積減少が大きく、所定深さのトレンチ溝部、特にビア９４及びランド９５用の溝部（貫通孔を含む）に導体を埋設するためには、複数回の重ね塗りが必要となり、多層配線回路基板の製造歩留まりが悪化するという問題がある。短時間で導体層を形成するために、相対的に粒径の大きい金属フィラーを含む導電性ペーストを用いると、導電性ペーストの粘度（濃度）が高くなり、緻密な導体層を形成することが困難となり、特に、ビア９４と下層配線との電気的接続信頼性や、高周波特性が低下してしまうおそれがある。
このような課題に鑑みて、本開示の実施形態は、優れた電気的接続信頼性及び高周波特性を有するとともに、製造歩留まりの良好な配線基板及びその製造方法を提供することを目的とする。
また、上記特許文献４においては伝送線路の表面粗度を制御するプロセスが別途必要であり、また、上記特許文献５においては伝送線路端部に凸部を形成するプロセスが別途必要となり、製造工程が増加してしまう。さらに、特許文献４及び特許文献５においては、伝送線路の導電体材料に何ら考慮がなされていない。
本開示の実施形態は、そのような課題に鑑みてなされたものであり、簡易なプロセスで高周波帯域の伝送特性を改善した伝送線路を有する配線基板を提供することを目的の一つとする。
本開示の一実施形態によると、基材上に、複数の導体層が絶縁層を介して積層している多層構造を有し、最表面の絶縁層に画定された実装領域には、複数の電極パッドを備える最表面の導体層が位置し、最表面の導体層を除く各導体層において、多層構造の厚み方向で実装領域と重複する導体層の面積は、実装領域の面積の６０〜９５％の範囲である領域を含む実装部品が提供される。
本開示の他の態様として、最表面の導体層に対して絶縁層を介して直下に位置する下層の導体層において、多層構造の厚み方向で最表面の導体層が備える電極パッドと重複する下層の導体層の面積は、電極パッドの面積の５０％以上である領域を含んでもよい。
本開示の他の態様として、最表面の導体層を除く各導体層において、多層構造の厚み方向で実装領域と重複する面積は、最表面に近い導体層ほど大きくてもよい。
本開示の他の態様として、導体層は、回路パターンを構成し、ダミーパターンは存在しなくてもよい。
本開示の他の態様として、回路パターンは、信号を伝送する信号パターン、電源電位を維持する電源パターンおよびグランド電位を維持するグランドパターンの少なくとも１種を含んでもよい。
本開示の他の態様として、基材はシリコンまたはガラスであってもよい。
また、本開示の一実施形態によると、基材上に絶縁層と導体層を交互に積層して多層構造を構成するとともに、絶縁層を介した上下の導体層を層間接続体を介して接続する実装部品の製造方法であって、予め、最表面となる絶縁層に、電極パッドを配置するための実装領域を設定し、最表面の導体層を除く各導体層の形成では、多層構造の厚み方向で実装領域と重複する導体層の面積を、実装領域の面積の６０〜９５％の範囲とし、最表面の絶縁層上への導体層の形成では、実装領域に電極パッドが位置するように導体層を形成する製造方法が提供される。
本開示の他の態様として、最表面の導体層に対して絶縁層を介して直下に位置する下層の導体層の形成では、多層構造の厚み方向で最表面の導体層が備える電極パッドと重複する下層の導体層の面積を、電極パッドの面積の５０％以上となるようにしてもよい。
本開示の他の態様として、最表面の導体層を除く各導体層の形成では、多層構造の厚み方向で実装領域と重複する導体層の面積を、最表面に近い導体層ほど大きくしてもよい。
本開示の他の態様として、各導体層の形成では、信号を伝送する信号パターン、電源電位を維持する電源パターンおよびグランド電位を維持するグランドパターンの少なくとも１種を含む回路パターンを形成し、回路パターンを構成しないダミーパターンは形成しなくてもよい。
本開示の他の態様として、基材としてシリコンまたはガラスを使用してもよい。
本開示の他の態様として、導体層の形成において、インプリントリソグラフィ法により絶縁層に導体層を配置する凹部を形成してもよい。
本開示の他の態様として、導体層は、導電性ペーストを用いて印刷法により形成してもよい。
本開示の他の態様として、電子装置は、上述の実装部品を多層配線基板にフリップチップ実装してもよい。
本開示の他の態様として、多層配線基板は、複数の導体層が絶縁層を介して積層している多層構造を有し、実装部品がフリップチップ実装される面を最表面としたときに、最表面の絶縁層に画定された実装領域には、複数の電極パッドを備える最表面の導体層が位置し、最表面の導体層を除く各導体層において、多層構造の厚み方向で実装領域と重複する導体層の面積は、実装領域の面積の６０〜９５％の範囲である領域を含んでもよい。
本開示の他の態様として、実装部品と多層配線基板との間に間隙が存在し、該間隙には実装部品の電極パッドと多層配線基板の電極パッドとを接続する導電材料が存在してもよい。
本開示の他の態様として、間隙には絶縁材料が位置していてもよい。
また、本開示の一実施形態によると、第１の配線層と、絶縁膜と、第２の配線層とがこの順に設けられてなる配線基板であって、絶縁膜の厚さ方向に貫通して第１の配線層と第２の配線層とを電気的に接続するビア導体を備え、第２の配線層及びビア導体は、第２の焼結金属層と、第２の焼結金属層を囲うように配置される第１の焼結金属層とを含み、第１の焼結金属層を構成する第１の金属粒子の平均粒子径は、第２の焼結金属層を構成する第２の金属粒子の平均粒子径よりも小さい配線基板が提供される。
本開示の他の態様として、第２の配線層及びビア導体は、第１の焼結金属層を囲うように配置される金属層をさらに含んでもよい。
本開示の他の態様として、層間接続体ビア導体における第１の焼結金属層は、底面部と側壁部との角部においてそれらの間を連続する湾曲部を含み、湾曲部の曲率半径は、ビア導体の高さの１／４以上であってもよい。
本開示の他の態様として、第２の配線層は、配線部と、厚さ方向の断面視においてビア導体よりも広幅であり、ビア導体に電気的に接続されるランド部とを含み、ランド部における第１の焼結金属層は、底面部と側壁部との角部においてそれらの間を連続する湾曲部を含み、湾曲部の曲率半径は、ランド部の高さの１／４以上であってもよい。
また、本開示の一実施形態によると、第１の配線層上に、当該第１の配線層の少なくとも一部を露出させる貫通孔及び凹部を含む絶縁膜パターンを形成する工程と、絶縁膜パターンを被覆するように第１の金属粒子を含む第１の導電性ペーストを塗布し、当該第１の導電性ペーストを焼成することで第１の焼結金属層を形成する工程と、第１の焼結金属層を被覆し、かつ貫通孔及び凹部を埋めるように第２の金属粒子を含む第２の導電性ペーストを塗布し、当該第２の導電性ペーストを焼成することで第２の焼結金属層を形成する工程とを含み、第１の金属粒子の平均粒子径は、第２の金属粒子の平均粒子径よりも小さい配線基板の製造方法が提供される。
本開示の他の態様として、絶縁膜パターンを被覆する金属層を形成する工程をさらに含み、第１の焼結金属層を形成する工程において、金属層を被覆するように第１の導電性ペーストを塗布してもよい。
本開示の他の態様として、貫通孔は、第１の配線層側に位置する第１の貫通孔と、第１の貫通孔上に位置し、厚さ方向の断面視において第１の貫通孔よりも広幅の第２の貫通孔とを含んでもよい。
本開示の他の態様として、第１の焼結金属層を形成する工程において、第１の貫通孔の側壁部と当該第１の貫通孔を介して露出する第１の配線層との角部に、第１の貫通孔の深さの１／４以上の曲率半径を有する第１の湾曲部が形成されるように、第１の導電性ペーストを塗布するのが好ましく、第１の焼結金属層を形成する工程において、第２の貫通孔の側壁部と底面部との角部に、第２の貫通孔の深さの１／４以上の曲率半径を有する第２の湾曲部が形成されるように、第１の導電性ペーストを塗布してもよい。
また、本開示の一実施形態によると、第１の配線層と、絶縁膜と、第２の配線層とがこの順に設けられてなる配線基板であって、絶縁膜の厚さ方向に貫通して第１の配線層と第２の配線層とを電気的に接続するビア導体を備え、第２の配線層及びビア導体は、焼結金属層と、前記焼結金属層を囲うように配置されるスパッタ金属層又は無電解めっき金属層とを含む配線基板が提供される。
本開示の他の態様として、第２の配線層及びビア導体は、スパッタ金属層又は無電解めっき金属層を囲うように配置される金属層をさらに含んでもよい。
金属層は、Ｔｉ，ＴｉＮ，Ｃｒ，ＣｒＮ，およびＭｏからなる群より選択される金属材料を含む請求項２８に記載の配線基板。
また、本開示の一実施形態によると、第１面にトレンチが配置された第１の絶縁層と、トレンチの内側の表面に配置された第１の導電体、及び第１の導電体に接し、第１の導電体の導電率より低い導電率を有する第２の導電体を有する第１の配線と、を備える配線基板が提供される。
本開示の他の態様として、第１の導電体の導電率は５×１０7Ｓ／ｍ以上で、第２の導電体の導電率は１×１０7Ｓ／ｍから２×１０7Ｓ／ｍの範囲であってもよい。
本開示の他の態様として、第１の配線の幅に対して、第１の導電体の幅が１／８以上であってもよい。
本開示の他の態様として、第２の導電体は、多孔質であってもよい。
本開示の他の態様として、第１の導電体は銅であり、第２の導電体は銅ナノ粒子ペースト焼結体であってもよい。
本開示の他の態様として、配線基板はさらに、第１面において第１の配線の両側に配置された第２の配線及び第３の配線を備え、第２の配線と近接する第１の導電体の幅と、第３の配線と近接する第１の導電体の幅は、その他の領域の第１の導電体の幅より大きくてもよい。
本開示の他の態様として、配線基板はさらに、第１面とは反対側の第２面に配置された第２の配線を備え、第２の配線と近接する第１の導電体の幅は、その他の領域の第１の導電体の幅より大きくてもよい。
本開示の他の態様として、配線基板はさらに、第１面に配置された第２の絶縁層を備えてもよい。
本開示の他の態様として、配線基板はさらに、第１面とは反対側の第２面に配置された第２の配線と、第１面において第１の配線上に配置された第１の導電体と、第１面に配置された第２の絶縁層と、第２の絶縁層の第１の絶縁層とは反対側に配置された第３の配線と、を備え、第２の配線と近接する第１の導電体の幅と、第３の配線と近接する第１の導電体の幅は、その他の領域の第１の導電体の幅より大きくてもよい。
本開示の他の態様として、第１の絶縁層の第１面にトレンチを形成し、トレンチの内側の表面に第１の導電体を形成し、第１の導電体に接し、第１の導電体の導電率より低い導電率を有する第２の導電体を形成してもよい。
本開示の他の態様として、第２の導電体は、印刷法で形成してもよい。
本開示の他の態様として、第２の導電体は、銅ナノ粒子ペーストを用いて形成してもよい。
本開示の実施形態に係る実装部品は、多層配線基板への実装を安定して行うことができる。また、本開示の実施形態に係る実装部品の製造方法は、このような実装部品を簡易かつ確実に製造することができる。さらに、本開示の実施形態に係る電子装置は、信頼性が高いものである。
本開示の実施形態によると、優れた電気的接続信頼性及び高周波特性を有するとともに、製造歩留まりの良好な配線基板及びその製造方法を提供することができる。
本開示の一実施形態によると、簡易なプロセスで高周波帯域の伝送特性を改善した伝送線路を有する配線基板を提供することができる。
本開示の一実施形態に係る実装部品を示す概略部分断面図である。 本開示の一実施形態に係る実装部品の電極パッドの配列の一例を示す平面図である。 図２にて一点鎖線で囲まれた領域を説明するための図である。 図３（Ａ）のＩ−Ｉ線における縦断面図である。 電極パッドとその下層の導体層との関係を説明するための図である。 本開示の一実施形態に係る実装部品の製造方法を説明するための工程図である。 本開示の実施形態の変形例に係る実装部品の製造方法を説明するための工程図である。 本開示の一実施形態に係る電子装置を示す概略部分断面図である。 本開示の一実施形態に係る配線基板の概略構成を示す断面図である。 本開示の一実施形態に係る配線基板におけるビア導体近傍の概略構成を示す部分拡大断面図である。 本開示の一実施形態に係る配線基板の製造方法の各工程を断面図にて示す工程フロー図（その１）である。 本開示の一実施形態に係る配線基板の製造方法の各工程を断面図にて示す工程フロー図（その２）である。 本開示の一実施形態に係る配線基板の概略構成を示す断面図である。 本開示の一実施形態に係る配線基板の製造方法の各工程を断面図にて示す工程フロー図（その２）である。 本開示の一実施形態に係る配線基板の一例を示す（Ａ）上面図及び（Ｂ）断面図である。 本開示の一実施形態に係る配線基板の製造方法を示す断面図である。 本開示の一実施形態に係る配線基板の一例を示す（Ａ）上面図及び（Ｂ）断面図である。 本開示の一実施形態に係る配線基板の製造方法を示す断面図である。 本開示の一実施形態に係る配線基板の一例を示す（Ａ）上面図及び（Ｂ）断面図である。 本開示の一実施形態に係る配線基板の製造方法を示す断面図である。 本開示の一実施形態に係る配線基板の一例を示す（Ａ）上面図及び（Ｂ）断面図である。 本開示の一実施形態に係る配線基板の製造方法を示す断面図である。 本開示の実施形態の変形例に係る配線基板の一例を示す断面図である。 本開示の実施例及び比較例の配線基板における伝送線路の伝送特性を示すグラフである。 本開示の一実施形態に係る配線基板断面の電子顕微鏡（ＳＥＭ）写真である。 従来の多層配線回路基板の製造方法（めっき法）の各工程を断面図にて示す工程フロー図である。 従来の多層配線回路基板の製造方法（ペースト法）の各工程を断面図にて示す工程フロー図である。
以下、本開示の実施の形態について図面を参照して説明する。尚、図面は模式的または概念的なものであり、各部材の寸法、部材間の大きさの比等は、必ずしも現実のものと同一とは限らず、また、同じ部材等を表す場合であっても、図面により互いの寸法や比が異なって表される場合もある。本開示の実施形態に係る実装部品、配線基板、電子装置、およびその製造方法は多くの異なる態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。また、説明の便宜上、上方又は下方という語句を用いて説明するが、上下方向が逆転してもよい。
＜第１実施形態＞
［実装部品］
図１は、本開示の実装部品の一実施形態を示す概略部分断面図である。図１において、実装部品１１は、基材１２上に、複数の導体層１５が絶縁層１４を介して積層し、絶縁層１４を介した上下の導体層１５を電気的に接続する層間接続体１６を備えた多層構造を有している。図示例では、絶縁層１４は絶縁層１４Ａ〜１４Ｆの６層を有し、導体層１５は導体層１５Ａ〜１５Ｆの６層を有し、各絶縁層１４Ｂ〜１４Ｆを介した上下の導体層１５Ａ〜１５Ｆを電気的に接続する層間接続体１６Ａ〜１６Ｅが配設されている。また、実装部品１１の最表面１１ａの絶縁層１４Ｆに位置する導体層１５Ｆは、表面電極である複数の電極パッド１７を有している。
図２は、このような実装部品１１の電極パッド１７の配列の一例を示す平面図である。実装部品１１の最表面１１ａの絶縁層１４Ｆには、平面視外形が矩形であり中央に非実装領域が設けられている環状の実装領域ＩＡ（図２では一点鎖線で囲み示している）が画定されている。この実装領域ＩＡには、格子形状の交点に位置するように複数の電極パッド１７が所定のピッチで配列されている。実装領域ＩＡは、例えば、格子形状配列の最側端に位置する電極パッド１７から２５μｍ離間した位置までを含む領域となるように画定することができる。図２では、実装領域ＩＡに位置する導体層１５Ｆは複数の電極パッド１７のみであるが、必要に応じて、導体層１５Ｆの配線パターン等が実装領域ＩＡに位置するものであってもよい。
実装部品１１では、最表面１１ａの導体層１５Ｆを除く各導体層１５Ａ〜１５Ｅにおいて、多層構造の厚み方向（図１に矢印ａで示す方向）で実装領域ＩＡと重複する導体層の面積Ｓ15は、実装領域ＩＡの面積ＳIAの６０〜９５％、好ましくは７０〜９５％の範囲である。実装領域ＩＡと重複する導体層の面積Ｓ15が、実装領域ＩＡの面積ＳIAの６０％未満であると、実装部品１１が力学的に脆弱な構造となり、多層配線基板への実装時に加えられる荷重による実装部品１１の内部構造の破壊が生じるおそれがある。また、実装領域ＩＡと重複する導体層の面積Ｓ15が、実装領域ＩＡの面積ＳIAの９５％を超える場合、回路パターン同士を十分に離間させることが困難となり、不要な近接効果が発生することがあり好ましくない。
ここで導体層の面積Ｓ15とは、多層構造の厚み方向（図１に矢印ａで示す方向）で実装領域ＩＡと重複する各導体層１５Ａ〜１５Ｅそれぞれの、矢印ａで示す方向から平面視したときの各導体層の面積を示す。例えば、導体層１５Ｅでは、絶縁層１４Ｆに画定された実装領域ＩＡと多層構造の厚み方向で重複する範囲に存在する導体層の面積Ｓ15Eが、実装領域ＩＡの面積ＳIAの６０〜９５％、好ましくは７０〜９５％の範囲である。導体層１５Ａ〜１５Ｄでも同様である。このように、実装領域ＩＡの面積ＳIAを１００％としたときに、最表面１１ａの導体層１５Ｆを除く各導体層１５Ａ〜１５Ｅにおいて、多層構造の厚み方向で実装領域ＩＡと重複する各導体層の面積Ｓ15A〜Ｓ15Eが６０〜９５％、好ましくは７０〜９５％の範囲であることにより、実装部品１１を多層配線基板にフリップチップ実装して一体化する際に、実装部位に対して適度に荷重を加えても、実装部品の破壊が防止され、これにより実装部品が多ピンであることに起因した実装荷重の分散による相互の電極接続の阻害が防止されて、多層配線基板と実装部品の相互の電極接続を安定して行うことができる。
また、実装部品１１では、多層構造の厚み方向（図１に矢印ａで示す方向）で実装領域ＩＡと重複する各導体層１５Ａ〜１５Ｅの面積Ｓ15A〜Ｓ15Eが、実装部品１１の最表面１１ａに近い導体層ほど大きいことが好ましい。したがって、絶縁層１４Ｆに画定された実装領域ＩＡと多層構造の厚み方向で重複する範囲に存在する各導体層１５Ａ〜１５Ｅの面積Ｓ15A〜Ｓ15Eが、Ｓ15A≦Ｓ15B≦Ｓ15C≦Ｓ15D≦Ｓ15Eとなることが好ましい。各導体層１５Ａ〜１５Ｅの面積Ｓ15A〜Ｓ15Eに上記の関係が成立することにより、実装部品１１を多層配線基板にフリップチップ実装して一体化する際に、相互の電極の接続を確実にするため実装部位に対して適度に荷重を加えても、実装部品の破壊発生をより確実に防止することが可能となる。
図３は、図２にて一点鎖線で囲まれた領域を説明するための図である。図３（Ａ）は、図２にて実装部品１１の最表面１１ａに一点鎖線で囲まれた領域の平面図であり、図４は、図３（Ａ）のＩ−Ｉ線における縦断面図である。図４では、実装部品１１の最表面１１ａ側から導体層１５Ｆ、絶縁層１４Ｆ、層間接続体１６Ｅ、導体層１５Ｅのみを示し、他の層は省略している。図示例のように、導体層１５Ｆは表面電極である複数の電極パッド１７を有しており、各電極パッド１７の下には層間接続体１６Ｅ（図３（Ａ）では鎖線で示している）が位置している。この層間接続体１６Ｅは、導体層１５Ｆの下層である導体層１５Ｅの所望部位と電気的に接続されている。
また、図３（Ｂ）は、図３（Ａ）から導体層１５Ｆ、絶縁層１４Ｆ、層間接続体１６Ｅを取り除いて、導体層１５Ｅのみを示す平面図である。この導体層１５Ｅは、層間接続体１６Ｅと電気的に接続される信号パターン１５ＥSと、この信号パターン１５ＥSの周囲に、信号パターン１５ＥSと電気的に絶縁された状態で位置する電源パターン１５ＥPまたはグランドパターン１５ＥG（図３（Ｂ）では斜線を付して示している）を有している。
上記のように、実装部品１１では、導体層１５Ａ〜１５Ｅが回路パターンを構成し、ダミーパターンが存在しないことが好適である。これにより、ダミーパターンに起因する寄生容量成分の発生が防止でき、信号伝搬を阻害する要因を抑制することができる。尚、本開示では、導体層１５Ａ〜１５Ｅがダミーパターンを含有することを排除するものではない。例えば、ダミーパターンと信号伝搬に供される信号パターンとの間に電源パターンやグランドパターンが存在する場合、ダミーパターンに起因する寄生容量成分の発生が抑制される。また、電源パターンやグランドパターンが存在しない場合であっても、信号パターンとダミーパターンの離間距離を、例えば、信号パターン形状の信号伝搬の方向に対して垂直方向の幅の３〜５倍程度の距離以上とすることにより、寄生容量成分の発生を抑制することができ好適である。
また、実装部品１１では、絶縁層１４Ｆを介して最表面１１ａの導体層１５Ｆの直下に位置する導体層１５Ｅにおいて、多層構造の厚み方向（図１に矢印ａで示す方向）で最表面１１ａの導体層１５Ｆが有する電極パッド１７と重複する導体層１５Ｅの面積は、電極パッド１７の面積の５０％以上、好ましくは７５％以上であることが好適である。電極パッド１７と重複する導体層１５Ｅの面積が、電極パッド１７の面積の５０％未満であると、実装部品１１が力学的に脆弱な構造となり、多層配線基板への実装時に加えられる荷重による実装部品１１の内部構造の破壊が生じるおそれがあり好ましくない。
図５は、導体層１５Ｆが有する電極パッド１７とその下層の導体層１５Ｅとの関係を説明するための図である。図５では、導体層１５Ｆが有する電極パッド１７の輪郭を実線で示し、その下層の導体層１５Ｅの輪郭を一点鎖線で示し、電極パッド１７と重複する導体層１５Ｅの輪郭を鎖線で示し、重複部位には斜線を付して示している。図５（Ａ）では、電極パッド１７の下層に位置する導体層１５Ｅが、層間接続体１６Ｅを介して電極パッド１７と電気的に接続する信号パターン１５ＥSのみである例を示している。この図５（Ａ）に示される例では、電極パッド１７と重複する信号パターン１５ＥS（斜線を付して示している部位）の面積は、電極パッド１７の面積を１００％としたときに、約１５％となる。
また、図５（Ｂ）、図５（Ｃ）では、電極パッド１７の下層に位置する導体層１５Ｅが、信号パターン１５ＥSと、この信号パターン１５ＥSと電気的に絶縁された状態で位置するグランドパターン１５ＥGである例を示している。図５（Ｂ）に示される例では、電極パッド１７と重複する信号パターン１５ＥSとグランドパターン１５ＥG（斜線を付して示している部位）の面積の総和は、電極パッド１７の面積を１００％としたときに、約５０％となり、図５（Ｃ）に示される例では、約６５％となる。
さらに、図５（Ｄ）では、電極パッド１７の下層に位置する導体層１５Ｅが、信号パターン１５ＥSと、この信号パターン１５ＥSの周囲に電気的に絶縁された状態で位置するグランドパターン１５ＥGである例を示している。この図５（Ｄ）に示される例では、電極パッド１７と重複する信号パターン１５ＥSとグランドパターン１５ＥG（斜線を付して示している部位）の面積の総和は、電極パッド１７の面積を１００％としたときに、約７５％となる。
ここで図５（Ｂ）〜（Ｄ）では、電極パッド１７の下層に位置する導体層１５Ｅが、層間接続体１６Ｅを介して電極パッド１７と電気的に接続する信号パターン１５ＥSと、この信号パターン１５ＥSの周囲に電気的に絶縁された状態で位置するグランドパターン１５ＥGである例を示した。しかしながらこれに限定されず、電極パッド１７の下層に位置する導体層１５Ｅは、面積の総和が上記範囲内である限り層間接続体１６Ｅを介して電極パッド１７と電気的に接続する信号パターン１５ＥSのみであってもよい。またグランドパターン１５ＥGの代わりに電源パターン１５ＥPであってもよく、グランドパターン１５ＥGと電源パターン１５ＥPの組み合わせであってもよい。さらに、寄生容量成分の発生が防止できる限り、電極パッド１７と電気的に絶縁された信号パターン１５ＥSを含んでもよい。
上記のように、多層構造の厚み方向で、最表面１１ａに位置する電極パッド１７と重複する下層の導体層１５Ｅの面積が、電極パッド１７の面積の５０％以上、好ましくは７５％以上となることにより、力学的に剛直性が向上する。これにより、実装部品１１を多層配線基板にフリップチップ実装して一体化する際に、相互の電極の接続を確実にするため実装部位に対して適度に荷重を加えても、実装部品の破壊をより確実に防止することができる。
このような実装部品１１を構成する基材１２は、シリコン、ガラス等であってよい。また、基材１２の平面視外形である矩形の寸法は、実装部品１１に要求される寸法に応じて設定することができ、また、基材１２の厚みは、例えば、５０〜１０００μｍの範囲内で適宜設定することができる。
また、実装部品１１を構成する絶縁層１４（１４Ａ〜１４Ｆ）は、例えば、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機材料、あるいは、これらの有機材料とガラス繊維等を組み合せたもの等からなるものとすることができ、厚みは１００〜４０００μｍの範囲で設定することができる。
また、実装部品１１を構成する導体層１５（１５Ａ〜１５Ｆ）、層間接続体１６（１６Ａ〜１６Ｅ）は、銅、銀、金、クロム、アルミニウム、ニッケル等の導電材料からなるものとすることができる。また、導体層１５Ｆが有する電極パッド１７は、上記の導電材料であってよく、さらに、金／ニッケル／金の３層構造、ニッケル／金の２層構造等としてもよい。
このような本開示の実装部品は、多層配線基板への実装において、実装部品の破壊が防止されるとともに、多層配線基板と実装部品の相互の電極接続を安定して行うことができる。
上述の実装部品の実施形態は例示であり、本開示はこのような実施形態に限定されるものではない。例えば、導体層により構成される回路パターンは、信号パターン、電源パターン、グランドパターンの少なくとも１種とともに、キャパシタ、レジスタ（抵抗）、インダクタ、トランス、ＬＣＲ回路等の受動部品を構成するものであってもよい。さらに、回路パターンは、オペアンプ等のアクティブフィルタ素子、ロジック、メモリ素子等の能動部品を構成するものであってもよい。
［実装部品の製造方法］
図６は、本開示の実装部品の製造方法の一実施形態を説明するための工程図であり、上述の実装部品１１の製造を例としている。
本開示の実装部品の製造方法では、まず、基材１２の一方の面１２Ａに絶縁層１４Ａを形成し、この絶縁層１４Ａの所望の部位に導体層１５Ａを形成する（図６（Ａ））。この絶縁層１４Ａ上への導体層１５Ａの形成では、製造目的である実装部品１１の最表面１１ａとなる絶縁層１４Ｆに電極パッド１７を配置する実装領域ＩＡ（図示せず）を予め設定する。そして、以後の工程で形成される積層構造の厚み方向（図６に矢印ａで示す方向）で、この実装領域ＩＡに重複する導体層１５Ａの面積が、実装領域ＩＡの面積の６０〜９５％、好ましくは７０〜９５％となるようにする。これにより、実装部位に対して適度に荷重を加えても内部構造の破壊発生を防止できる実装部品１１を簡易かつ確実に製造することができる。したがって、実装部品１１を多層配線基板にフリップチップ実装して一体化する際に、多層配線基板と実装部品の相互の電極接続を安定して行うことができる。
基材１２としては、シリコン、ガラス等を使用することができ、厚みは、例えば、５０〜１０００μｍ程度とすることができる。
絶縁層１４Ａの形成は、例えば、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の電気絶縁性樹脂材料を含有する塗布液、あるいは、これらの電気絶縁性樹脂材料とガラス繊維とを組み合わせたものを含有する塗布液を公知の塗布方法で塗布し、その後、加熱、紫外線照射、電子線照射等の所定の硬化処理を施すことにより行うことができる。
絶縁層１４Ａ上への導体層１５Ａの形成は、例えば、以下のように行うことができる。まず、絶縁層１４Ａ上にスパッタリング法等の公知の真空成膜法により導電材料薄膜を形成する。導電材料としては、例えば、銅、銀、金、クロム、アルミニウム、ニッケル等を挙げることができる。次に、導電材料薄膜上に感光性のレジストを塗布し、所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして導電材料薄膜をエッチングすることにより、導体層１５Ａを形成することができる。
次に、導体層１５Ａ上に絶縁層１４Ｂを介して導体層１５Ｂを形成し、また、絶縁層１４Ｂを介して上下に位置する導体層１５Ａと導体層１５Ｂの所望部位を層間接続体１６Ａで接続する（図６（Ｂ））。この導体層１５Ｂの形成においても、積層構造の厚み方向で、上記の実装領域ＩＡ（図示せず）に重複する導体層１５Ｂの面積が、実装領域ＩＡの面積の６０〜９５％、好ましくは７０〜９５％となるようにする。
ここでは、感光性の絶縁材料を用いて絶縁層１４Ｂとなる感光性絶縁層を形成し、この感光性絶縁層を所定のマスクを介して露光し、現像することにより、層間接続体１６Ａを形成するための孔部を導体層１５Ａの所定位置に有する絶縁層１４Ｂを形成する。そして、洗浄後、上記の孔部と絶縁層１４Ｂ上に、スパッタリング法等の公知の真空成膜法により導電材料薄膜を形成し、この導電材料薄膜にレジスト層を形成し、所望のパターン露光、現像を行うことによりレジストパターンを形成する。次に、このレジストパターンをマスクとして、導電材料薄膜をエッチングすることにより、導体層１５Ｂ、層間接続体１６Ａを形成することができる。
また、絶縁層１４Ｂ、導体層１５Ｂ、層間接続体１６Ａの形成は、以下のように行うこともできる。すなわち、導体層１５Ａを被覆するように絶縁層１４Ｂを形成し、この絶縁層１４Ｂに、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて、層間接続体１６Ａを形成するための孔部を形成する。そして、洗浄後、上記の孔部と絶縁層１４Ｂ上に、スパッタリング法等の公知の真空成膜法により導電材料薄膜を形成する。次いで、この導電材料薄膜上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。次に、このレジストパターンをマスクとして、導電材料薄膜をエッチングすることにより、導体層１５Ｂ、層間接続体１６Ａを形成することができる。
次いで、同様の工程で、導体層１５Ｂ上に絶縁層１４Ｃを介して導体層１５Ｃを形成し、また、絶縁層１４Ｃを介して上下に位置する導体層１５Ｂと導体層１５Ｃの所望部位を層間接続体１６Ｂで接続する。さらに、この工程を繰り返すことにより、最終的に、導体層１５Ｅ上に絶縁層１４Ｆを介して電極パッド１７を有する導体層１５Ｆを形成し、また、絶縁層１４Ｆを介して上下に位置する導体層１５Ｅと導体層１５Ｆの所望部位を層間接続体１６Ｅで接続する（図６（Ｃ））。これにより実装部品１１が製造される。この導体層１５Ｃ〜１５Ｅの形成においても、積層構造の厚み方向で、上記の実装領域ＩＡ（図示せず）に重複する各導体層１５Ｃ〜１５Ｅの面積が、実装領域ＩＡの面積の６０〜９５％、好ましくは７０〜９５％となるようにする。
また、本開示の実装部品の製造方法では、導体層１５Ｅの形成において、その後の工程で形成される導体層１５Ｆが有する電極パッド１７と重複する導体層１５Ｅの面積を、電極パッド１７の面積の５０％以上、好ましくは７５％以上とすることが好適である。これにより、実装部位に対して適度に荷重を加えても内部構造の破壊発生をより確実に防止できる実装部品１１を簡易かつ確実に製造することができる。したがって、実装部品１１を多層配線基板にフリップチップ実装して一体化する際に、相互の電極を確実に接続することができる。
また、本開示の実装部品の製造方法では、多層構造の厚み方向で、予め設定した実装領域ＩＡ（図示せず）と重複する各導体層１５Ａ〜１５Ｅの面積が、実装部品１１の最表面１１ａに近い導体層ほど大きくなるようにすることが好適である。これにより、実装部位に対して適度に荷重を加えても内部構造の破壊発生をさらに確実に防止できる実装部品１１を簡易かつ確実に製造することができる。したがって、実装部品１１を多層配線基板にフリップチップ実装して一体化する際に、多層配線基板と実装部品の相互の電極接続を安定して行うことができる。
また、本開示の実装部品の製造方法では、各導体層１５Ａ〜１５Ｅの形成では、信号を伝送する信号パターン、電源電位を維持する電源パターンおよびグランド電位を維持するグランドパターンの少なくとも１種を含む回路パターンを形成し、回路パターンを構成しないダミーパターンは形成しないことが好適である。これにより、ダミーパターンに起因する寄生容量成分の発生を防止し、信号伝搬を阻害する要因を排除した実装部品の製造が可能となる。
また前記のフォトリソグラフィ技術に加え昨今インプリントリソグラフィ技術により絶縁材上に所望のパターンを形成する手法も開発されている。図７を用いて本開示の実施形態の変形例に係る実装部品の製造方法を説明する。
図７は、本開示の実装部品の製造方法の変形例を説明するための工程図であり、上述の実装部品１１の製造を例としている。なお、本変形例において、第１実施形態と同様の構成については同一の符号を付し、その詳細な説明を省略する。
本開示の実装部品の製造方法では、まず、基材１２の一方の面１２Ａに絶縁層１４Ａを形成するとともに、この絶縁層１４Ａの所望の部位に導体層１５Ａを形成するためのインプリントモールド３０Ａを準備する（図７（Ａ））。インプリントモールド３０Ａは、第１面３１Ａ及びそれに対向する第２面３１Ｂを有する基材３１と、基材３１の第１面３１Ａ上に形成されてなる凸部３２とを有する。凸部３２は、絶縁層１４Ａ上に導体層１５Ａに対応する凹部を形成する。
この絶縁層１４Ａ上への導体層１５Ａに対応する凹部の形成では、製造目的である実装部品１１の最表面１１ａとなる絶縁層１４Ｆに電極パッド１７を配置する実装領域ＩＡ（図示せず）を予め設定する。そして、以後の工程で形成される積層構造の厚み方向（図７に矢印ａで示す方向）で、この実装領域ＩＡに重複する導体層１５Ａの面積が、実装領域ＩＡの面積の６０〜９５％、好ましくは７０〜９５％となるようにする。これにより、実装部位に対して適度に荷重を加えても内部構造の破壊発生を防止できる実装部品１１を簡易かつ確実に製造することができる。したがって、実装部品１１を多層配線基板にフリップチップ実装して一体化する際に、多層配線基板と実装部品の相互の電極接続を安定して行うことができる。
凸部３２の寸法及びピッチは、特に限定されるものではなく、実装部品１１における導体層１５Ａの寸法及びピッチに応じて適宜設定され得るが、実装部品１１に優れた高周波特性が求められる場合、例えば、凸部３２の寸法及びピッチは、０．５〜２０μｍ程度に設定され得る。
基材１２としては、シリコン、ガラス等を使用することができ、厚みは、例えば、５０〜１０００μｍ程度とすることができる。絶縁層１４Ａを構成する材料としては、電気絶縁性を有する材料を用いることができ、例えば、エポキシ系樹脂材料、フェノール系樹脂材料、ポリイミド系樹脂材料、ポリスルホン系樹脂材料、ポリエステル系樹脂材料、ポリカーボネート系樹脂材料等が挙げられる。絶縁層１４Ａの厚さは、好ましくは３〜３０μｍ程度である。
基材１２上の絶縁層１４Ａにインプリントモールド３０Ａを押し当ててインプリントモールド３０Ａの凸部３２に対応する凹部を形成し、その状態で絶縁層１４Ａを硬化させる（図７（Ｂ））。絶縁層１４Ａを硬化させる方法としては、絶縁層１４Ａを構成する樹脂材料の硬化特性に応じて適宜選択すればよく、例えば、絶縁層１４Ａが紫外線硬化性樹脂により構成される場合、絶縁層１４Ａにインプリントモールド３０Ａを押し当てた状態で紫外線を照射することで、当該絶縁層１４Ａを硬化させることができる。
硬化した絶縁層１４Ａからインプリントモールド３０Ａを剥離する（図７（Ｃ））。これにより、導体層１５Ａを形成するための凹部が形成されてなる絶縁層１４Ａが作製される。
この絶縁層１４Ａのインプリントモールド３０Ａの凸部３２に対応する凹部に、導体層１５Ａを形成する（図７（Ｄ））。絶縁層１４Ａ上への導体層１５Ａの形成は、例えば、以下のように行うことができる。まず、絶縁層１４Ａ上にスパッタリング法等の公知の真空成膜法により導電材料薄膜を形成する。導電材料としては、例えば、銅、銀、金、クロム、アルミニウム、ニッケル等を挙げることができる。次に、導電材料薄膜上に、金、銀、銅等の金属フィラーを含む導電性ペーストを印刷法によって塗布充填し、焼成処理を施して導体層１５Ａを形成することができる。
導電性ペーストに含まれる金属フィラーの平均粒子径は、例えば、５０ｎｍ超程度、好ましくは６０〜３００ｎｍ程度である。導電性ペーストの金属フィラー濃度は、例えば、３０〜８０質量％程度である。導電性ペーストの金属フィラー濃度が上記範囲であることで、金属層を厚く形成することができるため、１回の塗布及び焼成処理により、絶縁層１４Ａの凹部を埋める導体層１５Ａを形成することができる。
なお、本実施形態において、導電性ペーストに含まれる金属フィラーの平均粒子径とは、粒径解析ソフト（例えば、粒子解析ｖｅｒ．３．５（日鉄住金テクノロジー社製）、画像解析ソフトＡ像くん（旭化成エンジニアリング社製）等）を用いて算出された個数平均粒子径を意味するものとする。ここで金属フィラーの粒子径Ｌ２とは、金属フィラーの投影像の短径ｄ２および長径Ｄ２の平均を示す（式２）。
Ｌ２＝（ｄ２+Ｄ２）／２ （式２）
金属フィラーの平均粒子径は、金属フィラー１０個当たりの粒子径Ｌ２の平均値を算出することで得ることができる。
導電性ペーストの焼成温度及び焼成時間は、導電性ペーストに含まれる金属フィラーを焼結させることができ、かつ導電性ペーストに含まれる溶剤等を揮発させることができる限りにおいて特に制限はなく、例えば、１５０〜２５０℃で０．５〜２時間程度である。
絶縁層１４Ａ上を覆う導体層１５Ａに対し、絶縁層１４Ａを露出させ得る程度に研磨処理を施すことで、導体層１５Ａが形成される（図７（Ｅ））。
次に、導体層１５Ａ上に絶縁層１４Ｂを形成するとともに、この絶縁層１４Ｂの所望の部位に導体層１５Ｂと、絶縁層１４Ｂを介して上下に位置する導体層１５Ａと導体層１５Ｂの所望の部位に層間接続体１６Ａとを形成するためのインプリントモールド３０Ｂを準備する（図７（Ｆ））。インプリントモールド３０Ｂは、第１面３１Ａ及びそれに対向する第２面３１Ｂを有する基材３１と、基材３１の第１面３１Ａ上に形成されてなる凸部３２とを有する。凸部３２は、導体層１５Ｂに対応する凹部を絶縁層１４Ｂ上に形成するための第１の凸部３２Ａと、層間接続体１６Ａに対応する孔部を絶縁層１４Ｂ上に形成するための第２の凸部３２Ｂとを含む。導体層１５Ｂと層間接続体１６Ａとが電気的に接続するように、第１の凸部３２Ａと第２の凸部３２Ｂとは連結し、絶縁層１４Ｂ上に形成される第１の凸部３２Ａに対応する凹部と第２の凸部３２Ｂに対応する孔部は連続する。この導体層１５Ｂの形成においても、積層構造の厚み方向で、上記の実装領域ＩＡ（図示せず）に重複する導体層１５Ｂの面積が、実装領域ＩＡの面積の６０〜９５％、好ましくは７０〜９５％となるようにする。
同様の工程で、絶縁層１４Ｂにインプリントモールド３０Ｂを押し当ててインプリントモールド３０Ｂの凸部３２に対応する凹部を形成し、その状態で絶縁層１４Ｂを硬化させる。硬化した絶縁層１４Ｂからインプリントモールド３０Ｂを剥離することで、導体層１５Ｂを形成するための凹部と層間接続体１６Ａを形成するための孔部が形成されてなる絶縁層１４Ｂが作製される。上記の孔部と絶縁層１４Ｂ上に、スパッタリング法等の公知の真空成膜法により導電材料薄膜を形成し、この導電材料薄膜上に、金、銀、銅等の金属フィラーを含む導電性ペーストを印刷法によって塗布充填し、焼成処理を施して導体層１５Ｂおよび層間接続体１６Ａを形成することができる。
導体層１５Ｂ上に絶縁層１４Ｃを介して導体層１５Ｃを形成し、また、絶縁層１４Ｃを介して上下に位置する導体層１５Ｂと導体層１５Ｃの所望部位を層間接続体１６Ｂで接続する。さらに、この工程を繰り返すことにより、最終的に、導体層１５Ｅ上に絶縁層１４Ｆを介して電極パッド１７を有する導体層１５Ｆを形成し、また、絶縁層１４Ｆを介して上下に位置する導体層１５Ｅと導体層１５Ｆの所望部位を層間接続体１６Ｅで接続する。これにより実装部品１１が製造される。この導体層１５Ｃ〜１５Ｅの形成においても、積層構造の厚み方向で、上記の実装領域ＩＡ（図示せず）に重複する各導体層１５Ｃ〜１５Ｅの面積が、実装領域ＩＡの面積の６０〜９５％、好ましくは７０〜９５％となるようにする。
また、本開示の実装部品の製造方法では、導体層１５Ｅの形成において、その後の工程で形成される導体層１５Ｆが有する電極パッド１７と重複する導体層１５Ｅの面積を、電極パッド１７の面積の５０％以上、好ましくは７５％以上とすることが好適である。これにより、実装部位に対して適度に荷重を加えても内部構造の破壊発生をより確実に防止できる実装部品１１を簡易かつ確実に製造することができる。したがって、実装部品１１を多層配線基板にフリップチップ実装して一体化する際に、相互の電極を確実に接続することができる。
また、本開示の実装部品の製造方法では、多層構造の厚み方向で、予め設定した実装領域ＩＡ（図示せず）と重複する各導体層１５Ａ〜１５Ｅの面積が、実装部品１１の最表面１１ａに近い導体層ほど大きくなるようにすることが好適である。これにより、実装部位に対して適度に荷重を加えても内部構造の破壊発生をさらに確実に防止できる実装部品１１を簡易かつ確実に製造することができる。したがって、実装部品１１を多層配線基板にフリップチップ実装して一体化する際に、多層配線基板と実装部品の相互の電極接続を安定して行うことができる。
また、本開示の実装部品の製造方法では、各導体層１５Ａ〜１５Ｅの形成では、信号を伝送する信号パターン、電源電位を維持する電源パターンおよびグランド電位を維持するグランドパターンの少なくとも１種を含む回路パターンを形成し、回路パターンを構成しないダミーパターンは形成しないことが好適である。これにより、ダミーパターンに起因する寄生容量成分の発生を防止し、信号伝搬を阻害する要因を排除した実装部品の製造が可能となる。
また、本開示の実装部品の製造方法では、フォトリソグラフィ法に比べ廃液が少なく安価に実施することができる。またインプリントモールド３０Ｂのように、凸部３２を導体層１５Ｂに対応する凹部を絶縁層１４Ｂ上に形成するための第１の凸部３２Ａと、層間接続体１６Ａに対応する孔部を絶縁層１４Ｂ上に形成するための第２の凸部３２Ｂとの複数段にすることで、複数層のリソグライフィを一度の工程で実施することができる。例えば、導体層１５Ｂと層間接続体１６Ａとを形成する場合、フォトリソグラフィ法では各々の工程で形成する必要があるのに対し、インプリントリソグラフィ法では一括に形成可能であり、工程削減によるコスト低減が可能となる。また、インプリントリソグラフィ法はフォトリソグラフィ法に比べ微細なパターン形成が可能であり、本願発明のように形成パターンの粗密を操作する用途に対して製品設計の自由度が高く特に有効である。
上述の実装部品の製造方法の実施形態は例示であり、本開示はこのような実施形態に限定されるものではない。例えば、各導体層１５Ａ〜１５Ｅにおける回路パターンは、信号パターン、電源パターン、グランドパターンの少なくとも１種とともに、キャパシタ、レジスタ（抵抗）、インダクタ、トランス、ＬＣＲ回路等の受動部品を構成するものであってもよい。さらに、回路パターンは、オペアンプ等のアクティブフィルタ素子、ロジック、メモリ素子等の能動部品を構成するものであってもよい。
また、本開示の実装部品の製造方法では、導体層１５Ａ〜１５Ｅがダミーパターンを含有することを排除するものでなく、この場合、例えば、ダミーパターンと信号伝搬に供される信号パターンとの間に電源パターンやグランドパターンが存在する場合、ダミーパターンに起因する寄生容量成分の発生が抑制される。また、電源パターンやグランドパターンが存在しない場合であっても、信号パターンとダミーパターンの離間距離を、例えば、信号パターン形状の３〜５倍程度以上の距離とすることにより、寄生容量成分の発生を抑制することができ好適である。
［電子装置］
図８は、本開示の電子装置の一実施形態を示す概略部分断面図である。図８において、電子装置１は、実装部品１１を多層配線基板１００に導電材料１１０を介してフリップチップ実装し、実装部品１１と多層配線基板１００との間隙に絶縁材料２９が存在するものである。この実施形態では、実装部品１１は、上述の本開示の実装部品であり、ここでの説明は省略する。
多層配線基板１００は、コア基材２２と、このコア基材２２の両面に複数の導体層２５が絶縁層２４を介して積層した多層構造を有している。コア基材２２は、このコア基材２２を貫通する複数の表裏導通部材２３と、コア基材２２の表面（図示例では、実装部品１１が実装されている面側）において所定の表裏導通部材２３と電気的に接続している導体層２３ａ、コア基材２２の裏面において所定の表裏導通部材２３と電気的に接続している導体層２３ａ′を有している。このようなコア基材は、例えば、ガラス、ポリアミド樹脂等の電気絶縁性材料であってよい。
このコア基材２２の表面側（図示例では、実装部品１１が実装されている面側）には、絶縁層２４Ａ、２４Ｂを介して、導体層２５Ａ、２５Ｂが積層されており、絶縁層２４Ａを介して上下に位置する導体層２３ａと導体層２５Ａを電気的に接続する層間接続体２６Ａ、絶縁層２４Ｂを介して上下に位置する導体層２５Ａと導体層２５Ｂを電気的に接続する層間接続体２６Ｂを備えている。
また、コア基材２２の裏面側には、絶縁層２４Ａ′、２４Ｂ′を介して、導体層２５Ａ′、２５Ｂ′が積層されており、絶縁層２４Ａ′を介して上下に位置する導体層２３ａ′と導体層２５Ａ′を電気的に接続する層間接続体２６Ａ′、絶縁層２４Ｂ′を介して上下に位置する導体層２５Ａ′と導体層２５Ｂ′を接続する層間接続体２６Ｂ′を備えている。そして、導体層２５Ｂ′の全域、あるいは、所望の部位を被覆するソルダーレジスト２８を備えている。
多層配線基板１００では、実装部品１１が実装されている最表面１００ａの絶縁層２４Ｂに実装領域（図示せず）が画定されており、この実装領域には複数の電極パッド２７が位置している。そして、多層配線基板１００において、最表面１００ａに位置する導体層２５Ｂを除く各導体層２５Ａ、２３ａ、２３ａ′、２５Ａ′、２５Ｂ′において、多層構造の厚み方向（図７に矢印ａで示す方向）で実装領域と重複する導体層の面積は、実装領域の面積の６０〜９５％、好ましくは７５〜９５％であることが好適である。
実装部品１１を多層配線基板１００にフリップチップ実装するための導電材料１１０は、金等の導電材料を使用することができる。例えば、このような導電材料１１０を実装部品１１の電極パッド１７に予め配設し、熱圧着することによりフリップチップ実装を行うことができる。
実装部品１１と多層配線基板１００との間隙に位置する絶縁材料２９は、エポキシ樹脂等の熱硬化性樹脂、あるいは、熱硬化性樹脂にフィラーを含有させたものを使用することができる。例えば、多層配線基板１００の最表面１００ａに熱硬化性樹脂を塗布し、実装部品１１の電極パッド１７に予め配設された導電材料１１０を多層配線基板１００の電極パッド２７に熱圧着して一体化した後、加熱硬化することにより絶縁材料２９とすることができる。また、実装部品１１の電極パッド１７に予め配設された導電材料１１０を、多層配線基板１００の電極パッド２７に熱圧着して一体化した後、実装部品１１と多層配線基板１００との間隙に熱硬化性樹脂を充填し、その後、加熱硬化することにより絶縁材料２９とすることができる。
このような本開示の電子装置は、多層配線基板と実装部品の相互の電極接続が確実であり、回路接続安定性が高く、また、実装部品の破壊が防止され、発明の電子装置は信頼性が高いものである。さらに、実装部位を構成する各導体層が回路を構成し、ダミーパターンが存在しない場合には、電気信号に対する寄生容量成分を発生して信号伝搬を阻害するような要因が排除され、発明の電子装置は更に信頼性が高いものとなる。
上述の電子装置の実施形態は例示であり、本開示はこのような実施形態に限定されるものではない。例えば、多層配線基板１００は、プリント配線基板、インターポーザ、マザーボード等であってもよい。
＜第２実施形態＞
［配線基板］
本開示の第２実施形態に係る配線基板について、図面を参照しながら説明する。図９は、本開示の一実施形態に係る配線基板の概略構成を示す断面図であり、図１０は、本開示の一実施形態に係る配線基板におけるビア導体近傍の概略構成を示す部分拡大断面図である。
図９に示すように、本実施形態に係る配線基板２００は、第１の配線層２と、絶縁膜３と、第２の配線層４とがこの順に設けられてなり、絶縁膜３の厚さ方向に貫通して第１の配線層２と第２の配線層４とを電気的に接続するビア導体５を備える。なお、本実施形態においては、２層の配線層２，４及びそれらを電気的に接続する１つのビア導体５を有する配線基板を例に挙げて説明するが、このような態様に限定されるものではなく、３層以上の配線層を有するものであってもよい。かかる配線基板においては、各配線層の間に絶縁膜を介在させるとともに、各配線層間を電気的に接続するビア導体を設ければよい。
第１の配線層２及び第２の配線層４の間に位置する絶縁膜３を構成する材料としては、電気的絶縁性を有する材料である限り特に制限はなく、例えば、エポキシ系樹脂材料、フェノール系樹脂材料、ポリイミド系樹脂材料、ポリスルホン系樹脂材料、ポリエステル系樹脂材料、ポリカーボネート系樹脂材料等が挙げられる。絶縁膜３の厚さは、例えば、３〜３０μｍ程度に設定され得る。
第２の配線層４は、配線部４１と、ビア導体５を介して第１の配線層２に電気的に接続されるランド部４２とを含む。第２の配線層４及びビア導体５は、厚さ方向の断面視において、外側から金属層６１、第１の焼結金属層６２及び第２の焼結金属層６３を有する。言い換えると、配線基板２００は、絶縁膜３に設けられた凹部の内側の表面に接するように金属層６１が配置され、金属層６１に接するように第１の焼結金属層６２が配置され、第１の焼結金属層６２に接するように第２の焼結金属層６３が配置された第２の配線層４及びビア導体５を備える。すなわち本実施形態に係る配線基板２００は、第２の焼結金属層６３を第１の焼結金属層６２が囲い、第１の焼結金属層６２を金属層６１が囲うように配置された第２の配線層４及びビア導体５を備える。
金属層６１は、隣接する配線部４１間における導電材料のマイグレーションによる短絡、特に、配線部４１の寸法及びピッチが小さくなるほど（１０μｍ以下程度）に生じやすくなる導電材料のマイグレーションによる短絡を防止し、配線部４１間の電気的絶縁性を確保する機能を果たす層である。金属層６１を構成する材料としては、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、インジウム（Ｉｎ）、ニオブ（Ｎｂ）、コバルト（Ｃｏ）等を主成分とする合金等が挙げられる。金属層６１を構成する材料としては、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、クロム（Ｃｒ）、窒化クロム（ＣｒＮ）、モリブデン（Ｍｏ）等を主成分とすることがより好ましい。金属層６１が、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、クロム（Ｃｒ）、窒化クロム（ＣｒＮ）、モリブデン（Ｍｏ）等を含むことで、導電材料の絶縁膜３へのマイグレーションを防止し、かつ後述する配線部４１を形成する化学機械研磨の工程において金属層６１が化学機械研磨のストッパー層として機能するため、絶縁膜３の凹部に充填された配線部４１を構成する導電材料の研削を抑制することができる。金属層６１を形成する方法は、特に限定されるものではなく、例えば、スパッタリング、無電解めっき等を挙げることができる。金属層６１はスパッタリング又は無電解めっき等により形成されるため、第１の焼結金属層６２及び第２の焼結金属層６３よりも緻密で導電率の大きい金属層として構成される。
第１の焼結金属層６２及び第２の焼結金属層６３は、それぞれ、第１の金属フィラー及び第２の金属フィラーを含む導電性ペーストを焼結してなるものである。第１の焼結金属層６２及び第２の焼結金属層６３は、それぞれ、第１の金属粒子及び第２の金属粒子によって構成される。第１の金属粒子及び第２の金属粒子としては、例えば、金、銀、銅等の粒子が挙げられ、互いに同一の金属粒子であってもよいし、異なる金属粒子であってもよい。
第１の焼結金属層６２を構成する第１の金属粒子の平均粒子径は、第２の焼結金属層６３を構成する第２の金属粒子の平均粒子径よりも小さい。すなわち、第１の焼結金属層６２は、第２の焼結金属層６３よりも緻密な金属層である。なお、第１の焼結金属層６２及び第２の焼結金属層６３のそれぞれを構成する第１の金属粒子及び第２の金属粒子の平均粒子径は、第１の焼結金属層６２及び第２の焼結金属層６３の任意の切断面の電子顕微鏡画像を取得し、当該電子顕微鏡画像から平均粒子径を算出するソフトウェア（例えば、粒子解析ｖｅｒ．３．５（日鉄住金テクノロジー社製）、画像解析ソフトＡ像くん（旭化成エンジニアリング社製）等）を用いて、個数平均粒子径として求められ得る。
ここで第１の金属粒子及び第２の金属粒子の粒子径Ｌ１とは、第１の焼結金属層６２及び第２の焼結金属層６３の任意の切断面において観察される、それぞれの第１の金属粒子及び第２の金属粒子の短径ｄ１および長径Ｄ１の平均を示す（式１）。
Ｌ１＝（ｄ１+Ｄ１）／２ （式１）
第１の金属粒子及び第２の金属粒子の平均粒子径は、第１の焼結金属層６２及び第２の焼結金属層６３の任意の切断面において観察される任意の第１の金属粒子及び第２の金属粒子の１０個当たりの粒子径Ｌ１の平均値を算出することで得ることができる。
ビア導体５の第１の焼結金属層６２は、金属層６１を介して第１の配線層２に電気的に接続される。そして、第１の焼結金属層６２が緻密な金属層として構成されていることで、第１の焼結金属層６２の導電率が第２の焼結金属層６３の導電率よりも大きくなる。そのため、第１の配線層２及び第２の配線層４間の電気的接続信頼性を向上させることができる。
また、本実施形態に係る配線基板２００の配線部４１に高周波電流が流れるとき、いわゆる表皮効果により配線部４１を構成する導体の外表面に電流が集中する。本実施形態に係る配線基板２００においては、電流の集中する配線部４１の外表面側が緻密な金属層（導電率の大きい第１の焼結金属層６２）により構成されることで、配線部４１の抵抗を増大させ難くなるため、高周波特性を向上させ得るという効果が奏される。本実施形態に係る配線基板２００においては、電流の集中する最外表面が最も緻密である金属層６１（より導電率の大きい金属層６１）により構成されることで、配線部４１の抵抗を増大させ難くなるため、高周波特性をさらに向上させ得るという効果が奏される。言い換えると、第１の焼結金属層６２が第２の焼結金属層６３より緻密な金属層として構成されていることで、第１の焼結金属層６２の導電率が第２の焼結金属層６３の導電率よりも大きくなる。さらに金属層６１が第１の焼結金属層６２より緻密な金属層として構成されていることで、金属層６１の導電率が第１の焼結金属層６２の導電率よりも大きくなる。第２の焼結金属層６３、第１の焼結金属層６２、金属層６１の順に導電性の高い材料を選択することで、表皮効果による信号の特性変化を抑制することができる。
ビア導体５における第１の焼結金属層６２の底面部６２Ａと側壁部６２Ｂとの間を連続する角部６２Ｃは、ビア導体５の高さＴ5の１／４以上の曲率半径を有する。同様に、ランド部４２における第１の焼結金属層６２の底面部６２Ｄと側壁部６２Ｅとの間を連続する角部６２Ｆもまた、ランド部４２の高さＴ42の１／４以上の曲率半径を有する。このように、当該角部６２Ｃ，６２Ｆが所定の曲率半径を有することで、当該角部６２Ｃ，６２Ｆにボイド（空隙）を生じさせることのない、緻密な第１の焼結金属層６２とすることができ、電気的接続信頼性及び高周波特性を向上させることができる。
なお、第２の配線層４の配線部４１においても同様に、配線部４１における第１の焼結金属層６２の底面部と側壁部との間を連続する角部は、配線部４１の高さの１／４以上の曲率半径を有する。
上述した構成を有する配線基板２００においては、第２の配線層４及びビア導体５の有する第１の焼結金属層６２が、その内側に位置する第２の焼結金属層６３よりも緻密な金属層として構成されるため、優れた電気的接続信頼性及び高周波特性が奏される。
［配線基板の製造方法］
上記構成を有する配線基板２００は、下記のようにして製造することができる。図１１及び図１２は、本実施形態に係る配線基板の製造方法の各工程を断面図にて示す工程フロー図である。
まず、第１の配線層２上に絶縁層３’を形成するとともに、当該絶縁層３’に第２の配線層４及びビア導体５を形成するためのインプリントモールド５０を準備する（図１１（Ａ）参照）。絶縁層３’を構成する材料としては、電気絶縁性を有する材料を用いることができ、例えば、エポキシ系樹脂材料、フェノール系樹脂材料、ポリイミド系樹脂材料、ポリスルホン系樹脂材料、ポリエステル系樹脂材料、ポリカーボネート系樹脂材料等が挙げられる。絶縁層３’の厚さは、好ましくは３〜３０μｍ程度である。
インプリントモールド５０は、第１面５１Ａ及びそれに対向する第２面５１Ｂを有する基材５１と、基材５１の第１面５１Ａ上に形成されてなる凸部５２とを有する。凸部５２は、第２の配線層４（配線部４１及びランド部４２）に対応する凹部を絶縁層３’に形成するための第１の凸部５２Ａと、ビア導体５に対応する貫通孔を絶縁層３’に形成するための第２の凸部５２Ｂとを含む。第２の凸部５２Ｂは、第１面５１Ａ上に形成されている複数の第１の凸部５２Ａのうちの一部の第１の凸部５２Ａ（ランド部４２に対応する凹部を形成するための第１の凸部５２Ａ）上に設けられており、基材５１の厚さ方向の断面視において当該第１の凸部５２Ａよりも狭幅である。
第１の凸部５２Ａの寸法及びピッチは、特に限定されるものではなく、配線基板２００における第２の配線層４の寸法及びピッチに応じて適宜設定され得るが、配線基板２００に優れた高周波特性が求められる場合、例えば、第１の凸部５２Ａの寸法及びピッチは、０．５〜２０μｍ程度に設定され得る。
第１の配線層２上の絶縁層３’にインプリントモールド５０を押し当ててインプリントモールド５０の凸部５２（第１の凸部５２Ａ及び第２の凸部５２Ｂ）に対応する凹部及び貫通孔（第２の凸部５２Ｂに対応する狭幅の第１の貫通孔、及びそれに連続する、第１の凸部５２Ａに対応する広幅の第２の貫通孔）を形成し、その状態で絶縁層３’を硬化させる（図１１（Ｂ）参照）。絶縁層３’を硬化させる方法としては、絶縁層３’を構成する樹脂材料の硬化特性に応じて適宜選択すればよく、例えば、絶縁層３’が紫外線硬化性樹脂により構成される場合、絶縁層３’にインプリントモールド５０を押し当てた状態で紫外線を照射することで、当該絶縁層３’を硬化させることができる。
硬化した絶縁層３’からインプリントモールド５０を剥離する（図１１（Ｃ）参照）。これにより、第２の配線層４及びビア導体５を形成するための凹部及び貫通孔が形成されてなる絶縁膜３が作製される。
なお、本実施形態においては、絶縁膜３に凹部及び貫通孔を形成するために、所定の凸部５２を有するインプリントモールド５０を用いる態様を例に挙げているが、このような態様に限定されるものではなく、例えば、フォトリソグラフィー、レーザーによる切削等の手法を用いて、絶縁膜３に凹部及び貫通孔を形成してもよい。
続いて、絶縁膜３上に金属層６１を形成する（図１２（Ａ）参照）。金属層６１を構成する材料（金属材料）としては、例えば、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｉｎ、Ｎｂ、Ｃｏ等が挙げられる。金属層６１を形成することで、第１の配線層２とビア導体５との電気的接続信頼性を高めることができる。配線基板２００に優れた高周波特性が求められ、第２の配線層４の寸法及びピッチが０．５〜２０μｍ程度に設定される場合には、第２の配線層４における隣接する配線部４１間における導体材料のマイグレーションによる短絡を防止すべく、金属層６１を構成する材料として、Ｔｉ、Ｍｏ等を用いるのが好ましい。金属層６１を構成する材料としては、Ｔｉ、ＴｉＮ、Ｃｒ、ＣｒＮ、Ｍｏ等を用いることがさらに好ましい。金属層６１が、Ｔｉ、ＴｉＮ、Ｃｒ、ＣｒＮ、Ｍｏ等を含むことで、第２の配線層４における隣接する配線部４１間における導電材料のマイグレーションによる短絡を防止し、かつ後述する配線部４１を形成する化学機械研磨の工程において金属層６１が化学機械研磨のストッパー層として機能するため、絶縁膜３の凹部に充填された配線部４１を構成する導電材料の研削を抑制することができる。金属層６１の膜厚は、特に限定されるものではないが、１０〜１０００ｎｍ程度に設定され得る。金属層６１を形成する方法は、特に限定されるものではなく、例えば、スパッタリング、無電解めっき等を挙げることができる。
金属層６１上に、金、銀、銅等の第１の金属フィラーを含む第１の導電性ペーストを塗布して第１の金属層を形成し、当該第１の金属層に焼成処理を施して第１の焼結金属層６２を形成する（図１２（Ｂ）参照）。第１の導電性ペーストに含まれる第１の金属フィラーの平均粒子径は、後述する第２の金属層を形成するための第２の導電性ペーストに含まれる第２の金属フィラーの平均粒子径よりも小さく、例えば、５０ｎｍ以下程度、好ましくは１０〜４０ｎｍ程度である。第１の導電性ペーストにおける第１の金属フィラー濃度は、第２の導電性ペーストの第２の金属フィラー濃度よりも低く、例えば１０〜１５質量％程度である。第１の導電性ペーストに含まれる第１の金属フィラーの平均粒子径が、第２の導電性ペーストに含まれる第２の金属フィラーの平均粒子径よりも小さいことで、第１の焼結金属層６２が相対的に緻密に形成されるため、ビア導体５と第１の配線層２との電気的接続信頼性を向上させることができるとともに、優れた高周波特性が奏され得る。また、第１の導電性ペーストの第１の金属フィラー濃度が１０〜１５質量％程度であることで、第１の導電性ペーストの粘度を相対的に低くすることができ、第１の導電性ペーストの塗布により形成された第１の金属層を焼成して得られる第１の焼結金属層６２において、側壁部と底面部との間を連続する角部に、側壁部の高さの１／４以上の曲率半径を有する湾曲部を形成することができ、当該角部において緻密な第１の焼結金属層６２を形成することができる。第１の焼結金属層６２の膜厚は、例えば、１００〜１０００ｎｍ程度である。
第１の金属層の焼成温度及び焼成時間は、第１の導電性ペーストに含まれる金属フィラーを焼結させることができ、かつ第１の導電性ペーストに含まれる溶剤等を揮発させることができる限りにおいて特に制限はなく、例えば、１５０〜２５０℃で０．５〜２時間程度である。
続いて、第１の焼結金属層６２上に、金、銀、銅等の第２の金属フィラーを含む第２の導電性ペーストを塗布して、絶縁膜３の凹部及び貫通孔を埋める第２の金属層を形成し、当該第２の金属層に焼成処理を施して第２の焼結金属層６３を形成する（図１２（Ｃ）参照）。第２の金属フィラーは、第１の金属フィラーと同一材料であってもよいし、異なる材料であってもよい。第２の導電性ペーストに含まれる第２の金属フィラーの平均粒子径は、上記第１の導電性ペーストに含まれる第１の金属フィラーの平均粒子径よりも大きく、例えば、５０ｎｍ超程度、好ましくは６０〜３００ｎｍ程度である。第２の導電性ペーストの第２の金属フィラー濃度は、第１の導電性ペーストの第１の金属フィラー濃度よりも高く、例えば３０〜８０質量％程度である。第２の導電性ペーストの第２の金属フィラー濃度が高いことで、第２の金属層を厚く形成することができるため、１回の塗布及び焼成処理により、絶縁膜３の凹部及び貫通孔を埋める第２の焼結金属層６３を形成することができる。
なお、本実施形態において、第１の導電性ペースト及び第２の導電性ペーストのそれぞれに含まれる第１の金属フィラー及び第２の金属フィラーの平均粒子径とは、粒径解析ソフト（例えば、粒子解析ｖｅｒ．３．５（日鉄住金テクノロジー社製）、画像解析ソフトＡ像くん（旭化成エンジニアリング社製）等）を用いて算出された個数平均粒子径を意味するものとする。ここで第１の金属フィラー及び第２の金属フィラーの粒子径Ｌ２とは、第１の金属フィラー及び第２の金属フィラーの投影像の短径ｄ２および長径Ｄ２の平均を示す（式２）。
Ｌ２＝（ｄ２+Ｄ２）／２ （式２）
第１の金属フィラー及び第２の金属フィラーの平均粒子径は、第１の金属フィラー及び第２の金属フィラーの１０個当たりの粒子径Ｌ２の平均値を算出することで得ることができる。
第２の金属層の焼成温度及び焼成時間は、第２の導電性ペーストに含まれる第２の金属フィラーを焼結させることができ、かつ第２の導電性ペーストに含まれる溶剤等を揮発させることができる限りにおいて特に制限はなく、例えば、１５０〜２５０℃で０．５〜２時間程度である。
最後に、金属層６１、第１の焼結金属層６２及び第２の焼結金属層６３に対し、絶縁膜３を露出させ得る程度に研磨処理を施すことで、第２の配線層４と、第１の配線層２及び第２の配線層４を電気的に接続するビア導体５とが形成され、配線基板２００が製造される（図１２（Ｄ）参照）。
上述した第２実施形態に係る配線基板の製造方法によれば、相対的に平均粒子径が小さい第１の金属フィラーを低濃度で含む第１の導電性ペーストを用いて第１の焼結金属層６２を形成し、その内側に相対的に平均粒子径が大きい第２の金属フィラーを高濃度で含む第２の導電性ペーストを用いて第２の焼結金属層６３を形成するため、電気的接続信頼性及び高周波特性に優れた配線基板２００を、高い歩留まりで製造することができる。
＜第３実施形態＞
［配線基板］
本開示の第３実施形態に係る配線基板について、図面を参照しながら説明する。図１３は、本開示の一実施形態に係る配線基板の概略構成を示す断面図である。なお、第３実施形態において、第２実施形態と同様の構成については同一の符号を付し、その詳細な説明を省略する。
図１３に示すように、本実施形態に係る配線基板３００は、第１の配線層２と、絶縁膜３と、第２の配線層４とがこの順に設けられてなり、絶縁膜３の厚さ方向に貫通して第１の配線層２と第２の配線層４とを電気的に接続するビア導体５を備える。
第２の配線層４は、配線部４１と、ビア導体５を介して第１の配線層２に電気的に接続されるランド部４２とを含む。第２の配線層４及びビア導体５は、厚さ方向の断面視において、外側から金属層６１と、スパッタ金属層又は無電解めっき金属層６２’と、焼結金属層６３とを有する。言い換えると、配線基板３００は、絶縁膜３に設けられた凹部の内側の表面に接するように金属層６１が配置され、金属層６１に接するようにスパッタ金属層又は無電解めっき金属層６２’が配置され、スパッタ金属層又は無電解めっき金属層６２’に接するように焼結金属層６３が配置された第２の配線層４及びビア導体５を備える。すなわち本実施形態に係る配線基板３００は、焼結金属層６３をスパッタ金属層又は無電解めっき金属層６２’が囲い、スパッタ金属層又は無電解めっき金属層６２’を金属層６１が囲うように配置された第２の配線層４及びビア導体５を備える。
スパッタ金属層又は無電解めっき金属層６２’は、当該金属層を構成する金属材料（金、銀、銅等）のスパッタリング又は無電解めっきにより形成されるため、焼結金属層６３よりも緻密な金属層として構成される。ビア導体５のスパッタ金属層又は無電解めっき金属層６２’は、金属層６１を介して第１の配線層２に電気的に接続される。そして、スパッタ金属層又は無電解めっき金属層６２’が緻密な金属層として構成されていることで、スパッタ金属層又は無電解めっき金属層６２’の導電率が焼結金属層６３の導電率よりも大きくなる。そのため、第１の配線層２及び第２の配線層４間の電気的接続信頼性を向上させることができる。
また、本実施形態に係る配線基板３００の配線部４１に高周波電流が流れるとき、いわゆる表皮効果により配線部４１を構成する導体の外表面に電流が集中する。本実施形態に係る配線基板３００においては、電流の集中する配線部４１の外表面側が緻密な金属層（焼結金属層６３よりも導電率の大きいスパッタ金属層又は無電解めっき金属層６２’）により構成されることで、配線部４１の抵抗を増大させ難くなるため、高周波特性を向上させ得るという効果が奏される。本実施形態に係る配線基板２００においては、電流の集中する最外表面が最も緻密である金属層６１（より導電率の大きい金属層６１）により構成されることで、配線部４１の抵抗を増大させ難くなるため、高周波特性をさらに向上させ得るという効果が奏される。言い換えると、スパッタ金属層又は無電解めっき金属層６２’が焼結金属層６３より緻密な金属層として構成されていることで、スパッタ金属層又は無電解めっき金属層６２’の導電率が焼結金属層６３の導電率よりも大きくなる。さらに金属層６１がスパッタ金属層又は無電解めっき金属層６２’より緻密な金属層として構成されていることで、金属層６１の導電率がスパッタ金属層又は無電解めっき金属層６２’の導電率よりも大きくなる。焼結金属層６３、スパッタ金属層又は無電解めっき金属層６２’、金属層６１の順に導電性の高い材料を選択することで、表皮効果による信号の特性変化を抑制することができる。
上述した構成を有する配線基板３００においては、第２の配線層４及びビア導体５の有するスパッタ金属層又は無電解めっき金属層６２’が、その内側に位置する焼結金属層６３よりも緻密な金属層として構成されるため、優れた電気的接続信頼性及び高周波特性が奏される。
［配線基板の製造方法］
上記構成を有する配線基板３００は、下記のようにして製造することができる。図１１及び図１４は、本実施形態に係る配線基板の製造方法の各工程を断面図にて示す工程フロー図である。
まず、第２実施形態と同様にして、第１の配線層２上に、第２の配線層４及びビア導体５を形成するための凹部及び貫通孔が形成されてなる絶縁膜３を作製する（図１１（Ａ）〜（Ｃ）参照）。
続いて、絶縁膜３上に金属層６１を形成する（図１４（Ａ）参照）。金属層６１を構成する材料（金属材料）としては、例えば、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｉｎ、Ｎｂ、Ｃｏ等が挙げられる。金属層６１を形成することで、第１の配線層２とビア導体５との電気的接続信頼性を高めることができる。配線基板３００に優れた高周波特性が求められ、第２の配線層４の寸法及びピッチが０．５〜２０μｍ程度に設定される場合には、第２の配線層４における隣接する配線部４１間における導体材料のマイグレーションによる短絡を防止すべく、金属層６１を構成する材料として、Ｔｉ、Ｍｏ等を用いるのが好ましい。金属層６１を構成する材料としては、Ｔｉ、ＴｉＮ、Ｃｒ、ＣｒＮ、Ｍｏ等を用いることがさらに好ましい。金属層６１が、Ｔｉ、ＴｉＮ、Ｃｒ、ＣｒＮ、Ｍｏ等を含むことで、第２の配線層４における隣接する配線部４１間における導電材料のマイグレーションによる短絡を防止し、かつ後述する配線部４１を形成する化学機械研磨の工程において金属層６１が化学機械研磨のストッパー層として機能するため、絶縁膜３の凹部に充填された配線部４１を構成する導電材料の研削を抑制することができる。金属層６１の膜厚は、特に限定されるものではないが、１０〜１０００ｎｍ程度に設定され得る。金属層６１を形成する方法は、特に限定されるものではなく、例えば、スパッタリング、無電解めっき等を挙げることができる。
金属層６１上に、金、銀、銅等の金属材料のスパッタリング又は無電解めっきにより、スパッタ金属層又は無電解めっき金属層６２’を形成する（図１４（Ｂ）参照）。スパッタ金属層又は無電解めっき金属層６２’の膜厚は、例えば、１００〜１０００ｎｍ程度である。
続いて、スパッタ金属層又は無電解めっき金属層６２’上に、金、銀、銅等の金属フィラーを含む導電性ペーストを塗布して、絶縁膜３の凹部及び貫通孔を埋める金属層を形成し、当該金属層に焼成処理を施して焼結金属層６３を形成する（図１４（Ｃ）参照）。
導電性ペーストに含まれる金属フィラーの平均粒子径は、例えば、５０ｎｍ超程度、好ましくは６０〜３００ｎｍ程度である。導電性ペーストの金属フィラー濃度は、例えば、３０〜８０質量％程度である。導電性ペーストの金属フィラー濃度が上記範囲であることで、金属層を厚く形成することができるため、１回の塗布及び焼成処理により、絶縁膜３の凹部及び貫通孔を埋める焼結金属層６３を形成することができる。
なお、本実施形態において、導電性ペーストに含まれる金属フィラーの平均粒子径とは、粒径解析ソフト（例えば、粒子解析ｖｅｒ．３．５（日鉄住金テクノロジー社製）、画像解析ソフトＡ像くん（旭化成エンジニアリング社製）等）を用いて算出された個数平均粒子径を意味するものとする。ここで金属フィラーの粒子径Ｌ２とは、金属フィラーの投影像の短径ｄ２および長径Ｄ２の平均を示す（式２）。
Ｌ２＝（ｄ２+Ｄ２）／２ （式２）
金属フィラーの平均粒子径は、金属フィラー１０個当たりの粒子径Ｌ２の平均値を算出することで得ることができる。
金属層の焼成温度及び焼成時間は、導電性ペーストに含まれる金属フィラーを焼結させることができ、かつ導電性ペーストに含まれる溶剤等を揮発させることができる限りにおいて特に制限はなく、例えば、１５０〜２５０℃で０．５〜２時間程度である。
最後に、金属層６１、スパッタ金属層又は無電解めっき金属層６２’及び焼結金属層６３に対し、絶縁膜３を露出させ得る程度に研磨処理を施すことで、第２の配線層４と、第１の配線層２及び第２の配線層４を電気的に接続するビア導体５とが形成され、配線基板３００が製造される（図１４（Ｄ）参照）。
上述した本実施形態に係る配線基板の製造方法によれば、スパッタリング又は無電解めっきによりスパッタ金属層又は無電解めっき金属層６２’を形成し、その内側に所定の平均粒子径の金属フィラーを高濃度で含む導電性ペーストを用いて焼結金属層６３を形成するため、電気的接続信頼性及び高周波特性に優れた配線基板３００を、高い歩留まりで製造することができる。
＜第４実施形態＞
図１５または図１６を用いて、本開示の第４実施形態に係る配線基板４００の構成及び配線基板４００の製造方法について説明する。
［配線基板の構成］
図１５は、本開示の一実施形態に係る配線基板の一例を示す（Ａ）上面図及び（Ｂ）断面図である。図１５（Ａ）及び（Ｂ）に示すように、配線基板４００は、第１の絶縁層７０と、伝送線路（第１の配線）８０と、接地導体（第２の配線、第３の配線）８２とを備える。第１の絶縁層７０には、複数のトレンチ７２が設けられている。複数のトレンチ７２には、それぞれ伝送線路８０または接地導体８２が配置される。本実施形態において、伝送線路８０は２本の接地導体８２に挟まれて配置される。すなわち、伝送線路８０の両側に接地導体８２が配置される。伝送線路８０は４本配置したが、これに限定されない。１本以上配置されればよい。
図１５（Ａ）に示すように、伝送線路８０及び接地導体８２の平面形状は、第１の絶縁層７０の第１側１０２から、第１側１０２とは反対側の第２側１０４に向かって複数のラインがそれぞれ独立に延びるラインアンドスペース形状を例示したが、この形状に限定されない。伝送線路８０及び接地導体８２の平面形状は例えば、複数のラインがそれぞれ異なる方向に延び、一部のラインが交差する又は一部のラインが連結してもよい。また、接地導体８２の平面形状はライン状に限らず、円形状又は多角形状であってもよい。また、接地導体８２の平面形状はライン状及び円形状又は多角形状等の組み合わせであってもよい。また、図１５（Ａ）では、第１の絶縁層７０が方形であるが、この形に限定されない。
第１の絶縁層７０の材料は、電気絶縁性を有する材料であればよい。第１の絶縁層７０の材料としては、例えば、エポキシ系樹脂材料、フェノール系樹脂材料、ポリイミド系樹脂材料、ポリスルホン系樹脂材料、ポリエステル系樹脂材料、ポリカーボネイト系樹脂材料等を用いることができる。なお、第１の絶縁層７０は、単一の層によって構成された例を図示したが、これに限定されず、複数の基材又は層が積層された構造であってもよい。
第１の絶縁層７０の厚さは、特に制限はないが、例えば、３μｍ以上３０μｍ以下の厚さの基材を使用することができる。第１の絶縁層７０の厚さが上記下限よりも薄くなると、基材のたわみが大きくなるため、製造過程におけるハンドリングが困難になる。一方、第１の絶縁層７０の厚さが上記上限よりも厚くなると、基材の重量が増加し、ハンドリングを行う装置への負担が大きくなる。また、配線基板４００を多層配線基板として用いる場合、第１の絶縁層７０の厚さがより厚いほど、各層間を電気的に接続するビア導体を形成するためのビアがより深くなる。
図１５（Ａ）及び（Ｂ）に示すように、伝送線路８０及び接地導体８２はそれぞれ、第１の導電体７４と、第２の導電体７６とを有する。第１の導電体７４は、トレンチ７２の内側の表面に配置される。第２の導電体７６は、トレンチ７２に配置され、第１の導電体７４と接している。
第１の導電体７４の材料と、第２の導電体７６の材料とは、導電性を有し、且つ後に説明する条件を満たしていればよい。第２の導電体７６は、第１の導電体７４の導電率より低い導電率を有する。第１の導電体７４の導電率は５×１０7Ｓ／ｍ以上であればよい。第２の導電体７６の導電率は、１×１０7Ｓ／ｍから２×１０7Ｓ／ｍの範囲とすることができる。
本実施形態において第１の導電体７４の材料は銅であるがこれに限定されない。第１の導電体７４の材料は、金、銀、銅、白金、ニッケル、ロジウム、ルテニウム、又はイリジウム等を用いることができる。第２の導電体７６の材料は銅ナノ粒子ペースト焼結体であるが、これに限定されない。径２００ｎｍ以下の金属ナノ粒子等を含むペーストを低温焼結したものであればよい。金属としては、例えば、金、銀、銅等を用いることができる。金属ナノ粒子は融点が低い。このため金属ナノ粒子を含むペーストを焼結することによって、含有金属は凝集後融解し、導電率が向上する。銅ナノ粒子ペースト焼結体は、含有金属の粒子径が大きくなった状態で凝集することになり、空隙（ボイド）を含む第２の導電体７６はポーラス（多孔質）な状態となる。
本実施形態において、第１の導電体７４の厚さは０．４μｍである。しかしながらこれに限定されず、第１の導電体７４の厚さは用途に応じて適宜選択でき、伝送線路８０の幅の１／８以上であればよい。
本実施形態において、伝送線路８０の幅は３μｍである。しかしながらこれに限定されず、伝送線路８０の幅は、用途に応じて適宜選択でき、例えば０．５μｍ以上１０μｍ以下の範囲で選択することができる。
本実施形態において、伝送線路８０の高さは２μｍである。しかしながらこれに限定されず、伝送線路８０の高さは、用途に応じて適宜選択でき、例えば０．５μｍ以上１０μｍ以下の範囲で選択することができる。
伝送線路８０が配置されるトレンチ７２のアスペクト比は、０．１以上５以下になるように選択されるとよい。ここで、トレンチ７２のアスペクト比は、開口部幅に対する深さとして定義される。トレンチ７２の平面形状が図１５に示す形状とは異なる場合、トレンチ７２のアスペクト比は、開口部のうち最も幅が狭い箇所の幅に対する深さとして定義されてもよい。伝送線路８０が配置されるトレンチ７２のアスペクト比が上記下限よりも小さいと、配線基板４００における伝送線路８０の微細パターンを形成することが困難になる。伝送線路８０が配置されるトレンチ７２のアスペクト比が上記上限よりも大きいと、第１の導電体７４と、第２の導電体７６とをトレンチ７２に充填することが困難になる。
以上のように、本実施形態に係る配線基板４００は、第１の絶縁層７０に設けられたトレンチ７２の内側の表面に接するように、より高い導電率を有する第１の導電体７４が配置され、第１の導電体７４に接するようにより低い導電率を有する第２の導電体７６が配置された伝送線路８０を備える。言い換えると、本実施形態に係る配線基板４００は、より低い導電率を有する第２の導電体７６を、より高い導電率を有する第１の導電体７４が囲うように配置された伝送線路８０を備える。このような構成をとることによって、本実施形態に係る配線基板４００は、低い導電率を有する第２の導電体７６が配置された伝送線路８０の高周波帯域における伝送特性を改善することができ、より高速な信号伝達が可能となる。
［配線基板４００の製造方法］
図１６を用いて、本開示の一実施形態に係る配線基板の製造方法を説明する。図１６において、図１５に示す要素と同じ要素には同一の符号を付した。
図１６（Ａ）は、本開示の一実施形態に係る配線基板の製造方法において、第１の絶縁層７０にトレンチ７２を形成する工程を示す図である。第１の絶縁層７０に、フォトリソグラフィ法により、トレンチ７２が形成される領域を露出するようにレジストパターンを形成する。レジストパターンから露出した第１の絶縁層７０に対するエッチングを行い、トレンチ７２を形成する。レジストパターンを除去することで、図１６（Ａ）に示す断面構造の基材を得ることができる。しかしながらこれに限定されず、第１の絶縁層７０にトレンチ７２を形成する方法としては、インプリント法などの方法を用いることもできる。
図１６（Ｂ）は、本開示の一実施形態に係る配線基板の製造方法において、第１の絶縁層７０上に第１の導電体７４を形成する工程を示す図である。図１６（Ｂ）に示すように、第１の絶縁層７０上の略全面に第１の導電体７４を形成する。この時、第１の導電体７４の厚さは、所定の膜厚になるよう制御する。本実施形態において第１の導電体７４は、銅を用いてスパッタリング法によって形成する。第１の導電体７４を形成する方法としては、プラズマＣＶＤ法を用いることもできる。また、本実施形態において第１の導電体７４は、第１の絶縁層７０上の略全面に形成したが、伝送線路８０が配置されるトレンチ７２の領域にのみ形成してもよい。
図１６（Ｃ）は、本開示の一実施形態に係る配線基板の製造方法において、第２の導電体７６を形成する工程を示す図である。図１６（Ｃ）に示すように、第１の導電体７４上の略全面に第２の導電体７６を形成する。本実施形態において第２の導電体７６は、径２００ｎｍ以下の銅ナノ粒子を含むペーストを用いて形成する。銅ナノ粒子ペーストを印刷法によって印刷することで、トレンチ７２を銅ナノ粒子ペーストで充填する。その後、例えば、１８０℃で６０分焼結することで、第２の導電体７６を形成する。
図１６（Ｄ）は、本開示の一実施形態に係る配線基板の製造方法において、第１の絶縁層７０上を研磨する工程を示す図である。図１６（Ｄ）に示すように、第１の絶縁層７０上の略全面を研磨する。本実施形態において、第１の絶縁層７０の表面は化学機械研磨法（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）を用いて研磨した。第１の絶縁層７０上を研磨する方法としては、機械研磨法を用いることもできる。第１の絶縁層７０上を研磨することで、トレンチ７２内以外の第１の導電体７４及び第２の導電体７６を除去する。これによって、トレンチ７２内の第１の導電体７４及び第２の導電体７６が、伝送線路８０及び接地導体８２として形成される。
以上のように、本実施形態に係る配線基板４００の製造方法によると、第１の導電体７４を所定の膜厚になるよう制御するという簡易な方法によって、低い導電率を有する第２の導電体７６が配置された伝送線路８０の高周波帯域における伝送特性が改善された配線基板４００を形成することができる。第２の導電体７６は、銅ナノ粒子ペーストを印刷法によって印刷することで形成することができ、低コストでの高密度配線が可能となる。
＜第５実施形態＞
第４実施形態において、第１の導電体７４の厚さは、トレンチ７２の内側の表面において均一であった。第５実施形態において、第１の導電体７４の厚さは、接地導体８２に近接するトレンチ７２の側壁部が底部より厚い。
図１７または図１８を用いて、本開示の第５実施形態に係る配線基板５００の構成、及び配線基板５００の製造方法について説明する。ここで、第４実施形態と同様である部分は、その詳しい説明を省略する。
［配線基板の構成］
図１７は、本開示の一実施形態に係る配線基板の一例を示す（Ａ）上面図及び（Ｂ）断面図である。図１７（Ａ）及び（Ｂ）に示すように、配線基板５００は、第１の絶縁層７０と、伝送線路（第１の配線）８０と、接地導体（第２の配線、第３の配線）８２とを備える。第１の絶縁層７０には、複数のトレンチ７２が設けられている。複数のトレンチ７２には、それぞれ伝送線路８０または接地導体８２が配置される。本実施形態において、伝送線路８０は２本の接地導体８２に挟まれて配置される。すなわち、伝送線路８０の両側に接地導体８２が配置される。伝送線路８０は４本配置したが、これに限定されない。１本以上配置されればよい。
図１７（Ａ）及び（Ｂ）に示すように、伝送線路８０及び接地導体８２はそれぞれ、第１の導電体７４と、第２の導電体７６とを有する。第１の導電体７４は、トレンチ７２の内側の表面に配置される。第２の導電体７６は、トレンチ７２に配置され、第１の導電体７４と接している。
第１の導電体７４の材料と、第２の導電体７６の材料とは、導電性を有し、且つ後に説明する条件を満たしていればよい。第２の導電体７６は、第１の導電体７４の導電率より低い導電率を有する。第１の導電体７４の導電率は５×１０7Ｓ／ｍ以上であればよい。第２の導電体７６の導電率は、１×１０7Ｓ／ｍから２×１０7Ｓ／ｍの範囲とすることができる。
本実施形態において第１の導電体７４の材料は銅であるがこれに限定されない。第１の導電体７４の材料は、金、銀、銅、白金、ニッケル、ロジウム、ルテニウム、又はイリジウム等を用いることができる。第２の導電体７６の材料は銅ナノ粒子ペースト焼結体であるが、これに限定されない。径２００ｎｍ以下の金属ナノ粒子等を含むペーストを低温焼結したものであればよい。金属としては、例えば、金、銀、銅等を用いることができる。金属ナノ粒子は融点が低い。このため金属ナノ粒子を含むペーストを焼結することによって、含有金属は凝集後融解し、導電率が向上する。銅ナノ粒子ペースト焼結体は、含有金属の粒子径が大きくなった状態で凝集することになり、空隙（ボイド）を含む第２の導電体７６はポーラス（多孔質）な状態となる。
本実施形態において、伝送線路８０の幅は３μｍである。しかしながらこれに限定されず、伝送線路８０の幅は、用途に応じて適宜選択でき、例えば０．５μｍ以上１０μｍ以下の範囲で選択することができる。
本実施形態において、第１の導電体７４の厚さは０．４μｍ以上である。しかしながらこれに限定されず、第１の導電体７４の厚さは用途に応じて適宜選択でき、伝送線路８０の幅の１／８以上であればよい。さらに、第１の導電体７４の厚さは、接地導体８２に近接するトレンチ７２の側壁部が底部より厚い。すなわち伝送線路８０において、第１の導電体７４の厚さは、接地導体８２に近接する側面部が底部より厚い。
以上のように、本実施形態に係る配線基板５００は、第１の絶縁層７０に設けられたトレンチ７２の内側の表面に接するように、より高い導電率を有する第１の導電体７４が配置され、第１の導電体７４に接するようにより低い導電率を有する第２の導電体７６が配置された伝送線路８０を備える。さらに第１の導電体７４の厚さは、接地導体８２に近接するトレンチ７２の側壁部が底部より厚い。言い換えると、本実施形態に係る配線基板５００は、より低い導電率を有する第２の導電体７６を、より高い導電率を有する第１の導電体７４が囲うように配置され、さらに第１の導電体７４の接地導体８２に近接する側面部が底部より厚い伝送線路８０を備える。このような構成をとることによって、本実施形態に係る配線基板５００は、低い導電率を有する第２の導電体７６が配置された伝送線路８０の高周波帯域における伝送特性をさらに改善することができ、より高速な信号伝達が可能となる。
［配線基板５００の製造方法］
図１８を用いて、本開示の一実施形態に係る配線基板の製造方法を説明する。図１８において、図１７に示す要素と同じ要素には同一の符号を付した。
図１８（Ａ）は、本開示の一実施形態に係る配線基板の製造方法において、第１の絶縁層７０にトレンチ７２を形成する工程を示す図である。第１の絶縁層７０に、フォトリソグラフィ法により、トレンチ７２が形成される領域を露出するようにレジストパターンを形成する。レジストパターンから露出した第１の絶縁層７０に対するエッチングを行い、トレンチ７２を形成する。レジストパターンを除去することで、図１８（Ａ）に示す断面構造の基材を得ることができる。第１の絶縁層７０にトレンチ７２を形成する方法としては、インプリント法などの方法を用いることもできる。
図１８（Ｂ）は、本開示の一実施形態に係る配線基板の製造方法において、第１の絶縁層７０上に第１の導電体７４を形成する工程を示す図である。図１８（Ｂ）に示すように、第１の絶縁層７０上の略全面に第１の導電体７４を形成する。この時、第１の導電体７４の厚さは、後述する図１８（Ｄ）の工程とあわせて所定の膜厚になるよう制御する。本実施形態において第１の導電体７４は、銅を用いてスパッタリング法によって形成する。第１の導電体７４を形成する方法としては、プラズマＣＶＤ法を用いることもできる。また、本実施形態において第１の導電体７４は、第１の絶縁層７０上の略全面に形成したが、伝送線路８０が配置されるトレンチ７２の領域にのみ形成してもよい。
図１８（Ｃ）は、本開示の一実施形態に係る配線基板の製造方法において第１の導電体７４をエッチングする工程を示す図である。第１の導電体７４に、フォトリソグラフィ法により、トレンチ７２底部を露出するようにレジストパターンを形成する。レジストパターンから露出した第１の導電体７４に対するエッチングを行い、トレンチ７２底部の第１の導電体７４を選択的に除去する。レジストパターンを除去することで、図１８（Ｃ）に示す断面構造の基材を得ることができる。
図１８（Ｄ）は、本開示の一実施形態に係る配線基板の製造方法において、第１の絶縁層７０上に、さらに第１の導電体７４を形成する工程を示す図である。図１８（Ｄ）に示すように、第１の絶縁層７０上の略全面に第１の導電体７４を形成する。この時、第１の導電体７４の厚さは、前述した図１８（Ｂ）の工程とあわせて所定の膜厚になるよう制御する。図１８（Ｂ）〜（Ｄ）の工程によって、第１の導電体７４の厚さは、接地導体８２に近接するトレンチ７２の側壁部が底部より厚く形成される。本実施形態において第１の導電体７４は、銅を用いてスパッタリング法によって形成する。また、本実施形態において第１の導電体７４は、第１の絶縁層７０上の略全面に形成したが、伝送線路８０が配置されるトレンチ７２の領域にのみ形成してもよい。
図１８（Ｅ）は、本開示の一実施形態に係る配線基板の製造方法において、第２の導電体７６を形成する工程を示す図である。図１８（Ｅ）に示すように、第１の導電体７４上の略全面に第２の導電体７６を形成する。本実施形態において第２の導電体７６は、径２００ｎｍ以下の銅ナノ粒子を含むペーストを用いて形成する。銅ナノ粒子ペーストを印刷法によって印刷することで、トレンチ７２を銅ナノ粒子ペーストで充填する。その後、例えば、１８０℃で６０分焼結することで、第２の導電体７６を形成する。
図１８（Ｆ）は、本開示の一実施形態に係る配線基板の製造方法において、第１の絶縁層７０上を研磨する工程を示す図である。図１８（Ｆ）に示すように、第１の絶縁層７０上の略全面を研磨する。本実施形態において、第１の絶縁層７０の表面は化学機械研磨法（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）を用いて研磨した。第１の絶縁層７０上を研磨する方法としては、機械研磨法を用いることもできる。第１の絶縁層７０上を研磨することで、トレンチ７２内以外の第１の導電体７４及び第２の導電体７６を除去する。これによって、トレンチ７２内の第１の導電体７４及び第２の導電体７６が、伝送線路８０及び接地導体８２として形成される。
以上のように、本実施形態に係る配線基板５００の製造方法によると、第１の導電体７４を所定の膜厚になるよう制御するという簡易な方法によって、低い導電率を有する第２の導電体７６が配置された伝送線路８０の高周波帯域における伝送特性が改善された配線基板５００を形成することができる。さらに、第１の導電体７４の厚さを、接地導体８２に近接する側面部が底部より厚くなるよう制御することで、伝送線路８０の高周波帯域における伝送特性がより改善された配線基板５００を形成することができる。第２の導電体７６は、銅ナノ粒子ペーストを印刷法によって印刷することで形成することができ、低コストでの高密度配線が可能となる。
＜第６実施形態＞
第４実施形態において、第１の導電体７４の厚さは、トレンチ７２の内側の表面において均一であった。第６実施形態において、第１の導電体７４の厚さは、接地導体８２に近接するトレンチ７２の底部が側壁部より厚い。
図１９または図２０を用いて、本開示の第６実施形態に係る配線基板６００の構成、及び配線基板６００の製造方法について説明する。ここで、第３実施形態と同様である部分は、その詳しい説明を省略する。
［配線基板の構成］
図１９は、本開示の一実施形態に係る配線基板の一例を示す（Ａ）上面図及び（Ｂ）断面図である。図１９（Ａ）及び（Ｂ）に示すように、配線基板６００は、第１の絶縁層７０と、伝送線路（第１の配線）８０と、接地導体（第２の配線）８２とを備える。第１の絶縁層７０には、複数のトレンチ７２が設けられている。複数のトレンチ７２には、それぞれ伝送線路８０が配置される。本実施形態において接地導体８２は、第１の絶縁層７０の伝送線路８０が配置される面とは反対側の面に配置される。伝送線路８０は４本配置したが、これに限定されない。１本以上配置されればよい。
図１９（Ａ）及び（Ｂ）に示すように、伝送線路８０はそれぞれ、第１の導電体７４と、第２の導電体７６とを有する。第１の導電体７４は、トレンチ７２の内側の表面に配置される。第２の導電体７６は、トレンチ７２に配置され、第１の導電体７４と接している。接地導体８２は、例えば、第１の導電体７４、または第２の導電体７６のみで形成されてもよい。
第１の導電体７４の材料と、第２の導電体７６の材料とは、導電性を有し、且つ後に説明する条件を満たしていればよい。第２の導電体７６は、第１の導電体７４の導電率より低い導電率を有する。第１の導電体７４の導電率は５×１０7Ｓ／ｍ以上であればよい。第２の導電体７６の導電率は、１×１０7Ｓ／ｍから２×１０7Ｓ／ｍの範囲とすることができる。
本実施形態において第１の導電体７４の材料は銅であるがこれに限定されない。第１の導電体７４の材料は、金、銀、銅、白金、ニッケル、ロジウム、ルテニウム、又はイリジウム等を用いることができる。第２の導電体７６の材料は銅ナノ粒子ペースト焼結体であるが、これに限定されない。径２００ｎｍ以下の金属ナノ粒子等を含むペーストを低温焼結したものであればよい。金属としては、例えば、金、銀、銅等を用いることができる。金属ナノ粒子は融点が低い。このため金属ナノ粒子を含むペーストを焼結することによって、含有金属は凝集後融解し、導電率が向上する。銅ナノ粒子ペースト焼結体は、含有金属の粒子径が大きくなった状態で凝集することになり、空隙（ボイド）を含む第２の導電体７６はポーラス（多孔質）な状態となる。
本実施形態において、伝送線路８０の幅は３μｍである。しかしながらこれに限定されず、伝送線路８０の幅は、用途に応じて適宜選択でき、例えば０．５μｍ以上１０μｍ以下の範囲で選択することができる。
本実施形態において、第１の導電体７４の厚さは０．４μｍ以上である。しかしながらこれに限定されず、第１の導電体７４の厚さは用途に応じて適宜選択でき、伝送線路８０の幅の１／８以上であればよい。さらに、第１の導電体７４の厚さは、接地導体８２に近接するトレンチ７２の底部が側壁部より厚い。すなわち伝送線路８０において、第１の導電体７４の厚さは、接地導体８２に近接する底部が側面部より厚い。
以上のように、本実施形態に係る配線基板６００は、第１の絶縁層７０に設けられたトレンチ７２の内側の表面に接するように、より高い導電率を有する第１の導電体７４が配置され、第１の導電体７４に接するようにより低い導電率を有する第２の導電体７６が配置された伝送線路８０を備える。さらに第１の導電体７４の厚さは、接地導体８２に近接するトレンチ７２の底部が側壁部より厚い。言い換えると、本実施形態に係る配線基板６００は、より低い導電率を有する第２の導電体７６を、より高い導電率を有する第１の導電体７４が囲うように配置され、さらに第１の導電体７４の接地導体８２に近接する底部が側面部より厚い伝送線路８０を備える。このような構成をとることによって、本実施形態に係る配線基板６００は、低い導電率を有する第２の導電体７６が配置された伝送線路８０の高周波帯域における伝送特性をさらに改善することができ、より高速な信号伝達が可能となる。
［配線基板６００の製造方法］
図２０を用いて、本開示の一実施形態に係る配線基板の製造方法を説明する。図２０において、図１９に示す要素と同じ要素には同一の符号を付した。
図２０（Ａ）は、本開示の一実施形態に係る配線基板の製造方法において、第１の絶縁層７０にトレンチ７２を形成する工程を示す図である。第１の絶縁層７０に、フォトリソグラフィ法により、トレンチ７２が形成される領域を露出するようにレジストパターンを形成する。レジストパターンから露出した第１の絶縁層７０に対するエッチングを行い、トレンチ７２を形成する。レジストパターンを除去することで、図２０（Ａ）に示す断面構造の基材を得ることができる。第１の絶縁層７０にトレンチ７２を形成する方法としては、インプリント法などの方法を用いることもできる。
図２０（Ｂ）は、本開示の一実施形態に係る配線基板の製造方法において、第１の絶縁層７０上に第１の導電体７４を形成する工程を示す図である。図２０（Ｂ）に示すように、第１の絶縁層７０上の略全面に第１の導電体７４を形成する。この時、第１の導電体７４の厚さは、所定の膜厚になるよう制御する。本実施形態において第１の導電体７４は、銅を用いてロングスロースパッタリング法によって形成する。これによって、第１の導電体７４の厚さは、接地導体８２に近接するトレンチ７２の底部が側壁部より厚く形成される。また、本実施形態において第１の導電体７４は、第１の絶縁層７０上の略全面に形成したが、伝送線路８０が配置されるトレンチ７２の領域にのみ形成してもよい。
図２０（Ｃ）は、本開示の一実施形態に係る配線基板の製造方法において、第２の導電体７６を形成する工程を示す図である。図２０（Ｃ）に示すように、第１の導電体７４上の略全面に第２の導電体７６を形成する。本実施形態において第２の導電体７６は、径２００ｎｍ以下の銅ナノ粒子を含むペーストを用いて形成する。銅ナノ粒子ペーストを印刷法によって印刷することで、トレンチ７２を銅ナノ粒子ペーストで充填する。その後、例えば、１８０℃で６０分焼結することで、第２の導電体７６を形成する。
図２０（Ｄ）は、本開示の一実施形態に係る配線基板の製造方法において、第１の絶縁層７０上を研磨する工程を示す図である。図２０（Ｄ）に示すように、第１の絶縁層７０上の略全面を研磨する。本実施形態において、第１の絶縁層７０の表面は化学機械研磨法（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）を用いて研磨した。第１の絶縁層７０上を研磨する方法としては、機械研磨法を用いることもできる。第１の絶縁層７０上を研磨することで、トレンチ７２内以外の第１の導電体７４及び第２の導電体７６を除去する。これによって、トレンチ７２内の第１の導電体７４及び第２の導電体７６が、伝送線路８０として形成される。
図２０（Ｅ）は、本開示の一実施形態に係る配線基板の製造方法において、第１の絶縁層７０の伝送線路８０が配置される面とは反対側の面上に第１の導電体７４を形成する工程を示す図である。図２０（Ｅ）に示すように、第１の絶縁層７０の伝送線路８０が配置される面とは反対側の略全面に第１の導電体７４を形成する。本実施形態において第１の導電体７４は、銅を用いてスパッタリング法によって形成する。第１の導電体７４を形成する方法としては、プラズマＣＶＤ法を用いることもできる。また、本実施形態において第１の導電体７４は、第１の絶縁層７０上の略全面に形成したが、所定の領域にのみに形成してもよい。
以上のように、本実施形態に係る配線基板６００の製造方法によると、第１の導電体７４を所定の膜厚になるよう制御するという簡易な方法によって、低い導電率を有する第２の導電体７６が配置された伝送線路８０の高周波帯域における伝送特性が改善された配線基板６００を形成することができる。さらに、第１の導電体７４の厚さを、接地導体８２に近接する底部が側面部より厚くなるよう制御することで、伝送線路８０の高周波帯域における伝送特性がより改善された配線基板６００を形成することができる。第２の導電体７６は、銅ナノ粒子ペーストを印刷法によって印刷することで形成することができ、低コストでの高密度配線が可能となる。
＜第７実施形態＞
第４実施形態において、第１の導電体７４の厚さは、トレンチ７２の内側の表面において均一であった。第６実施形態において、第１の導電体７４の厚さは、接地導体８２に近接するトレンチ７２の底部が側壁部より厚い。第７実施形態は、第６実施形態に係る配線基板７００に、第２の絶縁層７８及び接地導体８２を積層した構成をとる。第１の導電体７４は第２の導電体７６を囲むように配置され、第１の導電体７４の厚さは、接地導体８２に近接するトレンチ７２の底部及び上部が側壁部より厚い。
図２１または図２２を用いて、本開示の第７実施形態に係る配線基板７００の構成、及び配線基板７００の製造方法について説明する。ここで、第１および第３実施形態と同様である部分は、その詳しい説明を省略する。
［配線基板の構成］
図２１は、本開示の一実施形態に係る配線基板の一例を示す（Ａ）上面図及び（Ｂ）断面図である。図２１（Ａ）及び（Ｂ）に示すように、配線基板７００は、第１の絶縁層７０と、伝送線路（第１の配線）８０と、第２の絶縁層７８と、接地導体（第２の配線、第３の配線）８２と、を備える。第１の絶縁層７０には、複数のトレンチ７２が設けられている。複数のトレンチ７２には、それぞれ伝送線路８０が配置される。第２の絶縁層７８は、第１の絶縁層７０の伝送線路８０が配置される面上に配置される。第２の絶縁層７８は、第１の絶縁層７０上の伝送線路８０が嵌るように、複数のトレンチ７２を有する。本実施形態において接地導体８２は、第１の絶縁層７０と、第２の絶縁層７８の、伝送線路８０が配置される面とは反対側の面にそれぞれ配置される。伝送線路８０は４本配置したが、これに限定されない。１本以上配置されればよい。
第１の絶縁層７０及び第２の絶縁層７８の材料は、電気絶縁性を有する材料であればよい。第１の絶縁層７０及び第２の絶縁層７８の材料としては、例えば、エポキシ系樹脂材料、フェノール系樹脂材料、ポリイミド系樹脂材料、ポリスルホン系樹脂材料、ポリエステル系樹脂材料、ポリカーボネイト系樹脂材料等を用いることができる。なお、第１の絶縁層７０及び第２の絶縁層７８は、単一の層によって構成された例を図示したが、これに限定されず、複数の基材又は層が積層された構造であってもよい。
図２１（Ａ）及び（Ｂ）に示すように、伝送線路８０はそれぞれ、第１の導電体７４と、第２の導電体７６とを有する。第１の導電体７４は、トレンチ７２の内側の表面に配置される。第２の導電体７６は、トレンチ７２に配置され、第１の導電体７４と接している。接地導体８２は、例えば、第１の導電体７４、または第２の導電体７６のみで形成されてもよい。
第１の導電体７４の材料と、第２の導電体７６の材料とは、導電性を有し、且つ後に説明する条件を満たしていればよい。第２の導電体７６は、第１の導電体７４の導電率より低い導電率を有する。第１の導電体７４の導電率は５×１０7Ｓ／ｍ以上であればよい。第２の導電体７６の導電率は、１×１０7Ｓ／ｍから２×１０7Ｓ／ｍの範囲とすることができる。
本実施形態において第１の導電体７４の材料は銅であるがこれに限定されない。第１の導電体７４の材料は、金、銀、銅、白金、ニッケル、ロジウム、ルテニウム、又はイリジウム等を用いることができる。第２の導電体７６の材料は銅ナノ粒子ペースト焼結体であるが、これに限定されない。径２００ｎｍ以下の金属ナノ粒子等を含むペーストを低温焼結したものであればよい。金属としては、例えば、金、銀、銅等を用いることができる。金属ナノ粒子は融点が低い。このため金属ナノ粒子を含むペーストを焼結することによって、含有金属は凝集後融解し、導電率が向上する。銅ナノ粒子ペースト焼結体は、含有金属の粒子径が大きくなった状態で凝集することになり、空隙（ボイド）を含む第２の導電体７６はポーラス（多孔質）な状態となる。
本実施形態において、伝送線路８０の幅は３μｍである。しかしながらこれに限定されず、伝送線路８０の幅は、用途に応じて適宜選択でき、例えば０．５μｍ以上１０μｍ以下の範囲で選択することができる。
本実施形態において、第１の導電体７４の厚さは０．４μｍ以上である。しかしながらこれに限定されず、第１の導電体７４の厚さは用途に応じて適宜選択でき、伝送線路８０の幅の１／８以上であればよい。さらに、第１の導電体７４の厚さは、それぞれの接地導体８２に近接するトレンチ７２の底部及び上部が側壁部より厚い。すなわち伝送線路８０において、第１の導電体７４の厚さは、それぞれの接地導体８２に近接する底部及び上部が側面部より厚い。
以上のように、本実施形態に係る配線基板７００は、第１の絶縁層７０及び第２の絶縁層７８に設けられたトレンチ７２の内側の表面に接するように、より高い導電率を有する第１の導電体７４が配置され、第１の導電体７４に接するようにより低い導電率を有する第２の導電体７６が配置された伝送線路８０を備える。さらに第１の導電体７４の厚さは、接地導体８２に近接するトレンチ７２の底部及び上部が側壁部より厚い。言い換えると、本実施形態に係る配線基板７００は、より低い導電率を有する第２の導電体７６を、より高い導電率を有する第１の導電体７４が囲むように配置され、さらに第１の導電体７４の接地導体８２に近接する底部及び上部が側面部より厚い伝送線路８０を備える。このような構成をとることによって、本実施形態に係る配線基板７００は、低い導電率を有する第２の導電体７６が配置された伝送線路８０の高周波帯域における伝送特性をさらに改善することができ、より高速な信号伝達が可能となる。
［配線基板７００の製造方法］
図２２を用いて、本開示の一実施形態に係る配線基板の製造方法を説明する。図２２において、図２１に示す要素と同じ要素には同一の符号を付した。
図２２（Ａ）は、本開示の一実施形態に係る配線基板の製造方法において、第６実施形態に係る配線基板６００を形成する工程を示す図である。第６実施形態における配線基板６００の製造方法と同様であるため、その詳しい説明を省略する。
図２２（Ｂ）は、本開示の一実施形態に係る配線基板の製造方法において、第１の絶縁層７０上に第１の導電体７４を形成する工程を示す図である。図２２（Ｂ）に示すように、第１の絶縁層７０上の略全面に第１の導電体７４を形成する。この時、第１の導電体７４の厚さは、所定の膜厚になるよう制御する。本実施形態において第１の導電体７４は、銅を用いてスパッタリング法によって形成する。第１の導電体７４を形成する方法としては、プラズマＣＶＤ法を用いることもできる。また、本実施形態において第１の導電体７４は、第１の絶縁層７０上の略全面に形成したが、伝送線路８０が配置されるトレンチ７２の領域にのみ形成してもよい。
図２２（Ｃ）は、本開示の一実施形態に係る配線基板の製造方法において第１の導電体７４をエッチングする工程を示す図である。第１の導電体７４に、フォトリソグラフィ法により、伝送線路８０が配置されるトレンチ７２の領域以外を露出するようにレジストパターンを形成する。レジストパターンから露出した第１の導電体７４に対するエッチングを行い、伝送線路８０が配置されるトレンチ７２の領域以外の第１の導電体７４を選択的に除去する。レジストパターンを除去することで、図２２（Ｃ）に示す断面構造の基材を得ることができる。
図２２（Ｄ）は、本開示の一実施形態に係る配線基板の製造方法において、第１の絶縁層７０上に第２の絶縁層７８を積層する工程を示す図である。ここで第２の絶縁層７８は、図２２（Ｂ）及び（Ｃ）で形成された第１の絶縁層７０上第１の導電体７４が嵌るように、複数のトレンチ７２を有する。第２の絶縁層７８は、第１の絶縁層７０上の伝送線路８０が嵌るように、第１の絶縁層７０上に積層する。これによって伝送線路８０は、第１の絶縁層７０及び第２の絶縁層７８に埋設される。
図２２（Ｅ）は、本開示の一実施形態に係る配線基板の製造方法において、第２の絶縁層７８の伝送線路８０が配置される面とは反対側の面上に第１の導電体７４を形成する工程を示す図である。図２２（Ｅ）に示すように、第２の絶縁層７８の伝送線路８０が配置される面とは反対側の略全面に第１の導電体７４を形成する。本実施形態において第１の導電体７４は、銅を用いてスパッタリング法によって形成する。また、本実施形態において第１の導電体７４は、第１の絶縁層７０上の略全面に形成したが、所定の領域にのみに形成してもよい。
以上のように、本実施形態に係る配線基板７００の製造方法によると、第１の導電体７４を所定の膜厚になるよう制御するという簡易な方法によって、低い導電率を有する第２の導電体７６が配置された伝送線路８０の高周波帯域における伝送特性が改善された配線基板７００を形成することができる。さらに、第１の導電体７４の厚さを、接地導体８２に近接する底部及び上部が側面部より厚くなるよう制御することで、伝送線路８０の高周波帯域における伝送特性がより改善された配線基板７００を形成することができる。第２の導電体７６は、銅ナノ粒子ペーストを印刷法によって印刷することで形成することができ、低コストでの高密度配線が可能となる。
〈変形例〉
図２３を用いて、本開示の実施形態の変形例に係る配線基板について説明する。
図２３は、第４実施形態乃至第６実施形態の変形例に係る配線基板の一例を示す断面図である。第４実施形態乃至第６実施形態に係る配線基板は、第１の絶縁層７０上に第２の絶縁層７８を積層してもよい。第４実施形態に係る配線基板に第２の絶縁層７８を積層した変形例を図２３（Ａ）に示す。第５実施形態に係る配線基板に第２の絶縁層７８を積層した変形例を図２３（Ｂ）に示す。第６実施形態に係る配線基板に第２の絶縁層７８を積層した変形例を図２３（Ｃ）に示す。図２３（Ａ）〜（Ｃ）に示すように、第１の絶縁層７０の伝送線路８０が配置される面に第２の絶縁層７８を積層する。これによって伝送線路８０は、第１の絶縁層７０及び第２の絶縁層７８に埋設される。図には示さなかったが、本開示の実施形態に係る配線基板７００は、さらに多層配線基板として積層することができる。この場合、各層間はビア導体を用いて電気的に接続することができる。
以上説明した実施形態は、本開示の理解を容易にするために記載されたものであって、本開示を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本開示の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
次に、具体的実施例を挙げて本開示を更に詳細に説明する。
［実装部品の作製］
基材として、厚み７００μｍのシリコン基材を準備し、このシリコン基材上に絶縁層を９層、導体層を９層、交互に積層して多層構造を構成し、また、絶縁層を介して上下に位置する導体層を層間接続体を介して接続して、実装部品（試料１〜試料３）を製造した。尚、絶縁層の厚みは８μｍ、導体層の厚みは４ｎｍとした。
この実装部品では、最表面の絶縁層には、２５ｍｍ×２０ｍｍの実装領域を画定し、この実装領域には、１５０μｍ×１５０μｍの大きさの電極パッドを、格子形状の交点に位置するようにピッチ２００μｍで２５００個配置した。
また、各実装部品（試料１〜試料３）では、電極パッドを有する最表面の導体層の下層に位置する他の８層の導体層の回路パターン形状をそれぞれ変えることにより、上記の実装領域と厚み方向で重複する他の８層の各導体層の面積（実装領域の面積を１００％としたときの面積（％）で示す）を、下記の表１に示すような値とした。
さらに、各実装部品（試料１〜試料３）では、電極パッドの直下に位置する下層の導体層を、図５（Ａ）、図５（Ｂ）、または図５（Ｄ）に示すように変化させることにより、電極パッドの直下に位置する下層の導体層の面積（電極パッドの面積を１００％としたときの面積（％）で示す）を、下記の表１に示すような値とした。
［実装部品の評価］
次に、上記のように作製した実装部品（試料１〜試料３）を、多層配線基板にはんだボールを用いてフリップチップ実装した。上記のように実装した各実装部品について、多層配線基板との接続確認を行い、接続不良の発生頻度（％）を求めて、下記の表１に示した。
表１に示されるように、実装領域と厚み方向で重複する導体層の面積が６０％以上であり、電極パッド直下に位置する導体層の面積が５０％以上である実装部品（試料２、試料３）は、接続不良が発生しない、あるいは、接続不良が発生しても、その発生頻度が極めて低いことが確認された。しかし、実装領域と厚み方向で重複する導体層の面積が６０％未満であり、電極パッド直下に位置する導体層の面積が５０％未満である実装部品（試料１）は、接続不良の発生頻度が高いものであった。
また、実装部品（試料２，試料３）の中で、実装領域と厚み方向で重複する導体層の面積が７０％以上であり、電極パッドの直下に位置する下層の導体層の面積が７５％以上の試料３は、接続不良の発生が確実に防止されていることが確認された。
次に、上述した本開示に係る配線基板について、より詳細に説明する。
本開示の実施形態に係る配線基板が備える伝送線路の高周波帯域における伝送特性を改善し、より高速な信号伝達を可能とするために、第１の導電体７４及び第２の導電体７６の比率を検討した。
［実施例１］
本開示の実施例１に係る配線基板は、第４実施形態に係る配線基板と同様であることから、その詳しい説明は省略する。
実施例１に係る配線基板における伝送線路の各パラメータは以下の通りである。
伝送線路の幅：３μｍ
伝送線路の高さ：２μｍ
伝送線路の長さ：１０ｍｍ
第１の導電体の厚さ：０．４μｍ
第１の導電体の導電率：５．８×１０7Ｓ／ｍ
第２の導電体の幅：２．２μｍ
第２の導電体の高さ：１．６μｍ
第２の導電体の導電率：１．５×１０7Ｓ／ｍ
次に上記、実施例１に示した配線基板に対する比較例について、以下に説明する。比較例１は、実施例１と比べて第１の導電体の厚さおよび第２の導電体の導電率が異なる。配線基板の製造工程は第２の導電体を形成する工程以外、実施例１と同様であるので、くわしい説明を省略する。第２の導電体を形成する工程（図１６（Ｃ））において、比較例１では、電解銅めっき法によって銅をトレンチ内に充填する。これによって高い導電率を有する導電体のみが配置された伝送線路を形成する。
［比較例１］
比較例１に係る配線基板における伝送線路の各パラメータは以下の通りである。
伝送線路の幅：３μｍ
伝送線路の高さ：２μｍ
伝送線路の長さ：１０ｍｍ
第１の導電体の厚さ：０．２μｍ
第１の導電体の導電率：５．８×１０7Ｓ／ｍ
第２の導電体の幅：２．６μｍ
第２の導電体の高さ：１．８μｍ
第２の導電体の導電率：５．８×１０7Ｓ／ｍ
比較例２は、実施例１とは第１の導電体の厚さが異なる。配線基板の製造工程は実施例１と同様であるので、説明を省略する。
［比較例２］
実施例１と同様の工程によって得た比較例２に係る配線基板における伝送線路の各パラメータは以下の通りである。
伝送線路の幅：３μｍ
伝送線路の高さ：２μｍ
伝送線路の長さ：１０ｍｍ
第１の導電体の厚さ：０．２μｍ
第１の導電体の導電率：５．８×１０7Ｓ／ｍ
第２の導電体の幅：２．６μｍ
第２の導電体の高さ：１．８μｍ
第２の導電体の導電率：１．５×１０7Ｓ／ｍ
実施例１、比較例１及び２の配線基板を用いて、伝送線路の挿入損失をネットワークアナライザ（Ｋｅｙｓｉｇｈｔ社製）で測定した。２ポートＳパラメータを測定し、各周波数における電力の損失を算出した結果を図２４に示す。
図２４に示すように、実施例１において、第１の導電体を０．４μｍ膜厚にすることによって、低い導電率を有する第２の導電体が配置された伝送線路の高周波帯域における伝送特性を改善することができた。この結果は、比較例２における高い導電率を有する導電体だけが配置された伝送線路の高周波帯域における伝送特性と同等であった。一方で、実施例２において、第１の導電体を０．２μｍ膜厚にすると、低い導電率を有する第２の導電体が配置された伝送線路の高周波帯域における伝送特性を改善することはできなかった。
次に、比較例２の配線基板を用いて、伝送線路の断面を電子顕微鏡（ＳＥＭ）で観察した。比較例２の配線基板断面からサンプルを切り出し、電子顕微鏡（ＳＥＭ）を用いて観察した写真を図２５に示す。
図２５は、比較例２における伝送線路断面の電子顕微鏡写真である。図２５に示すように、銅ナノ粒子ペーストを材料として形成された第２の導電体は、ポーラス（多孔質）な状態であり、疎な構造が観察された。一方、銅を材料としてスパッタリング法で形成された第１の導電体７４は、より密な構造が観察された。
本開示は、多層配線基板にフリップチップ実装する種々の実装部品およびその製造、実装部品を実装した電子装置において有用である。

Claims (12)

  1. 第１の配線層と、絶縁膜と、第２の配線層とがこの順に設けられてなる配線基板であって、
    前記絶縁膜の厚さ方向に貫通して前記第１の配線層と前記第２の配線層とを電気的に接続するビア導体を備え、
    前記第２の配線層及び前記ビア導体は、第２の焼結金属層と、前記第２の焼結金属層を囲うように配置される第１の焼結金属層とを含み、
    前記第１の焼結金属層を構成する第１の金属粒子の平均粒子径は、前記第２の焼結金属層を構成する第２の金属粒子の平均粒子径よりも小さい配線基板。
  2. 前記第２の配線層及び前記ビア導体は、前記第１の焼結金属層を囲うように配置される金属層をさらに含む請求項１に記載の配線基板。
  3. 前記ビア導体における前記第１の焼結金属層は、底面部と側壁部との角部においてそれらの間を連続する第１の湾曲部を含み、
    前記第１の湾曲部の曲率半径は、前記ビア導体の高さの１／４以上である請求項１又は請求項２に記載の配線基板。
  4. 前記第２の配線層は、配線部と、厚さ方向の断面視において前記ビア導体よりも広幅であり、前記ビア導体に電気的に接続されるランド部とを含み、
    前記ランド部における前記第１の焼結金属層は、底面部と側壁部との角部においてそれらの間を連続する第２の湾曲部を含み、
    前記第２の湾曲部の曲率半径は、前記ランド部の高さの１／４以上である請求項１乃至請求項３のいずれか１項に記載の配線基板。
  5. 第１の配線層上に、当該第１の配線層の少なくとも一部を露出させる貫通孔及び凹部を含む絶縁膜パターンを形成し、
    前記絶縁膜パターンを被覆するように第１の金属粒子を含む第１の導電性ペーストを塗布し、当該第１の導電性ペーストを焼成することで第１の焼結金属層を形成し、
    前記第１の焼結金属層を被覆し、かつ前記貫通孔及び前記凹部を埋めるように第２の金属粒子を含む第２の導電性ペーストを塗布し、当該第２の導電性ペーストを焼成することで第２の焼結金属層を形成すること、を含み、
    前記第１の金属粒子の平均粒子径は、前記第２の金属粒子の平均粒子径よりも小さい配線基板の製造方法。
  6. 前記絶縁膜パターンを被覆する金属層を形成することをさらに含み、
    前記第１の焼結金属層を形成することは、前記金属層を被覆するように前記第１の導電性ペーストを塗布することを含む請求項５に記載の配線基板の製造方法。
  7. 前記貫通孔は、前記第１の配線層上に位置する第１の貫通孔と、前記第１の貫通孔上に位置し、厚さ方向の断面視において前記第１の貫通孔よりも広幅の第２の貫通孔とを含む請求項５又は請求項６に記載の配線基板の製造方法。
  8. 前記第１の焼結金属層を形成することは、前記第１の貫通孔の側壁部と当該第１の貫通孔を介して露出する前記第１の配線層との角部に、前記第１の貫通孔の深さの１／４以上の曲率半径を有する第１の湾曲部が形成されるように、前記第１の導電性ペーストを塗布することをさらに含む請求項７に記載の配線基板の製造方法。
  9. 前記第１の焼結金属層を形成することは、前記第２の貫通孔の側壁部と底面部との角部に、前記第２の貫通孔の深さの１／４以上の曲率半径を有する第２の湾曲部が形成されるように、前記第１の導電性ペーストを塗布することをさらに含む請求項７又は請求項８に記載の配線基板の製造方法。
  10. 第１の配線層と、絶縁膜と、第２の配線層とがこの順に設けられてなる配線基板であって、
    前記絶縁膜の厚さ方向に貫通して前記第１の配線層と前記第２の配線層とを電気的に接続するビア導体を備え、
    前記第２の配線層及び前記ビア導体は、焼結金属層と、前記焼結金属層を囲うように配置されるスパッタ金属層又は無電解めっき金属層とを含む配線基板。
  11. 前記第２の配線層及び前記ビア導体は、前記スパッタ金属層又は前記無電解めっき金属層を囲うように配置される金属層をさらに含む請求項１０に記載の配線基板。
  12. 前記金属層は、Ｔｉ，ＴｉＮ，Ｃｒ，ＣｒＮ，およびＭｏからなる群より選択される金属材料を含む請求項１１に記載の配線基板。

JP2017541560A 2015-09-25 2016-09-20 実装部品、配線基板、電子装置、およびその製造方法 Active JP6819599B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2015188066 2015-09-25
JP2015188066 2015-09-25
JP2015215462 2015-11-02
JP2015215462 2015-11-02
JP2016083674 2016-04-19
JP2016083674 2016-04-19
JP2016181571 2016-09-16
JP2016181571 2016-09-16
PCT/JP2016/077743 WO2017051809A1 (ja) 2015-09-25 2016-09-20 実装部品、配線基板、電子装置、およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020215199A Division JP7052860B2 (ja) 2015-09-25 2020-12-24 実装部品、配線基板、電子装置、およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2017051809A1 JPWO2017051809A1 (ja) 2018-07-19
JP6819599B2 true JP6819599B2 (ja) 2021-01-27

Family

ID=58386642

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017541560A Active JP6819599B2 (ja) 2015-09-25 2016-09-20 実装部品、配線基板、電子装置、およびその製造方法
JP2020215199A Active JP7052860B2 (ja) 2015-09-25 2020-12-24 実装部品、配線基板、電子装置、およびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020215199A Active JP7052860B2 (ja) 2015-09-25 2020-12-24 実装部品、配線基板、電子装置、およびその製造方法

Country Status (4)

Country Link
US (2) US10276515B2 (ja)
JP (2) JP6819599B2 (ja)
TW (2) TWI725992B (ja)
WO (1) WO2017051809A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102449368B1 (ko) * 2017-10-20 2022-09-30 삼성전기주식회사 다층 인쇄회로기판
KR20190065748A (ko) * 2017-12-04 2019-06-12 삼성전기주식회사 인쇄회로기판
JP2019220547A (ja) * 2018-06-19 2019-12-26 凸版印刷株式会社 多層半導体パッケージ基板の製造方法および多層半導体パッケージ基板
CN110190002B (zh) * 2019-07-04 2021-01-12 环维电子(上海)有限公司 一种半导体组件及其制造方法
US11950365B2 (en) * 2020-01-10 2024-04-02 Sumitomo Electric Industries, Ltd. Flexible printed circuit board and method of manufacturing same
US20230065796A1 (en) * 2020-03-02 2023-03-02 Kuprion Inc. Ceramic-based circuit board assemblies formed using metal nanoparticles
JP7326192B2 (ja) * 2020-03-17 2023-08-15 キオクシア株式会社 配線基板及び半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056060A (ja) 1996-08-09 1998-02-24 Hitachi Ltd 半導体装置の製造方法
JP3472430B2 (ja) 1997-03-21 2003-12-02 シャープ株式会社 アンテナ一体化高周波回路
US6140226A (en) * 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
JP4071908B2 (ja) * 1999-11-30 2008-04-02 京セラ株式会社 多層配線基板およびその製造方法
JP3916850B2 (ja) * 2000-06-06 2007-05-23 株式会社ルネサステクノロジ 半導体装置
JP2003257979A (ja) 2001-12-25 2003-09-12 Nec Electronics Corp 銅配線構造およびその製造方法
JP2004087928A (ja) 2002-08-28 2004-03-18 Kyocera Corp 多層配線基板
JP4570390B2 (ja) * 2004-04-26 2010-10-27 京セラ株式会社 配線基板及びその製造方法
JP2008147498A (ja) * 2006-12-12 2008-06-26 Toppan Printing Co Ltd 多層配線板及び半導体装置パッケージ
JP2008227429A (ja) * 2007-03-16 2008-09-25 Alps Electric Co Ltd 電子回路モジュールおよび多層配線板
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP2010016061A (ja) * 2008-07-01 2010-01-21 Nippon Mektron Ltd プリント配線板およびその製造方法
JP2010034430A (ja) * 2008-07-31 2010-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
TWI453878B (zh) * 2009-01-10 2014-09-21 Unimicron Technology Corp 封裝基板及其製法
JP2010258415A (ja) * 2009-02-12 2010-11-11 Sumitomo Bakelite Co Ltd 複合体、複合体の製造方法及び半導体装置
JP5813921B2 (ja) * 2009-04-02 2015-11-17 Jsr株式会社 化学機械研磨用水系分散体および化学機械研磨方法
KR101037450B1 (ko) * 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
JP2011103602A (ja) 2009-11-11 2011-05-26 Panasonic Corp 伝送線路、高周波デバイスおよび伝送線路の製造方法
US8742561B2 (en) * 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
JP2011187473A (ja) * 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
JP5079059B2 (ja) * 2010-08-02 2012-11-21 日本特殊陶業株式会社 多層配線基板
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP5865769B2 (ja) 2011-06-09 2016-02-17 日本特殊陶業株式会社 多層配線基板の製造方法
JP2013206905A (ja) * 2012-03-27 2013-10-07 Renesas Electronics Corp 半導体装置およびその製造方法
US8866287B2 (en) * 2012-09-29 2014-10-21 Intel Corporation Embedded structures for package-on-package architecture
JP5842859B2 (ja) 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール
KR20160025449A (ko) * 2014-08-27 2016-03-08 제이에스알 가부시끼가이샤 3차원 배선의 형성 방법, 3차원 배선을 갖는 회로 장치 및, 3차원 배선용의 금속막 형성용 조성물
WO2016161434A1 (en) * 2015-04-02 2016-10-06 Nanopac Technologies, Inc. Method for creating through-connected vias and conductors on a substrate
US20170018501A1 (en) * 2015-07-14 2017-01-19 Avago Technologies General Ip (Singapore) Pte. Ltd Via structures for thermal dissipation

Also Published As

Publication number Publication date
TW202131767A (zh) 2021-08-16
TW201713172A (zh) 2017-04-01
TWI794775B (zh) 2023-03-01
US20180240760A1 (en) 2018-08-23
JP7052860B2 (ja) 2022-04-12
JPWO2017051809A1 (ja) 2018-07-19
WO2017051809A1 (ja) 2017-03-30
US20190206808A1 (en) 2019-07-04
JP2021061425A (ja) 2021-04-15
US10276515B2 (en) 2019-04-30
US10672722B2 (en) 2020-06-02
TWI725992B (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
JP7052860B2 (ja) 実装部品、配線基板、電子装置、およびその製造方法
JP5280309B2 (ja) 半導体装置及びその製造方法
KR101058309B1 (ko) 입체 회로 기판 및 그 제조 방법
JP2007242800A (ja) コモンモードフィルタ
TWI621377B (zh) 印刷電路板及其製造方法
JP2011151185A (ja) 配線基板及び半導体装置
TWI505756B (zh) 印刷電路板及其製造方法
US20090288873A1 (en) Wiring board and method of manufacturing the same
JP2015012237A (ja) 配線基板、半導体装置及び配線基板の製造方法
US20080217739A1 (en) Semiconductor packaging substrate structure with capacitor embedded therein
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
TW200411879A (en) Substrate with stacked via and fine circuit thereon, and method for fabricating the same
JPWO2019098012A1 (ja) 樹脂多層基板、電子部品およびその実装構造
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
US10879188B2 (en) Wiring substrate
JP2005026313A (ja) 配線基板の製造方法
JP4634735B2 (ja) 多層配線基板の製造方法
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
US20220020526A1 (en) Electronic component
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP5206217B2 (ja) 多層配線基板及びそれを用いた電子装置
TWI444632B (zh) 微小間距測試載板結構之製法
JP2004152915A (ja) 多層配線基板およびその製造方法
US20230225050A1 (en) Circuit board structure and manufacturing method thereof
JP2024031606A (ja) 配線基板

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A801

Effective date: 20180319

A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20180319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190902

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201214

R150 Certificate of patent or registration of utility model

Ref document number: 6819599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150