JP2008227429A - 電子回路モジュールおよび多層配線板 - Google Patents
電子回路モジュールおよび多層配線板 Download PDFInfo
- Publication number
- JP2008227429A JP2008227429A JP2007067852A JP2007067852A JP2008227429A JP 2008227429 A JP2008227429 A JP 2008227429A JP 2007067852 A JP2007067852 A JP 2007067852A JP 2007067852 A JP2007067852 A JP 2007067852A JP 2008227429 A JP2008227429 A JP 2008227429A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- integrated circuit
- wiring board
- multilayer wiring
- locations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】集積回路を多層配線板にフリップチップ接続する際に、多層配線板に対して集積回路が傾いてしまうことを抑制することにより、集積回路のバンプを多層配線板の接続電極に確実に接続することができる電子回路モジュールおよび多層配線板を提供すること。
【解決手段】本発明の電子回路モジュール1は、多層配線板3および集積回路2を備える。また、本発明の多層配線板3は、樹脂製の多層樹脂基板4、接続電極5および内層電極6を備える。多層配線板3は、接続電極5および内層電極6が最も積層された最多積層箇所7を集積回路2の四隅に1箇所ずつ有している。また、合計4箇所の最多積層箇所7は、最多積層箇所7を頂点として隣位する最多積層箇所7を結ぶことにより形成される四角形の内側に集積回路2の重心2gが重なるように配置されている。
【選択図】図1
【解決手段】本発明の電子回路モジュール1は、多層配線板3および集積回路2を備える。また、本発明の多層配線板3は、樹脂製の多層樹脂基板4、接続電極5および内層電極6を備える。多層配線板3は、接続電極5および内層電極6が最も積層された最多積層箇所7を集積回路2の四隅に1箇所ずつ有している。また、合計4箇所の最多積層箇所7は、最多積層箇所7を頂点として隣位する最多積層箇所7を結ぶことにより形成される四角形の内側に集積回路2の重心2gが重なるように配置されている。
【選択図】図1
Description
本発明は、電子回路モジュールおよび多層配線板に係り、特に、樹脂を用いて形成された多層樹脂配線板にICやLSIなどの集積回路をフリップチップ接続した回路モジュールおよびその多層樹脂配線板に好適に利用できる電子回路モジュールおよび多層配線板に関する。
従来の電子回路モジュール101は、一例として、図7に示すように、可撓性の多層プリント配線板などの樹脂製の多層配線板103と、ICやLSIなどのいわゆるチップ部品と称される集積回路102とを備えている。
従来の多層配線板103は、多層樹脂基板104、接続電極105および内層電極106を有している。多層樹脂基板104は、樹脂を用いて平板状に形成された複数の樹脂基板140を積層させることにより形成されている。接続電極105は、多層樹脂基板104の表面104aに形成されている。内層電極106は、多層樹脂基板104の内層に形成されており、接続電極105と図示しないビアなどの導通パターンを介して導通している。
集積回路102は、その実装面積を小さくするため、従来の多層配線板103にフリップチップ接続されている。そのため、集積回路102には複数のバンプ102bが形成されており、多層配線板103の接続電極105に集積回路102のバンプ102bを図7の矢印方向に押しつけて接着または半田付けされている(特許文献1を参照)。
しかしながら、多層配線板103の多層樹脂基板104は軟らかいため、集積回路102のフリップチップ接続における押下工程において、集積回路102が多層配線板103に沈み込んでしまう。この集積回路102の沈み込み量は接続電極105および内層電極106の積層枚数が少ないほど大きくなる。ここで、図8に示すように、従来の電子回路モジュール101および多層配線板103においては、多層配線板103の接続電極105および内層電極106の積層枚数が制御されておらず、接続電極105および内層電極106の積層枚数が多い箇所(図8の斜線部)107と少ない箇所(図8の斜線部以外の部分)108が無秩序に配置されていた。
図9に示すように、多層配線板103の接続電極105および内層電極106の積層枚数が局所的に異なってしまうと、それに比例して集積回路102の沈み込み量が局所的に異なってしまう。このことから、従来の電子回路モジュール101および多層配線板103においては、多層配線板103に対して集積回路102が傾いて接続されてしまうという問題があった。集積回路102が傾いて接続されると、集積回路102が沈み込んだ箇所のバンプ102baと対角位置のバンプ102bbが接続電極105から浮いてしまい、多層配線板103に集積回路102を確実に接続できないおそれがある。
そこで、本発明はこれらの点に鑑みてなされたものであり、集積回路を多層配線板にフリップチップ接続する際に、多層配線板に対して集積回路が傾いてしまうことを抑制することにより、集積回路のバンプを多層配線板の接続電極に確実に接続することができる電子回路モジュールおよび多層配線板を提供することを本発明の目的としている。
前述した目的を達成するため、本発明の電子回路モジュールは、その第1の態様として、複数の樹脂基板を積層させることにより形成されている多層樹脂基板と、多層樹脂基板の表面に形成されている複数の接続電極と、多層樹脂基板の内層に形成されている複数の内層電極とを有する多層配線板と、接続電極にフリップチップ接続させる複数のバンプを有する集積回路とを備えており、多層配線板は、接続電極および内層電極が積層された積層箇所のうちの積層枚数が最多となる最多積層箇所を2箇所以上有しており、2箇所以上の最多積層箇所は、集積回路の重心が集積回路のフリップチップ接続における押下方向において最多積層箇所を頂点として隣位する最多積層箇所を結ぶことにより形成される線の線上または多角形の内側に重なるように、配置されていることを特徴としている。
本発明の第1の態様の電子回路モジュールによれば、集積回路の押下に対する多層配線板の沈み込みが他の積層箇所と比較して起こりにくい最多積層箇所を多層配線板に2箇所以上形成し、多層配線板に集積回路を平行に押下した際の応力の中心となる集積回路の重心を最多積層箇所を結んでなる線または多角形の内部に配置している。そのため、多層配線板に集積回路をフリップチップ接続する際の押下工程において、集積回路が多層配線板に局部的に沈み込んで傾いてしまうことを小さくすることができる。
本発明の第2の態様の電子回路モジュールは、第1の態様の電子回路モジュールにおいて、2箇所以上の最多積層箇所は、集積回路の重心が集積回路のフリップチップ接続における押下方向において最多積層箇所を頂点として隣位する最多積層箇所を結ぶことにより形成される線または多角形の重心近傍に重なるように、配置されていることを特徴としている。
本発明の第2の態様の電子回路モジュールによれば、多層配線板に集積回路を平行に押下した際の応力の中心となる集積回路の重心を最多積層箇所を結んでなる線または多角形の重心近傍に重ねて配置している。そのため、多層配線板に集積回路をフリップチップ接続する際の押下工程において、集積回路が多層配線板に局部的に沈み込んで傾いてしまうことを防止することができる。
本発明の第3の態様の電子回路モジュールは、第1または第2の態様の電子回路モジュールにおいて、多層配線板は、最多積層箇所を3箇所以上有しており、3箇所以上の最多積層箇所は、最多積層箇所を頂点として隣位する最多積層箇所を結ぶことにより、多角形を形成することを特徴としている。
本発明の第3の態様の電子回路モジュールによれば、最多積層箇所を結んでなる多角形の内部または重心近傍に集積回路の重心を配置しているので、最多積層箇所を結んでなる線の線上または重心近傍に集積回路の重心を配置するよりも、集積回路のフリップチップ接続工程を容易に行なうことができる。
本発明の第4の態様の電子回路モジュールは、第1から第3のいずれか1の態様の電子回路モジュールにおいて、多層配線板は、矩形状に形成された集積回路の四隅周辺にそれぞれ形成されたバンプに対向する位置に最多積層箇所を有していることを特徴としている。
本発明の第4の態様の電子回路モジュールによれば、矩形状に形成された集積回路の周縁に最多積層箇所を均等に配置しているので、集積回路の傾きを安定して防止することが容易となる。
本発明の第5の態様の電子回路モジュールは、第4の態様の電子回路モジュールにおいて、多層配線板は、集積回路の四隅周辺のそれぞれに対向する位置に最多積層箇所をそれぞれ1箇所ずつ、合計4箇所有しており、4箇所の最多積層箇所は、最多積層箇所を頂点として隣位する最多積層箇所を結ぶことにより、四角形を形成することを特徴としている。
本発明の第5の態様の電子回路モジュールによれば、矩形状に形成されている集積回路の四隅に最多積層箇所をそれぞれ1箇所ずつ配置しているので、最多積層箇所を必要以上に増やすことなく集積回路の傾きを平行に制御することが容易となる。
また、前述した他の目的を達成するため、本発明の多層配線板は、その第1の態様として、複数の樹脂基板を積層させることにより形成されている多層樹脂基板と、複数のバンプを有する集積回路をフリップチップ接続させるために多層樹脂基板の表面に形成されている複数の接続電極と、多層樹脂基板の内層に形成されている複数の内層電極とを有する多層配線板とを備えているとともに、接続電極および内層電極が積層された積層箇所のうちの積層枚数が最多となる最多積層箇所を2箇所以上有しており、2箇所以上の最多積層箇所は、集積回路の重心が集積回路のフリップチップ接続における押下方向において最多積層箇所を頂点として隣位する最多積層箇所を結ぶことにより形成される線の線上または多角形の内側に重なるように、配置されていることを特徴としている。
本発明の第1の態様の多層配線板によれば、集積回路の押下に対する多層配線板の沈み込みが他の積層箇所と比較して起こりにくい最多積層箇所を多層配線板に2箇所以上形成し、多層配線板に集積回路を平行に押下した際の応力の中心となる集積回路の重心を最多積層箇所を結んでなる線または多角形の内部に配置している。そのため、多層配線板に集積回路をフリップチップ接続する際の押下工程において、集積回路が多層配線板に局部的に沈み込んで傾いてしまうことを小さくすることができる。
本発明の第2の態様の多層配線板は、第1の態様の多層配線板において、2箇所以上の最多積層箇所は、集積回路の重心が集積回路のフリップチップ接続における押下方向において最多積層箇所を頂点として隣位する最多積層箇所を結ぶことにより形成される線または多角形の重心近傍に重なるように、配置されていることを特徴としている。
本発明の第2の態様の多層配線板によれば、多層配線板に集積回路を平行に押下した際の応力の中心となる集積回路の重心を最多積層箇所を結んでなる線または多角形の重心に配置している。そのため、多層配線板に集積回路をフリップチップ接続する際の押下工程において、集積回路が多層配線板に局部的に沈み込んで傾いてしまうことを防止することができる。
本発明の第3の態様の多層配線板は、第1または第2の態様の多層配線板において、最多積層箇所を3箇所以上有しており、3箇所以上の最多積層箇所は、最多積層箇所を頂点として隣位する最多積層箇所を結ぶことにより、多角形を形成することを特徴としている。
本発明の第3の態様の多層配線板によれば、最多積層箇所を結んでなる多角形の内部または重心近傍に集積回路の重心を配置しているので、最多積層箇所を結んでなる線の線上または重心近傍に集積回路の重心を配置するよりも、集積回路のフリップチップ接続工程を容易に行なうことができる。
本発明の第4の態様の多層配線板は、第1から第3のいずれか1の態様の多層配線板において、矩形状に形成された集積回路の四隅周辺にそれぞれ形成されたバンプに対向する位置に最多積層箇所を有していることを特徴としている。
本発明の第4の態様の多層配線板によれば、矩形状に形成された集積回路の周縁に最多積層箇所を均等に配置しているので、集積回路の傾きを安定的に防止することが容易となる。そのため、集積回路のフリップチップ接続工程を正確に安定して行なうことができる。
本発明の第5の態様の多層配線板は、第4の態様の多層配線板において、集積回路の四隅周辺のそれぞれに対向する位置に最多積層箇所をそれぞれ1箇所ずつ、合計4箇所有しているとともに、4箇所の最多積層箇所は、最多積層箇所を頂点として隣位する最多積層箇所を結ぶことにより、四角形を形成することを特徴としている。
本発明の第5の態様の多層配線板によれば、矩形状に形成されている集積回路の四隅に最多積層箇所をそれぞれ1箇所ずつ配置しているので、最多積層箇所を必要以上に増やすことなく集積回路の傾きを平行に制御することが容易となる。
本発明の電子回路モジュールおよび多層配線板によれば、多層配線板に集積回路をフリップチップ接続する際の押下工程において、多層配線板に対する集積回路の局部的な沈み込みを抑制することができるので、集積回路を押下する際に集積回路に印加する荷重を集積回路の全体に均一に加えることができる。そのため、集積回路のバンプの一部が多層配線板の接続電極から剥離することがないので、多層配線板の接続電極に集積回路のバンプを確実に接続することができるという効果を奏する。
以下、図1から図6を用いて、本発明の電子回路モジュールおよび多層配線板をその一実施形態により説明する。ここで、図1は、本実施形態の電子回路モジュールを示している。また、図2は図1の2−2矢視断面図を示している。そして、図3から図6は、本実施形態の電子回路モジュールについての最多積層箇所の個数および配置と集積回路の重心位置との関係を例示している。
本実施形態の電子回路モジュール1は、図1および図2に示すように、集積回路2および多層配線板3を備えている。
集積回路2は、特定の機能を有する電子回路を1つの小型パッケージ2pにまとめた半導体素子である。本実施形態においては、図1に示すように、集積回路2が矩形状に形成されており、その裏面側(多層配線板3との対向面側)2aにAuや半田などの金属製のバンプ2bを複数個有している。また、これらのバンプ2bは矩形枠状に配置されている。ここで、図1および図2に示すように、小型パッケージ2pの重心(図示せず)および矩形配置されたバンプ2b全体の重心(図示せず)は中央にあるので、本実施形態の集積回路2の重心2gは全体として中央に存在する。
多層配線板3は、図2に示すように、多層樹脂基板4、接続電極5および内層電極6を有している。多層樹脂基板4は、樹脂を用いて平板状に形成された複数の樹脂基板40を積層させることにより形成されている。接続電極5は、多層樹脂基板4の表面4aに複数個形成されている。内層電極6は、多層樹脂基板4の内層に複数個形成されている。この内層電極6は接続電極5または他の内層電極6と図示しないビアにより電気的に接続されていても良いし、ダミー電極であっても良い。これら接続電極5および内層電極6については、集積回路2のバンプ2b、接続電極5、内層電極6の配置により、接続電極5および内層電極6の積層枚数が局所的に異なっていることが通常である。
本実施形態の多層配線板3は、図1および図2に示すように、接続電極5および内層電極6が積層された積層箇所のうち、積層枚数が最多となる最多積層箇所(図1において斜線により塗りつぶされた箇所)7を2箇所以上有している。そして、これら2箇所以上の最多積層箇所7は、集積回路2の重心2gとの関係において所定の条件を満たすように配置されている。
この所定の条件のうち、最低限満たさなければならない条件とは、図3または図4に示すように、集積回路2のフリップチップ接続における押下方向(図2の矢印方向)において、集積回路2の重心2gが最多積層箇所(正確には最多積層箇所7におけるバンプとの接触面の中央)7を頂点として隣位する最多積層箇所7を結ぶことにより形成される線8の線上(図3参照)または多角形9の内側(図4参照)に重なるように最多積層箇所7を配置することである。具体的に説明すると、図3については、対角線上にある2箇所の最多積層箇所7を結んだ線8の線上に集積回路2の重心2gが重なっている。また、図4については、隣位する3箇所の最多積層箇所7を結ぶことにより形成される多角形(三角形)9の内側に集積回路2の重心2gが重なっている。いずれの場合も前述した最低条件を満たしている。
また、好ましくは、図1、図3、図5および図6に示すように、この所定の条件のうち、集積回路2のフリップチップ接続における押下方向において、集積回路2の重心2gが最多積層箇所7を頂点として隣位する最多積層箇所7を結ぶことにより形成される線(図3参照)8または多角形(図1、図5または図6を参照)9の重心近傍8g、9gに重なるように最多積層箇所7を配置する。具体的に説明すると、図3については、対角線上にある2箇所の最多積層箇所7を結んだ線8の重心近傍8gに集積回路2の重心2gが重なっている。また、図1、図5および図6については、隣位する4箇所(図1または図6を参照)または8箇所(図5を参照)の最多積層箇所7を結ぶことにより形成される四角形(図1または図6を参照)または八角形(図5を参照)の重心近傍9gに集積回路2の重心2gが重なっている。いずれの場合も前述した条件を満たしている。なお、その条件の中でも、図1、図5または図6に示すように、最多積層箇所7を3箇所以上有しており、3箇所以上の最多積層箇所7を頂点として隣位する最多積層箇所7を結ぶことにより多角形9を形成することが好ましい。
この所定の条件のうち、さらに好ましくは、図1、図5および図6に示すように、矩形状に形成された集積回路2の四隅周辺にそれぞれ形成されたバンプ2bに対向する位置に最多積層箇所7を配置することである。具体的に説明すると、図1については、集積回路2の四隅にそれぞれ形成された4個のバンプ2bに対向する位置に最多積層箇所7が合計で4箇所配置されている。また、図5または図6については、集積回路2の四隅でなくその周辺にそれぞれ形成された4個(図6を参照)または8個(図5を参照)のバンプ2bに対向する位置に最多積層箇所7が合計で4箇所(図6を参照)または8箇所(図5を参照)に配置されている。
そして、この所定の条件のうち、最も好ましいのは、図1または図6に示すように、集積回路2の四隅周辺のそれぞれに対向する位置に最多積層箇所7がそれぞれ1箇所ずつ、合計4箇所配置されていることである。これら4箇所の最多積層箇所7は、最多積層箇所7を頂点として隣位する最多積層箇所7を結ぶことにより四角形を形成している。本実施形態の最多積層箇所7は、図1に示すように、集積回路2の四隅のそれぞれに対向する位置にそれぞれ1箇所ずつ、合計4箇所配置されている。
次に、図1から図6を用いて、本実施形態の電子回路モジュール1および多層配線板3の作用を説明する。
本実施形態の電子回路モジュール1は、図1および図2に示すように、集積回路2および多層配線板3を備えている。そして、本実施形態の多層配線板3は、多層樹脂基板4、接続電極5および内層電極6を備えている。
図2に示すような平板状の樹脂基板40を用いて形成された多層配線板3は可撓性に優れているという利点がある。しかし、セラミック基板を用いて形成された他の多層配線板(図示せず)と比較して多層配線板3の表面(多層樹脂基板4の表面4a)が軟らかいため、集積回路2のフリップチップ接続工程において押下した集積回路2が多層配線板3に沈み込んでしまうという欠点がある。集積回路2のフリップチップ接続工程において押下した集積回路2が多層配線板3に局所的に沈み込むと、集積回路2が傾いて接続されてしまうために断線の原因ともなる(図9を参照)。
集積回路2が傾いてしまう原因を本願発明者が調べたところ、樹脂基板40を用いて形成された多層配線板3においては、接続電極5および内層電極6の積層枚数が局所的に異なることが原因となっていた。例えば、接続電極5および内層電極6の積層枚数が少ない箇所ほど軟らかく、集積回路2のバンプ2bが多層配線板3に沈み込みやすい。反対に、接続電極5および内層電極6の積層枚数が多い箇所ほど堅くなり、集積回路2のバンプ2bが多層配線板3に沈み込みにくい。そのため、接続電極5および内層電極6の積層枚数を制御しなければ、集積回路2が傾きながら多層配線板3に沈み込んでしまい、集積回路2が傾いて接続されてしまう。
そのため、本実施形態の多層配線板3においては、図1および図2または図3から図6に示すように、接続電極5および内層電極6の積層枚数が最も多い最多積層箇所7を多層配線板3に2箇所以上に配置し、最多積層箇所7を結んでなる線(図3を参照)8または多角形(図1および図4から図6を参照)9の内部に集積回路2の重心2gを配置している。前述したように、最多積層箇所7は、押下に対する多層配線板3の沈み込みが他の積層箇所と比較して起こりにくい。また、集積回路2の重心2gは、多層配線板3に集積回路2を全体的に平行に押下した際の応力の中心となる。そのため、図8に示すような最多積層箇所107を結んでなる多角形109の外部に集積回路102の重心102gを配置するよりも、集積回路2を平行に維持して接続することが容易となる。したがって、図2に示すような多層配線板3に集積回路2をフリップチップ接続する際の押下工程において、集積回路2が多層配線板3に局部的に沈み込んで傾いてしまうことを抑えることができる。
ただし、図4に示すように、最多積層箇所7を結んでなる多角形(図4は三角形)9の内部に集積回路2の重心2gを配置した場合であって、その多角形9の重心近傍9gに集積回路2の重心2gが重ならない場合、その多角形9の重心(重心近傍9gの中心)から集積回路2の重心2gに向かう方向に集積回路2がわずかに傾いてしまうことも考えられる。図示はしないが(図3を参照)、最多積層箇所7を結んでなる線8の線上に集積回路2の重心2gを配置した場合であって、その線8の重心近傍8gに集積回路2の重心2gが重ならない場合も同様である。
そのため、本実施形態の多層配線板3においては、図1、図3、図5および図6に示すように、集積回路2の重心2gを最多積層箇所7を結んでなる線(図3を参照)8または多角形(図1、図5または図6を参照)9の重心近傍8g、9gに重ねて配置している。そのため、最多積層箇所7を結んでなる線8または多角形9の重心から集積回路2の重心2gに向かう方向に集積回路2が傾くことがなくなるため、図2に示すような多層配線板3に集積回路2をフリップチップ接続する際の押下工程において、集積回路2が多層配線板3に局部的に沈み込んで傾いてしまうことを防止することができる。
ここで、重心近傍とは、重心を中心として任意の半径で円を描いたときの円内の点全体の集合をいう。最多積層箇所7を結んでなる線8または多角形9の重心に集積回路2の重心2gを完全に重ねて配置することは大変困難である。そのため、図1、図3、図5または図6に示すように、最多積層箇所7を結んでなる線8または多角形9の重心近傍8g、9gに集積回路2の重心2gを重ねて配置している。これにより、集積回路2の傾きを防止することができる。また、集積回路2の重心2gが最多積層箇所7を結んでなる線8または多角形9の重心に近づくほど、集積回路2の傾きを効果的に防止することができる。
これら最多積層箇所7は、図3に示すような2箇所よりも、図1、図4、図5および図6に示すように3箇所以上設けていることが好ましい。2箇所の最多積層箇所7を結んでなる線8の線上または重心近傍8gに集積回路2の重心2gを配置することは接続作業上困難であり、集積回路2のフリップチップ接続工程における押下方向が誤ってずれてしまうと、集積回路2が傾く原因となるためである。よって、図1、図4、図5および図6に示すように、3箇所以上の最多積層箇所7を結んでなる多角形9の内部または重心近傍9gに集積回路2の重心2gを配置すれば、集積回路2の傾きを抑え易くなるので、集積回路2のフリップチップ接続工程を容易に行なうことができる。
また、これら最多積層箇所7の配置については、図1、図5または図6に示すように、多層配線板3は、矩形状に形成された集積回路2の四隅周辺にそれぞれ形成されたバンプ2bに対向する位置に配置されていることが好ましい。集積回路2の四隅周辺に最多積層箇所7を配置することにより、矩形状に形成された集積回路2の周縁に最多積層箇所7を均等に配置することができるので、集積回路2の四隅周辺以外に最多積層箇所7を配置するよりも集積回路2の傾きを安定して防止することが容易となる。
さらに、最多積層箇所7は、図1に示すように、集積回路2の四隅のそれぞれに対向する位置にそれぞれ1箇所ずつ、合計4箇所配置することが最も好ましい。4箇所の最多積層箇所7は、最多積層箇所7を頂点として隣位する最多積層箇所7を結ぶことにより、集積回路2のバンプ2bを配置してなる矩形枠と同等の大きさの四角形を形成する。矩形状に形成されている集積回路2の四隅に最多積層箇所7をそれぞれ1箇所ずつ配置すれば、集積回路2の傾きを容易に防止することができる。そのため、最多積層箇所7を4箇所以上に増やすことがなくなるので、接続電極5や内層電極6のレイアウトを複雑にすることなく集積回路2の傾きを平行に制御することが容易となる。
すなわち、本実施形態の電子回路モジュール1および多層配線板3によれば、多層配線板3に集積回路2をフリップチップ接続する際の押下工程において、多層配線板3に対する集積回路2の局部的な沈み込みを抑制することができるので、集積回路2を押下する際に集積回路2に印加する荷重を集積回路2の全体に均一に加えることができる。そのため、集積回路2のバンプ2bの一部が多層配線板3の接続電極5から剥離するおそれがなくなるので、多層配線板3の接続電極5に集積回路2のバンプ2bを確実に接続することができるという効果を奏する。
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
1 電子回路モジュール
2 集積回路
2b バンプ
2g 重心
3 多層配線板
5 接続電極
6 内層電極
7 最多積層箇所
2 集積回路
2b バンプ
2g 重心
3 多層配線板
5 接続電極
6 内層電極
7 最多積層箇所
Claims (10)
- 複数の樹脂基板を積層させることにより形成されている多層樹脂基板と、前記多層樹脂基板の表面に形成されている複数の接続電極と、前記多層樹脂基板の内層に形成されている複数の内層電極とを有する多層配線板と、
前記接続電極にフリップチップ接続させる複数のバンプを有する集積回路と
を備えており、
前記多層配線板は、前記接続電極および前記内層電極が積層された積層箇所のうちの積層枚数が最多となる最多積層箇所を2箇所以上有しており、
2箇所以上の前記最多積層箇所は、前記集積回路の重心が前記集積回路のフリップチップ接続における押下方向において前記最多積層箇所を頂点として隣位する前記最多積層箇所を結ぶことにより形成される線の線上または多角形の内側に重なるように、配置されている
ことを特徴とする電子回路モジュール。 - 2箇所以上の前記最多積層箇所は、前記集積回路の重心が前記集積回路のフリップチップ接続における押下方向において前記最多積層箇所を頂点として隣位する前記最多積層箇所を結ぶことにより形成される線または多角形の重心近傍に重なるように、配置されている
ことを特徴とする請求項1に記載の電子回路モジュール。 - 前記多層配線板は、前記最多積層箇所を3箇所以上有しており、
3箇所以上の前記最多積層箇所は、前記最多積層箇所を頂点として隣位する前記最多積層箇所を結ぶことにより、多角形を形成する
ことを特徴とする請求項1または請求項2に記載の電子回路モジュール。 - 前記多層配線板は、矩形状に形成された前記集積回路の四隅周辺にそれぞれ形成されたバンプに対向する位置に前記最多積層箇所を有している
ことを特徴とする請求項1から請求項3のいずれか1項に記載の電子回路モジュール。 - 前記多層配線板は、前記集積回路の四隅周辺のそれぞれに対向する位置に前記最多積層箇所をそれぞれ1箇所ずつ、合計4箇所有しており、
4箇所の前記最多積層箇所は、前記最多積層箇所を頂点として隣位する前記最多積層箇所を結ぶことにより、四角形を形成する
ことを特徴とする請求項4に記載の電子回路モジュール。 - 複数の樹脂基板を積層させることにより形成されている多層樹脂基板と、
複数のバンプを有する集積回路をフリップチップ接続させるために前記多層樹脂基板の表面に形成されている複数の接続電極と、
前記多層樹脂基板の内層に形成されている複数の内層電極とを有する多層配線板と
を備えているとともに、
前記接続電極および前記内層電極が積層された積層箇所のうちの積層枚数が最多となる最多積層箇所を2箇所以上有しており、
2箇所以上の前記最多積層箇所は、前記集積回路の重心が前記集積回路のフリップチップ接続における押下方向において前記最多積層箇所を頂点として隣位する前記最多積層箇所を結ぶことにより形成される線の線上または多角形の内側に重なるように、配置されている
ことを特徴とする多層配線板。 - 2箇所以上の前記最多積層箇所は、前記集積回路の重心が前記集積回路のフリップチップ接続における押下方向において前記最多積層箇所を頂点として隣位する前記最多積層箇所を結ぶことにより形成される線または多角形の重心近傍に重なるように、配置されている
ことを特徴とする請求項6に記載の多層配線板。 - 前記最多積層箇所を3箇所以上有しており、
3箇所以上の前記最多積層箇所は、前記最多積層箇所を頂点として隣位する前記最多積層箇所を結ぶことにより、多角形を形成する
ことを特徴とする請求項6または請求項7に記載の多層配線板。 - 矩形状に形成された前記集積回路の四隅周辺にそれぞれ形成されたバンプに対向する位置に前記最多積層箇所を有している
ことを特徴とする請求項6から請求項8のいずれか1項に記載の多層配線板。 - 前記集積回路の四隅周辺のそれぞれに対向する位置に前記最多積層箇所をそれぞれ1箇所ずつ、合計4箇所有しているとともに、
4箇所の前記最多積層箇所は、前記最多積層箇所を頂点として隣位する前記最多積層箇所を結ぶことにより、四角形を形成する
ことを特徴とする請求項9に記載の多層配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007067852A JP2008227429A (ja) | 2007-03-16 | 2007-03-16 | 電子回路モジュールおよび多層配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007067852A JP2008227429A (ja) | 2007-03-16 | 2007-03-16 | 電子回路モジュールおよび多層配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008227429A true JP2008227429A (ja) | 2008-09-25 |
Family
ID=39845639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007067852A Withdrawn JP2008227429A (ja) | 2007-03-16 | 2007-03-16 | 電子回路モジュールおよび多層配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008227429A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102422729A (zh) * | 2009-05-12 | 2012-04-18 | 株式会社村田制作所 | 电路基板及其制造方法 |
WO2014054387A1 (ja) * | 2012-10-03 | 2014-04-10 | 株式会社村田製作所 | 部品内蔵基板およびその製造方法 |
WO2017051809A1 (ja) * | 2015-09-25 | 2017-03-30 | 大日本印刷株式会社 | 実装部品、配線基板、電子装置、およびその製造方法 |
JPWO2016158109A1 (ja) * | 2015-03-27 | 2017-12-28 | 京セラ株式会社 | 撮像用部品およびこれを備える撮像モジュール |
-
2007
- 2007-03-16 JP JP2007067852A patent/JP2008227429A/ja not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102422729A (zh) * | 2009-05-12 | 2012-04-18 | 株式会社村田制作所 | 电路基板及其制造方法 |
JP5344036B2 (ja) * | 2009-05-12 | 2013-11-20 | 株式会社村田製作所 | 回路基板及びその製造方法 |
WO2014054387A1 (ja) * | 2012-10-03 | 2014-04-10 | 株式会社村田製作所 | 部品内蔵基板およびその製造方法 |
JP5867614B2 (ja) * | 2012-10-03 | 2016-02-24 | 株式会社村田製作所 | 部品内蔵基板およびその製造方法 |
US9585256B2 (en) | 2012-10-03 | 2017-02-28 | Murata Manufacturing Co., Ltd. | Component-embedded substrate and manufacturing method thereof |
JPWO2016158109A1 (ja) * | 2015-03-27 | 2017-12-28 | 京セラ株式会社 | 撮像用部品およびこれを備える撮像モジュール |
WO2017051809A1 (ja) * | 2015-09-25 | 2017-03-30 | 大日本印刷株式会社 | 実装部品、配線基板、電子装置、およびその製造方法 |
US10276515B2 (en) | 2015-09-25 | 2019-04-30 | Dai Nippon Printing Co., Ltd. | Mounting component, wiring substrate, electronic device and manufacturing method thereof |
US10672722B2 (en) | 2015-09-25 | 2020-06-02 | Dai Nippon Printing Co., Ltd. | Mounting component and electronic device |
JP2021061425A (ja) * | 2015-09-25 | 2021-04-15 | 大日本印刷株式会社 | 実装部品、配線基板、電子装置、およびその製造方法 |
JP7052860B2 (ja) | 2015-09-25 | 2022-04-12 | 大日本印刷株式会社 | 実装部品、配線基板、電子装置、およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5230157B2 (ja) | 反り防止のための回路基板及びその製造方法 | |
US20090184411A1 (en) | Semiconductor packages and methods of manufacturing the same | |
JP2007027682A (ja) | デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ | |
JP2003188508A (ja) | プリント配線板、面実装形回路部品および回路モジュール | |
JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
US6686666B2 (en) | Breaking out signals from an integrated circuit footprint | |
JP7209743B2 (ja) | フレキシブル回路基板およびそれを含む電子装置 | |
JP2008227429A (ja) | 電子回路モジュールおよび多層配線板 | |
JP2003332377A (ja) | フリップチップボンディングのための有機基板 | |
KR100791576B1 (ko) | 볼 그리드 어레이 유형의 적층 패키지 | |
TW200807662A (en) | Mounting substrate | |
JP3897749B2 (ja) | 半導体装置 | |
JP5213034B2 (ja) | Bgaパッケージ | |
JP4086657B2 (ja) | 積層型半導体装置 | |
US10085353B2 (en) | Solder bridging prevention structures for circuit boards and semiconductor packages | |
JP2006190834A (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
TWI711133B (zh) | 電子結構及其製造方法 | |
JP2007123545A (ja) | 半導体装置およびその製造方法 | |
KR20110135593A (ko) | 칩 마운트용 기판 | |
TWI303144B (en) | Flexible printed circuit board having flip chip bonding area with top layer bump and inner layer trace aligned therein | |
JPH11274363A (ja) | 電子部品の実装構造 | |
JP2007109933A (ja) | プリント配線板及びこれを用いた半導体の実装方法 | |
JP2008141036A (ja) | プリント基板およびその製造方法 | |
JP2006140512A (ja) | 半導体装置 | |
US7825340B2 (en) | Double-sided wiring board, manufacturing method of double-sided wiring board, and mounting double-sided wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100601 |