JP5867614B2 - 部品内蔵基板およびその製造方法 - Google Patents

部品内蔵基板およびその製造方法 Download PDF

Info

Publication number
JP5867614B2
JP5867614B2 JP2014539650A JP2014539650A JP5867614B2 JP 5867614 B2 JP5867614 B2 JP 5867614B2 JP 2014539650 A JP2014539650 A JP 2014539650A JP 2014539650 A JP2014539650 A JP 2014539650A JP 5867614 B2 JP5867614 B2 JP 5867614B2
Authority
JP
Japan
Prior art keywords
component
auxiliary member
predetermined direction
conductors
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014539650A
Other languages
English (en)
Other versions
JPWO2014054387A1 (ja
Inventor
直樹 郷地
直樹 郷地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014539650A priority Critical patent/JP5867614B2/ja
Application granted granted Critical
Publication of JP5867614B2 publication Critical patent/JP5867614B2/ja
Publication of JPWO2014054387A1 publication Critical patent/JPWO2014054387A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/04Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the partial melting of at least one layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/142Laminating of sheets, panels or inserts, e.g. stiffeners, by wrapping in at least one outer layer, or inserting into a preformed pocket
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00Condition, form or state of the layers or laminate
    • B32B2305/34Inserts
    • B32B2305/342Chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251Disposition
    • H01L2224/2518Disposition being disposed on at least two different sides of the body, e.g. dual array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/1006Non-printed filter
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10204Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer

Description

本発明は、多層基板内に電子部品が埋め込まれた部品内蔵基板およびその製造方法に関する。
従来の部品内蔵基板の一例が、例えば下記の特許文献1に記載されている。この部品内蔵基板は、図7に示すように、絶縁基材601と、少なくとも一つの電子部品602と、複数の外部電極603と、複数の配線導体604と、複数の層間接続体605と、を備えている。
絶縁基材601は、複数の樹脂層606(例えば、五つの樹脂層606a〜606e)を所定方向Zに積層した後、接着することで構成される。各樹脂層606a〜606eは、熱可塑性樹脂からなる。より具体的には、最下層の樹脂層606aが有する一方の主面に樹脂層606bが接着され、樹脂層606bの一方主面に樹脂層606cが接着される。同様に、樹脂層606c,606dの一方主面に樹脂層606d,606eが接着される。
電子部品602は、上記のような絶縁基材601の内部に形成されたキャビティに埋め込まれる。電子部品602と外部電極603とを電気的に接続するために、必要な樹脂層606の主面上に配線導体604が形成される。また、積層方向に隣り合う樹脂層606に形成された二つの配線導体604を電気的に接続するために、それら配線導体604の間に介在する樹脂層606には、層間接続体605が形成される。
上記部品内蔵基板は、大略的には、下記の工程により製造される。
まず、熱可塑性樹脂からなる樹脂層606a〜606eの一方の主面に金属箔(例えば、銅箔)が貼り付けられる。その後、この金属箔に対しフォトリソグラフィとエッチングとが行われ、これによって、図8Aに示すように、外部電極603や配線導体604が形成される。
次に、樹脂層606cにキャビティを構成する貫通孔607が形成される。
次に、樹脂層606a〜606eの所定位置には、各配線導体604で閉止されたビアホール608が形成される。このビアホール608内に、層間接続体605となるべき導電ペーストが充填される。
上記工程の後、図8Aに示すように、樹脂層606a〜606eが積層される。その過程で、電子部品602が樹脂層606bの所定位置に配置され、樹脂層606cの貫通孔607に挿入される。この樹脂層606cに樹脂層606dが積層される(積層工程)。
その後、図8Bに示すように、樹脂層606a〜606eの積層体は、一対の熱プレス板609a,609bの間に置かれる。熱プレス板609a,609bは、この積層体の両面から加圧しつつ加熱する。これにより、樹脂層606a〜606eが軟化して、隣り合う樹脂層606同士が接着される。こうして、絶縁基材601が形成される(加熱・加圧工程)。
また、加圧および加熱の過程で、軟化した樹脂層606a〜606eが流動し、その結果、電子部品602が絶縁基材601中に封止される。同時に、電子部品602の電極610が、樹脂層606bに形成された配線導体604または層間接続体605と接合される。さらに、導電ペーストが焼結および合金化し、配線導体604同士を電気的に接続する層間接続体605が形成される。
特開2008−141007号公報
上記の通り、加熱・加圧工程では、加熱により樹脂が流動化するとともに、流動化した樹脂に圧力が加わる。この時、樹脂層606a〜606eの積層体の両面に略均等な圧力が加えられたとしても、電子部品602の電極608と、層間接続体605との接合部分に不均一な圧力が加わることがある。その結果、電子部品602が樹脂層の積層方向に対して一方側に傾く不具合の発生や、内部配線である各配線導体604と層間接続体605との間等で接合不良が発生するという問題点があった。
それゆえに、本発明は、内蔵される電子部品が樹脂層の積層方向に対して一方側に傾くことや接合不良が発生するなどの不具合が発生しにくい部品内蔵基板およびその製造方法を提供することを目的とする。
上記目的を達成するために、部品内蔵基板は、熱可塑性材料からなる複数の樹脂層を所定方向に積層した積層体と、積層体に内蔵され、少なくとも一部が所定方向との対向面に形成された複数の端子電極を有する部品と、積層体内に形成され、複数の端子電極と接合する複数の接合導体と、積層体内に形成され、複数の接合導体と電気的に接続された複数の配線導体と、所定方向からの平面視で部品の外縁に内包されており、所定方向において配線導体の密度が疎になっている領域において積層体内に形成された少なくとも一つの補助部材と、を備えている。ここで、補助部材は、複数の配線導体のいずれからも電気的に絶縁されており、積層体に製造過程で圧力が加わった場合に、複数の端子電極に伝わる圧力をバランスさせる。
また、上記目的を達成するために、部品内蔵基板の製造方法は、少なくとも一部が所定方向との対向面に形成された複数の端子電極を有する部品を内蔵した部品内蔵基板の製造方法であって、熱可塑性材料からなる複数の樹脂層に、複数の端子電極と接合されるべき複数の接合導体と、該複数の接合導体と電気的に接続されるべき複数の配線導体と、所定方向からの平面視で部品の配置領域内であって、所定方向において配線導体の密度が疎になっている領域に形成される少なくとも一つの補助部材と、を形成する工程と、複数の樹脂層を所定方向に積層すると共に、該積層の過程で前記部品を内蔵して、積層体を形成する工程と、積層体を加熱および加圧する工程と、を備え、補助部材は、複数の配線導体のいずれからも電気的に絶縁されており、積層体を加熱および加圧する工程で、複数の端子電極に伝わる圧力をバランスさせる。
上記部品内蔵基板およびその製造方法によれば、内蔵電子部品の傾きや接合不良などの不具合が発生しにくくなる。
実施形態に係る部品内蔵基板の縦断面図である。 図1の部品内蔵基板の上寄りに設けられた樹脂層の上面図である。 図1の部品内蔵基板の下寄りに設けられた樹脂層の上面図である。 図1の部品内蔵基板の製法における最初の工程を示す模式図である。 図3Aの次工程を示す模式図である。 図3Bの次工程を示す模式図である。 図3Cの次工程を示す模式図である。 従来の部品内蔵基板の技術的課題を詳細に示す模式図である。 補助部材が配線導体と電気的に接続された場合の問題点を示す模式図である。 変形例に係る部品内蔵基板の上寄りに設けられた樹脂層の上面図である。 変形例に係る部品内蔵基板の下寄りに設けられた樹脂層の上面図である。 従来の部品内蔵基板の縦断面を示す模式図である。 従来の部品内蔵基板の製造工程における積層工程を示す模式図である。 従来の部品内蔵基板の製造工程における加熱・加圧工程を示す模式図である。
以下、本発明の一実施形態に係る部品内蔵基板およびその製造方法について、図面を参照しながら詳説する。
(はじめに)
まず、図中のX軸、Y軸およびZ軸について説明する。X軸、Y軸およびZ軸は互いに直交する。Z軸、X軸およびY軸は、樹脂層の積層方向、樹脂層の左右方向、および樹脂層の前後方向を示す。便宜上、Z軸、X軸およびY軸の正方向側を、上側、右側および奥行き方向とする。
(実施形態)
図1は、本部品内蔵基板の縦断面図である。図2A,図2Bは、図1の部品内蔵基板を構成する各樹脂層の上面図である。なお、図1は、図2の各樹脂層のY軸方向中心を通過し、かつZX平面に平行なA−A’面で部品内蔵基板を切断した時の縦断面をY軸の負方向から正方向に見た時の図である。また、図1には、図示が煩雑になることを避けるために、要部のみが示されている。以下、各図を参照して、部品内蔵基板について詳説する。
部品内蔵基板1は、積層体2と、複数の外部電極3(図示は三個の外部電極3a〜3c)と、複数の層間接続体4と、複数の配線導体5と、少なくとも一つの補助部材6と、複数の接合導体7と、積層体2に内蔵される少なくとも一つの部品8と、複数のランド電極9と、少なくとも一つの表面実装型の電子部品10と、を備えている。
積層体2は、複数(図示は七つ)の樹脂層21〜27をZ軸方向に積層して接着したものである。ここで、図1において、Z軸方向に隣り合う樹脂層同士の境界は一点鎖線で仮想的に示されている。各樹脂層21〜27は、電気絶縁性を有する可撓性材料(例えば、ポリイミドや液晶ポリマー等の熱可塑性樹脂)からなる。液晶ポリマーは、高周波特性に優れており、吸水性が低いことから、各樹脂層21〜27の材料として特に好ましい。各樹脂層21〜27は、上方からの平面視で互いに同じ矩形形状を有する。また、各樹脂層21〜27のZ軸方向に沿う厚さは10〜100[μm]程度である。
最下の樹脂層21は、Z軸方向に互いに対向する二つの主面(具体的には、上面および下面)21a,21bを有する。主面21bには、この部品内蔵基板1を他のプリント配線板(図示せず)などの外部回路要素に実装する際に使用される複数の外部電極3が形成される。これら外部電極3は銅等の導電性材料からなり、Z軸方向に沿う厚さは5〜50[μm]程度である。外部電極3の一例として、図2Bには、主面21bの三隅に形成された外部電極3a〜3cが示されている。
また、樹脂層21には、複数の層間接続体(ビア導体)4が形成される。各層間接続体4は、錫および銀の合金等の導電性材料からなる。樹脂層21の各層間接続体4は、対応する外部電極3の真上に、樹脂層21をZ軸方向に貫通するように形成される。図2Bには、樹脂層21の層間接続体4として、外部電極3a〜3cに対応して、層間接続体4a〜4cが示されている。
なお、図2Aおよび図2Bの樹脂層21の主面21aには、説明の便宜のために仮想的に、積層方向Zからの平面視した時の部品8の外縁が一点鎖線で示されている。樹脂層22、23、25および26にも同様に外縁が一点鎖線で示されている。以下、各樹脂層21〜23、25および26に示される、部品8の外縁に参照符号「α」を付ける。
樹脂層22は、樹脂層21と同様に、二つの主面22a,22bを有する。樹脂層22は、主面22bが主面21aと正対するように、樹脂層21に積層される。主面22aには複数の配線導体5が形成されている。これら配線導体5は、外部電極3と同様に、銅等の導電性材料からなる。また、その厚さは5〜50[μm]程度である。
ここで、樹脂層22の配線導体5として、図2Bには配線導体5a〜5eが示されている。配線導体5aは、外縁αの外側に形成されており、層間接続体4dを上方から覆っている。配線導体5b〜5dは、積層方向Zからの平面視で、後述の部品8に備わる端子電極8d〜8fと概ね同じ位置に形成される。また、配線導体5bおよび5cは、層間接続体4eおよび4fを上方から覆うように形成される。また、配線導体5eは、配線導体5b,5dを電気的に接続する。
主面22aにはさらに、補助部材6の第一例として、図2Bに示すように補助部材6aが形成される。この補助部材6aは、積層方向Zからの平面視で、後述の部品8に備わる端子電極8cと概ね同じ位置に形成される。補助部材6は、部品内蔵基板1の製造コスト等の観点から、配線導体5等と同じ材料からなることが好ましい。この場合、補助部材6の厚さは、配線導体5と同様に5〜50[μm]程度である。なお、補助部材6の材料等、詳細については後述する。
また、樹脂層22にも、複数の層間接続体4が形成される。樹脂層22の各層間接続体4は、対応する配線導体5の真下に、樹脂層22をZ軸方向に貫通するように形成される。図2Bには、樹脂層22の層間接続体4として、配線導体5a〜5cに対応して、層間接続体4d〜4fが示されている。層間接続体4dは配線導体5aと層間接続体4aとを、層間接続体4eは配線導体5bと層間接続体4bとを、また、層間接続体4fは配線導体5cと層間接続体4cとを電気的に接続する。
樹脂層23は、積層方向Zに互いに対向する主面23a,23bを有しており、樹脂層22に積層される。主面23aには、複数の配線導体5の例として、図2Bに示すように、配線導体5f〜5hが形成されている。配線導体5f,5gは、外縁αの外側に形成される。配線導体5fは、層間接続体4gを上方から覆っており、主面23aの左奥隅に形成されている。配線導体5gは、主面23aの右手前の隅に形成されている。配線導体5hの大部分は、外縁αの外側に形成されており、配線導体5gと接合導体7a(後述)を電気的に接続する。
また、主面23aには、複数の接合導体7が形成されている。各接合導体7は、配線導体5等と同様の材料からなり、5〜50[μm]程度の厚さを有する。各接合導体7には、部品8の端子電極が接合される。複数の接合導体7として、図2Bには、接合導体7a〜7dが示される。接合導体7a〜7dは、積層方向Zからの平面視で端子電極8c〜8f(後述)と概ね同じ位置に形成される。また、接合導体7b〜7dは、層間接続体4h〜4jを上方から覆うように形成される。
樹脂層23には、上記から明らかな通り、層間接続体4g〜4jが形成される。層間接続体4gは配線導体5f,5aを電気的に接続する。また、層間接続体4hは接合導体7bと配線導体5bとを、層間接続体4iは接合導体7cと配線導体5cとを、また、層間接続体4jは接合導体7dと配線導体5dとを、電気的に接続する。
樹脂層24は、積層方向Zに互いに対向する二つの主面24a,24bを有し、樹脂層23に積層される。この中央部分には、積層方向Zに樹脂層24を貫通孔が形成される。この貫通孔は、部品8を積層体2に内蔵するためのキャビティCを構成しており、積層方向Zからの平面視で部品8の外縁よりも若干大きな開口を有し、積層方向Zに樹脂層24を貫通する。
ここで、部品8について説明する。部品8は、典型的には、能動部品、受動部品、MEMS(MicroElecroMechanical Systems)部品である。この部品8は、二つの主面(上面,下面)8a,8bを有する。各主面8a,8bは、積層方向Zに互いに対向しており、積層方向Zからの平面視で矩形形状を有している。これら主面8a,8bの少なくとも一方に、複数の端子電極が行列状に形成される。その一例として、本実施形態では、四個の端子電極8c〜8fが主面8bの各隅に設けられている。端子電極8cは、信号入力端子であり、端子電極8eは、信号出力端子であり、端子電極8d,8fは、グランド端子である。
樹脂層24の主面24aには、配線導体5i,5j(図2Bを参照)が形成される。配線導体5i,5jは、層間接続体4k,4lを上方から覆っており、層間接続体4k,4lを介して配線導体5f,5gと電気的に接続される。
樹脂層25は、積層方向Zに対向する主面25a,25bを有し、樹脂層24に積層される。主面25aには、配線導体5として、配線導体5k〜5nが形成される。配線導体5k,5lは、外縁αの外側に形成され、層間接続体4m,4nによって配線導体5i,5jと電気的に接続される。配線導体5mは、外縁αの内部に、より具体的には外縁αの左手前側の隅に形成される。また、配線導体5nは、例えばミアンダ形状のコイルである。この配線導体5nは、配線導体5l,5mの間に形成される。
また、主面25aには、補助部材6の第二例として、図2Aに示すように補助部材6bが示されている。補助部材6bは、外縁αの内側であって、その右奥の隅に形成される。
樹脂層26は、積層方向に対向する主面26a,26bを有し、樹脂層25に積層される。主面26aには、配線導体5として、配線導体5o,5pが示されている。配線導体5oは、外縁αの外側であって、主面26aの左奥隅に形成され、層間接続体4oによって配線導体5kと接続される。また、配線導体5pは、外縁αの内側であって、その左手前の隅に形成され、層間接続体4qによって配線導体5mと電気的に接続される。
また、主面26aには、補助部材6の第三例として、補助部材6cが示されている。補助部材6cは、外縁αの内部において右手前から右奥にかけて、Y軸と平行にかつ帯状に形成される。ここで、補助部材6cは、層間接続体4pを介して、補助部材6bと電気的に接続される。
樹脂層27は、積層体2における最上層であり、樹脂層26に積層される。樹脂層27は、積層方向Zに対向し合う主面27a,27bを有する。主面27aには、図2Aに示すようにランド電極9a,9bが形成される。ランド電極9a,9bは、層間接続体4r,4sを介して配線導体5o,5pと電気的に接続される。このランド電極9a,9bには、表面実装用電子部品10がその下面に設けられた外部電極10a,10bとハンダ等により実装される。
以上の構成により、部品内蔵基板1には、外部電極3を入出力端とする電子回路が構成される。この電子回路は、補助部材6を除く、層間接続体4、配線導体5、接合導体7、部品8、ランド電極9および電子部品10とからなる。
(部品内蔵基板の製造方法)
次に、上記部品内蔵基板1の製造方法について、図面を参照して詳説する。以下では、一つの部品内蔵基板1の製造過程を説明するが、実際には、大判の樹脂シートが積層及びカットされることにより、大量の部品内蔵基板1が同時に製造される。
まず、片面のほぼ全域にわたり銅箔が形成された大判の樹脂シートが必要な枚数だけ準備される。この大判の樹脂シートは、部品内蔵基板1の完成後、樹脂層21〜27のいずれかになる。したがって、樹脂層21〜27に対応して、図3Aに示すように、樹脂シート101〜107が準備される。樹脂シート101〜107は、上記の通り液晶ポリマーであることが好ましい。なお、銅箔の表面は、防錆のために亜鉛等で鍍金され、平坦化されることが好ましい。
次に、フォトリソグラフィ工程により、図3Aに示すように、樹脂シート101の一面(つまり、完成後に主面21bになるべき面)に、複数の外部電極3が形成される。より具体的に説明すると、まず、この樹脂シート101の銅箔上に、外部電極3と同じ形状のレジストが印刷される。その後、銅箔に対しエッチング処理が施され、レジストで覆われていない露出部分の銅箔が除去される。その後、レジストが除去される。これにより、外部電極3が形成される。
また、上記同様のフォトリソグラフィ工程により、図3Aに示すように、樹脂シート102の一方面(つまり、完成後に主面22aとなるべき面)に、配線導体5および補助部材6が形成される。同様にして、樹脂シート103〜107の一方面(つまり、完成後に主面23a〜27aとなるべき面)に、配線導体5、補助部材6、接合導体7およびランド電極9のうちそれぞれに必要なものが形成される。
次に、図3Bに示すように、樹脂シート101における層間接続体4の形成位置に、銅箔が無い面側から、レーザービームが照射される。これによって、ビアホールが形成される。その後、完成後に層間接続体4となる導電性ペーストが各ビアホールに充填される。同様に、樹脂シート102〜107にもビアホールが形成され、それぞれに導電性ペーストが充填される。
次に、図3Cに示すように、樹脂シート103の接合導体7a〜7d上に、部品8の端子電極8c〜8fが位置決めされる。また、さらに、各樹脂シート104の所定位置に対し金型の打ち抜き加工がなされ、キャビティC用の貫通孔が形成される。
次に、図3Dに示すように、樹脂シート101〜107が、下から上へとこの順番に積み重ねられる。ここで、樹脂シート101は、外部電極3の形成面が下方を向いた状態で、また、他の樹脂シート102〜107は、配線導体5、補助部材6、接合導体7およびランド電極9の形成面側が上方を向いた状態で積層される。
その後、積み重ねられた樹脂シート101〜107に対し、熱プレス板111a,111bによって積層方向Zに沿って上下両方向から熱および圧力が加えられる。この加熱・加圧によって、樹脂シート101〜107を軟化させて圧着および一体化するとともに、各ビアホール内の導電性ペーストを固化させる。これによって、各層間接続体4が形成される。最後に、電子部品10がランド電極9A,9B上に実装された後、一体化された樹脂シート101〜107が所定サイズにカットされる。これによって、部品内蔵基板1が完成する。
(補助部材の構成および作用・効果)
ところで、本部品内蔵基板1は、内蔵される電子部品の積層方向Zの一方側に傾くことや接合不良が発生するという技術的課題を解決するものである。この技術的課題を、図4を参照してより詳細に説明する。図4は、従来の部品内蔵基板501を示す縦断面図である。図4に示すように、部品内蔵基板501の積層体502の内部には、複数の配線導体503が内蔵部品504の縦中心面Fvに対し互いに非対称に配置される場合がある。
上記のような配線導体503を有する部品内蔵基板501の場合、製造過程の加熱・加圧時に、内蔵部品504が積層方向に対して一方側に傾くことや、内部配線である各配線導体503と層間接続体507との間等で接合不良などの不具合が発生しやすくなる。より具体的には、加熱・加圧時、積層体502の上面および下面には、実質的に均等な圧力が加えられる。しかしながら、非対称に設けられた配線導体503等の影響で、内蔵部品504に均等な圧力が加わらず、不均一な圧力が加わる。例えば、端子電極505aと積層体502の上面および下面との間に介在する配線導体503や層間接続体507は相対的に少ない。それゆえ、端子電極505aには相対的に大きな圧力P1が伝わる。それとは逆に、端子電極505bについては、多くの配線導体503等が介在するため、相対的に小さな圧力P2が加わる。このような圧力の不均一さによって内蔵部品504が積層方向Zに対し傾いたり、配線導体503と層間接続体507との接続や層間接続体507どうしの接続が外れたりし易くなる。つまり、部品内蔵基板501の内部で接合不良などの不具合が発生しやすくなる。
上記技術的課題を解決するために、本部品内蔵基板1は、図1、図2Aおよび図2Bに示すように補助部材6を備えている。この補助部材6は、まず、部品内蔵基板1の積層方向Zからの平面視で、部品8の外縁αに内包される位置に設けられる。より好ましくは、補助部材6は、積層方向Zからの平面視で、端子電極8cと少なくとも一部が重なるような位置に設けられる。端子電極8d〜8fについても同様に少なくとも一部が重なるように、補助部材6は設けられる。補助部材6を、積層方向Zからの平面視で端子電極8c〜8fと少なくとも一部が重なるような位置に設けることにより、部品8の端子電極8c〜8fにかかる圧力をバランスさせやすくすることができる。すなわち、比較的剛性の高い部品8と、加熱・加圧工程には剛性が低くなる積層体2とをプレスするにあたり、補助部材6を用いて、端子電極8c〜8fを起点とする積層体2内の構造的なバランスをとることで、端子電極8c〜8fにかかる圧力をバランスさせやすくなる。ここで、特に、端子電極8c〜8fと、それと接する接合導体7a〜7dとの両方に積層方向Zからの平面視で重なるように補助部材6を設けることが、圧力バランスを最適化する観点から最も好ましい。
また、補助部材6は、これを備えない部品内蔵基板の加熱・加圧工程において、複数の端子電極それぞれに加わる圧力の差を小さくしている。これによって、加熱・加圧工程に、各端子電極に伝わる圧力を互いにバランスさせている。なお、本実施形態における「バランスさせる」という文言は、各端子電極に伝わる圧力の差をゼロにする、ゼロに近づける以外にも、その差を小さくするという意味も含む。
本実施形態では、三個の補助部材6a〜6cが例示される。まず、補助部材6aは、図2Bに示すように、主面22aに形成されている。この主面22aの外縁αの三隅には、配線導体5が設けられているが、残りの一隅には配線導体5が設けられていない。もし補助部材6aが無い状態で加熱・加圧が実施されると、端子電極8cと接合導体7aとの接合部分に加わる圧力が、他の接合部分のそれと比較して著しく不均一となり、その結果、接合不良が発生する可能性がある。この不均一さを解消するために、補助部材6aは、主面22a上であって端子電極8aのほぼ真下の位置に設けられる。
また、補助部材6b,6cは主面25a,26aに形成される。図1および図2Aから分かるように、端子電極8fの上方には、配線導体5が密に設けられ、これらは層間接続体4により接続されている。それに対し、端子電極8fの対角にある端子電極8dの上方には配線導体5が設けられておらず、粗になっている。これに起因する接合不良の発生を抑えるために、端子電極8dの上方であって、複数の樹脂層25,26に補助部材6b,6cが設けられている。また、補助部材6b,6cは層間接続体4pによって接続されている。このように、各接合部分の圧力をバランスさせるために、補助部材6b,6cだけでなく層間接続体4pを補助部材として用いることも可能である。
以上説明したように、本実施形態によれば、補助部材6は、積層方向Zから見た平面視で部品8の外縁内であって、積層体2における配線導体5が粗な部分に設けられる。この補助部材6によって、加熱・加圧工程において、複数の接合部分に加わる圧力差を低減させて、加熱・加圧工程における接合不良の発生を抑えることが可能となる。
次に、補助部材6の材料について説明する。補助部材6は、後述するように、導電性材料だけでなく、絶縁材料から構成することも可能である。ただし、補助部材6の材料には、樹脂層21〜27の材料の融点よりも高く、かつ加熱・加圧時に加わる温度よりも高い融点を有することが求められる。
また、補助部材6は、上記の通り、全ての配線導体5から電気的に絶縁される。本実施形態では、補助部材6は、配線導体5と同材料から構成される。それゆえ、各樹脂層21〜27は絶縁材料からなり、補助部材6は配線導体5から物理的に離隔され、さらに補助部材6は配線導体5と導体で接続されない。これによって、補助部材6は全ての配線導体5と絶縁される。このように絶縁するのは、図5に示すように、ある樹脂層121aに形成されたいずれかの補助部材122が配線導体123aと電気的に接続されると、補助部材122と他の樹脂層121bに設けられた配線導体123bとの間で不要な容量Cpが生じたり、短絡が生じたりする可能性があるからである。
なお、本実施形態では、製造コストの観点から、補助部材6は配線導体5と同材料からなる。しかし、これに限らず、補助部材6は、他の材料から構成されても構わない。もし、補助部材6が絶縁性材料から構成されるのであれば、不要な容量の発生を考慮しなくとも良いため、補助部材6の形成位置の自由度が上がる。
また、補助部材6は、部品8の全ての端子電極8c〜8fに対応して設けられていなくともよい。
また、樹脂層24には、部品8の挿入容易性の観点から部品8の主面8aよりも若干大きい貫通孔が形成される。したがって、加熱・加圧前には、部品8と樹脂層24との間には若干の隙間が生じている。この隙間は、加熱・加圧工程において流動化した樹脂により埋められ、これによって部品8は積層体2に密着し封止される。この観点で、補助部材6は、積層方向Zからの平面視で、部品8の外縁αにかかっていないこと、つまり外縁αに内包される位置に形成されることが好ましい(例えば、図3Dを参照)。その理由は、もし補助部材6が外縁αにかかっていると、流動化した樹脂の隙間への流入を妨げてしまう可能性があるからである。
(変形例)
上記実施形態では、補助部材6の好ましい形成位置として、補助部材6は、積層方向Zからの平面視で、端子電極8c〜8fと接合導体7との接合部分と重なるような位置に設けられる。しかし、これに限らず、補助部材6は、図6A,図6Bに示す補助部材6d〜6fのように、積層方向Zからの平面視で、外縁α内ではあるが、端子電極8c〜8fと接合導体7との接合部分と重ならない位置に設けられても構わない。これによっても、補助部材6は、部品内蔵基板の製造時における加圧・加熱時に、複数の接合部分に加わる圧力差を小さくすることが可能となる。ただし、圧力差を極力小さくするため、補助部材6d〜6fは、積層方向Zからの平面視で、少なくとも一部が端子電極8c〜8fと重なるような位置に設けられることが好ましい。
なお、端子電極8c〜8fと接合導体7a〜7dとがはんだ層やバンプを介して接続される場合、各はんだ層や各バンプに圧力が集中することから補助部材6がない場合には圧力差が顕著になる。その結果、より容易に、部品8が積層方向Zに対して一方側に傾いたり、内部配線である各配線導体5と層間接続体4との間や層間接続体4どうしの間で接合不良を起こしたりしてしまう。つまり、部品内蔵基板1内で不具合がさらに発生しやすくなる。したがって、本実施形態は、端子電極8c〜8fと接合導体7a〜7dとがバンプ等を介して接続される場合に、さらに顕著な効果を得ることができる。
なお、本実施形態における複数の配線導体5のいずれかは、コイル導体のほか、キャパシタ導体またはグランド導体などの機能を有する配線導体として構成してもよい。
また、本実施形態における複数の接合導体7は必ずしも平面状の導体でなくても構わない。すなわち、層間接続体4(ビア導体)を接合導体として用いても構わない。この場合、各層間接続体4と各端子電極8c〜8fは直接接合される。
また、本実施形態では、部品8として、その下面に端子電極8c〜8fが形成されたものを例示した。しかし、これに限らず、その上面に端子電極8c〜8fが形成された部品8が用いられても構わない。他にも、両端部に端子電極が設けられた部品8が用いられても構わない。この場合、部品8の端子電極の大部分は二側面を覆っているが、端子電極の残りの部分が部品8の上下面の両端部に形成される。
(参照による引用)
なお、本出願は、2012年10月3日付けで提出された日本国特許出願2012−221664号に基づく優先権を主張しており、この特許出願2012−221664号に記載された全ての内容を参照により取り込む。
本発明に係る部品内蔵基板およびその製造方法は、接合不良の発生を抑えることが可能であり、携帯電話やスマートフォン等の通信端末装置等に好適である。
1 部品内蔵基板
2 積層体
21〜27 樹脂層
3 外部電極
4 層間接続体
5 配線導体
6 補助部材
7 接合導体
8 部品
8b 対向面
8c〜8f 端子電極
9 ランド電極
10 表面実装型部品

Claims (10)

  1. 熱可塑性材料からなる複数の樹脂層を、所定方向に積層した積層体と、
    前記積層体に内蔵され、少なくとも一部が前記所定方向との対向面に形成された複数の端子電極を有する部品と、
    前記積層体内に形成され、前記複数の端子電極と接合する複数の接合導体と、
    前記積層体内に形成され、前記複数の接合導体と電気的に接続された複数の配線導体と、
    前記所定方向からの平面視で前記部品の外縁に内包されており、前記所定方向において前記配線導体の密度が疎になっている領域において前記積層体内に形成された少なくとも一つの補助部材と、を備え、
    前記補助部材は、前記複数の配線導体のいずれからも電気的に絶縁されており、前記積層体に製造過程で圧力が加わった場合に、前記複数の端子電極に伝わる圧力をバランスさせる、部品内蔵基板。
  2. 前記補助部材は、前記所定方向からの平面視で、前記複数の端子電極の少なくとも一つにかかるように形成される、請求項1に記載の部品内蔵基板。
  3. 前記複数の配線導体のいずれかは、前記所定方向からの平面視で前記部品の外縁内であって、前記複数の樹脂層のいずれかに形成されており、
    前記補助部材は、前記所定方向からの平面視で前記部品の外縁内に形成された配線導体と同一の樹脂層に形成される、請求項1または2に記載の部品内蔵基板。
  4. 前記補助部材は、前記複数の配線導体と同じ材料で形成されている、請求項1〜3のいずれかに記載の部品内蔵基板。
  5. 前記補助部材は複数備わり、
    前記複数の補助部材は、前記積層体内の異なる場所に形成される、請求項1〜4のいずれかに記載の部品内蔵基板。
  6. 前記部品内蔵基板は、複数の層間接続体をさらに備え、
    前記複数の層間接続体は、前記補助部材として機能する層間接続体を含む、請求項1〜5のいずれかに記載の部品内蔵基板。
  7. 前記補助部材は複数備わり、
    前記複数の補助部材は、互いに異なる複数の樹脂層に形成され、層間接続体により接続されている、請求項1〜5のいずれかに記載の部品内蔵基板。
  8. 前記複数の樹脂層のそれぞれは液晶ポリマーからなる、請求項1〜のいずれかに記載の部品内蔵基板。
  9. 前記積層体にはさらに、前記所定方向からの平面視で前記領域とは別領域であって、前記所定方向において前記配線導体が密になっている別領域があり、
    前記少なくとも一つの補助部材は、前記別領域ではなく、前記領域に形成されている、請求項1〜8に記載の部品内蔵基板。
  10. 少なくとも一部が所定方向との対向面に形成された複数の端子電極を有する部品を内蔵した部品内蔵基板の製造方法であって、
    熱可塑性材料からなる複数の樹脂層に、前記複数の端子電極と接合されるべき複数の接合導体と、該複数の接合導体と電気的に接続されるべき複数の配線導体と、前記所定方向からの平面視で前記部品の配置領域内であって、前記所定方向において前記配線導体の密度が疎になっている領域に形成される少なくとも一つの補助部材と、を形成する工程と、
    前記複数の樹脂層を前記所定方向に積層すると共に、該積層の過程で前記部品を内蔵して、積層体を形成する工程と、
    前記積層体を加熱および加圧する工程と、を備え、
    前記補助部材は、前記複数の配線導体のいずれからも電気的に絶縁されており、前記積層体を加熱および加圧する工程で、前記複数の端子電極に伝わる圧力をバランスさせる、部品内蔵基板の製造方法。
JP2014539650A 2012-10-03 2013-09-10 部品内蔵基板およびその製造方法 Active JP5867614B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014539650A JP5867614B2 (ja) 2012-10-03 2013-09-10 部品内蔵基板およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012221664 2012-10-03
JP2012221664 2012-10-03
PCT/JP2013/074300 WO2014054387A1 (ja) 2012-10-03 2013-09-10 部品内蔵基板およびその製造方法
JP2014539650A JP5867614B2 (ja) 2012-10-03 2013-09-10 部品内蔵基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP5867614B2 true JP5867614B2 (ja) 2016-02-24
JPWO2014054387A1 JPWO2014054387A1 (ja) 2016-08-25

Family

ID=50434718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014539650A Active JP5867614B2 (ja) 2012-10-03 2013-09-10 部品内蔵基板およびその製造方法

Country Status (4)

Country Link
US (1) US9585256B2 (ja)
JP (1) JP5867614B2 (ja)
CN (1) CN204498488U (ja)
WO (1) WO2014054387A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6304376B2 (ja) * 2014-06-18 2018-04-04 株式会社村田製作所 部品内蔵多層基板
CN206879237U (zh) * 2014-09-26 2018-01-12 株式会社村田制作所 层叠模块用基板以及层叠模块
US10080290B2 (en) * 2015-11-17 2018-09-18 Intel Corporation Stretchable embedded electronic package
WO2019082714A1 (ja) * 2017-10-26 2019-05-02 株式会社村田製作所 多層基板、インターポーザおよび電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227429A (ja) * 2007-03-16 2008-09-25 Alps Electric Co Ltd 電子回路モジュールおよび多層配線板
JP2009032824A (ja) * 2007-07-25 2009-02-12 Tdk Corp 電子部品内蔵基板及びその製造方法
JP2011009715A (ja) * 2009-05-25 2011-01-13 Denso Corp 半導体装置
JP2012074497A (ja) * 2010-09-28 2012-04-12 Denso Corp 回路基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141007A (ja) 2006-12-01 2008-06-19 Denso Corp 多層基板の製造方法
KR101713642B1 (ko) * 2010-10-01 2017-03-08 메이코 일렉트로닉스 컴파니 리미티드 부품 내장 기판 및 부품 내장 기판의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227429A (ja) * 2007-03-16 2008-09-25 Alps Electric Co Ltd 電子回路モジュールおよび多層配線板
JP2009032824A (ja) * 2007-07-25 2009-02-12 Tdk Corp 電子部品内蔵基板及びその製造方法
JP2011009715A (ja) * 2009-05-25 2011-01-13 Denso Corp 半導体装置
JP2012074497A (ja) * 2010-09-28 2012-04-12 Denso Corp 回路基板

Also Published As

Publication number Publication date
WO2014054387A1 (ja) 2014-04-10
US20150092369A1 (en) 2015-04-02
CN204498488U (zh) 2015-07-22
US9585256B2 (en) 2017-02-28
JPWO2014054387A1 (ja) 2016-08-25

Similar Documents

Publication Publication Date Title
JP5660263B1 (ja) 電子部品、電子部品の製造方法、および、回路基板
JP5610105B1 (ja) 電子部品内蔵モジュール
JP5867614B2 (ja) 部品内蔵基板およびその製造方法
JP5660260B2 (ja) 電子部品内蔵モジュール及び通信端末装置
JP2014107552A (ja) 多層回路基板及びその製作方法
JP6233524B2 (ja) 部品内蔵基板
JP6519714B2 (ja) 樹脂多層基板、伝送線路、モジュールおよびモジュールの製造方法
JP2014155132A (ja) 回路基板およびその製造方法
JPWO2014125894A1 (ja) 積層回路基板、積層回路基板の製造方法
JP5708903B2 (ja) 回路基板およびその製造方法
JP2012089568A (ja) 有機多層基板及びその製造方法
US20140118984A1 (en) Electronic device and method of manufacturing the same
JP5201271B2 (ja) 回路基板及びその製造方法
WO2017065028A1 (ja) 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法
JP6268776B2 (ja) 多層基板の製造方法
JP6256629B2 (ja) 部品内蔵基板および部品内蔵基板の製造方法
WO2010095210A1 (ja) 部品内蔵モジュールの製造方法
JP2006202870A (ja) 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
JP2019091897A (ja) 部品実装樹脂基板
JP2009158641A (ja) 部品内蔵モジュールの製造方法
JP5633256B2 (ja) 部品内蔵基板の製造方法
WO2012124673A1 (ja) 部品内蔵基板
WO2014103510A1 (ja) 多層基板及びその製造方法
JP2013055284A (ja) 部品内蔵基板およびその製造方法
JP2012186401A (ja) 部品内蔵基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151221

R150 Certificate of patent or registration of utility model

Ref document number: 5867614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150